CN104145342A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104145342A
CN104145342A CN201380008904.2A CN201380008904A CN104145342A CN 104145342 A CN104145342 A CN 104145342A CN 201380008904 A CN201380008904 A CN 201380008904A CN 104145342 A CN104145342 A CN 104145342A
Authority
CN
China
Prior art keywords
semiconductor regions
region
conductivity type
semiconductor
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380008904.2A
Other languages
English (en)
Other versions
CN104145342B (zh
Inventor
吉川功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104145342A publication Critical patent/CN104145342A/zh
Application granted granted Critical
Publication of CN104145342B publication Critical patent/CN104145342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在成为n-漂移区(1a)的半导体基板的一个主面侧，设置有沟道栅MOS结构。在n-漂移区(1a)的内部，设置有与构成沟道栅MOS结构的p基区(2a)的n-漂移区(1a)侧接触的n壳区(13)。n壳区(13)具有比n-漂移区(1a)高的杂质浓度。n壳区(13)中的n型的杂质的有效注入剂量为5.0×1012cm-2以下。n-漂移区(1a)具有施加以发射极为正极的反向的额定电压时，使得从另一个主面侧的p集电区(10a)扩展的耗尽层不能到达n壳区(13)和第一沟道(5)的底部中的离p集电区(10a)较近的一方的电阻率。

Description

半导体装置
技术领域
本发明涉及包括反向阻断型半导体装置、双向半导体装置的半导体装置，特别涉及沟道栅型的半导体装置。
背景技术
近年来，在用于使用半导体元件进行AC(交流)/AC转换和/或AC/DC(直流)转换、DC/AC转换等的电力转换电路中，作为不使用由电解电容器和/或直流电抗器等构成的直流平滑电路而能构成的直接转换电路，已知有矩阵转换器。由于该矩阵转换器可在交流电压下使用，所以在构成矩阵转换器的多个开关器件中，需要具有可在正向和反向进行电流控制的双向性的双向开关器件。以往，作为该双向开关器件，可使用将两组由与通常的绝缘栅型双极晶体管(以下，称为IGBT)串联的反向耐压用的二极管构成的器件反向并联而可在双向进行电流控制的双向开关器件。
最近，从电路的小型化、轻量化、高效率化、高速响应化以及低成本化等观点考虑，由反向阻断IGBT(RB-IGBT)构成的上述的双向开关器件备受关注。其理由是通过构成为将两个该反向阻断IGBT反向并联，从而能够在不使用上述反向耐压用的二极管的条件下构成双向开关器件。由单芯片构成将这两个反向阻断IGBT反向并联而成的双向开关器件是双向IGBT。接下来，对以往的反向阻断IGBT的构成进行说明。
图15是示意性地表示以往的反向阻断IGBT的构成的截面图。该反向阻断IGBT通常在中央具有活性区域110，在环绕该活性区域110的外周侧，隔着耐压结构区域120设置有分离部130。分离部130具有p型的分离区域31。活性区域110是成为纵型IGBT的主电流的路径的区域，该纵型IGBT具备n-漂移区1、p基区2、n+发射区3、发射电极9、p集电区10以及集电极11等。上述分离区域31是以从半导体基板的正面开始与背面侧的p集电区10接触的深度而形成的p型区域。对于活性区域110的构成，参照图16进行详细说明。
图16是详细表示图15所示的以往的反向阻断IGBT的活性区域的构成的截面图。n-漂移区域1由通过FZ(Floating Zone)法制作的硅基板(以下，称为FZ硅基板)构成。在使用了FZ硅基板的IGBT中，与使用了以往的外延硅基板的IGBT不同，不使用高浓度半导体基板。因此，例如将IGBT的额定电压设为600V的情况下，可以使硅基板的厚度为100μm左右，将IGBT的额定电压设为1200V的情况下可以使硅基板薄化至180μm左右。
在成为n-漂移区1的FZ硅基板的正面的表面层，选择性地设置有p基区2。在p基区2的基板正面侧的表面层，选择性地设置有n+发射区3和p+体区4。在被n+发射区3和n-漂移区1夹着的部分的p基区2的表面上，隔着栅极绝缘膜6设置有由多晶硅构成的栅电极7。发射电极9在n+发射区3和p+体区4的表面均形成欧姆接触。在栅电极7与发射电极9之间设置有层间绝缘膜8，将栅电极7与发射电极9电绝缘。
在成为n-漂移区1的FZ硅基板的背面侧，设置有p集电区10和与p集电区10欧姆接触的集电极11。使FZ硅基板的背面侧的构成为这样的构成时，通过薄化p集电区10的厚度，并且将p集电区10控制在所要求的低杂质浓度，从而能够降低来自p集电区10的少数载流子的注入效率，提高传输效率。其结果，就上述的构成的反向阻断IGBT而言，导通电压特性和关断损耗之间的权衡关系得到改善，能够同时降低导通电压的减少和关断损耗。
作为这样的反向阻断IGBT，提出了在半导体基板的正面侧形成p基区，在该p基区的内部形成n+发射区，在该半导体基板的外周部和背面侧，以包围p基区的方式形成基板侧面的p+分离区域和背面侧的p+集电区，将背面的p+集电区的厚度设为1μm左右的反向阻断IGBT(例如，参照下述专利文献1)。
另外，作为其它的反向阻断IGBT，提出了如下的反向阻断IGBT，即在半导体基板至少具备在将该半导体基板设为一层的层的两侧形成的正向反向耐压用pn结，根据分离扩散区域在上述半导体基板的第一主面侧具备这两个pn结的耐压结终端结构的高耐压半导体装置中，将半导体基板设为一层的层通过设置从第一主面朝向内部实际上一定的杂质浓度分布或者杂质浓度朝向内部减少的区域，从而能够不使反向耐压降低而减少反向漏电流(例如，参照下述专利文献2)。
另外，作为提高电特性的反向阻断IGBT，公知有如下的装置。图17是表示以往的反向阻断IGBT的施加正向电压时和施加反向电压时的电场强度分布的说明图。图17(a)中示出了以往的反向阻断IGBT的主要部分的截面结构。图17(b)中，以y轴表示图17(a)所示的反向阻断IGBT的厚度，以x轴表示施加正向电压时和施加反向电压时的各电场强度分布。y轴的距离是设基板背面(p集电区10与集电极11的界面)为0(零)的朝向发射方向的距离。在图17(a)所示的反向阻断IGBT中，通过在n-漂移区1与p基区2的界面和n-漂移区1与p集电区10的界面分别以相同的导电型形成高杂质浓度的缓冲层201、202，从而能够得到正向耐压值和反向耐压值一致的IGBT(例如，参照下述专利文献3)。
另外，作为提高了电特性的IGBT，提出了通过在p基区与n-漂移区的边界的至少一部分以与n-漂移区相同的导电型设置高杂质浓度区域，从而缩短沟道长，减少导通状态的电压下降的装置(例如，参照下述专利文献4)。
另外，作为提高了电特性的另一个IGBT，提出了如下的装置。在n漂移区的离p集电区较近的部分形成短寿命区域。短寿命区域以n型且与n基底层相比高浓度地掺杂。通过该构成，能够减少NPT(非穿通)型IGBT的漏电流(例如，参照下述专利文献5)。
另外，作为提高了电特性的另一个IGBT，提出了具有第二导电型集电区和与第二导电型集电区分离且以比第一导电型半导体基板的杂质浓度更高的杂质浓度形成在第一导电型半导体基板内的第一导电型场停止区域的装置(例如，参照下述专利文献6)。在下述专利文献6中，即使在集电区存在部分的缺损的情况下，也能够抑制导通状态下的电压下降特性的上升和/或耐压特性的降低。
另外，作为提高电特性的双向IGBT，提出了如下的装置。在形成于半导体基板的两主面的沟道内，分别隔着栅极氧化膜埋设栅电极，在半导体基板的两主面构成沟道型的MOS栅(由金属-氧化膜-半导体构成的绝缘栅)结构(以下，称为沟道栅MOS结构)。在半导体基板的两主面的漂移区与基底层的界面，设置与漂移区域相同的导电型，并且浓度比漂移区高的缓冲层。并且，成为施加截止电压时扩展到漂移区域的耗尽层充分延伸到达高浓度的缓冲层的穿通型的结构。根据这样的结构，能够同程度地提高双向的耐压，去除关断时的振动波形，并且能够在双向进行栅控制(例如，参照下述专利文献7)。
另外，作为提高了电特性的反向阻断IGBT，提出了如下装置。即，通过在集电极侧形成第二沟道，在该第二沟道的表面覆盖氧化膜，填充多晶硅，在被第二沟道夹着的位置形成第2n缓冲区域，反向偏压时的耗尽层的延伸跳过第2n缓冲区域向n-漂移区扩展，从而由PT型结构得到与正向耐压与反向耐压相同的装置(例如，参照下述专利文献8)。
现有技术文献
专利文献
专利文献1:日本特开2002-319676号公报
专利文献2:日本特开2006-080269号公报
专利文献3:日本特表2002-532885号公报
专利文献4:日本特开平09-326486号公报
专利文献5:日本特开平09-260662号公报
专利文献6:日本特开2002-246597号公报
专利文献7:日本特开2001-320049号公报
专利文献8:日本特开2003-318399号公报
发明内容
技术问题
然而，在上述的专利文献1所示的反向阻断IGBT中，产生反向耐压与正向耐压相比容易变低的问题。以下，对其理由进行说明。为了确保反向阻断能力，平面型反向阻断IGBT需要有从半导体基板的正面到达背面侧的p+集电区的p+分离区域。在为了形成该p+分离区域所需要的高温下长时间的驱动扩散(热处理)，为了防止n型的硅基板的表面粗糙而在氧气氛中进行。就该热处理的扩散时间而言，例如为600V用耐压器件时在1300℃的温度下需要100小时左右，为1200V用的耐压器件时在1300℃的温度下需要200小时左右。
通过在氧气氛下对硅基板施加这样的高温长时间的热处理从而使掺杂的氧原子施主化，特别是在硅基板的杂质浓度低的情况下受到由氧原子的施主化导致的影响而使硅基板的氧浓度变高。由于硅基板的表面附近的氧浓度因向外侧扩散而降低，因此硅基板的杂质浓度分布是从基板两主面向深度方向以数μm～数十μm的宽度(深度)成为低，基板中央部成为高。另外，在该反向阻断IGBT的制造工序中，包括：在正面侧形成所需的MOS栅结构和铝电极膜的工序；用于在设为低导通电压的同时，形成耐压所需要的n漂移区的厚度的背面研削工序；形成p+集电区和集电极的工序。背面研削工序中的硅基板的背面研削量为最初的硅基板的厚度的一半以上，这是非常大的。因此，如上所述受到氧原子的施主化的影响的硅基板在背面研削工序后成为如下的杂质浓度分布，即，在进行了背面研削的集电极侧杂质浓度较高，在发射极侧，由于外侧扩散的影响杂质浓度在从基板正面沿深度方向数μm～数十μm的宽度(深度)范围内倾斜地降低。
其结果，n漂移区的集电极侧的杂质浓度变得比发射极侧的杂质浓度高，所以与从处于反向阻断IGBT的发射极侧的p基结(p基区与n漂移区之间的pn结)延伸的耗尽层相比，从集电结(p+集电区与n漂移区之间的pn结)延伸的耗尽层变得难以延伸。由此，在施加低的电压下电场容易变高，所以反向耐压变得比正向耐压小。这样的由氧施主对耐压产生的影响在硅基板的电阻率大的情况，例如耐压为600V以上的情况下容易产生问题。另一方面，对于初始pn结周边的曲率半径，也有集电结(反向耐压结)的曲率半径比p基结(正向耐压结)大而容易得到高耐压的情况，在小于耐压600V的器件中，即使考虑上述的由氧施主对反向耐压产生的影响，反向耐压也容易变得比正向耐压大。
另外，在上述的专利文献3和专利文献4所示的技术中，产生如下的问题。例如，如图17(b)的虚线所示，施加反向电压(反向偏压)时，从集电结21延伸的耗尽层难以延伸到达发射极侧的缓冲层(以下，称为壳区)201，因此电场急剧变高，在集电结21附近，表现出电场峰(临界电场强度)212。另一方面，如图17(b)的实线所示，施加正向电压(正向偏压)时，从p基结20延伸的耗尽层到达p集电区10时电场同样地急剧变高，在p基结20的界面附近，表现出电场峰211。因此，正向耐压和反向耐压均变得容易降低。即，通过设置壳区201和缓冲区域(集电极侧的缓冲层)202，可能无法实现没有这些区域的情况下得到的正向耐压和反向耐压。已知这样的耐压降低问题能够通过降低n-漂移区域1的杂质浓度，提高设计耐压而避免。
然而，虽然通过降低n-漂移区域1的杂质浓度，耗尽层变得容易延伸，但在半导体装置的动作中容易产生耗尽层到达缓冲区域202的穿通现象。其结果，产生关断时的电压波形和电流波形(以下，称为关断波形)发生振动的新问题。另外，反向阻断IGBT在从导通状态切换到反向阻断状态的反向恢复时，具有大的电流过渡地流过的特性(反向恢复特性)。因此，也产生反向恢复时的电压波形和电流波形(以下，称为反向恢复波形)容易振动的问题。并且，关断波形和反向恢复波形发生振动的情况下，产生噪音和/或电压波形的振动变得非常大时半导体装置可能被破坏等。
本发明为了消除上述的现有技术中的问题，目的在于提供一种能够提高反向耐压、提高正向耐压、抑制关断时的电压波形和电流波形的振动，并且能够抑制反向恢复时的电压波形和电流波形的振动的半导体装置。
技术方案
为了解决上述的课题，实现本发明的目的，本发明的半导体装置具有如下的特征。在成为漂移区的第一导电型的半导体基板的一个主面的表面层，选择性地设置有第二导电型的基区。在上述基区的内部选择性地设置有第一导电型的发射区。设置有从上述半导体基板的一个主面贯通上述发射区和上述基区到达上述漂移区的沟道。沿上述沟道的内壁设置有绝缘膜。在上述沟道内部隔着上述绝缘膜埋设有栅电极。设置有与上述发射区和上述基区接触的发射电极。在上述漂移区的内部，设置有与上述基区的漂移区侧接触的第一导电型的壳区。在上述半导体基板的另一个主面的表面层，设置有第二导电型的集电区。其中，上述壳区具有比上述漂移区高的杂质浓度。上述壳区中的第一导电型的杂质的有效注入剂量为5.0×1012cm-2以下。上述漂移区具有施加以上述发射电极为正极的反向的额定电压时使得从上述集电区扩展的耗尽层不能到达上述壳区或上述沟道的底部中的离上述集电区较近的一方的电阻率。
另外，本发明的半导体装置优选在上述的发明中，上述壳区中的第一导电型的杂质的有效注入剂量为4.0×1012cm-2以下。
另外，本发明的半导体装置优选在上述的发明中，在上述漂移区与上述集电区之间，设置用于减少漏电流的具有比上述漂移区高的杂质浓度的第一导电型的区域。
另外，本发明的半导体装置优选在上述的发明中，在上述漂移区的外周端部，进一步具备从上述半导体基板的一个主面到达上述集电区的第二导电型的分离区域。
另外，本发明的半导体装置优选在上述的发明中，上述漂移区具有施加以上述发射电极为正极的反向的额定电压时，使得从上述集电区朝向上述基区扩散的耗尽层不能到达上述基区或上述沟道的底部中的离上述集电区较近的一方的电阻率。
另外，为了解决上述的课题，实现本发明的目的，本发明的半导体装置具有如下的特征。在成为漂移区的第一导电型的半导体基板的一个主面的表面层，选择性地设置有第二导电型的第一基区。在上述第一基区的内部选择性地设置有第一导电型的第一发射区。设置有从上述半导体基板的一个主面贯通上述第一发射区和上述第一基区到达上述漂移区的第一沟道。沿上述第一沟道的内壁设置有第一绝缘膜。在上述第一沟道的内部隔着上述第一绝缘膜埋设有第一栅电极。设置有与上述第一发射区以及上述第一基区接触的发射电极。在上述漂移区的内部，设置有与上述第一基区的上述漂移区侧接触的第一导电型的第一壳区。在上述半导体基板的另一个主面的表面层选择性地设置有第二导电型的第二基区。在上述第二基区的内部选择性地设置有第一导电型的第二发射区。设置有从上述半导体基板的另一个主面贯通上述第二发射区和上述第二基区而到达上述漂移区的第二沟道。沿上述第二沟道的内壁设置有第二绝缘膜。在上述第二沟道的内部隔着上述第二绝缘膜埋设有第二栅电极。设置有与上述第二发射区和上述第二基区接触的背面电极。在上述漂移区的内部，设置有与上述第二基区的上述漂移区侧接触的第一导电型的第二壳区。其中，上述第一壳区和上述第二壳区具有比上述漂移区高的杂质浓度。上述第一壳区和上述第二壳区中的第一导电型的杂质的有效注入剂量为5.0×1012cm-2以下。上述漂移区具有施加以上述发射电极为正极的反向的额定电压时使得从上述第二基区扩展的耗尽层不能到达上述第一壳区和上述第一沟道的底部中的离上述第二壳区较近的一方的电阻率。
另外，本发明的半导体装置优选在上述的发明中，上述第二壳区中的第一导电型的杂质的有效注入剂量为4.0×1012cm-2以下。
另外，本发明的半导体装置优选在上述的发明中，上述漂移区具有施加以上述发射电极为正极的反向的额定电压时，使得从上述第二基区朝向上述第一基区扩展的耗尽层不能到达上述第一基区和上述第一沟道的底部中的离上述第二壳区较近的一方的电阻率。
根据上述的发明，通过在漂移区的内部以与基区接触的方式设置壳区，而能够与以往相比缓和半导体基板内的电场，因此能够提高正向耐压和反向耐压。另外，根据上述的发明，通过将壳区中的第一导电型的杂质的有效注入剂量设为5.0×1012cm-2以下，能够使反向恢复波形的反向恢复电流从负值收敛到零为止的期间比以往快。即，与以往相比能够加快阻断电压的恢复。
另外，为了解决上述的课题，实现本发明的目的，本发明的半导体装置具有如下的特征。在成为第一半导体区域的第一导电型的半导体基板的一个主面的表面层，选择性地设置有第二导电型的第二半导体区域。在上述第二半导体区域的内部，选择性地设置有杂质浓度比上述第一半导体区域高的第一导电型的第三半导体区域。在上述第二半导体区域的被上述第三半导体区域和上述第一半导体区域夹着的部分的表面上隔着绝缘膜设置有第一电极。设置有与上述第三半导体区域和上述第二半导体区域接触的第二电极。在上述半导体基板的另一个主面的表面层，设置有第二导电型的第四半导体区域。设置有与上述第四半导体区域接触的第三电极。在上述第一半导体区域的内部的上述第四半导体区域侧，设置有与上述第四半导体区域的上述第一半导体区域侧的至少一部分对置的第一导电型的第五半导体区域。上述第五半导体区域的杂质浓度比上述第一半导体区域高。在上述半导体基板的外周部设置有第二导电型的第六半导体区域。上述第六半导体区域从上述半导体基板的一个主面贯通上述第一半导体区域而到达上述第四半导体区域。其中，上述第五半导体区域中的第一导电型的杂质的总注入剂量为2.0×1012cm-2以下。
另外，为了解决上述的课题，实现本发明的目的，该发明的半导体装置具有如下的特征。在成为第一半导体区域的第一导电型的半导体基板的一个主面的表面层，选择性地设置有第二导电型的第二半导体区域。在上述第二半导体区域的内部，选择性地设置有杂质浓度比上述第一半导体区域高的第一导电型的第三半导体区域。设置有从上述半导体基板的一个主面贯通上述第三半导体区域和上述第二半导体区域而到达上述第一半导体区域的沟道。沿上述沟道的内壁设置有绝缘膜。在上述沟道内部隔着上述绝缘膜埋设有第一电极。设置有与上述第三半导体区域和上述第二半导体区域接触的第二电极。在上述半导体基板的另一个主面的表面层，设置有第二导电型的第四半导体区域。设置有与上述第四半导体区域接触的第三电极。在上述第一半导体区域的内部的上述第四半导体区域侧，设置有与上述第四半导体区域的上述第一半导体区域侧的至少一部分对置的第一导电型的第五半导体区域。上述第五半导体区域的杂质浓度比上述第一半导体区域高。在上述半导体基板的外周部设置有第二导电型的第六半导体区域。上述第六半导体区域从上述半导体基板的一个主面贯通上述第一半导体区域而到达上述第四半导体区域。其中，上述第五半导体区域中的第一导电型的杂质的总注入剂量为2.0×1012cm-2以下。
另外，本发明的半导体装置优选在上述的发明中，上述第五半导体区域与上述第四半导体区域的上述第一半导体区域侧整个面对置。
另外，本发明的半导体装置优选在上述的发明中，设置有具有上述第二半导体区域、上述第三半导体区域、上述第四半导体区域、上述第一电极、上述第二电极以及上述第三电极的活性区域。在上述半导体基板的一个主面的表面层以包围上述活性区域的方式设置有耐压结构区域。上述耐压结构区域可以具有多个第二导电型的第七半导体区域。
另外，本发明的半导体装置优选在上述的发明中，上述第一半导体区域具有施加以上述第二电极为正极的反向的额定电压时使得从上述第二半导体区域朝向上述第五半导体区域扩展的耗尽层不能到达上述第五半导体区域的电阻率。
根据上述的发明，由于通过设置第五半导体区域，而能够施加反向电压时使半导体基板内的电场强度均匀，因此能够提高反向耐压。另外，根据上述的发明，由于通过在第一半导体区域内部的第四半导体区域侧设置第五半导体区域，从而在施加正向电压时，在第五半导体区域与第四半导体区域之间残留中性区域，因此能够抑制关断时的电压波形和电流波形的振动。
发明效果
根据本发明的半导体装置，起到如下效果，即能够提供一种能够提高反向耐压、提高正向耐压、抑制关断时的电压波形和电流波形的振动，并且能够抑制反向恢复时的电压波形和电流波形的振动的半导体装置。
附图说明
图1是表示本发明的实施方式1的反向阻断IGBT的构成的截面图。
图2是表示图1的反向阻断IGBT的活性区域的构成的截面图。
图3是表示图1的反向阻断IGBT的耐压结构区域的构成的截面图。
图4是表示本发明的实施方式1的反向阻断IGBT的活性区域中的电场强度分布的特性图。
图5是表示图2的切割线A－A'中的有效注入剂量的分布的特性图。
图6是表示图2的切割线B－B'中的有效注入剂量的分布的特性图。
图7是表示实施方式1的反向阻断IGBT的n壳区的有效注入剂量与反向漏电流之间的关系的特性图。
图8是表示实施方式1的反向阻断IGBT的n壳区的有效注入剂量与关断损耗和导通损耗之和的关系的特性图。
图9是表示实施方式1的反向阻断IGBT的反向恢复时的电压波形和电流波形的特性图。
图10是表示以往的反向阻断IGBT的反向恢复时的电压波形和电流波形的特性图。
图11是表示实施方式1的反向阻断IGBT的另一例的截面图。
图12是表示实施方式1的反向阻断IGBT的另一例的截面图。
图13是表示实施方式1的反向阻断IGBT的另一例的截面图。
图14是表示实施方式1的反向阻断IGBT的另一例的截面图。
图15是示意性地表示以往的反向阻断IGBT的构成的截面图。
图16是详细表示图15所示的以往的反向阻断IGBT的活性区域的构成的截面图。
图17是表示以往的反向阻断IGBT的施加正向电压时和施加反向电压时的电场强度分布的说明图。
图18是表示本发明的实施方式2的反向阻断IGBT的构成的截面图。
图19是表示图18的反向阻断IGBT的活性区域的构成的截面图。
图20是表示图18的反向阻断IGBT的耐压结构区域的构成的截面图。
图21是表示实施方式2的反向阻断IGBT的施加正向电压时和施加反向电压时的电场强度分布的说明图。
图22是表示图19的切割线C－C'中的杂质量的分布的特性图。
图23是表示实施方式2的反向阻断IGBT的n型高浓度区域的有效的总杂质量与反向耐压之间的关系的特性图。
图24是表示实施方式2的反向阻断IGBT的n型高浓度区域的有效的总杂质量与正向漏电流之间的关系的特性图。
图25是表示实施方式2的反向阻断IGBT的耐电荷性的特性图。
符号说明
1、1a：n-漂移区
2、2a：p基区
2b：基板背面侧的p基区
3、3a：n+发射区
4、4a：p+体区
5：第一沟道
5a：第二沟道
6、6a：栅绝缘膜
7、7a：栅电极
8、8a：绝缘膜、层间绝缘膜
8b：场绝缘膜
9、9a：发射电极
10、10a：p集电区
11、11a：集电极
12：nLCS区域
13：n壳区(第一壳区)
13a：n壳区(第二壳区)
14：场板
15：背面侧电极
20：p基结
21：集电结
21a：分离区域结
31a：分离区域
100：耐压结构区域
101：场限环
200：活性区域
具体实施方式
以下，对本发明的半导体装置的优选的实施方式，参照附图进行详细说明。在以下的说明中，作为反向阻断型半导体装置，举例说明反向阻断IGBT的情况，另外，将第一导电型作为n型，将第二导电型作为p型进行说明。在本说明书和附图中，对于标记了n或p的层和/或区域，分别指电子或空穴为多数载流子。另外，对n或p附加的+和-分别指与没有附加+和-的层和/或区域相比杂质浓度相对高或低。应予说明，在以下的实施方式的说明和附图中，对相同的构成标记相同的符号，省略重复的说明。另外，为了容易观察或容易理解，以下的实施方式中说明的附图未用准确的比例、尺寸比绘出。本发明只要不超过其要旨，并不限于以下说明的实施方式的记载。
(实施方式1)
对实施方式1的半导体装置，举例说明反向阻断IGBT。图1是表示本发明的实施方式1的反向阻断IGBT的构成的截面图。如图1所示，该反向阻断IGBT在成为n-漂移区1a的FZ硅基板(半导体基板)上，具备活性区域200、在活性区域200的外侧设置的耐压结构区域100和在耐压结构区域100的外侧设置的分离部130。例如为了不对600V耐压等级的反向阻断IGBT的特性产生不良影响，半导体基板的厚度例如可以为90μm以上，n-漂移区1a的厚度可以为80μm以上。纵型反向阻断IGBT构成为在活性区域200具有在n-漂移区1a的基板正面侧设置的沟道栅MOS结构和在n-漂移区1a的基板背面侧设置的p集电区10a以及集电极11a。关于沟槽栅MOS结构的详细说明，在后面进行描述。
在耐压结构区域100的基板正面侧设置的耐压结构在活性区域200与分离部130之间，具有包围活性区域200的预定的图案。耐压结构区域100具有缓和构成IGBT的pn主结终端面的电场强度而实现期望的耐压和耐压可靠性的功能。作为pn主结是指p基区2a与n-漂移区1a之间的pn结(p基结)。关于耐压结构区域100的结构，在后面进行描述。将晶圆切割成各个晶片时具有成为半导体基板的侧面的切割面，分离部130沿该切割面形成。因此，分离部130需要有在该切割面产生的结晶缺陷至少对耐压结构区域100不产生不良影响的宽度。分离部130位于n-漂移区1a的外周侧端部，具有从n-漂移区1a的基板正面到达基板背面侧的p集电区10a的深度的分离区域31a。施加反向电压时，耗尽层从半导体基板的背面侧的集电结(p集电区10a与n-漂移区1a之间的pn结)21和分离区域31a与n-漂移区1a之间的pn结(以下，称为分离区域结)21a，朝向p基区2a延伸。由此，施加反向电压时，能够防止耗尽层到达半导体基板的侧面而防止漏电流的产生，能够得到相反方向的耐压。
接下来，对活性区域200的构成进行详细说明。图2是表示图1的反向阻断IGBT的活性区域200的构成的截面图。在活性区域200，在成为n-漂移区1a的半导体基板的正面，以预定的间隔设置多个第一沟道5。在半导体基板的正面的表面层，以被p第一沟道5夹着的方式设置基区2a。p基区2a具有比n-漂移区1a高的杂质浓度。在被相邻的第一沟道5夹着的部分中，在p基区2a的基板正面侧的表面层，选择性地设置有n+发射区3a和p+体区4a。p+体区4a具有比p基区2a高的杂质浓度。在p基区2a的被相邻的第一沟道5夹着的部分，将设有n+发射区3a和p+体区4a的构成的部分和该构成中没有n+发射区3a的构成的部分交替并列地设置。
n壳区13设置于n-漂移区1a与p基区2a之间且被第一沟道5夹住的部分。另外，n壳区13可以设置为至少占有全部p基区2a的下方(n-漂移区1a侧)的区域。其理由是能够抑制少数载流子从p集电区10a向p基区2a的注入，并且降低传输效率。优选地，n壳区13可以设置为包围活性区域200内的p基区2a的下方的整个区域。即，通过完全去除p基区2a与n-漂移区1a接触的区域，从而能够可靠地抑制少数载流子从p集电区10a向p基区2a的注入，并且能够降低传输效率。另外，n壳区13在图2中虽然被第一沟道5完全夹着，但也可以设置一部分被第一沟道5夹着，一部分具有达到第一沟道5的下层的深度(覆盖第一沟道5的底部的深度)的n壳区13。发射电极9a与n+发射区3a以及p+体区4a的表面共通接触。另外，发射电极9a通过层间绝缘膜8a与栅电极7a电绝缘。
对上述的第一沟道5的结构，进一步进行说明。第一沟道必须具有贯通n+发射区3a和p基区2a的深度，但相对于上述的n壳区13，可以是达到该n壳区13的中间的深度，也可以是贯通的深度。形成于第一沟道5内的MOS栅结构(沟道栅MOS结构)与以往同样，可以是沿第一沟道5的内壁设置有栅绝缘膜6a，在第一沟道5的内部隔着栅绝缘膜6a埋设由多晶硅构成的栅电极7a的结构。
另外，n壳区13具有比n-漂移区1a高的杂质浓度。而且，n-漂移区1a优选具有满足从p集电区10a朝向n壳区13扩展的耗尽层不到达n壳区13这样的条件的电阻率。至少，n-漂移区1a需要具有在施加与额定电压相等的反向电压时，从p集电区10a朝向n壳区13扩散的耗尽层不到达n壳区13的电阻率。为了在尽可能低的导通电压下实现额定电压600V的反向阻断IGBT的耐压，n-漂移区1a的电阻率例如可以为22Ωcm以上且35Ωcm以下，n-漂移区1a的宽度(厚度)例如可以为80μm以上且100μm以下。由此，反向电压的恢复时，能够使耗尽层不到达n壳区13。
另一方面，在半导体基板的背面侧，在n-漂移区1a与p集电区10a之间设置有与p集电区10a接触的nLCS(Leakage Cuurrent Stop)区域12。设置nLCS区域12的理由是能够抑制少数载流子从p集电区10a向nLCS区域12的注入，并且降低传输效率。nLCS区域12具有减少漏电流的功能。
另外，nLCS区域12具有比n-漂移区1a高的杂质浓度。并且，n-漂移区1a具有在施加正向电压，优选为与额定电压相等的正向电压时，从p基区2a朝向nLCS区域12扩展的耗尽层不到达nLCS区域12的电阻率。并且，nLCS区域12具有nLCS区域12中的n型杂质的有效注入剂量(以下，称为nLCS区域12的有效注入剂量)成为5.0×1012cm-2以下的杂质浓度。对于该杂质浓度，虽然nLCS区域12中的有效注入剂量集中在nLCS区域12中的某个区域而分布，但是以整个nLCS区域12中包含的n型杂质的有效注入剂量平均为5.0×1012cm-2以下的方式包含在nLCS区域12中即可，不需要nLCS区域12为特别规定的杂质浓度分布。优选地，nLCS区域12可以具有nLCS区域12的有效注入剂量成为4.0×1012cm-2以下的杂质浓度。其理由是能够对反向阻断IGBT抑制作为特有的动作的反向恢复损耗(反向电压恢复时的开关损耗)和导通损耗的总和。
接下来，对耐压结构区域100的构成进行说明。图3是表示图1的反向阻断IGBT的耐压结构区域100的构成的截面图。耐压结构区域100以环状平面图案形成于活性区域200的外圆周。具体而言，在耐压结构区域100的n-漂移区1a的基板正面侧的表面，设置作为耐压保护膜覆盖n-漂移区1a的场绝缘膜8b。在成为该场绝缘膜8b下层的n-漂移区1a的基板正面侧的表面层，以包围活性区域200的表层的方式以环状平面图案设置多个作为电悬浮的p型区域的场限环(以下，FLR：Field Limiting Ring)101。在场绝缘膜8b分别设置使FLR101的表面以环状的平面图案露出的开口部8c。在多个FLR101上，通过场绝缘膜8b的开口部8c，沿FLR101的表面形状分别设置作为悬浮的导电膜的场板(以下，记为FP)14。
接下来，对实施方式1的反向阻断IGBT的电场强度分布进行说明。图4是表示本发明的实施方式1的反向阻断IGBT的活性区域中的电场强度分布的特性图。图14是表示实施方式1的反向阻断IGBT的另一例的截面图。图4中示出图1、2的实施方式1的反向阻断IGBT的电场强度分布(图4(a))和图14以及上述专利文献6中分别记载的双向IGBT的电场强度分布(图4(b)、4(c))。图4(a)、4(b)是表示从p集电区10a表面(p集电区10a与集电极11a之间的界面)起算的距离y与电场强度E之间的关系的电场强度分布特性图(图4(c)中也相同)。
如图4(a)所示，在图1、2的实施方式1的反向阻断IGBT中，由于第一沟道5贯通了n壳区13，因此正向偏压时(施加正向电压时：图4(a)的实线)所产生的电场峰(临界电场强度)不像图17(b)所示的以往的反向阻断IGBT的电场峰211那样在p基结20的附近，而是处于n壳区13与n-漂移区1a的边界附近的第一沟道5底部的位置(与壳区平行的虚线)的n-漂移区1a内。并且，在实施方式1的反向阻断IGBT中，特征在于，电场峰前后的电场强度的倾斜与图17(b)所示的以往结构的电场峰211前后的倾斜相比较为缓和。
另外，在实施方式1的反向阻断IGBT中，反向偏压时(施加反向电压时：图4(a)的倾斜虚线)在p集电区10a与nLCS区域12的边界附近所产生的电场峰与正向偏压同样(产生电场峰的方向与正向偏压相反)地与图17(b)所示的以往结构的电场峰212前后的倾斜相比较为缓和。另外，反向偏压时的电场强度分布的发射极侧没有到达n壳区13而是处于n-漂移区1a内。这表示使从集电结21朝向发射极方向延伸的耗尽层在到达n壳区13前达到雪崩击穿电场。
另外，在图14所示的基板的两主面侧分别具有沟道栅MOS结构的双向IGBT中，第一壳区13、第二壳区13a(n壳区)分别在基板的两主面侧设置于在第一沟道5、第二沟道5a间夹着的狭窄区域。因此，如图4(b)所示，施加正向电压时和施加反向电压时电场峰的位置均移动到第一壳区13、第二壳区13a与n-漂移区1a的边界附近的第一沟道5、第二沟道5a底部的位置(与壳区平行的虚线)，并且电场强度的倾斜与图17所示的以往结构相比较为缓和。并且，确认从p基结20朝向p集电区10a(相当于图14的p基区2b)延伸的耗尽层(倾斜实线)在到达第二壳区13a之前达到产生雪崩击穿的临界电场强度。另外，确认从集电结21朝向第一壳区13延伸的耗尽层(倾斜虚线)在到达第一壳区13前达到产生雪崩击穿的临界电场强度。在图14中，将基板正面侧的n壳区13设定为第一壳区，将基板背面侧的n壳区设定为第二壳区13a。另外，将构成基板背面侧的沟道栅MOS结构的沟道5a设定为第二沟道。关于图14所示的实施方式1的反向阻断IGBT的另一例的构成，在后面进行描述。
如上所述，通过将n壳区13设置于p基区2a与n-漂移区1a之间的第一沟道5之间，从而电场峰前后的倾斜变得缓和的理由如下所述。p基结20的反向偏压时，狭窄的第一沟道5之间的n壳区13不仅从与p基区2a的pn结开始耗尽，而且也从与夹着n壳区13的两侧的第一沟道5内的栅绝缘膜6a的边界开始耗尽。因此，即使n壳区13的杂质浓度高，n壳区13也容易在低的正向偏压下完全耗尽。由此，通过等电位间隔扩大，电场强度的上升变少，从而使电场峰前后的倾斜变缓。上述的狭窄的第一沟道5之间例如为4μm～5μm的沟道间隔。
本发明的反向阻断IGBT以成为上述的电场强度分布的方式在上述的条件下设置n壳区13。本发明的双向IGBT以成为上述的电场强度分布的方式在上述的条件下设置第一壳区13或第二壳区13a。并且，本发明的反向阻断IGBT和双向IGBT如上所述通过施加额定电压在耗尽层在n-漂移区1a内未充分延伸的条件下设置n-漂移区1a。
接下来，对上述的图1、2的实施方式1的反向阻断IGBT(以下，称为第1实施例)的电流特性进行验证。在第1实施例中，将额定电压设为600V。将半导体基板的电阻率和厚度分别设为28Ωcm和80μm。即，n-漂移区1a的电阻率为28Ωcm。将第一沟道5的宽度设为1.5μm，深度设为5.0μm，第一沟道5的配置间隔设为4.5μm。以下，参照图5～图10，对该第1实施例的电流特性进行说明。图5是表示图2的切割线A－A'中的有效注入剂量的分布的特性图。纵轴为杂质浓度(cm-3)，横轴为从发射表面起算的距离(μm)(图6、22中也相同)。发射表面是指n+发射区3a与发射电极9a的边界，即半导体基板的正面。图6是表示图2的切割线B－B'中的有效注入剂量的分布的特性图。图5的纵轴所示的杂质浓度是将从半导体基板正面起算某个深度(切割线A－A')的区域的单位体积中的有效注入剂量作为杂质浓度而示出。另外，图6的纵轴所示的杂质浓度也同样地将在从n-漂移区1a起算朝向p+体区4a的方向的某个距离的区域的单位体积中的有效注入剂量作为杂质浓度而示出。按照每个与n壳区13相当的区域的深度对有效注入剂量进行积分，算出n壳区13的有效的杂质浓度。即，图5所示的n壳区13的有效注入剂量的分布的分布形状内的区域为n壳区13的有效注入剂量。
n-漂移区1a的单位面积中的有效注入剂量是指n-漂移区1a的设置有n壳区13的区域中的n-漂移区1a的单位面积中的有效注入剂量。n-漂移区1a的单位面积中的有效注入剂量用与n壳区13相同的方法算出。图7是表示实施方式1的反向阻断IGBT的n壳区13的有效注入剂量与反向漏电流之间的关系的特性图。制作(制造)n壳区13的有效注入剂量(N-Shell Dose)不同的多个第1实施例。将n壳区13的有效注入剂量分别设定为1×1011cm-2～6.8×1012cm-2。然后，对这些第1实施例分别测定反向漏电流。另外，作为比较，准备没有设置n壳区的反向阻断IGBT(以下，称为比较例)，测定反向漏电流。
在图7中，为了将有效注入剂量为零的情况作为比较例表示反向漏电流，并表示n壳区13的有效注入剂量不同的多个第1实施例的反向漏电流(纵轴)，而将横轴设为n壳区13的有效注入剂量。n-漂移区1a的厚度为80μm。根据图7所示的结果，可确认比较例的漏电流在600V时为6.0×10-5A(0.06mA)。另一方面，在设置有表面杂质浓度为1.8×1012cm-3以上的n壳区13的第1实施例中，可确认即使使n-漂移区1a的厚度变薄(80μm)，也能够将反向漏电流实际上减少到零左右。另外，从第1实施例可知，n壳区13的有效注入剂量越多，越能够减少反向漏电流。其理由是n壳区13设置于n-漂移区1a与p基区2a之间，所以由p集电区10a、n-漂移区1a以及p基区2a(p+体区4a)构成的pnp晶体管的电流放大率变小。此外，在n-漂移区1a的厚度为100μm，有效注入剂量为零的情况的比较例中，可确认漏电流在600V时显示为1.1×10-5A(0.011mA)。
接下来，对n壳区13的有效注入剂量(N-Shell Dose)与关断损耗(Eoff：反向恢复损耗)和导通(Eon)损耗之和的关系进行说明。图8是表示实施方式1的反向阻断IGBT的n壳区13的有效注入剂量与关断损耗和导通损耗之和的关系的特性图。反向阻断IGBT有在以反向并联用作矩阵转换器的双向开关器件的情况下，作为与使用了以往的IGBT的双向开关器件时的IGBT串联的反向耐压用的二极管(续流二极管)发挥功能的阶段，所以优选反向恢复损耗和/或导通损耗小。图8中示出分别对上述的第1实施例和比较例的反向恢复损耗和导通损耗进行了测定的结果。
在图8中，将作为比较例的没有n壳区的反向阻断IGBT的反向恢复损耗和导通损耗之和(未图示)设定为有效的杂质注入剂量为零的情况。另外，将母线电压设为300V，测定反向恢复电流为180A/cm2的情况下的反向恢复损耗(关断损耗)和导通损耗。根据图8所示的结果，可确认通过设置n壳区13，会有关断损耗与导通损耗之和随着杂质注入剂量的增加而急剧变大的情况。推测其理由是n壳区13的有效注入剂量越多，反向恢复电流越增大，反向恢复损耗越增大。因此，反向阻断IGBT被用作开关元件的情况下，为了降低开关损耗，优选减少n壳区13的有效注入剂量。由图8所示的结果可知，n壳区13的有效的杂质注入剂量为5.0×1012cm-2以下(优选为4.0×1012cm-2以下)时，反向恢复损耗与导通损耗之和大致为8mJ～9mJ，反向恢复损耗与导通损耗之和的增加较少。另一方面，比较例的反向阻断IGBT的关断损耗与导通损耗之和为13.5mJ左右(未图示)。因此，对于关断损耗与导通损耗之和，在上述的n壳区13的有效的杂质注入剂量为5.0×1012cm-2以下(优选为4.0×1012cm-2以下)的情况的第1实施例中，与比较例相比，能够减少35％～40％左右。
另外，图8示出了在n壳区13的有效的杂质注入剂量超过5.0×1012cm-2的情况下，反向恢复损耗与导通损耗之和急剧变大。例如，n壳区13的有效注入剂量为6.8×1012cm-2时，反向恢复损耗与导通损耗之和为11.7mJ左右。此时，虽然反向恢复损耗与导通损耗之和与比较例(13.5mJ)相比较小，但相对于5.0×1012cm-2以下时的第1实施例(约8mJ～9mJ)，增大30～46％左右。由这些结果可确认，在本发明中，可以将n壳区13的有效注入剂量设为5.0×1012cm-2以下，优选设为4.0×1012cm-2以下。
图9是表示实施方式1的反向阻断IGBT的反向恢复时的电压波形和电流波形的特性图。图10是表示以往的反向阻断IGBT的反向恢复时的电压波形和电流波形的特性图。在图9、10中，横轴表示时间(time)，纵轴表示阳极电流(Anode Current)和阳极电压(Anode Voltage)。图9中示出将第1实施例的n壳区13的有效注入剂量设为3.2×1012cm-2的情况。这些图9、10中示出母线电压为300V且反向恢复电流为180A/cm2时的反向恢复波形。由这些结果可知，在图9所示的第1实施例中，反向恢复波形的反向恢复电流从负值收敛到零的期间T1(以下，成为收敛期间)，与图10所示的比较例的收敛期间T2相比较短。换言之，可知第1实施例与比较例相比阻止电压的恢复快。并且可知，在第1实施例中，不产生反向恢复波形的振动。
推测在第1实施例中不产生反向恢复波形的振动的理由是，通过在导通时在由p基区2a和n壳区13构成的二极管的n壳区13积蓄少数载流子，从而能够抑制反向恢复电流的增大。另外，还因为通过调整n-漂移区1a的基板浓度，从而从p集电区10a朝向p基区2a延伸的空间电荷区域(耗尽层)没有到达n壳区13或第一沟道5的底部。另外，推测在第1实施例中反向恢复电流变成零的收敛期间T1短，阻止电压的恢复快的理由是p基区2a的有效的扩散深度由于n壳区13的影响而变浅，因而沟道长变短，栅容量CGE变小。
如上所述，实施方式1的反向阻断IGBT在n-漂移区1a与p基区2a之间具备n壳区13，该n壳区13具有n型杂质的有效注入剂量为5.0×1012cm-2以下的杂质浓度。并且，实施方式1的反向阻断IGBT具有n-漂移区1a，该n-漂移区1a具有从p集电区10a扩展的耗尽层不能到达n壳区13的电阻率。因此，实施方式1的反向阻断IGBT与以往的反向阻断IGBT相比，能够缓和基板内的电场。其结果，能够提高正向耐压和反向耐压。另外，根据实施方式1，由于能够抑制反向恢复时的电压波形和电流波形(反向恢复波形)的振动，因此能够防止噪声的产生、器件的破坏。
接下来，对实施方式1的反向阻断IGBT的另一例的结构进行说明。图11～14是表示实施方式1的反向阻断IGBT的另一例的截面图。实施方式1的反向阻断IGBT可以是如图11所示，在一部分的第一沟道5之间设置省略了n+发射区3a的区域，并将省略了该n+发射区3a的区域间的第一沟道5的栅电极7a设为栅极电位或者发射极电位的结构，也可以是如图12所示，用层间绝缘膜8a覆盖一部分的第一沟道5之间，与设置有n+发射区3a的第一沟道5之间相比宽度增宽而设置没有导通电流流过的区域的结构。或者，实施方式1的反向阻断IGBT也可以是如图13所示，在设置有n+发射区3a的第一沟道5之间，与一个第一沟道5接触的方式设置n+发射区3a的结构。这些图11、12、13所示的反向阻断IGBT均是通过增大有效的第一沟道5附近的孔密度从而得到增强传导率调制效果，降低导通电压的效果。并且，实施方式1的反向阻断IGBT通过调整n-漂移区1a的厚度，也能够形成省略了nLCS区域12的结构(未图示)。有效的第一沟道5之间是指设置有n+发射区3a的相邻的第一沟道5之间。
图14中示出可在正向和反向这两个方向进行栅控制的双向IGBT的活性区域的结构。图14所示的双向IGBT通过在半导体基板的正面侧和背面侧这两个主面设置沟道栅MOS结构，从而单独作为双向开关器件发挥功能。半导体基板的正面侧和背面侧的沟道栅MOS结构与图1、2、11～13所示的反向阻断IGBT的沟道栅MOS结构是相同的构造。设基板背面侧的第二沟道为符号5a，设基板背面侧的n壳区(第二壳区)为符号13a，设基板背面侧的p基区为符号2b，设背面侧电极为15。在该双向IGBT中，两个主面侧的第一壳区13和第二壳区13a的杂质浓度也优选为上述的杂质浓度。另外，对于n-漂移区1a的杂质浓度，也可以是施加与额定电压相等的反向电压时，使n-漂移区1a中具有从p基区2a朝向第二壳区13a扩展的耗尽层不能到达第二壳区13a的电阻率。对于图11～13所示的反向阻断IGBT和图14所示的双向IGBT，也起到与图1、2的反向阻断IGBT相同的效果。
(实施方式2)
对于实施方式2的半导体装置，举例说明反向阻断IGBT。图18是表示本发明的实施方式2的反向阻断IGBT的构成的截面图。图19是表示图18的反向阻断IGBT的活性区域的构成的截面图。图20是表示图18的反向阻断IGBT的耐压结构区域的构成的截面图。实施方式2的反向阻断IGBT与实施方式1的反向阻断IGBT的不同点在于在n-漂移区1a的内部的p集电区10a附近设置n型高浓度区域45用来代替n壳区。
如图18、19所示，在实施方式2的反向阻断IGBT中，在活性区域220，在成为n-漂移区1a的FZ硅基板(半导体基板)的正面侧，设置由p基区42、n+发射区43、p+体区44、栅绝缘膜46和栅电极47构成的平面型的MOS栅结构和发射电极49。具体而言，n-漂移区1a具有在施加了与额定电压相等的反向电压时，从p基区42与n-漂移区1a之间的pn结(p基结)朝向p集电区10a侧扩展的耗尽层不能到达n型高浓度区域45的电阻率。
p基区42选择性地设置于半导体基板的正面的表面层。n+发射区43和p+体区44选择性地设置于p基区42的内部。栅电极47隔着栅绝缘膜设置在p基区42的被n+发射区43和n-漂移区1a夹着的部分的表面上。发射电极49与n+发射区43和p+体区44导通连接。另外，发射电极49通过层间绝缘膜48与栅电极47电绝缘。
在成为n-漂移区1a的半导体基板的背面侧，与实施方式1同样地，设置有p集电区10a和集电极11a。n型高浓度区域45设置于n-漂移区1a的内部的p集电区10a侧。通过设置n型高浓度区域45，施加正向电压时耗尽层从p基结朝向p集电区10a侧扩展时，能够抑制少数载流子从p集电区10a向n-漂移区1a的注入，而能够降低传输效率。
另外，n型高浓度区域45与p集电区10a分离地设置。由此，施加正向电压时耗尽层从p基结朝向p集电区10a侧扩展时，在n型高浓度区域45与p集电区10a之间残留有中性区域，所以能够抑制关断时的电压波形和电流波形的振动。
另外，n型高浓度区域45以夹着n-漂移区1a，且与p集电区10a的p基区42侧的面的至少一部分对置的方式设置。由此，从集电结朝向p基区42扩展的耗尽层的延伸变短，因此能够调整反向耐压使其降低以接近预定的耐压(额定电压)。因此，与不设置n型高浓度区域的以往的反向阻断IGBT相比，能够缩短耐压结构区域的长度(从活性区域220朝向基板外周的方向的宽度)。
优选地，n型高浓度区域45优选以夹着n-漂移区1a，且与p集电区10a的p基区42侧的整个面对置的方式设置。即，n型高浓度区域45优选以施加反向电压时，从与p集电区10a和分离区域31a与n-漂移区1a之间的pn结(集电结)朝向p基区42侧扩展的耗尽层对置的方式设置。其理由是施加反向电压时耗尽层从集电结朝向p基区42进行了扩展时，能够使半导体基板内的电场强度均匀。n型高浓度区域45可以与分离区域31a接触。
另外，n型高浓度区域45具有在施加反向电压时耗尽层从集电结朝向p基区42扩展时，n型高浓度区域45完全耗尽的杂质浓度。具体而言，n型高浓度区域45的总杂质量(总注入剂量)NDx利用基于一元泊松方程式的下述(1)式而用下述(2)式表示。
[数1]
E = qN D x ϵ Si ϵ 0 . . . ( 1 )
[数2]
N D x = ϵ Si ϵ 0 E crit q . . . ( 2 )
这里，E为电场强度，Ecrit为临界电场强度，q为基元电荷，ND为施主浓度，x为耗尽层的延伸距离，εSi为硅的相对介电常数，ε0为真空的介电常数。通过在上述(2)式中代入预定的物理参数可得到n型高浓度区域45的总杂质量NDx的极限值。具体而言，可以将n型高浓度区域45的总杂质量NDx设为2.0×1012cm-2以下的程度。可以在n型高浓度区域45中以满足上述总杂质量NDx的方式包含n型杂质，也可以在n型高浓度区域45中的一部分的区域中使n型杂质集中而分布。即，无论n型高浓度区域45的杂质量如何分布，通过设置n型高浓度区域45均可得到本发明的效果。耐压结构区域100和分离部130(分离区域31a)的构成与实施方式1相同。
接下来，对实施方式2的反向阻断IGBT的施加正向电压时和施加反向电压时的电场强度分布进行说明。图21是表示实施方式2的反向阻断IGBT的施加正向电压时和施加反向电压时的电场强度分布的说明图。图21(a)中示出实施方式2的反向阻断IGBT的主要部分的截面结构。图21(b)中，将从图21(a)所示的反向阻断IGBT的基板背面起算的深度(距离y)设为横轴，将施加正向电压时(实线)和施加反向电压时(虚线)的各自的电场强度E的分布示于纵轴。
在上述的条件下通过设置n型高浓度区域45，能够得到图21(b)所示的电场强度分布。具体而言，如图21(b)中实线所示，施加正向电压时能够在n型高浓度区域45附近停止从p基结朝向p集电区10a侧扩散的耗尽层。因此，能够防止电场延伸到p集电区10a。施加正向电压时使得从p基结朝向p集电区10a侧扩散的耗尽层不能到达p集电区10a即可，即使是该耗尽层在n型高浓度区域45与p集电区10a之间的n-漂移区1a停止的构成也起到相同的效果。另一方面，如图21(b)中虚线所示，能够使施加反向电压时从集电结朝向p基区42扩散的耗尽层的延伸比以往的反向阻断IGBT短。
接下来，对n型高浓度区域45的有效的总杂质量的计算方法进行说明。图22是表示图19的切割线C－C'中的杂质量的分布的特性图。根据实施方式2，制作(制造)反向阻断IGBT。将额定电压设为600V，将半导体基板的电阻率和厚度分别设为28Ωcm和100μm。即，n-漂移区1a的电阻率为28Ωcm。首先，在该反向阻断IGBT中，如图22的第1～4测定结果51～54所示对半导体基板中的各区域的杂质量进行了测定。
第1测定结果51是n-漂移区1a的杂质量分布。第2测定结果52是p基区42的杂质量分布。第3测定结果53是p集电区10a的杂质量分布。第4测定结果54是n型高浓度区域45的杂质量分布。即，图22中示出在半导体基板中各区域的导电型杂质沿深度方向以多少杂质量存在。表示n型高浓度区域45的杂质量分布的第4测定结果54是在预定的深度具有峰，朝向基板正面和基板背面这两个主面侧变少的杂质量分布。
对该第4测定结果54中的每个深度的杂质量进行积分，算出n型高浓度区域45的总杂质量。通过如此算出n型高浓度区域45的总杂质量，从而即使在n型高浓度区域45内的杂质量分布不均匀的情况下也能够算出n型高浓度区域45的总杂质量。然后，将从该n型高浓度区域45的总杂质量减去n-漂移区1a的n型高浓度区域45的部分的杂质量而得的值作为n型高浓度区域45的有效的总杂质量。
即，用符号50表示的阴影部分是n型高浓度区域45的有效的总杂质量。n-漂移区1a的n型高浓度区域45的部分的杂质量是指n-漂移区1a的设置有n型高浓度区域45的部分中的n-漂移区1a的总杂质量。n-漂移区1a的总杂质量与n型高浓度区域45的总杂质量的计算同样地通过沿深度方向积分而算出。
接下来，对n型高浓度区域45的有效的总杂质量与反向耐压之间的关系进行验证。图23是表示实施方式2的反向阻断IGBT的n型高浓度区域的有效的总杂质量与反向耐压之间的关系的特性图。制作n型高浓度区域45的有效的总杂质量不同的多个反向阻断IGBT(以下，称为第2实施例)。在各第2实施例中，使n型高浓度区域45的有效的总杂质量处于1.0×1011cm-2～8.0×1011cm-2的范围(在图24中也相同)。n型高浓度区域45配置于与p集电区10a隔开10μm的位置。另外，作为比较，准备没有设置n型高浓度区域45的以往的反向阻断IGBT(上述的比较例)。
然后，对第2实施例和上述的比较例，将集电极-发射极间电压设为600V(发射极电位相对于集电极电位为负电位)，在使栅极-发射极短路的状态下对反向耐压进行了测定。将其结果示于图23。在图23中，将n型高浓度区域45的有效的总杂质量为零的情况作为比较例示出。由图23所示的结果可确认，通过设置n型高浓度区域45能够降低反向耐压。另外，可确认n型高浓度区域45的有效的总杂质量越多，越能够降低反向耐压。因此，可确认通过适当地设定n型高浓度区域45的有效的总杂质量，能够降低反向耐压调整以接近预定的耐压(额定电压)。
接下来，对n型高浓度区域45的有效的总杂质量与正向漏电流之间的关系进行验证。图24是表示实施方式2的反向阻断IGBT的n型高浓度区域的有效的总杂质量与正向漏电流之间的关系的特性图。对于上述的第2实施例和比较例，将集电极-发射极间电压设为600V，在使栅极-发射极短路的状态下对正向漏电流进行了测定。将其结果示于图24。在图24中，将n型高浓度区域45的有效的总杂质量为零的情况作为比较例示出。由图24所示的结果可确认，通过设置n型高浓度区域45能够减小正向漏电流。另外，可确认n型高浓度区域45的有效的总杂质量越多，越能够减小正向漏电流。另外，在图23、24中，将n型高浓度区域45的有效的总杂质量设为3.0×1011cm-2左右时，能够在反向耐压超过600V的程度下，使正向漏电流为0.7(A.U)左右。因此，通过将n型高浓度45的有效的总杂质量设为零以上且3.0×1011cm-2以下，从而能够使反向耐压为额定电压以上，并且降低耐压，进而减少正向漏电流。
接下来，对实施方式2的反向阻断IGBT的耐电荷性进行验证。图25是表示实施方式2的反向阻断IGBT的耐电荷性的特性图。在图25中，横轴为在耐压结构区域100中积蓄在选择性地覆盖基板正面的层间绝缘膜48的电荷量，纵轴为施加反向电压时的反向击穿电压。对于上述的第2实施例(使n型高浓度区域45的有效的总杂质量为1.0×1011cm-2)和比较例，使用器件模拟并对层间绝缘膜48中的电荷量进行各种变更来计算反向击穿电压。将其结果示于图25。使第2实施例的耐压结构区域100的长度与比较例的耐压结构区域的长度几乎相等。
由图25所示的结果可确认，在比较例中，虽然在电荷量为零的附近可得到足够的耐压，但在耐压结构区域的层间绝缘膜中积蓄超过预定量的正电荷或负电荷的情况下耐压急剧降低。与此相对，可确认在第2实施例中，即使在耐压结构区域100的层间绝缘膜48中积蓄正电荷或者负电荷的情况下，也能够维持与电荷量为零的情况几乎同程度的耐压。因此，可知第2实施例的耐压结构区域的长度几乎相等的情况与比较例相比设计的自由度高。为了确保耐压结构区域的长期可靠性，具有一定值以上的耐电荷性即可。因此，第2实施例作为简化了耐压结构区域100的构成，与比较例相比能够缩短耐压结构区域100的长度。
如以上说明，根据实施方式2，即使在n-漂移区的内部的p集电区附近设置n型高浓度区域来代替n壳区情况下，也能够得到与实施方式1相同的效果。另外，根据实施方式2，由于通过在n-漂移区的内部的p集电区附近设置n型高浓度区域而能够调整反向耐压使其降低以接近额定电压，因此能够缩短耐压结构区域的长度。另外，根据实施方式2，通过设置n型高浓度区域，能够在缩短耐压结构区域的长度的同时提高耐电荷性。
另外，根据实施方式2，通过设置n型高浓度区域，从而能够减少正向漏电流。另外，根据实施方式2，由于通过在n-漂移区的内部的p集电区附近设置n型高浓度区域而能够构成非穿通型的反向阻断IGBT，因此关断时的电压波形和电流波形的振动不产生振动。另外，根据实施方式2，由于不需要在基板背面侧设置沟道，因此能够简化制造工序，能够以低成本制作反向阻断IGBT。
根据以上，本发明并不限于上述的实施方式，可以在不脱离本发明的主旨的范围内进行各种变更。例如，在上述的各实施方式中，例如各部的尺寸和/或表面浓度等根据要求的规格等进行各种设定。另外，在上述的实施方式2中，可以设置沟道栅MOS结构代替平面栅MOS结构。另外，在各实施方式中，也可以是使n型和p型全部相反的构成。
产业上的可利用性
根据以上，本发明的半导体装置对作为矩阵转换器等的电力转换电路的开关器件而使用的功率半导体装置有积极作用。

Claims (13)

1.一种半导体装置，其特征在于，具备：
漂移区，由第一导电型的半导体基板构成；
第二导电型的基区，选择性地设置于所述半导体基板的一个主面的表面层；
第一导电型的发射区，选择性地设置于所述基区的内部；
沟道，从所述半导体基板的一个主面贯通所述发射区和所述基区而到达所述漂移区；
绝缘膜，沿所述沟道的内壁设置；
栅电极，隔着所述绝缘膜埋设于所述沟道的内部；
发射电极，与所述发射区和所述基区接触；
第一导电型的壳区，设置于所述漂移区的内部，且与所述基区的所述漂移区侧接触；和
第二导电型的集电区，设置于所述半导体基板的另一个主面的表面层，
所述壳区具有比所述漂移区高的杂质浓度，
所述壳区中的第一导电型的杂质的有效注入剂量为5.0×1012cm-2以下，
所述漂移区具有施加以所述发射电极为正极的反向的额定电压时使得从所述集电区扩展的耗尽层不能到达所述壳区和所述沟道的底部中的离所述集电区较近的一方的电阻率。
2.根据权利要求1所述的半导体装置，其特征在于，所述壳区中的第一导电型的杂质的有效注入剂量为4.0×1012cm-2以下。
3.根据权利要求1所述的半导体装置，其特征在于，在所述漂移区与所述集电区之间，设置用于减少漏电流的具有比所述漂移区高的杂质浓度的第一导电型的区域。
4.根据权利要求1所述的半导体装置，其特征在于，在所述漂移区的外周端部，进一步具备从所述半导体基板的一个主面到达所述集电区的第二导电型的分离区域。
5.根据权利要求1所述的半导体装置，其特征在于，所述漂移区具有施加以所述发射电极为正极的反向的额定电压时，使得从所述集电区朝向所述基区扩展的耗尽层不能到达所述基区和所述沟道的底部中的离所述集电区较近的一方的电阻率。
6.一种半导体装置，其特征在于，具备：
漂移区，由第一导电型的半导体基板构成；
第二导电型的第一基区，选择性地设置于所述半导体基板的一个主面的表面层；
第一导电型的第一发射区，选择性地设置于所述第一基区的内部；
第一沟道，从所述半导体基板的一个主面贯通所述第一发射区和所述第一基区而到达所述漂移区；
第一绝缘膜，沿所述第一沟道的内壁设置；
第一栅电极，隔着所述第一绝缘膜埋设于所述第一沟道的内部；
发射电极，与所述第一发射区和所述第一基区接触；
第一导电型的第一壳区，设置于所述漂移区的内部，且与所述第一基区的所述漂移区侧接触；
第二导电型的第二基区，选择性地设置于所述半导体基板的另一个主面的表面层；
第一导电型的第二发射区，选择性地设置于所述第二基区的内部；
第二沟道，从所述半导体基板的另一个主面贯通所述第二发射区和所述第二基区而到达所述漂移区；
第二绝缘膜，沿所述第二沟道的内壁设置；
第二栅电极，隔着所述第二绝缘膜埋设于所述第二沟道的内部；
背面电极，与所述第二发射区和所述第二基区接触；和
第一导电型的第二壳区，设置于所述漂移区的内部，且与所述第二基区的所述漂移区侧接触，
所述第一壳区和所述第二壳区具有比所述漂移区高的杂质浓度，
所述第一壳区和所述第二壳区中的第一导电型的杂质的有效注入剂量为5.0×1012cm-2以下，
所述漂移区具有施加以所述发射电极为正极的反向的额定电压时使得从所述第二基区扩展的耗尽层不能到达所述第一壳区和所述第一沟道的底部中的离所述第二壳区较近的一方的电阻率。
7.根据权利要求6所述的半导体装置，其特征在于，所述第二壳区中的第一导电型的杂质的有效注入剂量为4.0×1012cm-2以下。
8.根据权利要求6所述的半导体装置，其特征在于，所述漂移区具有施加以所述发射电极为正极的反向的额定电压时，使得从所述第二基区朝向所述第一基区扩展的耗尽层不能到达所述第一基区和所述第一沟道的底部中的离所述第二壳区较近的一方的电阻率。
9.一种半导体装置，其特征在于，具备：
第一半导体区域，由第一导电型的半导体基板构成；
第二导电型的第二半导体区域，选择性地设置于所述半导体基板的一个主面的表面层；
第一导电型的第三半导体区域，选择性地设置于所述第二半导体区域的内部，且杂质浓度比所述第一半导体区域高；
第一电极，隔着绝缘膜设置在所述第二半导体区域的被所述第三半导体区域和所述第一半导体区域夹着的部分的表面上；
第二电极，与所述第三半导体区域和所述第二半导体区域接触；
第二导电型的第四半导体区域，设置于所述半导体基板的另一个主面的表面层；
第三电极，与所述第四半导体区域接触；
第一导电型的第五半导体区域，设置于所述第一半导体区域的内部的所述第四半导体区域侧，且与所述第四半导体区域的所述第一半导体区域侧的至少一部分对置，杂质浓度比所述第一半导体区域高；和
第二导电型的第六半导体区域，设置于所述半导体基板的外周部，从所述半导体基板的一个主面贯通所述第一半导体区域而到达所述第四半导体区域，
所述第五半导体区域中的第一导电型的杂质的总注入剂量为2.0×1012cm-2以下。
10.一种半导体装置，其特征在于，具备：
第一半导体区域，由第一导电型的半导体基板构成；
第二导电型的第二半导体区域，选择性地设置于所述半导体基板的一个主面的表面层；
第一导电型的第三半导体区域，选择性地设置于所述第二半导体区域的内部，杂质浓度比所述第一半导体区域高；
沟道，从所述半导体基板的一个主面贯通所述第三半导体区域和所述第二半导体区域而到达所述第一半导体区域；
绝缘膜，沿所述沟道的内壁设置；
第一电极，隔着所述绝缘膜埋设于所述沟道的内部；
第二电极，与所述第三半导体区域和所述第二半导体区域接触；
第二导电型的第四半导体区域，设置于所述半导体基板的另一个主面的表面层；
第三电极，与所述第四半导体区域接触；
第一导电型的第五半导体区域，设置于所述第一半导体区域的内部的所述第四半导体区域侧，且与所述第四半导体区域的所述第一半导体区域侧的至少一部分对置，杂质浓度比所述第一半导体区域高；和
第二导电型的第六半导体区域，设置于所述半导体基板的外周部，从所述半导体基板的一个主面贯通所述第一半导体区域而到达所述第四半导体区域，
所述第五半导体区域中的第一导电型的杂质的总注入剂量为2.0×1012cm-2以下。
11.根据权利要求9或10所述的半导体装置，其特征在于，所述第五半导体区域与所述第四半导体区域的所述第一半导体区域侧的整个面对置。
12.根据权利要求9或10所述的半导体装置，其特征在于，还具备：
活性区域，具有所述第二半导体区域、所述第三半导体区域、所述第四半导体区域、所述第一电极、所述第二电极以及所述第三电极；
耐压结构区域，具有在所述半导体基板的一个主面的表面层以包围所述活性区域的方式设置的多个第二导电型的第七半导体区域。
13.根据权利要求9或10所述的半导体装置，其特征在于，所述第一半导体区域具有施加以所述第二电极为正极的反向的额定电压时使得从所述第二半导体区域朝向所述第五半导体区域扩展的耗尽层不能到达所述第五半导体区域的电阻率。
CN201380008904.2A 2012-03-16 2013-02-13 半导体装置 Active CN104145342B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012060384 2012-03-16
JP2012-060384 2012-03-16
PCT/JP2013/053438 WO2013136898A1 (ja) 2012-03-16 2013-02-13 半導体装置

Publications (2)

Publication Number Publication Date
CN104145342A true CN104145342A (zh) 2014-11-12
CN104145342B CN104145342B (zh) 2017-05-24

Family

ID=49160817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380008904.2A Active CN104145342B (zh) 2012-03-16 2013-02-13 半导体装置

Country Status (5)

Country Link
US (1) US9184268B2 (zh)
JP (1) JP5754543B2 (zh)
CN (1) CN104145342B (zh)
DE (1) DE112013001487T5 (zh)
WO (1) WO2013136898A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449741A (zh) * 2015-08-06 2017-02-22 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN106486540A (zh) * 2015-08-27 2017-03-08 株式会社东芝 半导体装置
CN107611176A (zh) * 2016-07-12 2018-01-19 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN109148449A (zh) * 2017-06-19 2019-01-04 富士电机株式会社 半导体装置及半导体装置的制造方法
CN109273520A (zh) * 2017-07-18 2019-01-25 富士电机株式会社 半导体装置
CN110534582A (zh) * 2019-09-28 2019-12-03 上海芯石微电子有限公司 一种具有复合结构的快恢复二极管及其制造方法
CN110943125A (zh) * 2018-09-25 2020-03-31 三菱电机株式会社 半导体装置
CN111261710A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 一种绝缘栅双极型晶体管及其制备方法
CN114023814A (zh) * 2021-09-24 2022-02-08 西安电子科技大学 一种半垂直GaN基场截止型IGBT器件及其制备方法
CN114388613A (zh) * 2021-12-30 2022-04-22 电子科技大学 一种双向阻断功率mos器件及其制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2506075B (en) * 2011-07-07 2015-09-23 Abb Technology Ag Insulated gate bipolar transistor
GB2506314B (en) 2011-07-14 2015-09-09 Abb Technology Ag Insulated gate bipolar transistor
DE112013002031T5 (de) 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
GB2527225B (en) * 2013-03-28 2017-03-01 Abb Technology Ag Method for manufacturing an insulated gate bipolar transistor
AU2014302625B2 (en) 2013-06-24 2017-05-11 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
US9742385B2 (en) 2013-06-24 2017-08-22 Ideal Power, Inc. Bidirectional semiconductor switch with passive turnoff
US9799731B2 (en) 2013-06-24 2017-10-24 Ideal Power, Inc. Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US9355853B2 (en) 2013-12-11 2016-05-31 Ideal Power Inc. Systems and methods for bidirectional device fabrication
JP6109098B2 (ja) * 2014-02-18 2017-04-05 三菱電機株式会社 絶縁ゲート型半導体装置
JP6231422B2 (ja) * 2014-04-09 2017-11-15 トヨタ自動車株式会社 半導体装置
KR102450784B1 (ko) 2014-11-06 2022-10-05 아이디얼 파워 인크. 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
JP6606819B2 (ja) * 2014-11-10 2019-11-20 富士電機株式会社 半導体装置
JP6353804B2 (ja) * 2015-03-27 2018-07-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
DE112017000063T5 (de) * 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6701789B2 (ja) * 2016-02-19 2020-05-27 富士電機株式会社 Ｒｂ‐ｉｇｂｔ
DE112017000079T5 (de) 2016-03-10 2018-05-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
CN107731901B (zh) * 2017-11-20 2024-02-23 电子科技大学 一种逆阻型igbt
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
CN113519062A (zh) * 2019-09-13 2021-10-19 富士电机株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458590B2 (ja) 1996-03-27 2003-10-20 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
JP3395520B2 (ja) 1996-06-04 2003-04-14 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
JP2002532885A (ja) 1998-12-04 2002-10-02 インフィネオン テクノロジース アクチエンゲゼルシャフト 出力半導体回路
JP4479052B2 (ja) * 2000-05-09 2010-06-09 富士電機システムズ株式会社 半導体装置
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP4904625B2 (ja) 2001-02-14 2012-03-28 富士電機株式会社 半導体装置
JP3918625B2 (ja) 2002-04-25 2007-05-23 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4843923B2 (ja) 2004-09-09 2011-12-21 富士電機株式会社 高耐圧半導体装置およびその製造方法
JP2008277352A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP2010219361A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体装置及びその製造方法
DE102010063728B4 (de) 2009-12-28 2016-04-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449741B (zh) * 2015-08-06 2019-04-05 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN106449741A (zh) * 2015-08-06 2017-02-22 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN106486540A (zh) * 2015-08-27 2017-03-08 株式会社东芝 半导体装置
CN107611176A (zh) * 2016-07-12 2018-01-19 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN107611176B (zh) * 2016-07-12 2021-03-26 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN109148449B (zh) * 2017-06-19 2023-08-15 富士电机株式会社 半导体装置及半导体装置的制造方法
CN109148449A (zh) * 2017-06-19 2019-01-04 富士电机株式会社 半导体装置及半导体装置的制造方法
CN109273520A (zh) * 2017-07-18 2019-01-25 富士电机株式会社 半导体装置
CN109273520B (zh) * 2017-07-18 2023-10-27 富士电机株式会社 半导体装置
CN110943125A (zh) * 2018-09-25 2020-03-31 三菱电机株式会社 半导体装置
CN110943125B (zh) * 2018-09-25 2023-10-03 三菱电机株式会社 半导体装置
CN111261710A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 一种绝缘栅双极型晶体管及其制备方法
CN110534582B (zh) * 2019-09-28 2023-02-28 上海芯石微电子有限公司 一种具有复合结构的快恢复二极管及其制造方法
CN110534582A (zh) * 2019-09-28 2019-12-03 上海芯石微电子有限公司 一种具有复合结构的快恢复二极管及其制造方法
CN114023814B (zh) * 2021-09-24 2023-09-29 西安电子科技大学 一种半垂直GaN基场截止型IGBT器件及其制备方法
CN114023814A (zh) * 2021-09-24 2022-02-08 西安电子科技大学 一种半垂直GaN基场截止型IGBT器件及其制备方法
CN114388613A (zh) * 2021-12-30 2022-04-22 电子科技大学 一种双向阻断功率mos器件及其制造方法
CN114388613B (zh) * 2021-12-30 2023-09-01 电子科技大学 一种双向阻断功率mos器件及其制造方法

Also Published As

Publication number Publication date
US9184268B2 (en) 2015-11-10
JP5754543B2 (ja) 2015-07-29
DE112013001487T5 (de) 2014-12-04
US20140339600A1 (en) 2014-11-20
JPWO2013136898A1 (ja) 2015-08-03
WO2013136898A1 (ja) 2013-09-19
CN104145342B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN104145342A (zh) 半导体装置
CN102792448B (zh) 半导体器件
JP5787853B2 (ja) 電力用半導体装置
CN103022115B (zh) 半导体装置
CN102376709B (zh) 半导体器件
CN102104039B (zh) 高耐压半导体装置
CN103875076B (zh) 绝缘栅型半导体装置及其制造方法
CN102194861B (zh) 半导体器件
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2017199679A1 (ja) 半導体装置
JP2008066708A (ja) 半導体装置
JP4764974B2 (ja) 半導体装置
CN103703566A (zh) 半导体装置及其制造方法
JP5365016B2 (ja) 半導体素子およびその製造方法
CN109962111A (zh) 半导体器件及其制造方法
JP2009088159A (ja) 半導体装置
JP2010135677A (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
CN105814690A (zh) 用于半导体器件的边缘终止和对应的制造方法
JP2015195345A (ja) 半導体装置
TW201541639A (zh) 半導體裝置
CN107924940A (zh) 半导体装置
JP5011634B2 (ja) 半導体装置およびその半導体装置を用いた双方向スイッチ素子
CN102456690B (zh) 半导体器件及其制造方法
CN103050523B (zh) 绝缘栅双极型晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant