DE112013002031T5 - Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren - Google Patents

Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren Download PDF

Info

Publication number
DE112013002031T5
DE112013002031T5 DE112013002031.9T DE112013002031T DE112013002031T5 DE 112013002031 T5 DE112013002031 T5 DE 112013002031T5 DE 112013002031 T DE112013002031 T DE 112013002031T DE 112013002031 T5 DE112013002031 T5 DE 112013002031T5
Authority
DE
Germany
Prior art keywords
region
type
conductivity type
lifetime
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013002031.9T
Other languages
English (en)
Inventor
c/o Fuji Electric Co. Ltd. Lu Hong-fei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013002031T5 publication Critical patent/DE112013002031T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

Ein Einstellbereich (1b) mit niedriger Lebensdauer vom n-Typ wird in einem Abschnitt innerhalb eines Driftbereichs (1) vom n–-Typ tiefer als die untere Oberfläche eines Abschlussbasisbereichs (2-1) vom p-Typ oder eines Schutzrings (7) vom p-Typ von einer vorderen Oberfläche des Substrats, der vom Abschlussbasisbereich (2-1) vom p-Typ und vom Schutzring (7) vom p-Typ getrennt ist, geschaffen. Die Ladungsträgerlebensdauer des Einstellbereichs (1b) mit niedriger Lebensdauer vom n-Typ ist kürzer als die Ladungsträgerlebensdauer des Driftbereichs (1) vom n–-Typ. Aufgrund dessen ist es möglich, einen rückwärts sperrenden IGBT zu schaffen, so dass es möglich ist, sowohl einen Sperrkriechstrom bei hoher Temperatur als auch eine Erhöhung des Ausschaltverlusts zu unterdrücken, während die Verschlechterung der Kompromissbeziehung zwischen dem Ausschaltverlust und der Durchlasszustandsspannung unterdrückt wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Halbleitervorrichtungs-Herstellungsverfahren.
  • Stand der Technik
  • Diskrete Leistungsvorrichtungen mit hoher Durchschlagspannung erfüllen eine zentrale Rolle in Leistungsumsetzungsvorrichtungen. Als Beispiele dieser Art von Leistungsvorrichtungen gibt es einen Bipolartransistor mit isoliertem Gate (IGBT), einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) und dergleichen. Ein IGBT, der ein die Leitfähigkeit modulierender Typ einer bipolaren Vorrichtung ist, weist eine niedrige Durchlasszustandsspannung im Vergleich zu jener eines MOSFET auf, der eine unipolare Vorrichtung ist, aufgrund dessen IGBTs in Umschaltkreisen und dergleichen besonders umfangreich verwendet werden, in denen Vorrichtungen mit hoher Durchschlagspannung montiert sind, deren Durchlasszustandsspannung wahrscheinlich hoch ist.
  • Um die Leistungsumsetzungsvorrichtung so zu anzupassen, dass sie ein Matrixumsetzer mit höherer Umsetzungseffizienz ist, sind ferner bidirektionale Schaltvorrichtungen erforderlich. Ein rückwärts sperrender IGBT mit einer Sperrdurchschlagspannung im gleichen Umfang wie die Durchlassdurchschlagspannung zieht als Halbleitervorrichtung die Aufmerksamkeit auf sich, die diese bidirektionale Schaltvorrichtung konfiguriert. Der Grund dafür besteht darin, dass die bidirektionale Schaltvorrichtung leicht durch den rückwärts sperrenden IGBT, der antiparallel geschaltet ist, konfiguriert werden kann. Der rückwärts sperrende IGBT ist eine Vorrichtung, bei der der p-n-Übergang zwischen dem Kollektorbereich und dem Driftbereich in einem normalen IGBT verbessert ist, so dass er die Rückwärtssperrspannung unter Verwendung einer Abschlussstruktur mit hoher Spannungsstandhaltezuverlässigkeit aufrechterhalten kann. Aufgrund dessen sind die rückwärts sperrenden IGBTs als Schaltvorrichtungen geeignet, die im Wechselspannungs-Wechselspannungs-Leistungsumsetzungsmatrix-Umsetzer oder in einem Gleichspannungs-Wechselspannungs-Umsetzungs-Mehrpegelinverter montiert sind.
  • Mit Bezug auf 12 wird nachstehend eine Beschreibung der Struktur eines bisher bekannten rückwärts sperrenden IGBT gegeben. 12 ist eine Schnittansicht, die einen Hauptabschnitt des bisher bekannten rückwärts sperrenden IGBT zeigt. Wie in 12 gezeigt, ist der rückwärts sperrende IGBT auch derart, dass in derselben Weise wie ein normaler IGBT ein aktiver Bereich 110 in der Nähe der Mitte eines Chips vorgesehen ist und ein Kantenabschlussstrukturabschnitt 120 an einer äußeren Umfangsseite vorgesehen ist, die den aktiven Bereich 110 umgibt. Ferner ist der rückwärts sperrende IGBT dadurch gekennzeichnet, dass er einen Isolationsbereich 130 aufweist, der die Außenseite des Kantenabschlussstrukturabschnitts 120 umschließt. Der Isolationsbereich 130 weist als Hauptbereich eine Isolationsschicht 31 vom p+-Typ zum Verbinden einer Hauptoberfläche und der anderen Hauptoberfläche eines Halbleitersubstrats vom n–-Typ mit einem Bereich vom p-Typ auf.
  • Um die Isolationsschicht 31 vom p+-Typ unter Verwendung von thermischer Diffusion einer Störstelle vom p-Typ von der einen Hauptoberfläche des Halbleitersubstrats vom n–-Typ auszubilden, ist es erforderlich, die Isolationsschicht 31 vom p+-Typ äußerst tief auszubilden, was einen thermischen Diffusionsantrieb mit hoher Temperatur für eine lange Zeit beinhaltet. Infolge der Isolationsschicht 31 vom p+-Typ kann die Struktur derart sein, dass der Abschluss einer p-n-Übergangsebene zwischen einem Kollektorbereich 10 vom p-Typ und einem Driftbereich 1 vom n–-Typ, der ein Sperrrichtungs-Spannungsstandhalteübergang ist, nicht an einer Chipseitenendoberfläche 12 freiliegt, die die Schneidebene bildet, wenn Chips hergestellt werden. Ferner liegt die p-n-Übergangsebene zwischen dem Kollektorbereich 10 vom p-Typ und dem Driftbereich 1 vom n–-Typ, der ebenso nicht an der Chipseitenendoberfläche 12 freiliegt, an einer Substratoberfläche (Oberfläche der Seite der vorderen Oberfläche des Substrats) 13 des Kantenabschlussstrukturabschnitts 120 frei, der durch ein Dielektrikum 14 geschützt ist. Aufgrund dessen ist es möglich, die Sperrrichtungs-Spannungsstandhaltezuverlässigkeit zu erhöhen.
  • Der aktive Bereich 110 ist ein Bereich, der einen Weg für den Hauptstrom eines vertikalen IGBT mit einer Struktur der Seite der vorderen Oberfläche, die aus dem Driftbereich 1 vom n–-Typ, einem Basisbereich 2 vom p-Typ, einem Emitterbereich 3 vom n+-Typ, einem Gatedielektrikum 4, einer Gateelektrode 5, einem Zwischenschicht-Dielektrikum 6, einer Emitterelektrode 9 und dergleichen gebildet ist, und einer Struktur der hinteren Oberfläche des Kollektorbereich 10 vom p-Typ, einer Kollektorelektrode 11 und dergleichen bildet. Ferner ist die Tiefe eines Abschlussbasisbereichs vom p-Typ (eines äußersten Basisbereichs vom p-Typ des aktiven Bereichs 110) 2-1 eines Abschlussabschnitts 110a des aktiven Bereichs 110 nahe dem Kantenabschlussstrukturabschnitt 120 größer als jene des Basisbereichs 2 vom p-Typ einwärts vom Abschlussbasisbereich 2-1 vom p-Typ. Ein Bereich 1a mit hoher Konzentration vom n-Typ mit einem spezifischen Widerstand, der niedriger ist als jener des Driftbereichs 1 vom n-Typ, und mit einer Tiefe, die größer ist als jene des Basisbereichs 2 vom p-Typ, ist in einer Oberflächenschicht des Driftbereichs 1 vom n–-Typ unter der Gateelektrode 5 zwischen benachbarten Basisbereichen 2 vom p-Typ ausgebildet, wobei folglich die Durchlasszustandsspannung verringert ist.
  • Der Kantenabschlussstrukturabschnitt 120 umfasst einen Schutzring 7 vom p-Typ und eine Feldplatte 8 zum Abschwächen der Intensität des elektrischen Feldes, die wahrscheinlich hoch wird, wenn eine Spannung in Durchlassrichtung angelegt wird (die Kollektorelektrode 11 mit einer positiven Elektrode verbunden wird, während die Emitterelektrode 9 mit einer negativen Elektrode verbunden wird) und wenn eine Spannung in Sperrrichtung angelegt wird (die Kollektorelektrode 11 mit einer negativen Elektrode verbunden wird, während die Emitterelektrode 9 mit einer positiven Elektrode verbunden wird), und das Dielektrikum 14 als Abschlussschutzfilm des p-n-Übergangs, das auf der Substratoberfläche 13 freiliegt. Der Schutzring 7 vom p-Typ, der vorzugsweise tiefer ausgebildet ist als der Basisbereich 2 vom p-Typ, wird gleichzeitig mit dem Abschlussbasisbereich 2-1 vom p-Typ ausgebildet.
  • Wenn ein normaler IGBT im vorher beschriebenen Inverter und dergleichen verwendet wird, ist es unterdessen erforderlich, eine Freilaufdiode (nachstehend als FWD abgekürzt) mit dem IGBT antiparallel zu schalten. Die FWD ist auch derart dass, um die Rückwärtserholungseigenschaft zu verbessern, die Ladungsträgerlebensdauer des Driftbereichs der FWD (nachstehend einfach als Lebensdauer bezeichnet) manchmal so eingestellt wird, dass sie lokal variiert.
  • Eine Schnittansicht dieser Art von FWD, bei der die Lebensdauer lokal variiert, ist in 15(a) gezeigt. 15 stellt eine Schnittstruktur und ein Lebensdauerprofil einer bisher bekannten Diode dar. 15(a) ist die Schnittstruktur der FWD, während 15(b) das Profil (die Verteilung) mit der Tiefenrichtung eines Halbleitersubstrats, das die FWD konfiguriert, als horizontale Achse und der Lebensdauer als vertikale Achse zeigt. Die Struktur der FWD von 15 wird nachstehend beschrieben. In dieser Halbleiterdiode (FWD) ist ein Halbleiterbereich 105 vom p-Typ in einer Oberflächenschicht auf der Seite der vorderen Oberfläche eines Halbleitersubstrats vom n–-Typ mit einer niedrigen Störstellenkonzentration vom n–-Typ vorgesehen. Eine Anodenelektrode 109 ist in Kontakt mit der vorderen Oberfläche des Halbleiterbereichs 105 vom p-Typ vorgesehen. Ein Bereich 115 mit hoher Konzentration vom n+-Typ ist in einer Oberflächenschicht auf der Seite der hinteren Oberfläche des Halbleitersubstrats vom n–-Typ vorgesehen. Eine Kathodenelektrode 112 ist in Kontakt mit dem Bereich 115 mit hoher Konzentration vom n+-Typ vorgesehen. Ein Abschnitt, der durch den Halbleiterbereich 105 vom p-Typ und den Bereich 115 mit hoher Konzentration vom n+-Typ eingefügt ist, ist ein Bereich mit niedriger Störstellenkonzentration vom n–-Typ (nachstehend als Bereich 102 mit niedriger Konzentration vom n–-Typ bezeichnet), der auf der ursprünglichen Störstellenkonzentration des Halbleitersubstrats vom n–-Typ bleibt.
  • Der Bereich 102 mit niedriger Konzentration vom n–-Typ, der einen Driftbereich bildet, ist so eingestellt, dass die Lebensdauer sich gemäß der Stelle unterscheidet. Insbesondere umfasst der Bereich 102 mit niedriger Konzentration vom n–-Typ einen ersten bis dritten Lebensdauereinstellbereich 102a bis 102c, die auf verschiedene Lebensdauern eingestellt sind. Der erste Lebensdauereinstellbereich 102a ist auf der Seite des Halbleiterbereichs 105 vom p-Typ des Bereichs 102 mit niedriger Konzentration vom n–-Typ in Kontakt mit der ganzen Oberfläche des Halbleiterbereichs 105 vom p-Typ angeordnet. Der dritte Lebensdauereinstellbereich 102c ist in der Mitte der Vorrichtung zwischen dem ersten Lebensdauereinstellbereich 102a und dem Bereich 115 mit hoher Konzentration vom n+-Typ angeordnet. Der zweite Lebensdauereinstellbereich 102b ist benachbart zum dritten Lebensdauereinstellbereich 102c und umgibt den dritten Lebensdauereinstellbereich 102c zwischen dem ersten Lebensdauereinstellbereich 102a und dem Bereich 115 mit hoher Konzentration vom n+-Typ. Wenn die Lebensdauer von jedem des ersten bis dritten Lebensdauereinstellbereichs 102a bis 102c nach der Lebensdauereinstellung verglichen wird, sind die Lebensdauern derart, dass erster Lebensdauereinstellbereich 102a < zweiter Lebensdauereinstellbereich 102b < dritter Lebensdauereinstellbereich 102c.
  • Es ist bekannt, dass diese Art von lokalisierter Lebensdauereinstellung durch Diffundieren von Edelmetall wie z. B. Gold (Au) oder Platin (Pt) selektiv in einen vorbestimmten Bereich oder durch selektive Bestrahlung eines vorbestimmten Bereichs mit radioaktiven Strahlen wie z. B. Elektronen (siehe beispielsweise PTL 1) eingeführt werden kann.
  • Es ist allgemein bekannt, dass ein Silizium-Halbleitersubstrat durch eine Ionenimplantation von geladenem Wasserstoff (Protonen), gefolgt von einer Ausheilung bei niedriger Temperatur in einen n-Typ dotiert werden kann. Die Beziehung zwischen der Protonendosis und der Störstellenkonzentration nach der Aktivierung, wenn die Ausheilungsbedingungen 350°C und 30 Minuten oder dergleichen sind, wurde bereits veröffentlicht (siehe beispielsweise NPL 1).
  • Es ist auch bereits bekannt, dass eine n+-Pufferschicht des IGBT unter Verwendung einer Technologie mit Protonenimplantation und thermischer Ausheilung ausgebildet wird. Umrisse einer typischen Vorrichtungsstruktur und eines typischen Dotierungsprofils jedes Abschnitts sind in 16 bzw. 17 gezeigt. 16 ist eine Schnittansicht, die einen Hauptabschnitt eines anderen Beispiels eines bisher bekannten IGBT zeigt. 17 ist ein Dotierungsprofildiagramm des bisher bekannten IGBT von 16. Nachdem eine IGBT-Oberflächenstruktur (Bezugszeichen 25 bis 29) auf der vorderen Oberfläche eines Halbleitersubstrats vom n–-Typ ausgebildet ist und das Halbleitersubstrat vom n–-Typ durch Schleifen von der hinteren Oberfläche verdünnt ist, wird eine n+-Pufferschicht 24, die in 16 gezeigt ist, durch eine oder mehrere Protonenimplantationen (beispielsweise die drei Mal NH1 bis NH3 von 17) mit einer Beschleunigungsenergie von 500 keV oder weniger und eine anschließende thermische Ausheilung bei einer Temperatur von 300°C bis 400°C für 30 Minuten bis 60 Minuten ausgebildet. Die Protonendosis und die Ausheilungsbedingungen, die erforderlich sind, um die n+-Pufferschicht 24 auszubilden, werden mit Bezug auf NPL 1 leicht bestimmt. Der Vorteil des Ausbildens der n+-Pufferschicht 24 unter Verwendung eines Protonendotierungsverfahrens besteht darin, dass die Ausheilungstemperatur, die erforderlich ist, um die n+-Pufferschicht 24 zu aktivieren, etwa ungefähr 350°C sein kann, was sich nicht nachteilig auf einen vorher ausgebildeten Metallelektrodenfilm in der Oberflächenstruktur auswirkt. Im Hinblick auf Bezugszeichen, die sich nicht in der vorherigen Beschreibung von 16 und 17 befinden, ist das Bezugszeichen 22 ein Driftbereich vom n–-Typ, das Bezugszeichen 25 ist ein Basisbereich vom p-Typ, das Bezugszeichen 26 ist ein Emitterbereich vom n+-Typ, das Bezugszeichen 27 ist ein Gatedielektrikum, das Bezugszeichen 28 ist eine Gateelektrode, das Bezugszeichen 29 ist eine Emitterelektrode, das Bezugszeichen 31 ist ein Kollektorbereich vom p–-Typ und das Bezugszeichen 32 ist eine Kollektorelektrode (siehe beispielsweise PTL 2 und 3).
  • Für den rückwärts sperrenden IGBT besteht, wenn das Gate ausgeschaltet wird und eine Spannung in einer Sperrrichtung angelegt wird (die Kollektorelektrode mit einem niedrigeren elektrostatischen Potential verbunden wird als die Emitterelektrode), manchmal ein Problem, dass ein großer Sperrkriechstrom auftritt. 13 ist eine Darstellung, die eine Hauptabschnittsschnittstruktur und ein Intensitätsprofil des elektrischen Feldes, wenn eine Spannung in Sperrrichtung angelegt wird, eines bisher bekannten rückwärts sperrenden IGBT zeigt. Eine vereinfachte Schnittansicht in einer vertikalen Substratrichtung (der Dickenrichtung des Halbleitersubstrats) einer einzelnen Zelle, insbesondere des Abschlussabschnitts 110a und des Gatekontaktstellenabschnitts (nicht dargestellt) davon, im aktiven Bereich 110 von 12 ist auf der linken Seite von 13 gezeigt. Die Intensitätsverteilung des elektrischen Feldes, wenn eine Spannung in Sperrrichtung angelegt wird, ist auf der rechten Seite von 13 gezeigt. Wenn die Spannung in Sperrrichtung angelegt wird, wird ein Driftbereich 1-2 auf der Seite des Kollektorbereichs 10 vom p-Typ des Driftbereichs 1 vom n–-Typ zusammen mit der Ausdehnung einer Verarmungsschicht vom Kollektorübergang (vom p-n-Übergang zwischen dem Kollektorbereich 10 vom p-Typ und dem Driftbereich 1 vom n–-Typ) verarmt und eine Nettobasis 1-1 vom n-Typ (ein Driftbereich auf der Seite des Basisbereichs 2 vom p-Typ des Driftbereichs 1 vom n–-Typ, der nicht verarmt wird) eines p-n-p-Transistors, der aus einem Emitter vom p-Typ (dem Basisbereich 2 vom p-Typ), einer Basis vom n-Typ (dem Driftbereich 1 vom n–-Typ) und dem Kollektorbereich 10 vom p-Typ ausgebildet ist, wird dünner. In Kombination damit, dass die Emitterkonzentration vom p-Typ hoch ist und dessen Injektionseffizienz auch hoch ist, wird ferner der im Verarmungsschichtbereich (im Driftbereich 1-2) erzeugte Kriechstrom durch den p-n-p-Transistor verstärkt und der Vorrichtungskriechstrom nimmt zu, infolge dessen ein Problem besteht, dass die Elementbetriebstemperatur (die Wärmebeständigkeit) begrenzt ist.
  • Im Fall, dass eine Spannung in Sperrrichtung in einem Zustand gelegt wird, in dem die Kollektorqualität niedrig ist, wie z. B. wenn eine große Anzahl von Defekten im Kollektorbereich 10 vom p-Typ besteht, oder in einem Zustand, in dem die Bordosis im Kollektorbereich 10 vom p-Typ zu klein ist, angelegt wird, besteht auch eine Sorge, dass die Verarmungsschicht, die sich vom p-n-Übergang zwischen dem Kollektorbereich 10 vom p-Typ und dem Driftbereich 1 vom n–-Typ ausbreitet, sich auch zur Seite des dünnen Kollektorbereichs 10 vom p-Typ ausbreitet und zur Kollektorelektrode 11 durchstoßen könnte. In Welchem Fall der Sperrkriechstrom signifikant zunimmt. Um diese Art von Problem des zunehmenden Sperrkriechstroms zu beseitigen, ist es bekannt, dass es bevorzugt ist, dass der Kollektorbereich 10 vom p-Typ unter Verwendung eines YAG-Lasers lokal hoch aktiviert wird (siehe beispielsweise PTL 4). Es ist auch bekannt, dass, um eine Erhöhung des Schaltverlusts aufgrund der restlichen stark injizierten Lochladungsträger vom Kollektorbereich 10 vom p-Typ zu unterdrücken, der die lokalisierte hohe Aktivierung des Kollektorbereichs 10 vom p-Typ begleitet, es gut ist, wenn die Ausheilungstemperatur nach der Elektronenbestrahlung niedrig auf ungefähr 330°C gehalten wird, wobei somit die Lebensdauer des Driftbereichs 1 vom n–-Typ verringert wird.
  • Es gibt auch eine Beschreibung in Bezug auf einen rückwärts sperrenden IGBT, wobei durch Vorsehen einer Lebensdauerabtötungsschicht innerhalb des Driftbereichs nahe einem Kollektorbereich der Erholungsspitzensperrstrom des rückwärts sperrenden IGBT, der als Diode betrieben wird, verringert wird, was folglich weiche Erholungseigenschaften verleiht (siehe beispielsweise PTL 5).
  • Es gibt auch eine bekannte Technologie in Bezug auf eine Diode, wobei durch Vorsehen eines Bereichs mit hoher Konzentration in einem zentralen Abschnitt der Dicke eines Driftbereichs unter Verwendung von Protonenbestrahlung eine Erhöhung von dV/dt, wenn eine Rückwärtserholung besteht, unterdrückt wird, wobei somit weiche Erholungseigenschaften verliehen werden (siehe beispielsweise PTL 6).
  • Entgegenhaltungsliste
  • Patentliteratur
    • PTL 1: Internationale Offenbarung Nr. 99/Pamphlet Nr. 63597 (Seite 15, Zeile 14 bis Zeile 19)
    • PTL 2: US-Patent Nr. 6 482 681 Beschreibung (1, 6)
    • PTL 3: Patent Nr. 4 128 777 (1, 6)
    • PTL 4: JP-A-2007-59550 (Absatz 0009)
    • PTL 5: JP-A-2002-76017 (Zusammenfassung, 1)
    • PTL 6: JP-A-2009-224794 (Zusammenfassung, 1)
  • Nicht-Patentliteratur
    • NPL 1: D. Silber und 4 weitere, ”Improved Dynamic Properties of GTO-Thyristors and Diodes by Proton Implantation”, International Electron Devices Meeting (IEDM) Digest 1985, (U.S.A.), 1985, Band 31, Seiten 162 bis 165.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Die kleine Lebensdauer des ganzen Driftbereichs 1 vom n–-Typ des rückwärts sperrenden IGBT, der in 13 gezeigt ist, weist jedoch einen Nachteil der Vermehrung von Rekombinationszentren mit dem Driftbereich 1-2 auf, wenn einerseits eine Spannung in Sperrrichtung angelegt wird, was verursacht, dass der Sperrkriechstrom zunimmt. Das Verringern des Sperrkriechstroms des bisher bekannten rückwärts sperrenden IGBT durch Verlängern der Lebensdauer, wie durch einen Pfeil in 14 gezeigt, ist auch nicht erwünscht, da, obwohl die Durchlasszustandsspannung abnimmt, ein Problem insofern entsteht, als der Ausschaltverlust zunimmt. 14 ist ein Charakteristikdiagramm, das eine Kompromissbeziehung zwischen Eoff und Von des bisher bekannten rückwärts sperrenden IGBT zeigt. Die vorher beschriebene kleine Lebensdauer kann auch als kurze Lebensdauer bezeichnet werden und eine Verlängerung der Lebensdauer kann auch als Erweiterung der Lebensdauer bezeichnet werden. Ein Verfahren, durch das eine Dicke W des Driftbereichs 1 vom n–-Typ erhöht wird, ist auch beim Verringern des Sperrkriechstroms wirksam. In diesem Fall verschlechtert sich jedoch die Kompromissbeziehung zwischen Eoff (Ausschaltverlust) und Von (Durchlasszustandsspannung) auf ein schlechteres Niveau, wie in 14 gezeigt, was bedeutet, dass das Verfahren, durch das die Dicke W des Driftbereichs 1 vom n–-Typ erhöht wird, auch nicht erwünscht ist.
  • Die Erfindung hat, um die bisher beschriebenen Probleme bei der bisher bekannten Technologie zu lösen, eine Aufgabe zum Schaffen einer Halbleitervorrichtung und eines Halbleitervorrichtungs-Herstellungsverfahrens, so dass es möglich ist, sowohl einen Sperrkriechstrom bei hoher Temperatur als auch eine Erhöhung des Ausschaltverlusts zu unterdrücken, während die Verschlechterung der Kompromissbeziehung zwischen dem Ausschaltverlust und der Durchlasszustandsspannung unterdrückt wird.
  • Lösung für das Problem
  • Um die vorher beschriebenen Probleme zu lösen und die Aufgabe der Erfindung zu erreichen, weist eine Halbleitervorrichtung gemäß einem Aspekt der Erfindung die folgenden Eigenschaften auf. Ein aktiver Bereich weist eine MOS-Gatestruktur auf einer Hauptoberflächenseite eines Halbleitersubstrats vom n–-Typ auf. Die MOS-Gatestruktur ist aus einem Basisbereich vom p-Typ, einem Emitterbereich vom n+-Typ, einem Gatedielektrikum und einer Gateelektrode ausgebildet. Der Basisbereich vom p-Typ ist selektiv auf der einen Hauptoberflächenseite des Halbleitersubstrats vom n–-Typ vorgesehen. Der Emitterbereich vom n+-Typ ist selektiv innerhalb des Basisbereichs vom n-Typ vorgesehen. Die Gateelektrode ist über dem Gatedielektrikum auf der Oberfläche eines Abschnitts des Basisbereichs vom p-Typ vorgesehen, der durch einen Driftbereich vom n–-Typ und den Emitterbereich vom n+-Typ eingefügt ist. Ein Kantenabschlussstrukturabschnitt umgibt den äußeren Umfang des aktiven Bereichs. Eine Kollektorschicht vom zweiten Leitfähigkeitstyp, die auf der anderen Hauptoberflächenseite des Halbleitersubstrats vom n–-Typ vorgesehen ist, und eine Isolationsschicht vom n+-Typ ist in einem äußeren Umfangsabschnitt des Kantenabschlussstrukturabschnitts vorgesehen, um die eine Hauptoberfläche und die andere Hauptoberfläche des Halbleitersubstrats vom n–-Typ zu verbinden. Die Isolationsschicht vom p+-Typ ist mit der Kollektorschicht vom p-Typ elektrisch verbunden. Ein Einstellbereich mit niedriger Lebensdauer vom n-Typ ist vom Basisbereich vom p-Typ getrennt in einer Position innerhalb des Driftbereichs vom n–-Typ tiefer als die untere Oberfläche des Basisbereichs vom p-Typ von der einen Hauptoberfläche des Halbleitersubstrats vom n–-Typ vorgesehen. Der Einstellbereich mit niedriger Lebensdauer vom n-Typ ist vom aktiven Bereich zur Isolationsschicht vom p+-Typ vorgesehen. Eine Ladungsträgerlebensdauer t1 des Einstellbereichs mit niedriger Lebensdauer vom n-Typ, die kürzer ist als eine Ladungsträgerlebensdauer t2 des Driftbereichs vom n-Typ, weist eine Beziehung auf, so dass t2 > t1.
  • Die Halbleitervorrichtung gemäß dem Aspekt der Erfindung kann auch derart sein, dass die Tiefe des äußersten Abschlussbasisbereichs vom p-Typ im aktiven Bereich größer ist als die Tiefe des Basisbereichs vom p-Typ, der vom relevanten Abschlussbasisbereich vom p-Typ einwärts positioniert ist.
  • Die Halbleitervorrichtung gemäß dem Aspekt der Erfindung kann auch derart sein, dass die Tiefe des äußersten Abschlussbasisbereichs vom p-Typ im aktiven Bereich gleich der Tiefe eines Schutzrings vom p-Typ ist, der den Kantenabschlussstrukturabschnitt konfiguriert.
  • Die Halbleitervorrichtung gemäß dem Aspekt der Erfindung kann ferner einen Bereich mit hoher Konzentration vom n-Typ mit einer Störstellenkonzentration, die höher ist als jene des Driftbereichs vom n–-Typ, umfassen, der in einer Tiefe vorgesehen ist, so dass die untere Oberfläche zwischen dem Basisbereich vom p-Typ, der einwärts vom äußersten Abschlussbasisbereich vom p-Typ im aktiven Bereich angeordnet ist, und dem Einstellbereich mit niedriger Lebensdauer vom n-Typ in einem Abschnitt des Driftbereichs vom n–-Typ angeordnet ist, der zwischen benachbarte Basisbereiche vom p-Typ eingefügt ist.
  • Es ist auch bevorzugt, dass die Halbleitervorrichtung gemäß dem Aspekt der Erfindung derart ist, dass die Ladungsträgerlebensdauer t1 des Einstellbereichs mit niedriger Lebensdauer vom n-Typ, wobei die Ladungsträgerlebensdauer t2 des Driftbereichs vom n–-Typ in einem Bereich von 0,2 μs bis 3,0 μs liegt, eine Beziehung aufweist, so dass t2/t1 2 bis 8 ist.
  • Es ist auch bevorzugt, dass die Halbleitervorrichtung gemäß dem Aspekt der Erfindung derart ist, dass eine Spitzenkonzentration n1 der Dotierungskonzentration des Einstellbereichs mit niedriger Lebensdauer vom n-Typ, die höher ist als eine Dotierungskonzentration n2 des Driftbereichs vom n–-Typ, eine Beziehung aufweist, so dass n1 > n2.
  • Es ist auch bevorzugt, dass die Halbleitervorrichtung gemäß dem Aspekt der Erfindung derart ist, dass die Spitzenkonzentration n1 der Dotierungskonzentration des Einstellbereichs mit niedriger Lebensdauer vom n-Typ, die niedriger ist als viermal die Dotierungskonzentration n2 des Driftbereichs vom n–-Typ, eine Beziehung aufweist, so dass n1 < 4n2.
  • Es ist auch bevorzugt, dass die Halbleitervorrichtung gemäß dem Aspekt der Erfindung derart ist, dass die Mitte in der Tiefenrichtung des Einstellbereichs mit niedriger Lebensdauer vom n-Typ in einem Tiefenbereich innerhalb 20 μm zur Seite der Kollektorschicht vom p-Typ von der unteren Oberfläche des äußersten Basisbereichs vom zweiten Leitfähigkeitstyp im aktiven Bereich angeordnet ist.
  • Um die vorher beschriebenen Probleme zu lösen und die Aufgabe der Erfindung zu erreichen, ist auch ein Halbleitervorrichtungs-Herstellungsverfahren gemäß einem Aspekt der Erfindung dadurch gekennzeichnet, dass, nachdem die MOS-Gatestruktur und ein erforderlicher Metallelektrodenfilm auf der einen Hauptoberflächenseite des Halbleitersubstrats vom n–-Typ ausgebildet sind, der Einstellbereich mit niedriger Lebensdauer vom n-Typ ausgebildet wird, indem Protonen von der anderen Hauptoberflächenseite des Halbleitersubstrats vom n–-Typ implantiert werden und ein Prozess zur thermischen Ausheilung ausgeführt wird.
  • Es ist auch bevorzugt, dass das Halbleitervorrichtungs-Herstellungsverfahren gemäß dem Aspekt der Erfindung derart ist, dass die Protonen in einem Energiebereich von 5,0 × 1013 cm–2 bis 5,0 × 1014 cm–2 implantiert werden, und der Prozess zur thermischen Ausheilung in einer Wasserstoffatmosphäre bei einer Temperatur von 330°C bis 380°C ausgeführt wird.
  • Es ist auch bevorzugt, dass das Halbleitervorrichtungs-Herstellungsverfahren gemäß dem Aspekt der Erfindung derart ist, dass, nachdem die MOS-Gatestruktur und ein erforderlicher Metallelektrodenfilm auf der einen Hauptoberflächenseite des Halbleitersubstrats vom n–-Typ ausgebildet sind, der Einstellbereich mit niedriger Lebensdauer vom n-Typ durch Heliumbestrahlung von der anderen Hauptoberflächenseite des Halbleitersubstrats vom n–-Typ ausgebildet wird und ein Prozess zur thermischen Ausheilung ausgeführt wird.
  • Es ist auch bevorzugt, dass das Halbleitervorrichtungs-Herstellungsverfahren gemäß dem Aspekt der Erfindung derart ist, dass das Helium in einem Energiebereich von 2,0 MeV bis 5,5 MeV ionenimplantiert wird und der Prozess zur thermischen Ausheilung in einer Wasserstoffatmosphäre bei einer Temperatur von 380°C oder weniger ausgeführt wird.
  • Es ist auch bevorzugt, dass das Halbleitervorrichtungs-Herstellungsverfahren gemäß dem Aspekt der Erfindung derart ist, dass ferner die Lebensdauer des Einstellbereichs mit niedriger Lebensdauer vom n-Typ durch Elektronenbestrahlung eingestellt wird.
  • Es ist auch bevorzugt, dass das Halbleitervorrichtungs-Herstellungsverfahren gemäß dem Aspekt der Erfindung derart ist, dass die Dotierungsspitzenkonzentration des Einstellbereichs mit niedriger Lebensdauer vom n-Typ so eingestellt wird, dass sie innerhalb viermal der Dotierungskonzentration des Driftbereichs vom n-Typ liegt.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der Halbleitervorrichtung und dem Halbleitervorrichtungs-Herstellungsverfahren gemäß der Erfindung ist es möglich, einen Sperrkriechstrom bei hoher Temperatur und eine Kollektorspannungssprungspitze beim Ausschalten beträchtlich zu unterdrücken, während die Verschlechterung des Kompromisses zwischen dem Ausschaltverlust und der Durchlasszustandsspannung unterdrückt wird, durch Vorsehen eines Einstellbereichs mit niedriger Lebensdauer vom n-Typ, der von den unteren Oberflächen des äußersten Basisbereichs vom p-Typ des aktiven Bereichs und des Schutzrings vom p-Typ des Kantenabschlussstrukturabschnitts zur Emitterseite eines Elements getrennt ist. Als Ergebnis dessen ist es möglich, die Zuverlässigkeit in Bezug auf Überhitzung und Überspannung zu erhöhen.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Schnittansicht, die einen Hauptabschnitt eines rückwärts sperrenden IGBT gemäß der Erfindung zeigt.
  • 2 sind Charakteristikdiagramme, die ein Dotierungskonzentrationsprofil und ein Lebensdauerprofil des rückwärts sperrenden IGBT von 1 zeigen.
  • 3 ist ein Charakteristikdiagramm, das Strom-Spannungs-Charakteristiken in Sperrrichtung zeigt, wenn eine Übergangstemperatur T des rückwärts sperrenden IGBT gemäß der Erfindung 125°C ist.
  • 4 ist ein Charakteristikdiagramm, das die Beziehung zwischen einem Dotierungskonzentrationsverhältnis und einem Sperrkriechstrom zeigt, wenn die Übergangstemperatur T des rückwärts sperrenden IGBT gemäß der Erfindung 125°C ist.
  • 5 ist ein Charakteristikdiagramm, das die Beziehung zwischen einem Ausschaltverlust Eoff und einer Durchlasszustandsspannung Von des rückwärts sperrenden IGBT gemäß der Erfindung zeigt.
  • 6 ist eine Charakteristikzeichnung, die die Beziehung zwischen dV/dt und der Durchlasszustandsspannung Von zeigt, wenn der rückwärts sperrende IGBT gemäß der Erfindung ausgeschaltet wird.
  • 7 ist ein Charakteristikdiagramm, das die Beziehung zwischen dem Kollektorspannungsspitzenmaximum während des Ausschaltens des rückwärts sperrenden IGBT gemäß der Erfindung und der Durchlasszustandsspannung Von zeigt.
  • 8 ist eine erste Schnittansicht, die einen Zustand auf halbem Wege durch die Herstellung des rückwärts sperrenden IGBT gemäß dem Beispiel 1 der Erfindung zeigt.
  • 9 ist eine zweite Schnittansicht, die einen Zustand auf halbem Wege durch die Herstellung des rückwärts sperrenden IGBT gemäß dem Beispiel 1 der Erfindung zeigt.
  • 10 ist eine dritte Schnittansicht, die einen Zustand auf halbem Wege durch die Herstellung des rückwärts sperrenden IGBT gemäß dem Beispiel 1 der Erfindung zeigt.
  • 11 ist eine Schnittansicht, die einen Zustand auf halbem Wege durch die Herstellung des rückwärts sperrenden IGBT gemäß dem Beispiel 2 der Erfindung zeigt.
  • 12 ist eine Schnittansicht, die einen Hauptabschnitt eines bisher bekannten rückwärts sperrenden IGBT zeigt.
  • 13 ist eine Darstellung, die eine Hauptabschnittsschnittstruktur und ein Intensitätsprofil des elektrischen Feldes, wenn eine Spannung in Sperrrichtung angelegt wird, eines bisher bekannten rückwärts sperrenden IGBT zeigt.
  • 14 ist ein Charakteristikdiagramm, das eine Kompromissbeziehung zwischen Eoff und Von eines bisher bekannten rückwärts sperrenden IGBT zeigt.
  • 15 sind Darstellungen, die eine Schnittstruktur und ein Lebensdauerprofil einer bisher bekannten Diode zeigen.
  • 16 ist eine Schnittansicht, die einen Hauptabschnitt eines weiteren Beispiels eines bisher bekannten IGBT zeigt.
  • 17 ist ein Dotierungsprofildiagramm des bisher bekannten IGBT von 16.
  • Beschreibung der Ausführungsformen
  • Nachstehend wird mit Bezug auf die Zeichnungen eine ausführliche Beschreibung einer bevorzugten Ausführungsform und von Beispielen einer Halbleitervorrichtung und eines Halbleitervorrichtungs-Herstellungsverfahrens gemäß der Erfindung gegeben. Eine Schicht oder ein Bereich, dem n oder p in der Beschreibung und den beigefügten Zeichnungen vorangestellt ist, bedeutet, dass Elektronen bzw. Löcher Majoritätsladungsträger sind. + oder –, das n oder p beigefügt ist, bedeutet auch, dass die Störstellenkonzentration relativ höher bzw. niedriger ist als jene einer Schicht oder eines Bereichs, dem keines beigefügt ist. Dieselben Bezugszeichen sind denselben Konfigurationen in der folgenden Beschreibung der Ausführungsform und der Beispiele und in den beigefügten Zeichnungen gegeben und auf redundante Beschreibungen wird verzichtet. Wegen einer leichteren Betrachtung und eines leichteren Verständnisses sind auch die in der Ausführungsform und den Beispielen beschriebenen beigefügten Zeichnungen nicht in einem genauen Maßstab oder Maßverhältnis gezeichnet. Vorausgesetzt, dass der Schutzbereich der Erfindung nicht überschritten wird, ist die Erfindung nicht auf die nachstehend beschriebenen Details der Ausführungsform und der Beispiele begrenzt.
  • (Ausführungsform)
  • Eine Beschreibung einer Schnittstruktur der Halbleitervorrichtung gemäß der Erfindung mit einem rückwärts sperrenden IGBT als Beispiel wird gegeben. 1 ist eine Schnittansicht, die einen Hauptabschnitt des rückwärts sperrenden IGBT gemäß der Erfindung zeigt. Wie in 1 gezeigt, umfasst der rückwärts sperrende IGBT gemäß einer Ausführungsform der Erfindung einen aktiven Bereich 110, der in der Nähe des Zentrums eines Chips vorgesehen ist, einen Kantenabschlussstrukturabschnitt 120, der an einer äußeren Umfangsseite vorgesehen ist, die den aktiven Bereich 110 umgibt, und einen Isolationsbereich 130, der die Außenseite des Kantenabschlussstrukturabschnitts 120 umschließt. Im aktiven Bereich 110 ist eine Oberflächenstruktur, die aus einem Basisbereich 2 vom p-Typ, einem Basiskontaktbereich vom p+-Typ, einem Emitterbereich 3 vom n+-Typ, einem Gatedielektrikum 4, einer Gateelektrode 5, einem Zwischenschicht-Dielektrikum 6, einer Emitterelektrode 9 und dergleichen ausgebildet ist, auf der Seite der vorderen Oberfläche eines Halbleitersubstrats vom n–-Typ, das einen Driftbereich 1 vom n–-Typ bildet, vorgesehen. Der aktive Bereich 110 ist ein Bereich, der ein Weg des Hauptstroms ist. Der Kantenabschlussstrukturabschnitt 120 ist ein Bereich, der ein elektrisches Feld auf der Seite der vorderen Oberfläche des Substrats des Driftbereichs 1 vom n–-Typ abschwächt, wobei folglich eine Durchschlagspannung aufrechterhalten wird. Der Isolationsbereich 130 weist als Hauptbereich eine Isolationsschicht 31 vom p+-Typ zum Verbinden einer Hauptoberfläche und der anderen Hauptoberfläche des Halbleitersubstrats vom n–-Typ mit einem Bereich vom p-Typ auf.
  • Ein Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ, dessen Ladungsträgerlebensdauer (nachstehend einfach als Lebensdauer bezeichnet) so eingestellt ist, dass sie niedriger ist als jene des Driftbereichs 1 vom n–-Typ, ist vom aktiven Bereich 110 zum Isolationsbereich 130 auf der Seite der vorderen Oberfläche des Substrats innerhalb des Driftbereichs 1 vom n–-Typ vorgesehen. Der Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ ist in einer tieferen Position von der vorderen Oberfläche des Substrats als die unteren Oberflächen eines Abschlussbasisbereichs vom p-Typ (eines äußersten Basisbereichs vom p-Typ, der in einem Abschlussabschnitt 110a auf der Seite des Kantenabschlussstrukturabschnitts 120 des aktiven Bereichs 110 vorgesehen ist) 2-1 und eines Schutzrings 7 vom p-Typ des Kantenabschlussstrukturabschnitts 120, der vom Abschlussbasisbereich 2-1 vom p-Typ getrennt ist, vorgesehen. Die Mitte in der Tiefenrichtung des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ ist auch innerhalb ungefähr 20 μm der unteren Oberfläche des Abschlussbasisbereichs 2-1 vom p-Typ oder des Schutzrings 7 vom p-Typ des Kantenabschlussstrukturabschnitts 120 angeordnet. Es ist nicht erwünscht, dass die Mitte des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ ungefähr 20 μm von der unteren Oberfläche des Abschlussbasisbereichs 2-1 vom p-Typ oder des Schutzrings 7 vom p-Typ übersteigt, da die Durchschlagspannung abfällt.
  • (Beispiel 1)
  • Als nächstes wird eine Beschreibung eines Dotierungskonzentrationsprofils und eines Lebensdauerprofils des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ und eines Driftbereichs 1 vom n–-Typ gegeben, während eine Hauptausführungsform des rückwärts sperrenden IGBT der Erfindung mit einem bisher bekannten rückwärts sperrenden IGBT verglichen wird. 2 sind Charakteristikdiagramme, die ein Dotierungskonzentrationsprofil und ein Lebensdauerprofil des rückwärts sperrenden IGBT von 1 zeigen. Hier ist der bisher bekannte rückwärts sperrende IGBT, der das Vergleichsziel bildet, ein rückwärts sperrender IGBT, der keinen Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ umfasst, der ein charakteristischer Abschnitt des rückwärts sperrenden IGBT der Erfindung ist. Das heißt, hinsichtlich der anderen Struktur als eines Einstellbereichs mit niedriger Lebensdauer vom n-Typ weist der bisher bekannte rückwärts sperrende IGBT, der in der folgenden Beschreibung verwendet wird, eine Struktur auf, die im Wesentlichen dieselbe wie jene des rückwärts sperrenden IGBT der Erfindung ist, wie in 12 gezeigt.
  • Wie bisher beschrieben, ist der rückwärts sperrende IGBT gemäß der Erfindung, der in 1 gezeigt ist, wenn er mit dem bisher bekannten rückwärts sperrenden IGBT, der in 12 gezeigt ist, verglichen wird, dadurch gekennzeichnet, dass er eine Struktur aufweist, in der der Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ zusätzlich vorgesehen ist. Das Dotierungskonzentrationsprofil des Driftbereichs 1 vom n–-Typ und des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ, das durch gestrichelte Linien eingefügt ist, des rückwärts sperrenden IGBT von Beispiel 1 ist in 2(a) gezeigt. Das Tiefenrichtungsprofil der Lebensdauer (nachstehend als Lebensdauerprofil bezeichnet) des rückwärts sperrenden IGBT von Beispiel 1 ist auch in 2(b) gezeigt. Das Dotierungskonzentrationsprofil und das Lebensdauerprofil des bisher bekannten rückwärts sperrenden IGBT sind auch in 2(a) bzw. 2(b) gezeigt. In 2 ist der Koordinatenursprung des Substrattiefenrichtungsabstandes, der die horizontale Achse bildet, als untere Oberfläche des Abschlussbasisbereichs 2-1 vom p-Typ im Abschlussabschnitt 110a des aktiven Bereichs 110 oder des Schutzrings 7 vom p-Typ des Kantenabschlussstrukturabschnitts 120 angenommen. Die vertikale Achse von 2(a) ist die Dotierungskonzentration, während die vertikale Achse von 2(b) die Lebensdauer ist.
  • Im rückwärts sperrenden IGBT von Beispiel 1 ist eine Dotierungskonzentration n2 des Driftbereichs 1 vom n–-Typ in einem tieferen Abschnitt von der vorderen Oberfläche des Substrats als der Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ (nachstehend einfach als Dotierungskonzentration des Driftbereichs 1 vom n–-Typ bezeichnet) gleichmäßig. Die Dotierung des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ wird durch Protonenbestrahlung ausgeführt und der Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ weist ein Dotierungskonzentrationsprofil auf, das bei einer Dotierungskonzentration n1, die höher ist als die Dotierungskonzentration n2 des Driftbereichs 1 vom n–-Typ, ein Maximum erreicht. Ein Fall, in dem das Verhältnis der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ (Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ n1/Dotierungskonzentration des Driftbereichs 1 vom n–-Typ n2) n1/n2 = 1,0 ist, wird in Beispiel 2, das nachstehend beschrieben werden soll, beschrieben. Unterdessen weist eine Dotierungskonzentration n3 des ganzen Driftbereichs 1 vom n–-Typ des bisher bekannten rückwärts sperrenden IGBT, das durch die gestrichelte Linie in 2(a) angegeben ist, ein Konzentrationsprofil auf, das in einer vertieften Form auf der Seite der vorderen Oberfläche des Substrats aufgrund des Effekts eines Sauerstoffdonors oder einer Elektronenbestrahlung etwas niedrig ist, weist jedoch ein Dotierungskonzentrationsprofil auf, das in der Tiefenrichtung praktisch gleichmäßig ist.
  • Im Hinblick auf die Lebensdauer ist der bisher bekannte rückwärts sperrende IGBT derart, dass eine Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ so gesteuert wird, dass sie in der Tiefenrichtung gleichmäßig ist, wie in 2(b) gezeigt. Unterdessen ist der rückwärts sperrende IGBT von Beispiel 1 derart, dass eine lokalisierte Protonenbestrahlung oder Kombination einer Protonenbestrahlung und Elektronenbestrahlung innerhalb des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ ausgeführt wird, wodurch eine Lebensdauer t1 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ so eingestellt wird, dass sie kürzer ist als eine Lebensdauer t2 des Driftbereichs 1 vom n–-Typ. Die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ des rückwärts sperrenden IGBT von Beispiel 1 ist länger als die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ des bisher bekannten rückwärts sperrenden IGBT. Das heißt, im Hinblick auf die Lebensdauer t1 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ und die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ des rückwärts sperrenden IGBT von Beispiel 1, wobei t2 > t3 und t1 < t3 in Bezug auf die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ des bisher bekannten rückwärts sperrenden IGBT angenommen wird, wird t2 als in einem Bereich von 0,2 μs bis 3,0 μs angenommen und t2/t1 wird als 2 bis 8 verifiziert. Wenn t3/t1 < 6, wird auch angenommen, dass t2/t1 > 6. In jeder von 3 bis 7 sind ebenso wie die Verifikationsergebnisse des rückwärts sperrenden IGBT von Beispiel 1 die Ergebnisse des bisher bekannten rückwärts sperrenden IGBT als Vergleich gezeigt
  • 3 ist ein Charakteristikdiagramm, das Strom-Spannungs-Charakteristiken in Sperrrichtung zeigt, wenn eine Übergangstemperatur T des rückwärts sperrenden IGBT gemäß der Erfindung 125°C ist. 3 zeigt simulierte Strom-Spannungs-Charakteristikkurven in Sperrrichtung (die Emitterelektrode 9 ist mit einer positiven Elektrode verbunden, während eine Kollektorelektrode 11 mit einer negativen Elektrode verbunden ist) zum Angeben (hohe Temperatur) eines Sperrkriechstroms des Abschlussabschnitts 110a oder eines Gatekontaktstellenabschnitts des aktiven Bereichs 110 eines rückwärts sperrenden IGBT mit einer Nenndurchschlagspannung von 1700 V. Es ist zu beachten, dass die Übergangstemperatur T 125°C ist und eine Gatespannung VGE 0 V ist. 3 zeigt den Sperrkriechstrom des rückwärts sperrenden IGBT von Beispiel 1 und des bisher bekannten rückwärts sperrenden IGBT, wenn eine Emitter-Kollektor-Spannung in Sperrrichtung VCES –1700 V ist. Wie in 3 gezeigt, ist der Sperrkriechstrom des bisher bekannten rückwärts sperrenden IGBT (die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ ist auf 1,74 μs eingestellt) 3,0 × 10–10 A/μm. Wenn im Gegensatz dazu das Verhältnis der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ n1/n2 = 3,8 und n1/n2 = 1,9 im rückwärts sperrenden IGBT von Beispiel 1 ist, ist gezeigt, dass der Sperrkriechstrom auf 0,8 × 10–11 A/μm bzw. 0,9 × 10–11 A/μm verringert wird. In der folgenden Beschreibung beziehen sich Beschreibungen in Bezug auf den Sperrkriechstrom auf einen Sperrkriechstrom bei hoher Temperatur. Ein Sperrkriechstrom bei hoher Temperatur ist ein Sperrkriechstrom, wenn der Betriebstemperaturbereich auf einer hohen Temperatur liegt, so dass die Übergangstemperatur T den Bereich von beispielsweise 125°C erreicht. Selbst wenn das Verhältnis der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ n1/n2 = 1,0 ist, ist die Lebensdauer t1 von 0,3 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ kurz und arbeitet effektiv und der Sperrkriechstrom des rückwärts sperrenden IGBT von Beispiel 1 wird auf 1,5 × 10–10 A/μm, ungefähr eine Hälfte von jenem des bisher bekannten, verringert. Im rückwärts sperrenden IGBT von Beispiel 1 sind die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ und die Lebensdauer t1 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ als t2 = 2,0 μs und t1 = 0,3 μs angenommen.
  • 4 ist ein Charakteristikdiagramm, das die Beziehung zwischen dem Dotierungskonzentrationsverhältnis und dem Sperrkriechstrom zeigt, wenn die Übergangstemperatur T des rückwärts sperrenden IGBT gemäß der Erfindung 125°C ist. 4 zeigt die Beziehung zwischen dem Sperrkriechstrom, wenn die Emitter-Kollektor-Spannung in Sperrrichtung VCES in einer einzelnen Zelle im aktiven Bereich eines rückwärts sperrenden IGBT mit einer Nenndurchschlagspannung von 1700 V–1700 V ist, und dem Verhältnis n1/n2 der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ. Die Übergangstemperatur T ist 125°C, die Gatespannung VGE ist 0 V und die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ und die Lebensdauer t1 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ des rückwärts sperrenden IGBT von Beispiel 1 sind derart, dass t2 = 2,0 μs und t1 = 0,3 μs, dieselben wie die in 3 gezeigten Verifikationsergebnisse. Für den Vergleich ist der Sperrkriechstrom des bisher bekannten rückwärts sperrenden IGBT auch gezeigt. Die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ an jedem Datenpunkt (Quadrat) des bisher bekannten rückwärts sperrenden IGBT ist derart, dass t3 = 1,0 μs, 1,74 μs, 2,0 μs und 2,3 μs in der Richtung der Zunahme. Der bisher bekannte rückwärts sperrende IGBT ist derart, dass, selbst wenn ein hoher Wert wie z. B. 2,3 μs für die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ übernommen wird, der Sperrkriechstrom nicht unter 2,8 × 10–11 A/μm fällt.
  • Unterdessen ist im Fall des rückwärts sperrenden IGBT von Beispiel 1 (Raute) gezeigt, dass je größer das Verhältnis n1/n2 der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ ist, desto kleiner der Sperrkriechstrom ist. Beispielsweise ist zu sehen, dass der Sperrkriechstrom (2,0 × 10–11 A/μm) des rückwärts sperrenden IGBT von Beispiel 1, wenn das Verhältnis n1/n2 der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ 10 ist, auf ungefähr zwei Drittel in Bezug auf den Sperrkriechstrom (3,0 × 10–11 A/μm) abnimmt, wenn die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ des bisher bekannten rückwärts sperrenden IGBT 1,74 μs ist. Das Verhältnis n1/n2 der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ nimmt jedoch über 3,8 hinaus zu und der Ausschaltverlust (Eoff) nimmt ferner über 0,41 (mJ/A/Impuls) hinaus zu, wie in 5 gezeigt. Folglich ist es bevorzugt, dass das Verhältnis n1/n2 der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ des rückwärts sperrenden IGBT der Erfindung geringer ist als 4.
  • 5 ist ein Charakteristikdiagramm, das die Beziehung zwischen dem Ausschaltverlust Eoff und der Durchlasszustandsspannung Von des rückwärts sperrenden IGBT gemäß der Erfindung zeigt. 5 zeigt eine Kompromissbeziehung zwischen dem Ausschaltverlust Eoff und der Durchlasszustandsspannung Von des rückwärts sperrenden IGBT von Beispiel 1 und des bisher bekannten rückwärts sperrenden IGBT. In 5 sind die Kollektorimplantationsbedingungen des rückwärts sperrenden IGBT von Beispiel 1 und des bisher bekannten rückwärts sperrenden IGBT konstant. In 5 ist der bisher bekannte rückwärts sperrende IGBT derart, dass die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ sich ändert. Der rückwärts sperrende IGBT von Beispiel 1 wird durch Festlegen der Lebensdauer t1 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ auf 0,3 μs und Ändern der Lebensdauer t2 des Driftbereichs 1 vom n–-Typ erhalten. Insbesondere ist die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ des bisher bekannten rückwärts sperrenden IGBT derart, dass t3 = 2,3 μs, 2,0 μs bzw. 1,74 μs an den Datenpunkten (Rauten) in einer Richtung von oben links nach unten rechts der Kurve ist. Im Fall des rückwärts sperrenden IGBT von Beispiel 1 ist die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ an jedem Datenpunkt (Dreieck) derart, dass t2 = 2,3 μs, 2,0 μs, 1,74 μs bzw. 1,5 μs in einer Richtung von oben links nach unten rechts der Kurve ist. Für den rückwärts sperrenden IGBT von Beispiel 1 ist auch der Verlauf (Kreise) des Ausschaltverlusts Eoff und der Durchlasszustandsspannung Von (nachstehend als (Eoff, Von) bezeichnet) gezeigt, wenn das Verhältnis n1/n2 der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ in einem Bereich von 1 bis 3,8 variiert, wenn die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ 2,0 μs ist.
  • Aus den in 5 gezeigten Ergebnissen ist, wenn der bisher bekannte rückwärts sperrende IGBT bei (Eoff, Von) = (0,275 mJ/A/Impuls, 3,61 V) verwendet wird, der rückwärts sperrende IGBT von Beispiel 1 derart, dass (Eoff, Von) = (0,307 mJ/A/Impuls, 3,49 V), das zeigt, dass die Kompromissbeziehung zwischen dem Ausschaltverlust Eoff und der Durchlasszustandsspannung Von (Eoff – Von) sich etwas verschlechtert. Wenn es jedoch erforderlich ist, den Sperrkriechstrom des bisher bekannten rückwärts sperrenden IGBT beispielsweise auf ein-1,5-tel (1/1,5) oder weniger zu verringern, ist es erforderlich, (Eoff, Von) des bisher bekannten rückwärts sperrenden IGBT weiter zu erhöhen, als wenn die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ 2,3 μs ist, wie in 4 dargestellt. Das heißt, das weitere Erhöhen der Lebensdauer t3 von 2,3 μs des ganzen Driftbereichs 1 vom n–-Typ im bisher bekannten rückwärts sperrenden IGBT bedeutet, dass ein Datenpunkt weiter oben links hinzugefügt wird als der Datenpunkt t3 = 2,3 μs von 5, was beträchtlich von den ursprünglichen Bedingungen der Verwendung abweicht und in der Praxis unbrauchbar ist. Aus einem Aspekt des Ausgleichs der Beziehung zwischen dem Sperrkriechstrom und (Eoff – Von) ist folglich der rückwärts sperrende IGBT der Erfindung mit dem Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ erwünschter als der bisher bekannte rückwärts sperrende IGBT, selbst wenn die Kompromissbeziehung zwischen dem Ausschaltverlust Eoff und der Durchlasszustandsspannung Von sich etwas verschlechtert, wie vorher beschrieben.
  • Der bisher beschriebene Ausschaltverlust Eoff ist ein Wert, der durch eine Schaltgeschwindigkeit d(VCE)/dt erhalten wird, die praktisch gleich ist. Die Beziehung zwischen dV/dt und Von, die jedem Datenpunkt von 5 entspricht, ist in 6 gezeigt. 6 ist eine Charakteristikfigur, die die Beziehung zwischen dV/dt und der Durchlasszustandsspannung Von zeigt, wenn der rückwärts sperrende IGBT gemäß der Erfindung ausgeschaltet wird. Die Busspannung einer Ausschalttestschaltung ist 850 V. Die parasitäre Induktivität ist 300 nH. Ein Ausschalt-Gatewiderstand Rg des bisher bekannten rückwärts sperrenden IGBT ist 34 Ω und der Ausschalt-Gatewiderstand Rg des rückwärts sperrenden IGBT von Beispiel 1 ist 18 Ω. Aus den in 6 gezeigten Ergebnissen ist zu sehen, dass durch Einstellen eines Konzentrationsverhältnisses n1/n2, eines Lebensdauerverhältnisses und eines Gateansteuerwiderstandswerts, wie für die Vorrichtung dieses Beispiels geeignet, es möglich ist, dass die Schaltgeschwindigkeit (dV/dt) praktisch dieselbe wie jene des bisher bekannten Rückwärtselement-IGBT ist.
  • Ein Kollektorspannungsspitzenmaximum VCEpk = (VCEpk – 850 V), das jedem Datenpunkt von 5 entspricht, ist in 7 gezeigt. 7 ist eine Charakteristikfigur, die die Beziehung zwischen dem Kollektorspannungsspitzenmaximum, wenn der rückwärts sperrende IGBT gemäß der Erfindung ausgeschaltet wird, und der Durchlasszustandsspannung Von zeigt. Aus den in 7 gezeigten Ergebnissen ist zu sehen, dass das Spitzenmaximum VCEpk der Kollektorspannung, wenn der rückwärts sperrende IGBT von Beispiel 1 ausgeschaltet wird (Dreiecke), ungefähr fast die Hälfte von jenem des bisher bekannten rückwärts sperrenden IGBT (Rauten) ist. Folglich ist klar, dass der rückwärts sperrende IGBT von Beispiel 1 eine größere Robustheit gegen eine Überspannung aufweist als der bisher bekannte rückwärts sperrende IGBT.
  • Als nächstes wird nachstehend eine Beschreibung eines Verfahrens zur Herstellung eines rückwärts sperrenden IGBT gegeben, einschließlich der Ausbildung des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ beispielsweise in Beispiel 1. 8 bis 10 sind Schnittansichten, die Zustände auf halbem Wege durch die Herstellung des rückwärts sperrenden IGBT gemäß Beispiel 1 der Erfindung zeigen. Zuerst werden unter Verwendung desselben Verfahrens wie für den bisher bekannten rückwärts sperrenden IGBT der Isolationsbereich 130 mit der Isolationsschicht 31 vom p+-Typ und die Oberflächenstruktur der Seite der vorderen Oberfläche des Substrats mit einer Struktur eines MOS-Gates (eines isolierten Gates, das aus einem Metall, einem Oxid und einem Halbleiter ausgebildet ist) des aktiven Bereichs 110 und des Kantenabschlussstrukturabschnitts 120 auf einem Wafer (Halbleitersubstrat vom n–-Typ) ausgebildet, der den Driftbereich 1 vom n–-Typ bildet, wie in 8 gezeigt. Obwohl nicht gezeigt, wird als nächstes eine Polyimidfilm- oder Nitridfilmschicht ferner als Passivierungsschicht über der ganzen vorderen Oberfläche des Wafers abgeschieden und die Passivierungsschicht wird selektiv geätzt, so dass Aluminiumdrahtbonden möglich ist, wodurch Bondkontaktstellenbereiche durch Freilegen von Metallelektrodenoberflächen ausgebildet werden, die eine Emitterelektroden-Kontaktstelle und eine Gateelektroden-Kontaktstelle bilden.
  • Die MOS-Gatestruktur des rückwärts sperrenden IGBT wird aus dem Basisbereich 2 vom p-Typ, dem Emitterbereich 3 vom n+-Typ, dem Gatedielektrikum 4 und der Gateelektrode 5 ausgebildet. Die Oberfläche der Gateelektrode 5, die aus Polysilizium ausgebildet wird, wird mit der Emitterelektrode 9 über dem Zwischenschicht-Dielektrikum 6 bedeckt. Die Emitterelektrode 9 bildet einen ohmschen Kontakt mit dem Emitterbereich 3 vom n+-Typ, der innerhalb des Basisbereichs 2 vom p-Typ vorgesehen ist, und mit der Oberfläche eines Kontaktbereichs 2a vom p+-Typ. Es ist bevorzugt, dass ein Bereich 1a mit hoher Konzentration vom n-Typ in einer Tiefe, die größer ist als jene des Basisbereichs 2 vom p-Typ, aber den Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ nicht erreicht, in einer Oberflächenschicht des Driftbereichs 1 vom n–-Typ zwischen benachbarten Basisbereichen 2 vom p-Typ vorgesehen wird, da dies auch die Durchlasszustandsspannung verringern kann. Es ist bevorzugt, dass die Tiefe des Abschlussbasisbereichs 2-1 vom p-Typ des Abschlussabschnitts 110a im aktiven Bereich 110 größer ist als die Tiefe des Basisbereichs 2 vom p-Typ einwärts vom Abschlussbasisbereich 2-1 vom p-Typ. Der Grund dafür besteht darin, dass, indem die Tiefe des Abschlussbasisbereichs 2-1 vom p-Typ in dieser Weise größer ist, der Widerstand des Abschlussbasisbereichs 2-1 vom p-Typ abnimmt, aufgrund dessen die Lochladungsträger des Abschlussabschnitts während der Ausschaltrückwärtserholung leichter entladen werden, und folglich ist es möglich, die Ausschaltrobustheit (RBSOA) zu erhöhen. Der Abschlussbasisbereich 2-1 vom p-Typ des Abschlussabschnitts 110a, der dieselbe Tiefe wie der Schutzring 7 vom p-Typ im Kantenabschlussstrukturabschnitt 120 aufweist, ist beispielsweise auch bevorzugt vom Aspekt der Prozesseffizienz, da der Abschlussbasisbereich 2-1 vom p-Typ und der Schutzring 7 vom p-Typ im gleichen Prozessschritt ausgebildet werden können.
  • Indem der Schutzring 7 vom p-Typ und eine Feldplatte 8 im Kantenabschlussstrukturabschnitt 120 enthalten sind, ist es möglich, die Intensität des elektrischen Feldes im Kantenabschlussstrukturabschnitt 120 abzuschwächen, wenn eine Sperrspannung angelegt wird, und folglich möglich, die Zuverlässigkeit der Kantenabschlussstruktur zu verbessern. Die Isolationsschicht 31 vom p+-Typ wird so, dass sie beispielsweise das Halbleitersubstrat vom n–-Typ in der Tiefenrichtung durchdringt, durch thermische Diffusion einer Störstelle (Bor oder dergleichen) von einer Hauptoberfläche des Halbleitersubstrats vom n-Typ ausgebildet. Die Isolationsschicht 31 vom p+-Typ ist mit einem Kollektorbereich 10 vom p-Typ verbunden, der in einem anschließenden Schritt ausgebildet wird, und infolge der Isolationsschicht 31 vom p+-Typ ist die Struktur derart, dass der Abschluss eines p-n-Übergangs zwischen dem Kollektorbereich 10 vom p-Typ und dem Driftbereich 1 vom n–-Typ, der ein Sperrrichtungsspannungsstandhalteübergang ist, nicht auf der Chipseitenendoberfläche freigelegt wird, die die Schneidebene bildet, wenn Chips hergestellt werden. Infolge der Isolationsschicht 31 vom p+-Typ wird auch der p-n-Übergang zwischen dem Kollektorbereich 10 vom p-Typ und dem Driftbereich 1 vom n–-Typ auf der Substratoberfläche (Substratvorderseitenoberfläche) des Kantenabschlussstrukturabschnitts 120, der durch ein Dielektrikum 14 geschützt ist, freigelegt. Aufgrund dessen ist es möglich, die Sperrrichtungsspannungsstandhaltezuverlässigkeit zu erhöhen.
  • Als nächstes wird die Energie der Protonenbestrahlung gemäß der Waferdicke ausgewählt und eine Protonendosis in einem Bereich von beispielsweise 5,0 × 1013 cm–2 bis 5,0 × 1014 cm–2 wird von der hinteren Oberfläche des Wafers implantiert, wie in 9 gezeigt. Als nächstes wird eine thermische Ausheilung für beispielsweise 30 Minuten bis 60 Minuten in einer Wasserstoffatmosphäre bei einer Temperatur von beispielsweise 330°C bis 380°C ausgeführt, was den Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ innerhalb des Driftbereichs 1 vom n–-Typ in der Nähe der unteren Oberflächen des Schutzrings 7 vom p-Typ und des Abschlussbasisbereichs 2-1 vom p-Typ bildet.
  • Als nächstes wird ein Photoresist 19 auf die Oberflächenstruktur (Vorrichtungsstruktur der Seite der vorderen Oberfläche des Wafers) des rückwärts sperrenden IGBT aufgebracht und nach der Photoresisthärtung wird ein Rückseitenschleifband (BG-Band) 20 am Photoresist 19 befestigt, um die hintere Waferoberfläche zu schleifen, wie in 10 gezeigt. Als nächstes wird die hintere Waferoberfläche geschliffen, so dass die Waferdicke ungefähr 300 μm wird, und durch Berührungspolieren unter Verwendung einer cmP-Schleifvorrichtung (Schleifvorrichtung zum chemisch-mechanischen Polieren) oder dergleichen poliert. Als nächstes wird das BG-Band 20 entfernt und der Wafer wird gereinigt. Als nächstes wird ein Bereich von 5 μm bis 20 μm der Siliziumoberfläche auf der Seite der hinteren Oberfläche des Wafers durch Nassätzen entfernt, wobei eine fertige Oberfläche gebildet wird. Als nächstes wird eine Ionenimplantation zum Ausbilden des Kollektorbereichs 10 vom p-Typ auf der hinteren Waferoberfläche ausgeführt, wonach der Kollektorberiech 10 vom p-Typ durch Aktivieren unter Verwendung von Laserausheilung oder dergleichen ausgebildet wird. Als nächstes wird der Photoresist 19 auf der Seite der vorderen Waferoberfläche entfernt. Anschließend wird die Kollektorelektrode 11 ausgebildet, indem Elektrodenmetall gesputtert wird und eine Metallausheilung durchgeführt wird, wobei somit der Waferprozess vollendet wird. Dadurch wird der in 1 gezeigte rückwärts sperrende IGBT vollendet.
  • (Beispiel 2)
  • Als nächstes wird eine Beschreibung eines rückwärts sperrenden IGBT von Beispiel 2 gegeben. Der rückwärts sperrende IGBT in 2, in dem das Dotierungsprofil dasselbe wie jenes des bisher bekannten rückwärts sperrenden IGBT ist und nur das Lebensdauerprofil sich unterscheidet, das heißt, der rückwärts sperrende IGBT, bei dem das Verhältnis der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ derart ist, dass n1/n2 = 1, wird als Beispiel 2 herangezogen. Der bisher bekannte rückwärts sperrende IGBT, der zum Vergleich verwendet wird, weist den Ausschaltverlust Eoff und die Durchlasszustandsspannung Von auf, so dass (Eoff, Von) = (0,275 mJ/A/Impuls, 3,61 V), und die Dotierungskonzentration des ganzen Driftbereichs 1 vom n–-Typ derart ist, dass t3 = 1,74 μs.
  • Wenn die Lebensdauer t2 des Driftbereichs 1 vom n–-Typ und die Lebensdauer t1 des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ im rückwärts sperrenden IGBT von Beispiel 2 derart sind, dass t2 = 2,0 μs und t1 = 0,3 μs, ist aus 4 zu sehen, dass die Verringerung des Sperrkriechstroms bei hoher Temperatur des aktiven Bereichs 110 kleiner ist als im bisher bekannten rückwärts sperrenden IGBT, aber in 3 ist gezeigt, dass der Sperrkriechstrom des Abschlussabschnitts 110a um die Hälfte verringert ist (um die Hälfte auf 1,5 × 10–9 A/μm von 3,0 × 10–9 A/μm verringert ist, was der Sperrkriechstrom des bisher bekannten rückwärts sperrenden IGBT ist). Die Verringerung des Sperrkriechstroms im ganzen rückwärts sperrenden IGBT-Element ist durch das Verhältnis zwischen den Flächen des aktiven Bereichs 110 und des Abschlussabschnitts 110a, einschließlich des Gatekontaktstellenabschnitts, bestimmt. Der rückwärts sperrende IGBT von Beispiel 2 ist derart, dass, obwohl derselbe Grad der Verringerung wie im rückwärts sperrenden IGBT von Beispiel 1 nicht erwartet werden kann, das Sperrkriechen in der ganzen rückwärts sperrenden IGBT-Vorrichtung verringert ist. Zu diesem Zeitpunkt ist aus 5 der rückwärts sperrende IGBT von Beispiel 2 derart, dass (Eoff, Von) = (0,296 mJ/A/Impuls, 3,56 V). Wie aus 7 zu sehen ist, ist auch das Kollektorspannungsspitzenmaximum VCEpk ungefähr 310 V, wenn die Lebensdauer t3 des ganzen Driftbereichs 1 vom n–-Typ des bisher bekannten rückwärts sperrenden IGBT 1,0 μs ist, während das Kollektorspannungsspitzenmaximum VCEpk 260 V ist, wenn das Verhältnis der Dotierungskonzentration des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ in Bezug auf jene des Driftbereichs 1 vom n–-Typ des rückwärts sperrenden IGBT von Beispiel 2 derart ist, dass n1/n2 = 1,0, eine Verringerung von ungefähr 50 V.
  • Als nächstes wird nachstehend eine Beschreibung eines Verfahrens zur Herstellung eines rückwärts sperrenden IGBT, einschließlich eines Verfahrens zum Ausbilden des Einstellbereichs 1b mit niedriger Lebensdauer vom n-Typ, beispielsweise in Beispiel 2 gegeben. 11 ist eine Schnittansicht, die einen Zustand auf halbem Wege durch die Herstellung des rückwärts sperrenden IGBT gemäß dem Beispiel 2 der Erfindung zeigt. Zuerst werden unter Verwendung desselben Verfahrens wie in Beispiel 1 die Isolationsschicht 31 vom p+-Typ und die Oberflächenstruktur mit der MOS-Gatestruktur des aktiven Bereichs 110 und der Kantenabschlussstruktur auf einem Wafer (Halbleitersubstrat vom n–-Typ) ausgebildet, der den Driftbereich 1 vom n–-Typ bildet. In derselben Weise wie in Beispiel 1 wird als nächstes eine nicht gezeigte Polyimidfilm- oder Nitridfilmschicht als Passivierungsschicht über der ganzen vorderen Oberfläche des Wafers abgeschieden und die Passivierungsschicht wird geätzt, so dass Aluminiumdrahtbonden möglich ist, wodurch Bondkontaktstellenbereiche (nicht dargestellt) durch Freilegen von Metallelektrodenoberflächen ausgebildet werden.
  • Anstelle der Protonenbestrahlung des Herstellungsverfahrens von Beispiel 1 wird als nächstes eine Heliumionenimplantation (He-Ionenimplantation) von der Seite der vorderen Oberfläche des Wafers ausgeführt, wie in 11 gezeigt. Es ist bevorzugt, dass die Implantationsenergie in einem Bereich von beispielsweise 2 MeV bis 5,5 MeV liegt. Eine Elektronenbestrahlung wird auch über dem ganzen Wafer durchgeführt. Anschließend wird der Einstellbereich 1b mit niedriger Lebensdauer vom n-Typ durch thermisches Ausheilen ausgebildet, das beispielsweise 60 Minuten in einer Wasserstoffatmosphäre bei einer Temperatur im Bereich von beispielsweise 380°C oder weniger durchgeführt wird, wobei somit ein Zustand erzeugt wird, der derselbe wie jener des rückwärts sperrenden IGBT von Beispiel 1, der in 9 gezeigt ist, ist.
  • Anschließend wird durch Erzeugen eines Wafers mit einer gewünschten Dicke und mit einer hinteren Oberfläche, auf der ein Polierprozess durchgeführt wurde, über den Prozess von 10 in derselben Weise wie in Beispiel 1 eine Ionenimplantation zum Ausbilden des Kollektorbereichs 10 vom p-Typ auf der hinteren Waferoberfläche ausgeführt, wonach der Kollektorbereich 10 vom p-Typ durch Aktivieren unter Verwendung von Laserausheilung oder dergleichen ausgebildet wird. Als nächstes wird der Photoresist 19 auf der Seite der vorderen Oberfläche des Wafers entfernt. Anschließend wird die Kollektorelektrode 11 auf der hinteren Oberfläche des Wafers ausgebildet, indem Elektrodenmetall gesputtert wird und eine Metallausheilung durchgeführt wird, wobei somit der Waferprozess vollendet wird. Dadurch wird der rückwärts sperrende IGBT, der in 1 gezeigt ist, vollendet.
  • Wie bisher beschrieben, ist es gemäß der Erfindung, indem ein Einstellbereich mit niedriger Lebensdauer vom n-Typ, wobei die Ladungsträgerlebensdauer so eingestellt wird, dass sie niedriger ist als im Driftbereich vom n–-Typ, in einem tieferen Abschnitt von der vorderen Oberfläche des Substrats als die untere Oberfläche des Abschlussbasisbereichs vom p-Typ geschaffen wird, möglich, den Sperrkriechstrom bei hoher Temperatur und das Kollektorspannungsspitzenmaximum während des Ausschaltens ohne extreme Verschlechterung der Eoff-Von-Kompromissbeziehung zu verringern. Aufgrund dessen wird der Betriebstemperaturbereich verbreitert oder es ist möglich, die Kühlkörperkapazität eines Instruments, in dem er montiert ist, zu verringern. Folglich wird der Anwendungsbereich eines Matrixumsetzers oder eines Mehrpegelumsetzers, in dem ein rückwärts sperrender IGBT montiert ist, infolge einer Erhöhung der Betriebstemperatur oder der Verringerung der Größe verbreitert, wobei die Energieumsetzungseffizienz von kommerziellen oder Verbraucherinstrumenten zunimmt.
  • Da die Erfindung nicht auf die bisher beschriebene Ausführungsform und die bisher beschriebenen Beispiele begrenzt ist, sind verschiedene Änderungen möglich, ohne vom Schutzbereich der Erfindung abzuweichen.
  • Industrielle Anwendbarkeit
  • Wie bisher beschrieben, sind die Halbleitervorrichtung und das Halbleitervorrichtungs-Herstellungsverfahren gemäß der Erfindung in einer Leistungshalbleitervorrichtung nützlich, die in einer Leistungsumsetzungsvorrichtung wie z. B. einem Umsetzer oder einem Inverter, einer Leistungsversorgungsvorrichtung einer verschiedenartigen Industriemaschinerie und dergleichen verwendet wird.
  • Bezugszeichenliste
    • 1
    Driftbereich vom n–-Typ
    1a
    Bereich mit hoher Konzentration vom n-Typ
    1b
    Einstellbereich mit niedriger Lebensdauer vom n-Typ
    2
    Basisbereich vom p-Typ
    2a
    Kontaktbereich vom p+-Typ
    2-1
    Abschlussbasisbereich vom p-Typ
    3
    Emitterbereich vom n+-Typ
    4
    Gatedielektrikum
    5
    Gateelektrode
    6
    Zwischenschicht-Dielektrikum
    7
    Schutzring vom p-Typ
    8
    Feldplatte
    9
    Emitterelektrode
    10
    Kollektorbereich vom p-Typ
    11
    Kollektorelektrode
    12
    Chipseitenendoberfläche
    13
    Substratoberfläche
    14
    Dielektrikum
    31
    Isolationsschicht vom p+-Typ
    110
    Aktiver Bereich
    110a
    Abschlussbereich des aktiven Bereichs
    120
    Kantenabschlussstrukturabschnitt
    130
    Isolationsbereich
    t1
    Ladungsträgerlebensdauer im Einstellbereich mit niedriger Lebensdauer vom n-Typ
    t2
    Ladungsträgerlebensdauer im Driftbereich vom n-Typ

Claims (14)

  1. Halbleitervorrichtung, dadurch gekennzeichnet, dass sie umfasst: einen aktiven Bereich mit einer Struktur eines isolierten Gates mit einem Basisbereich vom zweiten Leitfähigkeitstyp, der selektiv auf einer Hauptoberflächenseite eines Halbleitersubstrats vom ersten Leitfähigkeitstyp vorgesehen ist, einem Emitterbereich vom ersten Leitfähigkeitstyp, der selektiv innerhalb des Basisbereichs vom zweiten Leitfähigkeitstyp vorgesehen ist, und einer Gateelektrode, die über einem Gatedielektrikum auf der Oberfläche eines Abschnitts eines Basisbereichs vom zweiten Leitfähigkeitstyp vorgesehen ist, der von einem Driftbereich, der aus dem Halbleitersubstrat vom ersten Leitfähigkeitstyp ausgebildet ist, und dem Emitterbereich vom ersten Leitfähigkeitstyp eingefügt ist; einen Kantenabschlussstrukturabschnitt, der den äußeren Umfang des aktiven Bereichs umgibt; eine Kollektorschicht vom zweiten Leitfähigkeitstyp, die auf der anderen Hauptoberflächenseite des Halbleitersubstrats vom ersten Leitfähigkeitstyp vorgesehen ist; eine Isolationsschicht vom zweiten Leitfähigkeitstyp, die in einem äußeren Umfangsabschnitt des Kantenabschlussstrukturabschnitts vorgesehen ist, um eine Hauptoberfläche und die andere Hauptoberfläche des Halbleitersubstrats vom ersten Leitfähigkeitstyp zu verbinden, und mit der Kollektorschicht vom zweiten Leitfähigkeitstyp elektrisch verbunden ist; und einen Einstellbereich mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp, der getrennt vom Basisbereich vom zweiten Leitfähigkeitstyp in einer Position innerhalb des Driftbereichs tiefer als die untere Oberfläche des Basisbereichs vom zweiten Leitfähigkeitstyp von der einen Hauptoberfläche des Halbleitersubstrats vom ersten Leitfähigkeitstyp vorgesehen ist, wobei der Einstellbereich mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp vom aktiven Bereich zur Isolationsschicht vom zweiten Leitfähigkeitstyp vorgesehen ist, und eine Ladungsträgerlebensdauer t1 des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp, die kürzer ist als eine Ladungsträgerlebensdauer t2 des Driftbereichs, eine Beziehung aufweist, so dass t2 > t1.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Tiefe des äußersten Basisbereichs vom zweiten Leitfähigkeitstyp im aktiven Bereich größer ist als die Tiefe des Basisbereichs vom zweiten Leitfähigkeitstyp, der vom relevanten Basisbereich vom zweiten Leitfähigkeitstyp einwärts angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Tiefe des äußersten Basisbereichs vom zweiten Leitfähigkeitstyp im aktiven Bereich gleich der Tiefe eines Schutzrings vom zweiten Leitfähigkeitstyp ist, der den Kantenabschlussstrukturabschnitt konfiguriert.
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner einen Bereich vom ersten Leitfähigkeitstyp mit einer Störstellenkonzentration, die höher ist als jene des Driftbereichs, umfasst, der in einer Tiefe vorgesehen ist, so dass die untere Oberfläche zwischen dem Basisbereich vom zweiten Leitfähigkeitstyp, der einwärts vom äußersten Basisbereich vom zweiten Leitfähigkeitstyp im aktiven Bereich angeordnet ist, und dem Einstellbereich mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp in einem Abschnitt des Driftbereichs, der zwischen benachbarten Basisbereichen vom zweiten Leitfähigkeitstyp eingefügt ist, angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Ladungsträgerlebensdauer t1 des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp, wobei die Ladungsträgerlebensdauer t2 des Driftbereichs in einem Bereich von 0,2 μs bis 3,0 μs liegt, eine Beziehung aufweist, so dass t2/t1 2 bis 8 ist.
  6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Spitzenkonzentration n1 der Dotierungskonzentration des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp, die höher ist als eine Dotierungskonzentration n2 des Driftbereichs, eine Beziehung aufweist, so dass n1 > n2.
  7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Spitzenkonzentration n1 der Dotierungskonzentration des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp, die niedriger ist als viermal die Dotierungskonzentration n2 des Driftbereichs, eine Beziehung aufweist, so dass n1 < 4n2.
  8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Mitte in der Tiefenrichtung des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp in einem Tiefenbereich innerhalb 20 μm zur Seite der Kollektorschicht vom zweiten Leitfähigkeitstyp von der unteren Oberfläche des äußersten Basisbereichs vom zweiten Leitfähigkeitstyp im aktiven Bereich angeordnet ist.
  9. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass, nachdem die Struktur des isolierten Gates und ein erforderlicher Metallelektrodenfilm auf der einen Hauptoberflächenseite des Halbleitersubstrats vom ersten Leitfähigkeitstyp ausgebildet sind, der Einstellbereich mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp ausgebildet wird, indem Protonen von der anderen Hauptoberflächenseite des Halbleitersubstrats vom ersten Leitfähigkeitstyp implantiert werden und ein Prozess zur thermischen Ausheilung ausgeführt wird.
  10. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Protonen in einem Energiebereich von 5,0 × 1013 cm–2 bis 5,0 × 1014 cm–2 implantiert werden und der Prozess zur thermischen Ausheilung in einer Wasserstoffatmosphäre bei einer Temperatur von 330°C bis 380°C ausgeführt wird.
  11. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass, nachdem die Struktur des isolierten Gates und ein erforderlicher Metallelektrodenfilm auf der einen Hauptoberflächenseite des Halbleitersubstrats vom ersten Leitfähigkeitstyp ausgebildet sind, der Einstellbereich mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp durch Heliumbestrahlung von der anderen Hauptoberflächenseite des Halbleitersubstrats vom ersten Leitfähigkeitstyp ausgebildet wird und ein Prozess zur thermischen Ausheilung ausgeführt wird.
  12. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Helium in einem Energiebereich von 2,0 MeV bis 5,5 MeV implantiert wird und der Prozess zur thermischen Ausheilung in einer Wasserstoffatmosphäre bei einer Temperatur von 380°C oder weniger ausgeführt wird.
  13. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 12, dadurch gekennzeichnet, dass ferner die Lebensdauer des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp durch Elektronenbestrahlung eingestellt wird.
  14. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 10 oder 12, dadurch gekennzeichnet, dass die Spitzenkonzentration der Dotierungskonzentration des Einstellbereichs mit niedriger Lebensdauer vom ersten Leitfähigkeitstyp so eingestellt wird, dass sie innerhalb viermal der Dotierungskonzentration des Driftbereichs liegt.
DE112013002031.9T 2012-08-22 2013-07-10 Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren Withdrawn DE112013002031T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012183092 2012-08-22
JP2012-183092 2012-08-22
PCT/JP2013/068921 WO2014030457A1 (ja) 2012-08-22 2013-07-10 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112013002031T5 true DE112013002031T5 (de) 2015-03-12

Family

ID=50149770

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002031.9T Withdrawn DE112013002031T5 (de) 2012-08-22 2013-07-10 Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren

Country Status (5)

Country Link
US (1) US9484445B2 (de)
JP (1) JP5915756B2 (de)
CN (1) CN104303285B (de)
DE (1) DE112013002031T5 (de)
WO (1) WO2014030457A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112057A1 (ja) * 2013-01-16 2014-07-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105470130B (zh) * 2014-09-03 2018-06-29 无锡华润华晶微电子有限公司 一种局部扩铂二极管及其制作方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
JP6701789B2 (ja) * 2016-02-19 2020-05-27 富士電機株式会社 Ｒｂ‐ｉｇｂｔ
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
WO2018012510A1 (ja) * 2016-07-15 2018-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
WO2018016208A1 (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体装置及びその製造方法
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192368A (ja) * 1982-05-07 1983-11-09 Toshiba Corp 高耐圧プレ−ナ型半導体装置
USH569H (en) * 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
IT1247293B (it) 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JPH10178174A (ja) 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
EP0837508A3 (de) 1996-10-18 1999-01-20 Hitachi, Ltd. Halbleiteranordnung und elektrische Leistungswandlungsvorrichtung
KR100418007B1 (ko) * 1997-08-14 2004-02-11 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그의 제조방법
DE69842207D1 (en) 1998-06-01 2011-05-12 Mitsubishi Electric Corp Diode
EP1142026B1 (de) 1998-12-04 2007-11-14 Infineon Technologies AG Leistungshalbleiterschalter
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP4788028B2 (ja) * 2000-08-28 2011-10-05 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP3546955B2 (ja) * 2000-12-15 2004-07-28 関西日本電気株式会社 半導体装置
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP5359567B2 (ja) 2002-02-20 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
US20040063302A1 (en) * 2002-09-26 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
JP4781616B2 (ja) * 2002-09-26 2011-09-28 三菱電機株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5201303B2 (ja) 2005-08-23 2013-06-05 富士電機株式会社 逆阻止型半導体装置の製造方法
JP5087828B2 (ja) * 2005-08-26 2012-12-05 富士電機株式会社 半導体装置の製造方法
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
JP2007240904A (ja) * 2006-03-09 2007-09-20 Hitachi Ltd プラズマディスプレイ装置
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP2010045123A (ja) * 2008-08-11 2010-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102010063728B4 (de) 2009-12-28 2016-04-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5641055B2 (ja) 2010-12-17 2014-12-17 富士電機株式会社 半導体装置およびその製造方法
JP5505498B2 (ja) * 2011-06-08 2014-05-28 トヨタ自動車株式会社 半導体装置とその製造方法
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013136898A1 (ja) 2012-03-16 2013-09-19 富士電機株式会社 半導体装置
WO2014013821A1 (ja) * 2012-07-18 2014-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014041652A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP2014090072A (ja) * 2012-10-30 2014-05-15 Fuji Electric Co Ltd 逆阻止ｍｏｓ型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2014030457A1 (ja) 2016-07-28
WO2014030457A1 (ja) 2014-02-27
CN104303285B (zh) 2017-03-01
US9484445B2 (en) 2016-11-01
JP5915756B2 (ja) 2016-05-11
CN104303285A (zh) 2015-01-21
US20150054025A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102012201950B4 (de) Halbleitervorrichtung
DE112014007266B4 (de) Halbleitervorrichtung
DE112013002538T5 (de) Halbleiterbauelement
DE102014119278A1 (de) Halbleiterbauelemente
DE102007030805A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102015104723B4 (de) Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013001796B4 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
DE112017004153T5 (de) Halbleitervorrichtung
DE112015006128T5 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
US20140117406A1 (en) Reverse blocking mos semiconductor device and manufacturing method thereof
DE112017004143T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE19829614B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102016122787A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE112019007159T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee