DE112013002538T5 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE112013002538T5
DE112013002538T5 DE112013002538.8T DE112013002538T DE112013002538T5 DE 112013002538 T5 DE112013002538 T5 DE 112013002538T5 DE 112013002538 T DE112013002538 T DE 112013002538T DE 112013002538 T5 DE112013002538 T5 DE 112013002538T5
Authority
DE
Germany
Prior art keywords
doped
sic
region
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013002538.8T
Other languages
English (en)
Other versions
DE112013002538T8 (de
Inventor
c/o Fuji Electric C. Ltd. Yoshikawa Koh
c/o Fuji Electric Co. Ltd. Wakimoto Hiroki
c/o Fuji Electric Co. Ltd. Ogino Masaaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013002538T5 publication Critical patent/DE112013002538T5/de
Application granted granted Critical
Publication of DE112013002538T8 publication Critical patent/DE112013002538T8/de
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Abstract

Ein rückwärts sperrender SiC-MOSFET (1004) umfasst einen aktiven Bereich (40), der eine MOS-Gate-Struktur umfasst, und einen Durchbruchspannungs-Strukturabschnitt (30), der den äußeren Umfang des aktiven Bereichs (40) umgibt, die auf der Oberflächenseite einer n–-dotierten SiC-Drift-Schicht (1) bereitgestellt werden, die auf einer Hauptoberfläche eines p+-dotierten SiC-Substrats (100) gezogen werden. Ein p-dotierter Isolierbereich (26) wird auf der seitlichen Oberfläche der n–-dotierten SiC-Drift-Schicht (1) bereitgestellt, um den äußeren Umfang des Durchbruchspannungs-Strukturabschnitts (30) zu umgeben und sich von der vorderen Oberfläche der n–-dotierten SiC-Drift-Schicht (1) bis zu dem p+-dotierten SiC-Substrat (100) zu erstrecken. Ein konkaver Abschnitt (101), der die n–-dotierte SiC-Drift-Schicht (1) durch das p+-dotierte SiC-Substrat (100) hindurch erreicht und eine untere Fläche aufweist, die der Fläche des aktiven Bereichs (40) entspricht, wird in einem Bereich der anderen Hauptoberfläche des p+-dotierten SiC-Substrats (100) bereitgestellt, der sich gegenüber dem aktiven Bereich (40) befindet. Ein Metallfilm (12) wird auf einer Innenwand des konkaven Abschnitts (101) bereitgestellt und kommt in Kontakt mit der n–-dotierten SiC-Drift-Schicht (1) auf dem Boden des konkaven Abschnitts (101), um einen Schottky-Übergang zu bilden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement.
  • ALLGEMEINER STAND DER TECHNIK
  • Neuerdings hat ein Matrixumrichter, wie etwa eine Wandlerschaltung mit Direktverbindung, im Hinblick auf die Reduzierung der Größe und des Gewichts der Schaltung, die Verbesserung der Effizienz, die Erhöhung der Ansprechgeschwindigkeit und die Reduzierung der Kosten Interesse geweckt, wenn eine Wechselstrom-(AC)/AC-Umwandlung, AC/Gleichstrom-(DC)Umwandlung und DC/AC-Umwandlung in einem Stromrichtbauelement ausgeführt werden. Die folgenden Punkte werden als Beispiel für die Gründe angegeben. In dem gattungsgemäßen Stromrichtbauelement, das einen Wechselrichter und einen Wandler umfasst, erzeugt der Wandler eine DC-Zwischenspannung aus einer AC-Spannung, und der Wechselrichter wandelt die DC-Zwischenspannung in eine AC-Spannung um. Ein DC-Glättungskondensator, der die DC-Zwischenspannung glättet, muss in einem Zwischenabschnitt zwischen dem Wandler und dem Wechselrichter bereitgestellt werden. Zusätzlich neigt die Lebensdauer des Stromrichtbauelements dazu, durch die Lebensdauer eines elektrischen Feldkondensators bestimmt zu werden, der als DC-Glättungskondensator verwendet wird. Da im Gegenteil dazu der Matrixumrichter direkt eine AC-Spannung aus einer AC-Spannung erzeugt, hat er eine höhere Stromrichteffizienz als das gattungsgemäße Stromrichtbauelement, das den Wechselrichter und den Wandler umfasst. Da der Matrixumrichter zusätzlich keine DC-Zwischenspannung erzeugt, ist der DC-Glättungskondensator nicht notwendig.
  • Ein bevorzugtes Bauelement, das in dem Matrixumrichter verwendet wird, ist ein bidirektionales Schaltelement, das einen Strom in zwei Richtungen steuern kann. 14 ist ein Schaltbild, das eine Ersatzschaltung eines gattungsgemäßen bidirektionalen Schaltelements abbildet. Das bidirektionale Schaltelement kann aus zwei Dioden 1002 und zwei Transistoren 1001 gebildet sein, wie es in dem Ersatzschaltbild aus 14(a) abgebildet ist. Bei dieser Struktur ist es notwendig, die Diode 1002 direkt an den Transistor 1001 anzuschließen, um die Rückwärtsspannung zu sperren, die an den Transistor 1001 angelegt wird, der ein Schaltelement ist. Beispielsweise wird bevorzugt ein spannungsgesteuerter Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder ein MOSFET (Isolierschicht-Feldeffekttransistor), der durch eine Gate-Spannung ein- und ausgeschaltet und dessen Strom gesteuert werden kann, als Transistor 1001 verwendet.
  • Bei dem gattungsgemäßen bidirektionalen Schaltelement, das zwei Transistoren 1001 umfasst, die in 14(a) abgebildet sind, besteht der Grund, weshalb die Diode 1002 benötigt wird, um die Rückwärtsspannung zu sperren, wie zuvor beschrieben, darin, dass der gattungsgemäße IGBT oder MOSFET nicht ausgelegt ist, um die Zuverlässigkeit einer Durchbruchspannung in Sperrrichtung (rückwärts sperrende Fähigkeit) sicherzustellen, und es schwierig ist, den IGBT oder den MOSFET derart herzustellen, dass die rückwärts sperrende Fähigkeit sichergestellt ist. Daher bedeutet bei dem gattungsgemäßen IGBT oder MOSFET die Durchbruchspannung eine Durchbruchspannung in Vorwärtsrichtung. Neuerdings wurde ein Leistungsbauelement entwickelt, das als rückwärts sperrender IGBT (RB-IGBT) bezeichnet wird und eine rückwärts sperrende Fähigkeit zusätzlich zu der Durchbruchspannung in Vorwärtsrichtung (vorwärts sperrende Fähigkeit) des gattungsgemäßen IGBT aufweist (siehe beispielsweise das nachstehende Patentdokument 1).
  • 14(b) ist ein Ersatzschaltbild, das ein bidirektionales Schaltelement abbildet, das den rückwärts sperrenden IGBT verwendet. Das bidirektionale Schaltelement, das in 14(b) abgebildet ist, kann einfach dadurch gebildet werden, dass zwei rückwärts sperrende IGBT 1003 umgekehrt parallel geschaltet werden. Das bidirektionale Schaltelement, das die beiden rückwärts sperrenden IGBT 1003 umfasst, die in 14(b) abgebildet sind, benötigt keine Diode, wie es aus dem Vergleich mit dem bidirektionalen Schaltelement hervorgeht, das zwei Dioden 1002 und zwei Transistoren 1001 umfasst, die in 14(a) abgebildet sind. Daher kann das bidirektionale Schaltelement, das in 14(b) abgebildet ist, den Leistungsverlust und die Größe reduzieren, die der Diode entsprechen. Die Verwendung des bidirektionalen Schaltelements, das in 14(b) abgebildet ist, ermöglicht es, einen kleinen Matrixumrichter zu geringen Kosten bereitzustellen.
  • Es wird ein Beispiel beschrieben, bei dem Silizium (Si) als Substratmaterial (nachstehend als Si-Substrat bezeichnet) in dem rückwärts sperrenden IGBT gemäß dem verwandten Stand der Technik (nachstehend als rückwärts sperrender Silizium-IGBT bezeichnet) verwendet wird. 15 ist eine Querschnittsansicht, die schematisch die Struktur des rückwärts sperrenden Silizium-IGBT gemäß dem verwandten Stand der Technik abbildet. Wie in 15 abgebildet, werden ein aktiver Bereich 42, in dem ein Hauptstrom fließt, wenn der rückwärts sperrende Silizium-IGBT eingeschaltet ist, und ein Durchbruchspannungs-Strukturabschnitt 32, der eine Durchbruchspannung in Vorwärtsrichtung sicherstellt, in einem Bereich der Oberfläche eines Halbleitersubstrats aus Silizium bereitgestellt, wobei es sich um eine n–-dotierte Drift-Schicht 52 handelt. Die Struktur des aktiven Bereichs 42 ist grundlegend die gleiche wie die eines gattungsgemäßen IGBT. Eine Emitter-Elektrode 51 kommt in ohmschen Kontakt mit der Oberfläche eines p-dotierten Basisbereichs 55 und der Oberfläche eines n+-dotierten Emitter-Bereichs 56 und ist elektrisch daran angeschlossen. Eine Gate-Elektrode 58 ist auf der Oberfläche eines Abschnitts des p-dotierten Basisbereichs 55 gebildet, der zwischen der Oberfläche des n+-dotierten Emitter-Bereichs 56 und der Oberfläche der n–-dotierten Drift-Schicht 52 eingeschoben ist, wobei ein Gate-Isolierfilm 57 dazwischen eingeschoben ist, um eine MOS-Gate-(Metalloxidfilmhalbleiter mit isolierter Gate-Elektrode)-Struktur zu bilden. Eine Kollektorelektrode 60 kommt in ohmschen Kontakt mit der Oberfläche einer p-dotierten Kollektorschicht 59, die auf der hinteren Oberflächenseite des Halbleitersubstrats gebildet ist und elektrisch daran angeschlossen ist.
  • Ein p-dotierter Isolierbereich 53, der mit der p-dotierten Kollektorschicht 59 in Kontakt kommt, die auf der hinteren Oberflächenseite des Substrats bereitgestellt wird, und ein p-dotierter Kanalentkopplungsbereich 54, der auf der vorderen Oberflächenseite des Substrats bereitgestellt wird und sich von der hinteren Oberfläche bis zur vorderen Oberfläche des Substrats erstreckt, um zwei Hauptflächen des Substrats zu verbinden, wird in der seitlichen Oberfläche des Halbleitersubstrats bereitgestellt. Wenn der Isolierbereich 53 auf diese Weise gebildet wird, wird ein pn-Übergang 61 von der hinteren Oberfläche zur seitlichen Oberfläche des Halbleitersubstrats gebildet. Der pn-Übergang 61 ist eine Übergangsoberfläche mit einer Form, welche die MOS-Gate-Struktur umgibt, die in dem aktiven Bereich 42 des Bauelements gebildet ist. Der pn-Übergang 61 erfüllt eine Funktion des Aufrechterhaltens der Durchbruchspannung in Sperrrichtung des Bauelements. Wenn daher die Rückwärtsspannung an das Bauelement angelegt wird (die Spannung, die an einen Emitter-Anschluss E angelegt wird, ist höher als die Spannung, die an einen Kollektoranschluss C angelegt wird), breitet sich eine Sperrschicht 62, die gestrichelt dargestellt ist, bei einer Erhöhung der angelegten Rückwärtsspannung hauptsächlich von dem pn-Übergang 61 bis zur n–-dotierten Drift-Schicht 52 aus.
  • Wenn die Rückwärtsspannung angelegt wird, ist ein Kreuzungsabschnitt zwischen dem Ende der Sperrschicht 62, die sich von dem pn-Übergang 61 und der vorderen Oberfläche des Halbleitersubstrats aus ausbreitet (d. h. ein Abschnitt der n–-dotierten Drift-Schicht 52, der zwischen dem p-dotierten Basisbereich 55 und dem p-dotierten Kanalentkopplungsbereich 54 eingeschoben ist), durch einen isolierenden Schutzfilm (nicht abgebildet) geschützt. Der Bereich der vorderen Oberfläche des Halbleitersubstrats, der durch den isolierenden Schutzfilm geschützt ist, ist der Durchbruchspannungs-Strukturabschnitt 32. Es wurde eine Technik vorgeschlagen, bei der eine Durchbruchspannungsstruktur, wie etwa ein Feldbegrenzungsring (FLR) (nicht abgebildet), in dem Durchbruchspannungs-Strukturabschnitt 32 bereitgestellt wird, um die elektrische Feldstärke zu reduzieren, die in der Nähe der vorderen Oberfläche des Halbleitersubstrats wahrscheinlich hoch ist, damit sie geringer ist als die elektrische Feldstärke des pn-Übergangs 61 in der Nähe der p-dotierten Kollektorschicht 59 unter dem aktiven Bereich 42, wodurch sich die Zuverlässigkeit der Durchbruchspannung in Sperrrichtung des Halbleiterbauelements verbessert (siehe beispielsweise das nachstehende Patentdokument 1 und das Patentdokument 2).
  • Ein Siliziumcarbid-(SiC)Halbleiter oder ein Galliumnitrid-(GaN)Halbleiter weist gute Eigenschaften auf, indem eine Bandlücke ungefähr dreimal so breit ist wie die eines Silizium-(Si)Halbleiters und die Durchbruchfeldstärke ungefähr zehnmal so hoch ist wie die des Si-Halbleiters. Daher kann der SiC-Halbleiter oder der GaN-Halbleiter eine niedrigere Einschaltspannung und eine höhere Schaltgeschwindigkeit aufweisen als der Si-Halbleiter bei der gleichen Durchbruchspannung. Beispielsweise kann bei einem Leistungsbauelement, das SiC oder GaN als Substratmaterial (nachstehend als SiC-Substrat oder GaN-Substrat bezeichnet) verwendet, die Dicke der n–-dotierten Drift-Schicht 52 (15) ungefähr ein Zehntel der Dicke der n–-dotierten Drift-Schicht in einem Leistungsbauelement sein, das das Si-Substrat verwendet und die gleiche Durchbruchspannung aufweist. Insbesondere bei einem senkrechten Leistungsbauelement, das das SiC-Substrat oder das GaN-Substrat verwendet, kann die Dicke der n–-dotierten Drift-Schicht 52, d. h. die Dicke des Substrats, um ungefähr 15 μm reduziert werden, was erforderlich ist, um eine Durchbruchspannung von 1200 V zu erzielen, oder um ungefähr 10 μm oder weniger, was erforderlich ist, um eine Durchbruchspannung von 600 V zu erzielen.
  • Wie zuvor beschrieben, weist SiC oder GaN jedoch eine breitere Bandlücke als Si auf (nachstehend als breite Bandlücke bezeichnet). Wenn daher das SiC-Substrat oder das GaN-Substrat verwendet wird, um einen IGBT zu bilden, ist das eingebaute Potenzial (ungefähr 3 V) des pn-Übergangs höher als das eingebaute Potenzial (ungefähr 0,7 V) des pn-Übergangs, wenn das Si-Substrat verwendet wird. Es ist schwierig, eine niedrige Einschaltspannung in dem Bauelement mit einer Durchbruchspannung von ungefähr 600 V oder 1200 V zu erzielen. Um ein Transistorbauelement mit der zuvor erwähnten Durchbruchspannung unter Verwendung des SiC-Substrats oder des GaN-Substrats zu bilden, wurde ein MOSFET oder ein Sperrschicht-Feldeffekttransistor (J-FET) entwickelt, der keinen pn-Übergang aufweist, durch den ein Hauptstrom geht, wenn das Halbleiterbauelement eingeschaltet wird (d. h. der nicht durch das eingebaute Potenzial beeinflusst wird), oder der keine Durchbruchspannungs-in-Sperrrichtung-Eigenschaften aufweist.
  • Das nachstehende Bauelement wurde als anderes rückwärts sperrendes Bauelement vorgeschlagen. Eine GaN-Schicht wird auf der vorderen Oberfläche eines Si-Substrats bereitgestellt, das einen geringen Widerstand und eine geringe Dicke aufweist, wobei eine Pufferschicht, wie etwa eine Schicht aus Aluminiumnitrid (AlN) dazwischen eingeschoben ist. Beispielsweise wird eine MOS-Gate-Struktur auf der Oberfläche der GaN-Schicht (der Oberfläche gegenüber dem Si-Substrat) bereitgestellt. Ein tiefer Graben wird in der hinteren Oberfläche des Si-Substrats gebildet, um die GaN-Schicht zu erreichen. Der Graben wird mit einer Metallelektrode gefüllt, die auf der Innenwand des Grabens bereitgestellt wird, um einen Schottky-Übergang zu bilden, und es wird ein rückwärts sperrender MOSFET (nachstehend als rückwärts sperrender GaN-MOSFET bezeichnet) gebildet. Der rückwärts sperrende GaN-MOSFET weist eine Struktur auf, in der die rückwärts sperrende Fähigkeit durch den Schottky-Übergang auf dem Boden des Grabens sichergestellt wird (siehe beispielsweise das nachstehende Patentdokument 2).
  • Das nachstehende Bauelement wurde als anderes rückwärts sperrendes Bauelement vorgeschlagen. Eine hochkonzentrierte GaN-Schicht und eine niedrigkonzentrierte GaN-Schicht werden der Reihe nach auf der vorderen Oberfläche eines Si-Substrats gebildet, wobei dazwischen eine Pufferschicht eingeschoben wird. Es wird ein Graben in der hinteren Oberfläche des Si-Substrats bereitgestellt, um die hochkonzentrierte GaN-Schicht zu erreichen. Der Graben wird mit einem Schottky-Sperrmetall gefüllt, und es wird eine Schottky-Sperrdiode gebildet (siehe beispielsweise das nachstehende Patentdokument 3).
  • Ein IGBT, der die folgende Struktur aufweist, wurde als anderes rückwärts sperrendes Bauelement vorgeschlagen: ein Graben wird in der hinteren Oberfläche eines p+-dotierten Si-Substrats bereitgestellt, um eine n–-dotierte Drift-Schicht durch eine Kollektorschicht hindurch zu erreichen, und ein Leiter und die n–-dotierte Drift-Schicht, die in dem Graben bereitgestellt werden, bilden dazwischen einen Schottky-Kontakt (siehe beispielsweise das nachstehende Patentdokument 4).
  • Die folgende Diode wurde als anderes rückwärts sperrendes Bauelement vorgeschlagen. 16 ist eine Querschnittsansicht, welche die Struktur eines rückwärts sperrenden p-Kanal-IGBT abbildet. 16 entspricht 7 in dem nachstehenden Patentdokument 5. Wie in 16 abgebildet, wird eine niedrigkonzentrierte p–-dotierte SiC-Schicht 71 auf der vorderen Oberfläche eines n–-dotierten SiC-Substrats 70, das dick ist und einen geringen Widerstand aufweist, epitaktisch gezogen. Beispielsweise wird eine MOS-Gate-Struktur 72 auf einer Oberfläche (einer Oberfläche gegenüber dem n–-dotierten SiC-Substrat 70) der niedrigkonzentrierten p–-dotierten SiC-Schicht 71 bereitgestellt. Ein tiefer Graben 73 wird in der hinteren Oberfläche des n–-dotierten SiC-Substrats 70, das dick ist und einen geringen Widerstand aufweist, bereitgestellt, um die niedrigkonzentrierte p–-dotierte SiC-Schicht 71 durch das n–-dotierte SiC-Substrat 70 hindurch zu erreichen. Eine Metallelektrode 74 wird entlang der Innenwand des Grabens 73 bereitgestellt, um einen Schottky-Übergang auf der Oberfläche der niedrigkonzentrierten p–-dotierten SiC-Schicht 71 zu bilden. Somit wird ein p-Kanal-IGBT 1011 gebildet (siehe beispielsweise das nachstehende Patentdokument 5).
  • Als ein anderes rückwärts sperrendes Bauelement, wurde ein Bauelement vorgeschlagen, das eine Halbleiterschicht, die aus Siliziumcarbid oder Galliumnitrid besteht, eine Dicke aufweist, die mindestens für eine Durchbruchspannung benötigt wird, und in einem mittleren Abschnitt einer Hauptoberfläche eines Halbleitersubstrats bereitgestellt wird, und einen konkaven Abschnitt, der in der anderen Hauptoberfläche in einer Position gegenüber dem mittleren Abschnitt bereitgestellt wird, einen geringen Einschaltwiderstand und hohe Substratstärke aufweist und das Zerbrechen eines Wafers in einem Wafer-Prozess reduziert, umfasst (siehe beispielsweise das nachstehende Patentdokument 6).
  • Als ein anderes rückwärts sperrendes Bauelement wurde ein rückwärts sperrendes Schaltelement vorgeschlagen, das ein Schaltelement, das aus einem Halbleiter mit breiter Bandlücke ausgebildet wird und auf der vorderen Oberfläche eines Substrats gebildet wird, auf der ein erster Anschluss gebildet ist, eine Heterodiode, die einen Rückwärtsstrom blockiert und auf der hinteren Oberfläche des Substrats gebildet wird, auf dem ein zweiter Anschluss gebildet wird, und einen Isolierbereich, der konfiguriert wird, indem ein Heteroübergang auf der seitlichen Oberfläche des Substrats gebildet wird (eine Schnittfläche eines Chips), um sich von der hinteren Oberfläche bis zur vorderen Oberfläche zu erstrecken, umfasst (siehe beispielsweise das nachstehende Patentdokument 7).
  • Als ein anderes rückwärts sperrendes Bauelement wurde ein Bauelement vorgeschlagen, in der eine MOS-Gate-Struktur, die eine Gate-Elektrode und eine Emitter-Elektrode umfasst, auf der vorderen Oberflächenseite einer n–-dotierten Drift-Schicht bereitgestellt wird, die ein Halbleitersubstrat ist, das einen GaN-Halbleiter oder einen SiC-Halbleiter als Haupthalbleiterkristall aufweist, eine Schneidfläche zum Bilden von Chips einen p-dotierten Isolierbereich umfasst, der die vordere Oberfläche und die hintere Oberfläche der n–-dotierten Drift-Schicht verbindet, und eine Kollektorelektrode, die in Kontakt mit der hinteren Oberfläche der n–-dotierten Drift-Schicht in Kontakt kommt, einen Schottky-Metallfilm umfasst (siehe beispielsweise das nachstehende Patentdokument 8).
  • In dem nachstehenden Patentdokument 7 und dem Patentdokument 8, wenn eine Rückwärtsspannung angelegt wird, erscheint ein Drain-Potenzial auf der vorderen Oberfläche des Substrats durch den Isolierbereich, der in der seitlichen Oberfläche des Substrats bereitgestellt wird. Die Sperrschicht breitet sich von der hinteren Oberfläche bis zur vorderen Oberfläche des Substrats über den Übergang aus, um die Durchbruchspannung in Sperrrichtung sicherzustellen, die sich von der hinteren Oberfläche der vorderen Oberfläche des Substrats aus erstreckt und die seitliche Oberfläche des Substrats nicht erreicht. Daher reduziert sich ein Sperrableitstrom. In dem nachstehenden Patentdokument 7 wird eine ausreichende Durchbruchspannung in Sperrrichtung durch die Durchbruchspannungsstruktur in Sperrrichtung erzielt, die den FLR oder die Feldplatte (FP) umfasst, der bzw. die auf der vorderen Oberflächenseite des Substrats bereitgestellt wird.
  • LISTE DER ENTGEGENHALTUNGEN
  • Patentdokumente
    • Patentdokument 1: JP 2002-319676 A (Absatz [0007] und [0008])
    • Patentdokument 2: JP 2010-258327 A (Absatz [0004],[0005] und [0021], 16)
    • Patentdokument 3: JP 2009-54659 A (1, Absatz [0018])
    • Patentdokument 4: US 7,132,321 (8)
    • Patentdokument 5: JP 2010-206002 A (7, Zusammenfassung)
    • Patentdokument 6: JP 2007-243080 A (Zusammenfassung, 1 bis 3)
    • Patentdokument 7: JP 2007-288172 A
    • Patentdokument 8: JP 2009-123914 A
  • KURZDARSTELLUNG DER ERFINDUNG
  • Durch die Erfindung zu lösendes Problem
  • Der gattungsgemäße MOSFET oder J-FET umfasst jedoch keinen pn-Übergang, um die Durchbruchspannung in Sperrrichtung sicherzustellen, und weist keine rückwärts sperrende Fähigkeit auf. Daher war eine Struktur bekannt, in der ein Schottky-Übergang zwischen einer Drain-Elektrode und einer n–-dotierten Drift-Schicht auf der Innenwand eines Grabens gebildet wird, der sich von der hinteren Oberfläche eines Substrats bis zu einer n–-dotierten Drift-Schicht durch eine Drain-Schicht hindurch erstreckt, und als Übergang verwendet wird, um eine Durchbruchspannung in Sperrrichtung sicherzustellen, um das zuvor erwähnte rückwärts sperrende Bauelement beispielsweise unter Verwendung eines einzigen MOSFET oder eines einzigen J-FET zu bilden. Wenn jedoch ein SiC-Substrat oder ein GaN-Substrat verwendet wird, um ein Bauelement mit einer Durchbruchspannung von 600 V bis 1200 V zu bilden, liegt die Dicke der n–-dotierten Drift-Schicht, die für das Bauelement benötigt wird, nur in dem Bereich von ungefähr 10 μm bis 15 μm. Daher ist die Dicke des Halbleitersubstrats zu klein, ein Wafer ist zerbrechlich, und es ist sehr schwierig, einen gattungsgemäßen Wafer-Prozess auszuführen.
  • In dem zuvor erwähnten Patentdokument 5 wird der Schottky-Übergang entlang der Innenwand des tiefen Grabens 73 gebildet, der die niedrigkonzentrierte p–-dotierte SiC-Schicht 71 durch das n–-dotierte SiC-Substrat 70 hindurch erreicht, das dick ist und einen geringen Widerstand aufweist. Daher besteht ein strukturelles Problem, dass sich der Strom oder das elektrische Feld wahrscheinlich auf dem Boden des Grabens 73 konzentriert. Zusätzlich ist es schwierig, einen Ätzschaden an der Oberfläche der niedrigkonzentrierten p–-dotierten SiC-Schicht 71 zu entfernen, die vom Boden des Grabens 73 aus freigelegt wird. Der Ätzschaden an der Oberfläche der niedrigkonzentrierten p–-dotierten SiC-Schicht 71 ist eine der Ursachen für eine Reduzierung der Durchbruchspannung. Zusätzlich besteht ein strukturelles Problem darin, dass es schwierig ist, da der Graben 73 eine kleine Breite von wenigen Mikrometern aufweist, den Schottky-Übergang entlang der Innenwand des Grabens 73 zu bilden, nachdem der Graben 73 mit einem hohen Seitenverhältnis gebildet wurde.
  • In dem zuvor erwähnten Patentdokument 7 wird der Graben senkrecht in der vorderen Oberfläche des Substrats in der Tiefenrichtung gebildet, und der Graben wird mit der Si-Schicht gefüllt, um den Isolierbereich zu bilden. Wenn daher insbesondere ein Bauelement mit einer hohen Durchbruchspannung hergestellt (gefertigt) wird, nimmt die Dicke des Halbleitersubstrats zu. Daraufhin erhöht sich das Seitenverhältnis des Grabens, und es ist schwierig, das Bauelement herzustellen. Ferner wird in dem zuvor erwähnten Patentdokument 7 der FLR in dem Durchbruchspannungs-Strukturabschnitt in Sperrrichtung durch ein Störstellen-Diffusionsverfahren bereitgestellt. Daher ist in dem Bauelement, die aus einem Halbleiter mit breiter Bandlücke besteht, in dem Störstellen weniger zur Diffusion neigen, der Krümmungsradius eines pn-Übergangsabschnitts des FLR mit der Drift-Schicht reduziert, und die Länge der Durchbruchspannungsstruktur in Sperrrichtung neigt dazu zuzunehmen. Ferner werden in dem zuvor erwähnten Patentdokument 7 die FLR sowohl in dem Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung als auch in dem Strukturabschnitt der Durchbruchspannung in Sperrrichtung bereitgestellt, und der n-dotierte hochkonzentrierte Bereich, der den Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung und den Strukturabschnitt der Durchbruchspannung in Sperrrichtung trennt, wird an der Grenze zwischen dem Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung und dem Strukturabschnitt der Durchbruchspannung in Sperrrichtung bereitgestellt. Daher besteht das Problem, dass die Länge des Strukturabschnitts der Durchbruchspannung zunimmt. Da in dem zuvor erwähnten Patentdokument 8 der Strukturabschnitt der Durchbruchspannung in Sperrrichtung nicht bereitgestellt wird, ist es schwierig, eine ausreichende Durchbruchspannung in Sperrrichtung zu erzielen.
  • Um die zuvor erwähnten Probleme der verwandten Technik zu lösen, besteht eine Aufgabe der Erfindung darin, ein Halbleiterbauelement bereitzustellen, bei dem eine große Strommenge, die für ein Leistungsbauelement ausreicht, auf einer niedrigen Einschaltspannung fließen kann, wenn ein Halbleitersubstrat aus einem Halbleitermaterial (Halbleiter mit breiter Bandlücke), wie etwa SiC oder GaN, mit einer breiteren Bandlücke als wenn Silizium verwendet wird, ausgebildet wird, und das eine sehr zuverlässige, vorwärts sperrende Fähigkeit und rückwärts sperrende Fähigkeit aufweist.
  • Mittel zum Lösen der Probleme
  • Um die zuvor erwähnten Probleme zu lösen und die Aufgabe der Erfindung zu erfüllen, weist ein Halbleiterbauelement gemäß einem Aspekt der Erfindung die folgenden Eigenschaften auf. Eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die aus einem Halbleitermaterial mit einer breiteren Bandlücke als Silizium ausgebildet ist, wird auf einer Hauptoberfläche eines Halbleitersubstrats eines zweiten Leitfähigkeitstyps gezogen. Ein aktiver Bereich, der eine isolierte Gate-Struktur umfasst, wird auf einer Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat gebildet. Ein Durchbruchspannungs-Strukturabschnitt wird derart bereitgestellt, dass er den äußeren Umfang des aktiven Bereichs umgibt. Ein konkaver Abschnitt, der eine Fläche aufweist, die der Fläche des aktiven Bereichs entspricht, wird in einem Bereich der anderen Hauptoberfläche des Halbleitersubstrats, der gegenüber dem aktiven Bereich liegt, auf einer Tiefe, die eine Halbleiterschicht des ersten Leitfähigkeitstyps durch das Halbleitersubstrat hindurch erreicht, bereitgestellt. Ein Metallfilm wird entlang einer Innenwand des konkaven Abschnitts bereitgestellt. Der Metallfilm kommt mit der Halbleiterschicht des ersten Leitfähigkeitstyps auf dem Boden des konkaven Abschnitts in Kontakt, um einen Schottky-Übergang zu bilden.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann ein Winkel, der zwischen der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat und einem äußersten Umfangsstromweg eines Hauptstroms, der durch die Halbleiterschicht des ersten Leitfähigkeitstyps zwischen dem aktiven Bereich und dem konkaven Abschnitt fließt, gebildet ist, gleich oder größer als 45 Grad sein.
  • Das Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann ferner eine Isolierschicht des zweiten Leitfähigkeitstyps umfassen, die in einem Abschnitt der Halbleiterschicht des ersten Leitfähigkeitstyps, der den äußeren Umfang des Durchbruchspannungs-Strukturabschnitts umgibt, bereitgestellt wird, um durch die Halbleiterschicht des ersten Leitfähigkeitstyps in einer Tiefenrichtung hindurch zu gehen und das Halbleitersubstrat zu erreichen.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann die Isolierschicht des zweiten Leitfähigkeitstyps entlang einer Seitenwand eines Grabens angeordnet sein, der in einer Tiefe gebildet wird, die sich von der anderen Hauptoberfläche des Halbleitersubstrats bis zur Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat erstreckt.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann der Metallfilm auf der anderen Hauptoberfläche des Halbleitersubstrats und der Innenwand des Grabens bereitgestellt werden und kann mit der Isolierschicht des zweiten Leitfähigkeitstyps auf der Seitenwand des Grabens verbunden sein.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann der Metallfilm entlang einer Seitenwand eines Grabens angeordnet sein, der in einer Tiefe gebildet ist, die sich von der anderen Hauptoberfläche des Halbleitersubstrats bis zu der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat erstreckt.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann der Metallfilm in Kontakt mit der Halbleiterschicht des ersten Leitfähigkeitstyps auf der Seitenwand des Grabens kommen, um einen Schottky-Übergang zu bilden.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann der Durchbruchspannungs-Strukturabschnitt einen Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung und einen Strukturabschnitt der Durchbruchspannung in Sperrrichtung umfassen. Der Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung kann einen ersten Übergangsabschlussbereich des zweiten Leitfähigkeitstyps umfassen, der in einer Oberflächenschicht der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat bereitgestellt wird, und in dem sich eine Sperrschicht von dem aktiven Bereich bis zum äußeren Umfang ausbreitet, wenn eine Vorwärtsspannung angelegt wird. Der Durchbruchspannungs-Strukturabschnitt in Sperrrichtung kann einen zweiten Übergangsabschlussbereich des zweiten Leitfähigkeitstyps umfassen, der in der Oberflächenschicht der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat bereitgestellt wird, um näher an dem äußeren Umfang zu liegen als der erste Übergangsabschlussbereich, und in dem sich die Sperrschicht von dem äußeren Umfang bis zu dem aktiven Bereich ausbreitet, wenn eine Rückwärtsspannung angelegt wird.
  • Das Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann ferner Folgendes umfassen: einen dritten Übergangsabschlussbereich des zweiten Leitfähigkeitstyps, der in dem ersten Übergangsabschlussbereich bereitgestellt wird und eine höhere Störstellenkonzentration als der erste Übergangsabschlussbereich aufweist; und einen vierten Übergangsabschlussbereich des zweiten Leitfähigkeitstyps, der in dem zweiten Übergangsabschlussbereich bereitgestellt wird und eine höhere Störstellenkonzentration als der zweite Übergangsabschlussbereich aufweist.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann ein Abschnitt der Halbleiterschicht des ersten Leitfähigkeitstyps, der zwischen dem ersten Übergangsabschlussbereich und dem zweiten Übergangsabschlussbereich eingeschoben ist, sowohl als Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung als auch als Strukturabschnitt der Durchbruchspannung in Sperrrichtung dienen.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann die Halbleiterschicht des ersten Leitfähigkeitstyps eine Galliumnitrid-Halbleiterschicht sein.
  • Bei dem Halbleiterbauelement gemäß dem zuvor erwähnten Aspekt der Erfindung kann das Halbleiterbauelement ein Feldeffekttransistor mit isolierter Gate-Elektrode sein, der die isolierte Gate-Struktur, die einen Metallfilm, einen Oxidfilm und einen Halbleiterfilm umfasst, oder die isolierte Gate-Struktur, die einen Metallfilm, einen Isolierfilm und einen Halbleiterfilm umfasst, aufweist.
  • Wirkung der Erfindung
  • Wenn gemäß dem Halbleiterbauelement der Erfindung das Halbleitersubstrat, das aus einem Halbleiter mit breiter Bandlücke, wie etwa aus SiC oder GaN, besteht, verwendet wird, wird der Metallfilm, der den Schottky-Übergang mit der Halbleiterschicht des ersten Leitfähigkeitstyps bildet, auf dem Boden des konkaven Abschnitts gebildet, der sich von der anderen Hauptoberfläche des Halbleitersubstrats bis zu der Halbleiterschicht des ersten Leitfähigkeitstyps durch das Halbleitersubstrat hindurch erstreckt. Daher kann eine große Strommenge, die für ein Leistungsbauelement ausreicht, auf einer niedrigen Einschaltspannung fließen, und es ist möglich, eine sehr zuverlässige, vorwärts sperrende Fähigkeit und rückwärts sperrende Fähigkeit sicherzustellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 eine Querschnittsansicht, die schematisch einen Hauptabschnitt eines aktiven Bereichs eines rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet;
  • 2 eine Querschnittsansicht, die schematisch einen Hauptprozess des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet (Teil 1);
  • 3 eine Querschnittsansicht, die schematisch den Hauptprozess des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet (Teil 2);
  • 4 eine Querschnittsansicht, die schematisch den Hauptprozess des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet (Teil 3);
  • 5 eine Querschnittsansicht, die schematisch den Hauptprozess des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet (Teil 4);
  • 6 eine Querschnittsansicht, die schematisch den Hauptprozess des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet (Teil 5);
  • 7 eine Querschnittsansicht, die schematisch die Umgebung eines Durchbruchspannungs-Strukturabschnitts des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet;
  • 8 eine Draufsicht, welche die planare Schaltungsanordnung des gesamten Chips des rückwärts sperrenden SiC-MOSFET, der in 7 abgebildet ist, abbildet;
  • 9 ein Kennlinienfeld, das die Durchbruchspannungs-Eigenschaften des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet;
  • 10 ein Kennlinienfeld, das die I-V-Eigenschaften des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet, wenn der rückwärts sperrende SiC-MOSFET eingeschaltet ist;
  • 11 eine Querschnittsansicht, die einen Hauptabschnitt eines aktiven Bereichs eines rückwärts sperrenden Silizium-IGBT nach dem verwandten Stand der Technik abbildet;
  • 12 eine Querschnittsansicht, die schematisch die Umgebung eines Durchbruchspannungs-Strukturabschnitts des rückwärts sperrenden Silizium-IGBT nach dem verwandten Stand der Technik abbildet;
  • 13 eine Querschnittsansicht, die einen Hauptabschnitt eines aktiven Bereichs eines rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 2 der Erfindung abbildet;
  • 14 ein Schaltbild, das eine Ersatzschaltung eines gattungsgemäßen bidirektionalen Schaltelements abbildet;
  • 15 eine Querschnittsansicht, die schematisch die Struktur des rückwärts sperrenden Silizium-IGBT nach dem verwandten Stand der Technik abbildet;
  • 16 eine Querschnittsansicht, welche die Struktur eines rückwärts sperrenden p-Kanal-IGBT nach dem verwandten Stand der Technik abbildet;
  • 17 ein Ablaufschema, das den Überblick über den Hauptprozess des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet;
  • 18 eine Querschnittsansicht, welche die Struktur eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 3 der Erfindung abbildet;
  • 19 eine vergrößerte Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt, der in 18 abgebildet ist, abbildet;
  • 20 eine Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke nach dem verwandten Stand der Technik abbildet;
  • 21 eine Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 4 der Erfindung abbildet;
  • 22 eine Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 5 der Erfindung abbildet;
  • 23 eine Querschnittsansicht, welche die Struktur eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 6 der Erfindung abbildet; und
  • 24 eine vergrößerte Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt, der in 23 abgebildet ist, abbildet.
  • AUSFÜHRUNGSFORM(EN) DER ERFINDUNG
  • Nachstehend werden mit Bezug auf die beiliegenden Figuren bevorzugte Ausführungsformen eines Halbleiterbauelements gemäß der Erfindung ausführlich beschrieben. Die Erfindung ist nicht auf nachstehenden Ausführungsformen eingeschränkt, ohne jedoch Geist und Umfang derselben zu verlassen. In der vorliegenden Beschreibung und den beiliegenden Zeichnungen bedeutet in den Schichten oder Bereichen, zu denen „n-dotiert” und „p-dotiert” hinzugefügt wird, dass die meisten Träger jeweils Elektronen oder Löcher sind. Zusätzliche bedeuten die Symbole „+” und „–”, die zu „n-dotiert” oder „p-dotiert” hinzugefügt werden, dass die Störstellenkonzentration höher und niedriger als in Schichten ohne diese Symbole ist. In der Beschreibung der nachstehenden Ausführungsformen und den beiliegenden Zeichnungen sind die gleichen Bauteile mit den gleichen Bezugszeichen versehen und ihre Beschreibung wird nicht wiederholt. Zusätzlich sind in den beiliegenden Zeichnungen, die in den Ausführungsformen beschrieben werden, zum einfachen Visualisieren oder Verstehen der Struktur der Erfindung, der Maßstab und das Seitenverhältnis anders als der tatsächliche Maßstab und das Seitenverhältnis.
  • Ausführungsform 1
  • Ein rückwärts sperrendes Halbleiterbauelement mit isolierter Gate-Elektrode (rückwärts sperrendes MOS-Halbleiterbauelement mit breiter Bandlücke) gemäß der Ausführungsform 1 der Erfindung, die aus einem Halbleitermaterial besteht, das eine breitere Bandlücke als Silizium aufweist, wird mit Bezug auf 1 bis 6 ausführlich beschrieben. Zuerst wird die Struktur eines rückwärts sperrenden MOSFET (nachstehend als rückwärts sperrender SiC-MOSFET beschrieben), der Siliziumcarbid (SiC) als Halbleitermaterial verwendet, beschrieben, wobei es sich um ein Beispiel des rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 1 handelt. 1 ist eine Querschnittsansicht, die schematisch einen Hauptabschnitt eines aktiven Bereichs des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet. 1 bildet einen Hauptabschnitt um einen aktiven Bereich 40 in einem rückwärts sperrenden SiC-MOSFET 1004 ab.
  • Wie in 1 abgebildet, umfasst der rückwärts sperrende SiC-MOSFET 1004 gemäß der Ausführungsform 1 ein p+-dotiertes SiC-Substrat 100 und eine n–-dotierte SiC-Drift-Schicht 1, die auf einer Hauptoberfläche des p+-dotierten SiC-Substrats 100 gebildet ist, um damit in Kontakt zu kommen, und weist eine geringere Konzentration als das p+-dotierte SiC-Substrat 100 auf. Ein p+-dotierter SiC-Basisbereich 2 wird selektiv in einer Oberflächenschicht (einer Oberflächenschicht gegenüber dem p+-dotierten SiC-Substrat 100) der n–-dotierten SiC-Drift-Schicht 1 durch Ionenimplantation gebildet.
  • Eine p-dotierte epitaktische SiC-Schicht wird auf der Oberfläche der n–-dotierten SiC-Drift-Schicht 1 abgeschieden, um den p+-dotierten SiC-Basisbereich 2 abzudecken. Ein p-dotierter epitaktischer SiC-Bereich 3, ein n-dotierter SiC-J-FET-Bereich 4, ein n+-dotierter SiC-Source-Bereich 5 und ein p+-dotierter SiC-Körperbereich 6, die einen Abschnitt einer MOS-Gate-(Metalloxidhalbleiter mit isolierter Gate-Elektrode)Struktur bilden, werden in einem vorbestimmten Muster in der p-dotierten epitaktischen SiC-Schicht durch selektive Ionenimplantation angeordnet.
  • Eine Poly-Si-Gate-Elektrode 8 wird auf den Oberflächen der p-dotierten epitaktischen SiC-Bereiche 3 (den Oberflächen gegenüber der n–-dotierten SiC-Drift-Schicht 1) bereitgestellt, die auf beiden Seiten des n-dotierten SiC-J-FET-Bereichs 4 angeordnet sind, so dass der n-dotierte SiC-J-FET-Bereich 4 dazwischen eingeschoben ist, wobei ein Gate-Isolierfilm 7 dazwischen eingeschoben ist. Die Poly-Si-Gate-Elektrode 8 wird durch eine Source-Elektrode 10 abgedeckt, wobei ein Borophosphosilikatglas (BPSG; Zwischenschicht-Isolierfilm) 9 dazwischen eingeschoben ist. Die Source-Elektrode 10 kommt in Kontakt mit dem n+-dotierten SiC-Source-Bereich 5 und dem p+-dotierten SiC-Körperbereich 6 durch einen Öffnungsabschnitt hindurch, der in dem BPSG 9 bereitgestellt wird, und ist elektrisch an den p+-dotierten SiC-Basisbereich 2 unter dem n+-dotierten SiC-Source-Bereich 5 und dem p+-dotierten SiC-Körperbereich 6 angeschlossen.
  • Ein konkaver Abschnitt 101 wird in dem p+-dotierten SiC-Substrat 100 auf einer Tiefe bereitgestellt, die sich von der anderen Hauptoberfläche (hintere Oberfläche) gegenüber einem aktiven Bereich 40, in dem die MOS-Gate-Struktur gebildet ist, bis zu der n–-dotierten SiC-Drift-Schicht 1 durch das p+-dotierte SiC-Substrat 100 hindurch erstreckt. Die Fläche des konkaven Abschnitts 101 ist im Wesentlichen gleich der Fläche eines Bereichs (d. h. des aktiven Bereichs 40), in dem die MOS-Gate-Struktur gebildet ist. Die Fläche des konkaven Abschnitts 101 bedeutet die Fläche eines unteren Abschnitts (Boden) des konkaven Abschnitts 101. Der konkave Abschnitt 101 wird nachstehend ausführlich beschrieben. Ein leitfähiger Film (Metallfilm), bei dem es sich um eine Drain-Elektrode 12 handelt, wird auf der anderen Hauptoberfläche bereitgestellt, welche die Innenwand des konkaven Abschnitts 101 umfasst. Der Metallfilm, bei dem es sich um die Drain-Elektrode 12 handelt, bildet einen Schottky-Übergang mit der n–-dotierten SiC-Drift-Schicht 1 und dient als Schottky-Elektrode. Der Metallfilm wird dadurch erzielt, dass ein Titan-(Ti)Film beispielsweise aus einem Schottky-Sperrmetallmaterial unter Verwendung von Sputtern und sequenziellem Bilden eines Nickel-(Ni)Films und eines Gold-(Au)Films auf dem Titanfilm unter Verwendung von Galvanisieren gebildet wird.
  • Ein Durchbruchspannungs-Strukturabschnitt 30 wird auf der Oberfläche (der Oberfläche gegenüber dem p+-dotierten SiC-Substrat 100) der n–-dotierten SiC-Drift-Schicht 1 bereitgestellt, um den äußeren Umfang des aktiven Bereichs 40 zu umgeben, der sich in der Nähe der MOS-Gate-Struktur befindet. Ein p-dotierter Isolierbereich 26 wird in dem äußeren Umfang des Durchbruchspannungs-Strukturabschnitts 30 bereitgestellt, um den Durchbruchspannungs-Strukturabschnitt 30 zu umgeben und um sich von der Oberfläche (der Oberfläche gegenüber dem p+-dotierten SiC-Substrat 100) der n–-dotierten SiC-Drift-Schicht 1 bis zu dem p+-dotierten SiC-Substrat 100 durch die n–-dotierte SiC-Drift-Schicht 1 hindurch zu erstrecken. Der p-dotierte Isolierbereich 26 kann sich von der Oberfläche der n–-dotierten SiC-Drift-Schicht 1 bis zu der hinteren Oberfläche des p+-dotierten SiC-Substrats 100 erstrecken. Das BPSG 9 wird auf der n–-dotierten SiC-Drift-Schicht 1 in dem Durchbruchspannungs-Strukturabschnitt 30 bereitgestellt. In dem Durchbruchspannungs-Strukturabschnitt 30, dient das BPSG 9, das die n–-dotierte SiC-Drift-Schicht 1 abdeckt, als Feldisolierfilm (isolierender Schutzfilm) 9a.
  • Anschließend wird ein Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1 der Erfindung beschrieben. 2 bis 6 sind Querschnittsansichten, die schematisch die Hauptprozesse des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbilden. 17 ist ein Ablaufschema, das den Überblick der Hauptprozesse des Herstellens des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet. Zuerst wird ein p+-dotiertes 4H-SiC-Substrat 100, das einen Durchmesser von 75 mm und eine Dicke von 300 μm aufweist und die (0001) Si-Ebene als Hauptoberfläche aufweist, vorbereitet (17(a)). Dabei wird die n–-dotierte SiC-Drift-Schicht 1 epitaktisch mit einer Dicke von 15 μm auf einer Hauptoberfläche (vordere Oberfläche) des p+-dotierten SiC-Substrats 100 durch ein chemisches Dampfabscheidungs-(CVD)Verfahren, das eine bekannte Technik ist, gezogen (17(b)). 2 bildet diesen Zustand ab.
  • Bei dem in 17(b) abgebildeten Prozess betrug die Störstellenkonzentration der n–-dotierten SiC-Drift-Schicht 1 beispielsweise 1,8 × 1016 cm–3. Beispielsweise wurde Silan-(SiH4)Gas als Siliziummaterial zum epitaktischen Wachstum verwendet, um die n–-dotierte SiC-Drift-Schicht 1 zu bilden, und Propan-(C3H8)Gas wird als Kohlenstoffmaterial verwendet. Zusätzlich werden beispielsweise Arsin-(AsH3)Gas und Stibin-(SbH3)Gas als Dotierungsmaterial verwendet, um eine epitaktische Schicht, bei der sich um die n–-dotierte SiC-Drift-Schicht 1 handelt, in eine n-dotierte Schicht zu ändern.
  • Dabei wird ein Photoresistmuster (nicht abgebildet), bei dem ein Abschnitt, der dem Bereich entspricht, in dem der p+-dotierte SiC-Basisbereich 2 gebildet ist, in einem vorbestimmten Muster geöffnet wird, auf der Oberfläche der n–-dotierten SiC-Drift-Schicht 1 durch einen photolithographischen Prozess gebildet. Beispielsweise werden Aluminium-(Al)Ionen mit einer Dosis von ungefähr 1 × 1015 cm–2 auf einer Temperatur von 600°C unter Verwendung des Photoresistmusters als Maske bestrahlt und werden selektiv in die n–-dotierte SiC-Drift-Schicht 1 implantiert. Nachdem das Photoresistmuster entfernt wurde, wird ein schnelles thermisches Tempern (nachstehend als RTA bezeichnet) auf einer Temperatur von 1700°C ungefähr 2 Minuten lang ausgeführt, um die Al-Ionen zu aktivieren, die in der n–-dotierte SiC-Drift-Schicht 1 implantiert sind. Auf diese Art und Weise wird der p+-dotierte SiC-Basisbereich 2 in einem vorbestimmten Muster gebildet.
  • Dabei wird der p-dotierte epitaktische SiC-Bereich 3 durch das CVD-Verfahren epitaktisch gezogen und wird mit einer Dicke von 1 μm bis 5 μm auf der gesamten Oberfläche der n–-dotierten SiC-Drift-Schicht 1 abgeschieden. Bei dem epitaktischen Wachstum zum Bilden des p-dotierten epitaktischen SiC-Bereichs 3 wird beispielsweise Trimethylindium (In(CH3)3) als Dotierungsgas verwendet, und die Störstellenkonzentration des p-dotierten epitaktischen SiC-Bereichs 3 ist 5 × 1015 cm–3. Dabei werden der n-dotierte SiC-J-FET-Bereich 4, der n+-dotierte SiC-Source-Bereich 5 und der p+-dotierte SiC-Körperbereich 6 der Reihe nach in einem vorbestimmten Muster auf der Oberfläche des p-dotierten epitaktischen SiC-Bereichs 3 durch einen photolithographischen Prozess, einen Hochtemperatur-Ionenimplantationsprozess und einen RTA-Prozess gebildet. 3 bildet diesen Zustand ab.
  • Die Reihenfolge, in welcher der n-dotierte SiC-J-FET-Bereich 4, der n+-dotierte SiC-Source-Bereich 5 und der p+-dotierte SiC-Körperbereich 6 gebildet werden, kann geändert werden. Beispielsweise beträgt die Störstellenkonzentration des n-dotierten SiC-J-FET-Bereichs 4 ungefähr 2 × 1016 cm–3, die Störstellenkonzentration des n+-dotierten SiC-Source-Bereichs 5 beträgt ungefähr 3 × 1020 cm–3, und die Störstellenkonzentration des p+-dotierten SiC-Bereichs 6 beträgt ungefähr 1 × 1019 cm–3. Die Ionenimplantation zum Bilden des n-dotierten SiC-J-FET-Bereichs 4 und des p+-dotierten SiC-Bereichs 6 wird mit einer Beschleunigungsenergie von beispielsweise 40 keV bis 460 keV ausgeführt, so dass die Ionenspezies einen tiefen Bereich erreichen.
  • Der RTA-Prozess wird beispielsweise 2 Minuten lang auf einer Temperatur von 1700°C ausgeführt. Zusätzlich kann der RTA-Prozess für jeden Ionenimplantationsprozess ausgeführt werden, um den n-dotierten SiC-J-FET-Bereich 4, den n+-dotierten SiC-Source-Bereich 5 und den p+-dotierten SiC-Körperbereich 6 zu bilden, oder er kann ausgeführt werden, nachdem alle Prozesse der Ionenimplantation beendet sind. Dabei wird, nachdem der RTA-Prozess ausgeführt wurde, eine Wärmebehandlung für ein Halbleitersubstrat (nachstehend als SiC-Substrat bezeichnet), wobei es sich um ein Laminat aus dem p+-dotierten SiC-Substrat 100, der n–-dotierten SiC-Drift-Schicht 1 und dem p-dotierten epitaktischen SiC-Bereich 3 handelt, in einer Sauerstoffatmosphäre ausgeführt, um den Gate-Isolierfilm 7 mit einer Dicke von 70 nm auf einer Oberfläche (nachstehend als vordere Oberfläche bezeichnet) des SiC-Substrats, das nahe an dem p-dotierten epitaktischen SiC-Bereich 3 liegt, zu bilden.
  • Dabei wird ein Polysiliziumfilm mit hoher Störstellenkonzentration mit einer Dicke von 0,5 μm auf dem Gate-Isolierfilm 7 durch das CVD-Verfahren gebildet. Dabei wird der Polysiliziumfilm mit hoher Störstellenkonzentration in einem vorbestimmten Muster durch einen photolithographischen Prozess und einen Ätzprozess geätzt, um die Poly-Si-Gate-Elektrode 8 zu bilden. Auf diese Art und Weise wird die MOS-Gate-Struktur, die den n-dotierten SiC-J-FET-Bereich 4, den n+-dotierten SiC-Source-Bereich 5, den p+-dotierten SiC-Körperbereich 6, den Gate-Isolierfilm 7 und die Poly-Si-Gate-Elektrode 8 umfasst, auf der Oberfläche des SiC-Substrats, die sich in der Nähe des p-dotierten epitaktischen SiC-Bereichs 3 befindet, gebildet (17(c)).
  • Dabei wird das BPSG 9, das eine Dicke von 1,0 μm aufweist und die Poly-Si-Gate-Elektrode 8 bedeckt, als Zwischenschicht-Isolierfilm durch das CVD-Verfahren gebildet. Dabei wird das BPSG 9 durch den photolithographische Prozess und den Ätzprozess gestaltet, um ein Öffnungsmuster zu bilden, durch das die Oberfläche des n+-dotierten SiC-Source-Bereichs 5 und die Oberfläche des p+-dotierten SiC-Körperbereichs 6 in dem BPSG 9 selektiv freigesetzt werden. Dabei wird ein laminierter Film aus einem Nickel-(Ni)Film und einem Titan-(Ti)Film als Source-Elektrode 10 gebildet, um mit der Oberfläche des n+-dotierten SiC-Source-Bereichs 5 und der Oberfläche des p+-dotierten SiC-Körperbereichs 6 in ohmschen Kontakt zu kommen. 4 bildet diesen Zustand ab.
  • Dabei wird ein Trägersubstrat (nicht abgebildet) an der Oberfläche des p+-dotierten SiC-Substrats 100 (d. h. an der vorderen Oberfläche des SiC-Substrats) angebracht, das sich in der Nähe der MOS-Gate-Struktur befindet, und die hintere Oberfläche des p+-dotierten SiC-Substrats 100 mit einer Dicke von 300 μm wird derart geschleift, dass die Dicke des p+-dotierten SiC-Substrats 100 beispielsweise auf 50 μm reduziert wird (17(d)). In der Ausführungsform 1 wird ein Rückseitenschleifen ausgeführt, um die Zeit zu reduzieren, die für einen Grabenätzprozess für die hintere Oberfläche des p+-dotierten SiC-Substrats 100 benötigt wird, wobei es sich um eine Nachbehandlung handelt. Wenn jedoch die Dicke des p+-dotierten SiC-Substrats 100 vor dem Prozess des Rückseitenschleifens ausreichend weniger als 300 μm beträgt, beispielsweise bei 50 μm liegt, kann der Prozess des Rückseitenschleifens entfallen.
  • Dabei wird ein Nickelfilm 11 mit einer Dicke von ungefähr 1 μm auf der gesamten geschleiften hinteren Oberfläche des p+-dotierten SiC-Substrat 100 gebildet, wobei das Trägersubstrat (nicht abgebildet), das an der Oberfläche des p+-dotierten SiC-Substrats 100 angebracht ist, in der Nähe der MOS-Gate-Struktur übrigbleibt (17(e)). Dabei bleibt der Nickelfilm 11 in einem inneren Elementumfangsabschnitt 13 als Maske, und der Nickelfilm 11 in einem Elementrandabschnitt 14 wird durch den photolithographischen Prozess und den Ätzprozess entfernt (17(f)). Dabei wird das Ätzen für die hintere Oberfläche des p+-dotierten SiC-Substrats 100 unter Verwendung des verbleibenden Abschnitts des Nickelfilms 11 als Ätzmaske ausgeführt, um eine Grabenrille 105 zu bilden, die sich bis zu der vorderen Oberfläche des SiC-Substrats in dem Elementrandabschnitt 14 des p+-dotierten SiC-Substrats 100 erstreckt (17(g)). Der innere Elementumfangsabschnitt 13 ist ein Abschnitt, in dem der aktive Bereich 40, der Durchbruchspannungs-Strukturabschnitt 30 und der p-dotierte Isolierbereich 26 gebildet sind. Der Elementrandabschnitt 14 ist ein Abschnitt, der den äußeren Umfang des inneren Elementumfangsabschnitts 13 umgibt. Ein Chip-Kantenabschnitt (die seitliche Oberfläche eines Chips) wird von dem Elementrandabschnitt 14 freigelegt.
  • Dabei werden ein schräger Ionenimplantationsprozess und ein Lasertemperprozess für die hintere Oberfläche des p+-dotierten SiC-Substrats 100 unter Verwendung des übrigen Abschnitts des Nickelfilms 11, der als Ätzmaske für die Grabenrille 105 verwendet wird, als Ionenimplantationsmaske ausgeführt (17(j)), um den p-dotierten Isolierbereich 26 auf der Seitenwand der Grabenrille 105 zu bilden (17(h)). Nun wird der gesamte Nickelfilm 11 auf der hinteren Oberfläche des p+-dotierten SiC-Substrats 100 nach dem schrägen Ionenimplantationsprozess und vor dem Lasertemperprozess entfernt (17(i)). Die Störstellenkonzentration des p-dotierten Isolierbereichs 26 beträgt beispielsweise ungefähr 1 × 1018 cm–3. Die Ionenimplantation wird für den p-dotierten Isolierbereich 26 auf drei Beschleunigungsenergiepegeln von beispielsweise 40 keV, 100 keV und 150 keV derart ausgeführt, dass die Ionenspezies einen relativ tiefen Bereich erreichen. 5(a) bildet diesen Zustand ab.
  • Dabei wird ein Nickelfilm 11a mit einer Dicke von ungefähr 1 μm auf der hinteren Oberfläche des p+-dotierten SiC-Substrats 100 abgeschieden (17(k)). Dabei wird ein Abschnitt des Nickelfilms 11a auf der hinteren Oberfläche des Substrats, der dem aktiven Bereich 40 entspricht, durch den photolithographischen Prozess und den Ätzprozess entfernt, und ein Abschnitt des Nickelfilms 11a auf der hinteren Oberfläche des Substrats, der dem äußeren Umfangsabschnitt entspricht, der den aktiven Bereich 40 umgibt, bleibt übrig (17(l)). 5(b) bildet diesen Zustand ab. Dabei wird das Ätzen für die hintere Oberfläche des p+-dotierten SiC-Substrats 100 unter Verwendung des verbleibenden Abschnitts des Nickelfilms 11a als Ätzmaske ausgeführt, um den konkaven Abschnitt 101 in einem Abschnitt der hinteren Oberfläche des Substrats zu bilden, der dem aktiven Bereich 40 in dem inneren Elementumfangsabschnitt 13 entspricht (17(m)). Nun ist die Ätztiefe des konkaven Abschnitts 101 größer als die Dicke des p+-dotierten SiC-Substrats 100 und der konkave Abschnitt 101 erreicht die n–-dotierte SiC-Drift-Schicht 1. Daher erscheint die n–-dotierte SiC-Drift-Schicht 1 am Ende (Boden) des konkaven Abschnitts 101. Dabei wird der Nickelfilm 11a entfernt, und ein Ti-Film, ein Ni-Film und ein Au-Film werden der Reihe nach als Drain-Elektrode 12 auf der hinteren Oberfläche des p+-dotierten SiC-Substrats 100 (das die Innenwand des konkaven Abschnitts 101 umfasst) durch Dampfabscheidung gebildet (17(n)). 6 bildet diesen Zustand ab. Dabei löst sich das Trägersubstrat auf der vorderen Oberflächenseite des SiC-Substrats (17(o)). Dadurch wird der rückwärts sperrende SiC-MOSFET 1004 gemäß der Ausführungsform 1 fertiggestellt (17(p)).
  • In dem rückwärts sperrenden SiC-MOSFET 1004, bilden der Ti-Film, der als Drain-Elektrode 12 auf der Innenwand des konkaven Abschnitts 101 gebildet ist, und die n–-dotierte SiC-Drift-Schicht 1 einen Schottky-Übergang. Wenn eine Spannung (d. h. eine Rückwärtsspannung) zwischen der Drain-Elektrode 12 und der Source-Elektrode 10 angelegt wird, so dass das Potenzial der Drain-Elektrode 12 negativ ist, hält der Schottky-Übergang die Rückwärtsspannung. Somit wird in dem rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1 der konkave Abschnitt 101 in einem Abschnitt der hinteren Oberfläche des p+-dotierten SiC-Substrats 100, der dem aktiven Bereich 40 entspricht, auf einer Tiefe, welche die n–-dotierte SiC-Drift-Schicht 1 erreicht, gebildet, und der Ti-Film, der den Schottky-Übergang mit der flachen n–-dotierten SiC-Drift-Schicht 1 bildet, wird am vorderen Ende (Boden) des konkaven Abschnitts 101 bereitgestellt. Dadurch erzielt man die Wirkung, dass die Konzentration eines Stroms oder die Konzentration des elektrischen Feldes verhindert wird.
  • 7 ist eine Querschnittsansicht, die schematisch die Umgebung des Durchbruchspannungs-Strukturabschnitts in dem rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet. 7 bildet die Querschnittstruktur der Chip-Endseite des SiC-Substrats (Chip) ab, die einen Abschnitt des aktiven Bereichs 40 und den Durchbruchspannungs-Strukturabschnitt 30 in dem rückwärts sperrenden SiC-MOSFET 1004 umfasst. 8 ist eine Draufsicht, welche die planare Schaltungsanordnung des gesamten Chips des rückwärts sperrenden SiC-MOSFET abbildet, der in 7 abgebildet ist. Nachstehend wird der konkave Abschnitt 101, der in der hinteren Oberfläche des SiC-Substrats in der Tiefenrichtung des Substrats durch Ätzen gebildet wird, beschrieben. Wie in 7 abgebildet, wird es bei der Erfindung bevorzugt, dass der konkave Abschnitt 101 derart angeordnet ist, dass der Winkel, der zwischen der Oberfläche des Substrats und einer strichpunktierten Linie 15, die das äußere Ende eines Öffnungsabschnitts 19 in dem äußersten Umfang des p+-dotierten SiC-Basisbereichs 2 und das äußerste Umfangsende des Bodens des konkaven Abschnitts 101 verbindet, gebildet wird, gleich oder größer als 45 Grad ist. Der Öffnungsabschnitt 19 des p+-dotierten SiC-Basisbereichs 2 ist ein Abschnitt der n–-dotierten SiC-Drift-Schicht 1, der zwischen angrenzenden p+-dotierten SiC-Basisbereichen 2 eingeschoben ist und eine vorbestimmte Breite aufweist, und in dem der p+-dotierte SiC-Basisbereich 2 nicht bereitgestellt wird. Wie zuvor beschrieben, weist der konkave Abschnitt 101 eine Tiefe auf, die sich von der hinteren Oberfläche des SiC-Substrats aus zur n–-dotierten SiC-Drift-Schicht 1 durch das p+-dotierte SiC-Substrat 100 hindurch erstreckt. Wenn der konkave Abschnitt 101 daher auf diese Weise angeordnet ist, kann verhindert werden, dass sich ein Strom auf der MOS-Gate-Struktur auf der äußeren Umfangsseite durch den Öffnungsabschnitt 19, hindurch konzentriert, der außerhalb des Öffnungsabschnitts 19 angeordnet ist, der in dem äußersten Umfang angeordnet ist. Wenn der Winkel, der zwischen der strichpunktierten Linie 15 und der vorderen Oberfläche des Substrats gebildet wird, bei etwa 45 Grad beträgt und gleich oder kleiner als 90 Grad ist, ist die Fläche 202 des konkaven Abschnitts 101 (gestrichelt), der in der hinteren Oberfläche des Substrats gebildet ist, größer als die Fläche des aktiven Bereichs 40, in dem ein Hauptstrom fließt, wie in der Draufsicht des rückwärts sperrenden SiC-MOSFET 1004 gezeigt, der in 8 abgebildet ist. Wenn der Winkel ferner vergrößert wird, wie durch die strichpunktierte Linie 15a dargestellt, ist die Fläche 202 des konkaven Abschnitts 101 (gestrichelt) kleiner aus die Fläche des aktiven Bereichs 40. Diese Struktur ist ebenfalls in der Erfindung enthalten. Wenn der Winkel zwischen der strichpunktierten Linie 15 und der vorderen Oberfläche des Substrats bei etwa 45 Grad liegt, wird der gleiche Effekt erzielt, wie zuvor beschrieben.
  • Der Durchbruchspannungs-Strukturabschnitt 30 ist gebildet, um den äußeren Umfang des aktiven Bereichs 40 zu umgeben. Wie in 7 abgebildet, umfasst der Durchbruchspannungs-Strukturabschnitt 30 eine Übergangsabschlussverlängerung (JTE), die p-dotierte SiC-Übergangsabschlussverlängerungsbereiche 22a und 22b umfasst, die dazu dienen, das elektrische Feld und den isolierenden Schutzfilm 9a, wie etwa einen SiO2-Film, der die vordere Oberfläche des Durchbruchspannungs-Strukturabschnitts 30 abdeckt, zu reduzieren. Der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22a ist derart gebildet, dass er in Kontakt mit dem p+-dotierten SiC-Basisbereich 2 kommt, der in dem äußersten Umfang der MOS-Gate-Struktur angeordnet ist. Der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22b ist in der Oberfläche des Durchbruchspannungs-Strukturabschnitts 30 gebildet, der in Kontakt mit dem inneren Umfang des p-dotierten Isolierbereichs 26 kommt, der in dem äußersten Umfang des Durchbruchspannungs-Strukturabschnitts 30 gebildet ist. Die Bildung des p-dotierten Isolierbereichs 26 und der p-dotierten SiC-Übergangsabschlussverlängerungsbereiche 22a und 22b erleichtert die Ausbreitung der Sperrschicht und ermöglicht es, die Durchbruchspannung in Vorwärtsrichtung und die Durchbruchspannung in Sperrrichtung zu verbessern, um die angelegte Spannung zu erhöhen, und zu verhindern, dass die ausgebreitete Sperrschicht in direkten Kontakt mit einem Schneidabschnitt der Endoberfläche (seitliche Oberfläche) des Chips kommt. Daraufhin ist es möglich, eine sehr zuverlässige Durchbruchspannung in Sperrrichtung aufrechtzuerhalten.
  • 9 ist ein Eigenschaftsdiagramm, das die Eigenschaften der Durchbruchspannung des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet. 10 ist ein Eigenschaftendiagramm, das die Strom-Spannungs-Eigenschaften (I-V-Eigenschaften) des rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 der Erfindung abbildet, wenn der rückwärts sperrende SiC-MOSFET eingeschaltet ist. Die Durchbruchspannung in Vorwärtsrichtung des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1 der Erfindung beträgt ungefähr 750 V, und seine Durchbruchspannung in Sperrrichtung (nicht abgebildet) beträgt ungefähr 850 V. Daher weist der rückwärts sperrende SiC-MOSFET 1004 ausreichende Sperreigenschaften als Element mit einer Durchbruchspannung von 600 V auf. Ein Element (Beispiel), das bei der vorliegenden Messung verwendet wurde, hatte eine Chip-Größe von 5 mm × 5 mm und einen Nennstrom von 50 A (Fläche des aktiven Bereichs = 0,2 cm2 und Nennstromdichte = 250 A/cm2). Zum Vergleich bildet 10 die Strom/Spannung-Eigenschaften eines gattungsgemäßen rückwärts sperrenden Silizium-IGBT 1010 (Vergleichsbeispiel) mit einer Nennspannung von 600 V und einem Nennstrom von 50 A (Nennstromdichte von 200 A/cm2) ab, wenn der rückwärts sperrende Silizium-IGBT 1010 eingeschaltet ist. Bei dem in 9 abgebildeten Beispiel war eine Übergangstemperatur Ti eine Raumtemperatur (ungefähr 25°C). Bei dem Beispiel und dem Vergleichsbeispiel, die in 10 abgebildet sind, betrug die Übergangstemperatur Tj 125°C.
  • Ein aktiver Bereich 400 und ein Durchbruchspannungs-Strukturabschnitt 350, der den äußeren Umfang des aktiven Bereichs 400 in dem rückwärts sperrenden Silizium-IGBT 1010 umgibt, der zum Vergleich verwendet wird, wird mit Bezug auf 11 und 12 beschrieben. 11 ist eine Querschnittsansicht, die einen Hauptabschnitt des aktiven Bereichs des rückwärts sperrenden Silizium-IGBT nach dem verwandten Stand der Technik abbildet. 12 ist eine Querschnittsansicht, die schematisch die Umgebung des Durchbruchspannungs-Strukturabschnitts des rückwärts sperrenden Silizium-IGBT nach dem verwandten Stand der Technik abbildet. Wie in 11 abgebildet, umfasst der aktive Bereich 400 einen p-dotierten Basisbereich 301, der in einer Hauptoberfläche einer n–-dotierten Drift-Schicht 300 gebildet ist, und einen n-dotierten Emitter-Bereich 303 und einen p+-dotierten Körperbereich 302, die in einer Oberflächenschicht des p-dotierten Basisbereichs 301 gebildet sind. Eine Vielzahl der p-dotierten Basisbereiche 301 wird in einem inselförmigen oder streifenförmigen planaren Muster in dem aktiven Bereich 400 bereitgestellt.
  • In jedem der p-dotierten Basisbereiche 301 ist eine Gate-Elektrode 305, die beispielsweise ein Polysiliziumfilm ist, auf der Oberfläche eines Abschnitts des p-dotierten Basisbereichs 301 gebildet, der zwischen dem n-dotierten Emitter-Bereich 303 und einer n–-dotierten Drift-Schicht 300 eingeschoben ist, wobei ein Gate-Isolierfilm 304 dazwischen eingeschoben ist, um eine MOS-Gate-Struktur der vorderen Oberflächenseite zu bilden. Der Gate-Isolierfilm 304 und die Gate-Elektrode 305 bilden eine MOS-Gate-Struktur, die den angrenzenden p-dotierten Basisbereichen 301 in der Oberfläche des Substrats gemeinsam ist. Eine Emitter-Elektrode 310, die in leitenden Kontakt sowohl mit dem n-dotierten Emitter-Bereich 303 als auch mit dem p+-dotierten Körperbereich 302 durch einen Öffnungsabschnitt eines Zwischenschicht-Isolierfilms 306 hindurch kommt, wird auf den Oberflächen des n-dotierten Emitter-Bereichs 303 und des p+-dotierten Körperbereichs 302 gebildet. Ein Kollektorbereich 308 und eine Kollektorelektrode 312 werden auf der anderen Hauptoberfläche der n–-dotierten Drift-Schicht 300 gebildet.
  • Wie in 12 abgebildet, weist der Durchbruchspannungs-Strukturabschnitt 350 einen elektrischen Mechanismus zum Reduzieren eines elektrischen Feldes auf, wie etwa eine Vielzahl von ringförmigen FLR 320, die in dem äußeren Umfang des aktiven Bereichs 400 gebildet sind. Ein isolierender Schutzfilm 307 ist auf der Oberfläche eines Abschnitts der n–-dotierten Drift-Schicht 300 gebildet, die zwischen angrenzenden FLR 320 eingeschoben ist. Ein p+-dotierter Übergangisolierbereich 321 wird in einem Elementabschlussabschnitt 313 in dem äußersten Umfang des Durchbruchspannungs-Strukturabschnitts 350 auf einer Tiefe bereitgestellt, die sich von der vorderen Oberfläche (einer Hauptfläche der n–-dotierten Drift-Schicht 300) des Substrats aus bis zum Kollektorbereich 308 in der hinteren Oberfläche des Substrats erstreckt (die andere Hauptoberfläche der n–-dotierten Drift-Schicht 300). Die Dicke der n–-dotierten Drift-Schicht 300 beträgt ungefähr 100 μm, wenn die Durchbruchspannung des rückwärts sperrenden Silizium-IGBT 1010 gleich 600 V ist.
  • Ein Ausschaltverlust Eoff auf der Übergangstemperatur Tj, 125°C, des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1 der Erfindung betrug 1,9 mJ. Dagegen betrug der Ausschaltverlust Eoff auf der Übergangstemperatur Tj, 125°C, des rückwärts sperrenden Silizium-IGBT 1010 gemäß dem Vergleichsbeispiel 2,0 mJ. Es wurde überprüft, dass die Einschaltspannung des rückwärts sperrenden SiC-MOSFET 1004 1,62 V betrug, was wesentlich weniger war als die Einschaltspannung, 2,20 V, des rückwärts sperrenden Silizium-IGBT 1010 gemäß dem Vergleichsbeispiel, und die Einschaltspannung konnte reduziert werden. Zusätzlich wird bei dem rückwärts sperrenden SiC-MOSFET 1004 gemäß der Erfindung, wie zuvor beschrieben, die Einschaltspannung reduziert. Daher dient der rückwärts sperrende SiC-MOSFET mit der Struktur, bei welcher der Graben (konkaver Abschnitt 101) in einem Abschnitt der hinteren Oberfläche des Substrats bereitgestellt wird, der dem aktiven Bereich 40 entspricht, der Schottky-Übergang auf dem Boden des Grabens gebildet ist, und der Metallfilm, der den Schottky-Übergang bildet, als Drain-Elektrode 12 verwendet wird, ausreichend als senkrechtes Schaltbauelement mit Spannungseigenschaften, die in der Lage sind, eine wirksame vorwärts sperrende Fähigkeit und eine wirksame rückwärts sperrende Fähigkeit zu erreichen.
  • Wie zuvor beschrieben, wird gemäß der Ausführungsform 1 die Drain-Elektrode, die den Schottky-Übergang mit der n–-dotierten Drift-Schicht bildet, auf dem Boden des konkaven Abschnitts gebildet, der sich von der hinteren Oberfläche des SiC-Substrats bis zu der n–-dotierten Drift-Schicht durch das p+-dotierte SiC-Substrat hindurch erstreckt. Daher kann eine große Menge Strom, die für ein Leistungsbauelement ausreicht, auf einer niedrigen Einschaltspannung fließen, und es ist möglich eine sehr zuverlässige vorwärts sperrende Fähigkeit und rückwärts sperrende Fähigkeit sicherzustellen.
  • Ausführungsform 2
  • Es wird ein rückwärts sperrendes MOS-Halbleiterbauelement mit breiter Bandlücke gemäß der Ausführungsform 2 der Erfindung beschrieben. 13 ist eine Querschnittsansicht, die einen Hauptabschnitt eines aktiven Bereichs eines rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 2 der Erfindung abbildet. Ein rückwärts sperrender SiC-MOSFET 1005 gemäß der Ausführungsform 2 unterscheidet sich von dem rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 1 dadurch, dass ein p-dotierter Isolierbereich 26a entlang der Innenwand eines Grabens 20 gebildet wird, der in dem äußeren Umfang eines Durchbruchspannungs-Strukturabschnitts 31 bereitgestellt wird. Insbesondere umfasst der rückwärts sperrende SiC-MOSFET 1005 den Graben 20, der in einem Randabschnitt des äußeren Umfangs des Durchbruchspannungs-Strukturabschnitts 31 gebildet ist, der derart gebildet ist, dass er einen aktiven Bereich 41 umgibt, auf einer Tiefe, die von der vorderen Oberfläche eines Substrats bis zu einem p+-dotierten SiC-Substrat 100 durch einen n-dotierten SiC-J-FET-Bereich 4 und eine n–-dotierte SiC-Drift-Schicht 1 hindurch reicht. Der p-dotierte Isolierbereich 26a ist auf der Innenwand des Grabens 20 derart gebildet, dass er den Graben 20 umgibt.
  • Der p-dotierte Isolierbereich 26a wird beispielsweise durch die Diffusion von Störstellenionen in die Innenwand des Grabens 20 durch schräge Ionenimplantation und Wärmebehandlung gebildet. Der Graben 20 wird mit einem Isolierfilm 21 ausgefüllt. Wenn somit der p-dotierte Isolierbereich 26a auf der äußeren Umfangsseite des Durchbruchspannungs-Strukturabschnitts 31 derart gebildet wird, dass er den aktiven Bereich 41 und den Durchbruchspannungs-Strukturabschnitt 31 umgibt und sich von der Oberfläche (Oberfläche gegenüber dem p+-dotierten SiC-Substrat 100) der n–-dotierten SiC-Drift-Schicht 1 bis zu dem p+-dotierten SiC-Substrat 100 erstreckt, ist eine Randstruktur, die den Graben 20 und den p-dotierten Isolierbereich 26a umfasst, nicht auf die zuvor erwähnte Struktur eingeschränkt, sondern es kann sich um andere Strukturen handeln.
  • Wie zuvor beschrieben, kann bei dem rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 2, ähnlich wie bei der Ausführungsform 1, eine große Menge Strom, die für ein Leistungsbauelement ausreicht, auf einer niedrigen Einschaltspannung fließen, und es ist möglich, ein senkrechtes Schaltbauelement mit sehr zuverlässiger vorwärts sperrender Fähigkeit und rückwärts sperrender Fähigkeit zu erreichen.
  • Ausführungsform 3
  • 18 ist eine Querschnittsansicht, welche die Struktur eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 3 der Erfindung abbildet. 19 ist eine vergrößerte Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt abbildet, der in 18 abgebildet ist. In 19 ist ein p+-dotiertes SiC-Substrat 100 nicht abgebildet (gilt für 20 bis 22 und 24). Es wird die Struktur eines Durchbruchspannungs-Strukturabschnitts 30 in dem rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1 der Erfindung als Ausführungsform 3 ausführlich beschrieben. Wie in 18 abgebildet, umfasst der rückwärts sperrende SiC-MOSFET 1004 ein SiC-Substrat, das ein p+-dotiertes SiC-Substrat 100 und eine n–-dotierte SiC-Drift-Schicht 1, die auf dem p+-dotierten SiC-Substrat 100 gebildet ist, umfasst. Ein implantierter und epitaktischer MOSFET (IE-MOSFET), der durch Ionenimplantation und epitaktisches Wachstum gebildet wird, wird in einem aktiven Bereich 40 bereitgestellt.
  • Insbesondere sind in dem aktiven Bereich 40, ähnlich wie bei der Ausführungsform 1, eine MOS-Gate-Struktur, die einen p+-dotierten SiC-Basisbereich 2, einen p-dotierten epitaktischen SiC-Bereich 3, einen n+-dotierten SiC-Source-Bereich 5, einen p+-dotierten SiC-Körperbereich 6, einen Gate-Isolierfilm 7 und eine Poly-Si-Gate-Elektrode 8 umfasst, und eine Source-Elektrode 10, die von der Poly-Si-Gate-Elektrode 8 durch ein BPSG 9 isoliert ist, auf der vorderen Oberfläche (die Oberfläche nahe an der n–-dotierten SiC-Drift-Schicht 1) des SiC-Substrats gebildet. Der n-dotierte SiC-J-FET-Bereich wird eventuell nicht bereitgestellt. Die Dicke des SiC-Substrats kann gleich oder größer als beispielsweise 50 μm sein.
  • Ähnlich wie bei der Ausführungsform 1 wird ein p-dotierter Isolierbereich 26 auf der seitlichen Oberfläche des SiC-Substrats bereitgestellt, um sich von der vorderen Oberfläche zur hinteren Oberfläche des Substrats zu erstrecken. Die seitliche Oberfläche des SiC-Substrats (ein Kantenabschnitt eines Chips) kann in einem vorbestimmten Winkel im Verhältnis zur Hauptoberfläche des Substrats geneigt sein. 18 bildet einen Fall ab, bei dem die seitliche Oberfläche des SiC-Substrats derart geneigt ist, dass sich die Breite des SiC-Substrats allmählich von der vorderen Oberfläche zur hinteren Oberfläche reduziert. Ähnlich wie bei der Ausführungsform 1 wird ein konkaver Abschnitt 101 in einem Abschnitt der hinteren Oberfläche des SiC-Substrats bereitgestellt, der dem aktiven Bereich 40 entspricht, um die n–-dotierte SiC-Drift-Schicht 1 durch das p+-dotierte SiC-Substrat 100 hindurch zu erreichen. Bei der Ausführungsform 1 steht die Seitenwand des konkaven Abschnitts 101 im Wesentlichen senkrecht zur Hauptoberfläche des Substrats. Wie jedoch in 18 abgebildet, kann der konkave Abschnitt 101 eine Seitenwand mit einem Kegelwinkel aufweisen. 18 bildet einen Fall ab, bei dem sich die Öffnungsbreite des konkaven Abschnitts 101 allmählich von der hinteren Oberfläche zur vorderen Oberfläche des Substrats reduziert.
  • Ähnlich wie bei der Ausführungsform 1 wird eine Drain-Elektrode 12 bereitgestellt, um sich von der hinteren Oberfläche (einschließlich der Innenwand des konkaven Abschnitts 101) des SiC-Substrats bis zur seitlichen Oberfläche zu erstrecken. Die Drain-Elektrode 12 bildet einen Schottky-Übergang mit der n–-dotierten SiC-Drift-Schicht 1 auf dem Boden des konkaven Abschnitts 101. Die Drain-Elektrode 12 ist mit dem p-dotierten Isolierbereich 26 auf der seitlichen Oberfläche des Substrats verbunden. Wenn entsprechend dieser Struktur eine Rückwärtsspannung angelegt wird, breitet sich eine Sperrschicht von dem pn-Übergang zwischen der n–-dotierten SiC-Drift-Schicht 1 und dem p-dotierten Isolierbereich 26 auf der seitlichen Oberfläche des Substrats aus, und es ist möglich, eine Erhöhung eines Sperrableitstroms zu verhindern. Zusätzlich erscheint in der Struktur, in der die Drain-Elektrode 12 mit dem p-dotierten Isolierbereich 26 auf der seitlichen Oberfläche des Substrats verbunden ist, wenn die Rückwärtsspannung angelegt wird, ein Drain-Potenzial auf der vorderen Oberfläche des Substrats durch den p-dotierten Isolierbereich 26 hindurch. Wenn daher die Rückwärtsspannung angelegt wird oder vorübergehend ein Stoßstrom fließt, besteht eine geringe Potenzialdifferenz zwischen der vorderen Oberfläche und der hinteren Oberfläche des SiC-Substrats, und ein Durchbruchspannungs-Strukturabschnitt in Sperrrichtung kann ohne Weiteres optimiert werden, wie es nachstehend beschrieben wird.
  • Der Durchbruchspannungs-Strukturabschnitt 30, der den äußeren Umfang des aktiven Bereichs 40 umgibt, weist eine JTE-Struktur auf, die p-dotierte SiC-Übergangsabschlussverlängerungsbereiche 22a und 22b aufweist, die auf der vorderen Oberflächenseite des SiC-Substrats bereitgestellt werden. Der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22a wird innerhalb des Durchbruchspannungs-Strukturabschnitts 30 bereitgestellt und kommt Kontakt mit dem p+-dotierten SiC-Basisbereich 2, der in dem äußersten Umfang angeordnet ist. Zusätzlich ist der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22a elektrisch an den n+-dotierten SiC-Source-Bereich 5 durch einen p+-dotierten hochkonzentrierten Bereich 23a angeschlossen. In 19 ist der n+-dotierte SiC-Source-Bereich 5 nicht abgebildet (gilt für 21, 22 und 24). Der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22a dient dazu, eine vorwärts sperrende Fähigkeit sicherzustellen, und bildet einen Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung.
  • Der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22b ist elektrisch an den p-dotierten Isolierbereich 26 durch einen p+-dotierten hochkonzentrierten Bereich 23b hindurch angeschlossen, der außerhalb des Durchbruchspannungs-Strukturabschnitts 30 bereitgestellt wird. Der p-dotierte SiC-Übergangsabschlussverlängerungsbereich 22b dient dazu, eine rückwärts sperrende Fähigkeit sicherzustellen, und bildet den Durchbruchspannungs-Strukturabschnitt in Sperrrichtung. Die vordere Oberfläche des Substrats in dem Durchbruchspannungs-Strukturabschnitt 30 ist mit einem isolierenden Schutzfilm 9a abgedeckt. Somit umfasst der Durchbruchspannungs-Strukturabschnitt 30 den Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung, der den p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a umfasst, den Durchbruchspannungs-Strukturabschnitt in Sperrrichtung, der den p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b umfasst, und den isolierenden Schutzfilm 9a.
  • In einem Abschnitt der n–-dotierten SiC-Drift-Schicht 1, der zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben ist, wenn die Vorwärtsspannung angelegt wird, breitet sich eine Sperrschicht 24 von dem aktiven Bereich 40 bis zu dem p-dotierten Isolierbereich 26 aus. Zusätzlich breitet sich in dem Abschnitt der n–-dotierten SiC-Drift-Schicht 1, der zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben ist, wenn die Rückwärtsspannung angelegt wird, eine Sperrschicht 25 von dem p-dotierten Isolierbereich 26 zu dem aktiven Bereich 40 aus. D. h. der Abschnitt der n–-dotierten SiC-Drift-Schicht 1, der zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben ist, dient sowohl als Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung als auch als Durchbruchspannungs-Strukturabschnitt in Sperrrichtung.
  • Die Länge des Abschnitts der n–-dotierten SiC-Drift-Schicht 1, der zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben ist (die Breite zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b), wird derart eingestellt, dass die Sperrschicht 24, die sich von dem aktiven Bereich 40 ausbreitet, wenn die Vorwärtsspannung angelegt wird, den p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b nicht erreicht. Zusätzlich wird die Länge des Abschnitts der n–-dotierten SiC-Drift-Schicht 1, die zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben wird, derart eingestellt, dass die Sperrschicht 25, die sich von dem p-dotierten Isolierbereich 26 ausbreitet, wenn die Rückwärtsspannung angelegt wird, den p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a nicht erreicht.
  • Zum Vergleich wird die Funktionsweise eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke nach dem verwandten Stand der Technik beschrieben, die einen Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung und einen Durchbruchspannungs-Strukturabschnitt in Sperrrichtung umfasst, die jeweils einen FLR aufweisen. 20 ist eine Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt des rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke nach dem verwandten Stand der Technik abbildet. 20 entspricht dem Durchbruchspannungs-Strukturabschnitt, der beispielsweise in 1 in dem Patentdokument 7 abgebildet ist. Wie in 20 abgebildet, wird in einem aktiven Bereich (nicht abgebildet) des rückwärts sperrenden SiC-MOSFET nach dem verwandten Stand der Technik eine gattungsgemäße MOS-Gate-Struktur auf der vorderen Oberfläche (der Oberfläche in der Nähe einer n–-dotierten SiC-Drift-Schicht 111) eines Halbleitersubstrats bereitgestellt, das durch Bilden der n–-dotierten SiC-Drift-Schicht 111 auf einem p-dotierten Si-Substrat erzielt wird. Bezugsnummer 112 ist ein p+-dotierter SiC-Basisbereich und Bezugsnummer 120 ist eine Source-Elektrode.
  • Ein Siliziumhalbleiterbereich 126, der sich von der vorderen Oberfläche des Halbleitersubstrats bis zu dem p-dotierten Si-Substrat (nicht abgebildet) durch die n–-dotierte SiC-Drift-Schicht 111 hindurch erstreckt, wird auf der seitlichen Oberfläche des Halbleitersubstrats bereitgestellt. Ein Durchbruchspannungs-Strukturabschnitt 130 umfasst eine Vielzahl von ringförmigen FLR 122a und 122b, die auf der vorderen Oberflächenseite des Halbleitersubstrats bereitgestellt werden, und einen Zwischenschicht-Isolierfilm 119, der die vordere Oberfläche des Halbleitersubstrats abdeckt. Der Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung wird durch eine Vielzahl von FLR 122a gebildet, die in dem aktiven Bereich bereitgestellt werden. Der Durchbruchspannungs-Strukturabschnitt in Sperrrichtung wird durch eine Vielzahl von FLR 122b gebildet, die in dem Siliziumhalbleiterbereich 126 bereitgestellt werden. Ein n-dotierter Entkopplungsbereich 127 wird zwischen dem FLR 122a, der in dem äußersten Umfang bereitgestellt wird, und dem FLR 122b, der in dem innersten Umfang bereitgestellt wird, bereitgestellt.
  • Bei dem rückwärts sperrenden SiC-MOSFET gemäß dem verwandten Stand der Technik wird eine Sperrschicht 124, die sich von dem aktiven Bereich bis zu dem Siliziumhalbleiterbereich 126 ausbreitet, wenn die Vorwärtsspannung angelegt wird, am Ende des n-dotierten Entkopplungsbereich 127 in der Nähe des aktiven Bereichs entkoppelt. Eine Sperrschicht 125, die sich von dem Siliziumhalbleiterbereich 126 bis zu dem aktiven Bereich ausbreitet, wenn die Rückwärtsspannung angelegt wird, wird an dem Ende des n-dotierten Entkopplungsbereichs 127 in der Nähe des Siliziumhalbleiterbereichs 126 entkoppelt. D. h. in dem Durchbruchspannungs-Strukturabschnitt 130 erstreckt sich der Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung von dem Ende des n-dotierten Entkopplungsbereichs 127, das sich in der Nähe des aktiven Bereichs befindet, bis zu dem aktiven Bereich, und der Durchbruchspannungs-Strukturabschnitt in Sperrrichtung erstreckt sich von dem Ende des n-dotierten Entkopplungsbereichs 127, das sich in der Nähe des Siliziumhalbleiterbereichs 126 befindet, bis zu dem Siliziumhalbleiterbereich 126.
  • Somit werden bei dem rückwärts sperrenden SiC-MOSFET nach dem verwandten Stand der Technik der Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung und der Durchbruchspannungs-Strukturabschnitt in Sperrrichtung auf beiden Seiten des n-dotierten Entkopplungsbereichs 127 bereitgestellt. Dagegen kann bei dem rückwärts sperrenden SiC-MOSFET 1004 gemäß der Erfindung der Abschnitt der n–-dotierten SiC-Drift-Schicht 1, die zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben ist, dem Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung und dem Durchbruchspannungs-Strukturabschnitt in Sperrrichtung gemeinsam sein. Daher kann die Länge des Durchbruchspannungs-Strukturabschnitts 30 bei dem rückwärts sperrenden SiC-MOSFET 1004 gemäß der Erfindung geringer sein als die des Durchbruchspannungs-Strukturabschnitts 130 bei dem rückwärts sperrenden SiC-MOSFET nach dem verwandten Stand der Technik. Zusätzlich beträgt die Konzentration des SiC-Substrats (die Störstellenkonzentration der n–-dotierten SiC-Drift-Schicht 1) ungefähr 100mal mehr als die des Si-Substrats. Daher weist der rückwärts sperrende SiC-MOSFET 1004 einen höheren Ladewiderstand auf als der rückwärts sperrende Silizium-IGBT, und es ist möglich, die Länge des Durchbruchspannungs-Strukturabschnitts zu vergrößern.
  • Ein Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004, der in 18 und 19 abgebildet ist, kann den konkaven Abschnitt 101 und die Grabenrille 105 zum Bilden des Kantenabschnitts des Chips unter Verwendung von isotropem Ätzen bei dem Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1 bilden. Das Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004, der in 18 und 19 abgebildet ist, ist außer dem zuvor Gesagten das gleiche wie das Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Ausführungsform 1.
  • Bei dem Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Erfindung, ist es möglich, eine rückwärts sperrende Fähigkeit sicherzustellen, ohne den Prozess des Ausfüllens des Grabens mit der Si-Schicht auszuführen, um den Siliziumhalbleiterbereich 126 in dem rückwärts sperrenden SiC-MOSFET nach dem verwandten Stand der Technik zu bilden. Daher kann das Verfahren zum Herstellen des rückwärts sperrenden SiC-MOSFET 1004 gemäß der Erfindung auch auf einen Fall angewendet werden, bei dem ein Graben mit einem hohen Seitenverhältnis in dem Halbleitersubstrat gebildet wird, und eignet sich für ein rückwärts sperrendes Bauelement mit hoher Durchbruchspannung und einem dicken Halbleitersubstrat. Da zusätzlich die Grabenrille 105, die sich von der hinteren Oberfläche zu der vorderen Oberfläche des SiC-Substrats erstreckt, gebildet ist, um den Kantenabschnitt des Chips zu bilden, ist es nicht notwendig, das Zersägen in Chips auszuführen.
  • Wie zuvor beschrieben, ist es gemäß der Ausführungsform 3 möglich, den gleichen Effekt zu erzielen wie bei den Ausführungsformen 1 und 2.
  • Ausführungsform 4
  • 21 ist eine Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 4 der Erfindung abbildet. Der rückwärts sperrende SiC-MOSFET gemäß der Ausführungsform 4 unterscheidet sich von dem rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 3 dadurch, dass ein n-dotierter Entkopplungsbereich 27 zwischen einem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und einem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b bereitgestellt wird. Wenn der n-dotierte Entkopplungsbereich 27 zwischen dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und dem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b bereitgestellt wird, ist es möglich, ferner die Ausbreitung einer Sperrschicht 24 von einem aktiven Bereich 40 bis zu einem p-dotierten Isolierbereich 26 und die Ausbreitung einer Sperrschicht 25 von dem p-dotierten Isolierbereich 26 bis zu dem aktiven Bereich 40 zu unterdrücken.
  • Wie zuvor beschrieben, ist es gemäß der Ausführungsform 4 möglich, die gleiche Wirkung wie die der Ausführungsformen 1 bis 3 zu erzielen.
  • Ausführungsform 5
  • 22 ist eine Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 5 der Erfindung abbildet. Der rückwärts sperrende SiC-MOSFET gemäß der Ausführungsform 5 unterscheidet sich von dem rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 3 dadurch, dass zweite p-dotierte Übergangsabschlussverlängerungsbereiche 28a und 28b, die eine höhere Störstellenkonzentration als die ersten p-dotierten Übergangsabschlussverlängerungsbereiche 22a und 22b aufweisen, jeweils in den p-dotierten SiC-Übergangsabschlussverlängerungsbereichen (nachstehend als erste p-dotierte Übergangsabschlussverlängerungsbereiche bezeichnet) 22a und 22b bereitgestellt werden.
  • Ein Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung weist eine zweistufige JTE-Struktur auf, die den ersten p-dotierten Übergangsabschlussverlängerungsbereich 22a und den zweiten p-dotierten Übergangsabschlussverlängerungsbereich 28a, der in dem ersten p-dotierten Übergangsabschlussverlängerungsbereich 22a bereitgestellt wird, umfasst. Der zweite p-dotierte Übergangsabschlussverlängerungsbereich 28a kommt in Kontakt mit einem p+-dotierten hochkonzentrierten Bereich 23a. Ein p-dotierter Übergangsabschlussverlängerungsbereich mit einer Störstellenkonzentration, die höher als die des ersten p-dotierten Übergangsabschlussverlängerungsbereichs 22a und niedriger als die des zweiten p-dotierten Übergangsabschlussverlängerungsbereichs 28a ist, kann ferner zwischen dem ersten p-dotierten Übergangsabschlussverlängerungsbereich 22a und dem zweiten p-dotierten Übergangsabschlussverlängerungsbereich 28a bereitgestellt werden, um einen Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung zu bilden, der eine JTE-Struktur mit drei Stufen oder mehr aufweist.
  • Der Durchbruchspannungs-Strukturabschnitt in Sperrrichtung weist eine zweistufige JTE-Struktur auf, die den ersten p-dotierten Übergangsabschlussverlängerungsbereich 22b und den zweiten p-dotierten Übergangsabschlussverlängerungsbereich 28b, der in dem ersten p-dotierten Übergangsabschlussverlängerungsbereich 22b bereitgestellt wird, umfasst. Der zweite p-dotierte Übergangsabschlussverlängerungsbereich 28b kommt in Kontakt mit einem p+-dotierten hochkonzentrierten Bereich 23b. Ein p-dotierter Übergangsabschlussverlängerungsbereich mit einer Störstellenkonzentration, die höher als die des ersten p-dotierten Übergangsabschlussverlängerungsbereichs 22b und niedriger als die des zweiten p-dotierten Übergangsabschlussverlängerungsbereichs 28b ist, kann ferner zwischen dem ersten p-dotierten Übergangsabschlussverlängerungsbereich 22b und dem zweiten p-dotierten Übergangsabschlussverlängerungsbereich 28b bereitgestellt werden, um einen Durchbruchspannungs-Strukturabschnitt in Sperrrichtung zu bilden, der eine JTE-Struktur mit drei Stufen oder mehr aufweist.
  • Wie zuvor beschrieben, ist es gemäß der Ausführungsform 5 möglich, die gleiche Wirkung wie die der Ausführungsformen 1 bis 4 zu erzielen.
  • Ausführungsform 6
  • 23 ist eine Querschnittsansicht, welche die Struktur eines rückwärts sperrenden MOS-Halbleiterbauelements mit breiter Bandlücke gemäß der Ausführungsform 6 der Erfindung abbildet. 24 ist eine vergrößerte Querschnittsansicht, die einen Durchbruchspannungs-Strukturabschnitt abbildet, der in 23 abgebildet ist. Ein rückwärts sperrender SiC-MOSFET 1006 gemäß der Ausführungsform 6 unterscheidet sich von dem rückwärts sperrenden SiC-MOSFET gemäß der Ausführungsform 3 dadurch, dass der p-dotierte Isolierbereich nicht auf der seitlichen Oberfläche des Substrats bereitgestellt wird und ein Schottky-Übergang zwischen einer Drain-Elektrode 12 und einer n–-dotierten SiC-Drift-Schicht 1 auf der seitlichen Oberfläche der Substratseite gebildet ist.
  • Bei dem rückwärts sperrenden SiC-MOSFET 1006 gemäß der Ausführungsform 6 wird die rückwärts sperrende Fähigkeit durch den Schottky-Übergang sichergestellt, der auf der seitlichen Oberfläche des Substrats gebildet ist. Daher dient ähnlich wie bei der Ausführungsform 1 in einem Durchbruchspannungs-Strukturabschnitt 33 ein Abschnitt einer n–-dotierten SiC-Drift-Schicht 1, die zwischen einem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22a und einem p-dotierten SiC-Übergangsabschlussverlängerungsbereich 22b eingeschoben ist, sowohl als Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung als auch als Durchbruchspannungs-Strukturabschnitt in Sperrrichtung.
  • Wie zuvor beschrieben, ist es gemäß der Ausführungsform 6 möglich, die gleiche Wirkung wie die der Ausführungsformen 1 bis 5 zu erzielen. Zusätzlich breitet sich gemäß der Ausführungsform 6, wenn eine Rückwärtsspannung angelegt wird, eine Sperrschicht von dem Schottky-Übergang, der auf der seitlichen Oberfläche des Substrats gebildet ist, aus. Daher ist es möglich, eine Erhöhung eines Sperrableitstroms zu verhindern, ähnlich wie für den Fall, bei dem der pn-Übergang zwischen dem p-dotierten Isolierbereich und der n–-dotierten SiC-Drift-Schicht auf der seitlichen Oberfläche des Substrats gebildet ist.
  • Die Erfindung ist nicht auf die zuvor beschriebenen Ausführungsformen eingeschränkt, sondern diverse Modifikationen und Änderungen der Erfindung können vorgenommen werden, ohne Geist und Umfang der Erfindung zu verlassen. Bei jeder der zuvor beschriebenen Ausführungsformen variieren beispielsweise Dimensionen oder Oberflächenkonzentration jedes Bauteils je nach den benötigten Vorgaben. Bei jeder der zuvor beschriebenen Ausführungsformen wird das Halbleiterbauelement, welches die MOS-Gate-Struktur aufweist, als Beispiel angegeben. Das Halbleiterbauelement kann jedoch eine isolierte Gate-Struktur mit Metall-Isolator-Halbleiter (MIS-Gate) aufweisen.
  • GEWERBLICHE ANWENDBARKEIT
  • Wie zuvor beschrieben, ist das erfindungsgemäße Halbleiterbauelement für ein Leistungs-Halbleiterbauelement nützlich, das in einem Stromrichtbauelement verwendet wird, wie etwa einem Wechselrichter oder einem Wandler, die eine hohe Zuverlässigkeit für das Anlegen einer Rückwärtsspannung zwischen Drain und Source erfordert.
  • Bezugszeichenliste
    • 1
    n–-DOTIERTE SiC-DRIFT-SCHICHT
    2
    p+-DOTIERTER SiC-BASISBEREICH
    3
    p-DOTIERTER EPITAKTISCHER SiC-BEREICH
    4
    n-DOTIERTER SiC-J-FET-BEREICH
    5
    n+-DOTIERTER SiC-SOURCE-BEREICH
    6
    p+-DOTIERTER SiC-KÖRPERBEREICH
    7
    GATE-ISOLIERFILM
    8
    GATE-ELEKTRODE
    9
    BPSG
    9a
    ISOLIERENDER SCHUTZFILM
    10
    SOURCE-ELEKTRODE
    11, 11a
    NICKELFILM
    12
    DRAIN-ELEKTRODE
    13
    INNERER ELEMENTUMFANGSABSCHNITT
    14
    RANDELEMENTABSCHNITT
    15, 15a
    STRICHPUNKTIERTE LINIE
    19
    ÖFFNUNGSABSCHNITT
    20
    GRABEN
    21
    ISOLIERFILM
    22a, 22b
    p-DOTIERTER SiC-ÜBERGANGSABSCHLUSSVERLÄNGERUNGSBEREICH
    23a, 23b
    p+-DOTIERTER HOCHKONZENTRIERTER BEREICH
    24
    SPERRSCHICHT, WENN VORWÄRTSSPANNUNG ANGELEGT WIRD
    25
    SPERRSCHICHT, WENN RÜCKWÄRTSSPANNUNG ANGELEGT WIRD
    26, 26a
    p-DOTIERTER ISOLIERBEREICH
    27
    n-DOTIERTER ENTKOPPLUNGSBEREICH
    30 BIS 33
    DURCHBRUCHSPANNUNGS-STRUKTURABSCHNITT
    40 BIS 42
    AKTIVER BEREICH
    100
    p+-DOTIERTES SiC-SUBSTRAT
    101
    KONKAVER ABSCHNITT
    105
    GRABENRILLE
    202
    FLÄCHE DES KONKAVEN ABSCHNITTS
    1001
    TRANSISTOR
    1002
    DIODE
    1003
    RÜCKWÄRTS SPERRENDER IGBT
    1004 BIS 1006
    RÜCKWÄRTS SPERRENDER SiC-MOSFET

Claims (12)

  1. Halbleiterbauelement, umfassend: eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die aus einem Halbleitermaterial mit einer breiteren Bandlücke als Silizium besteht und auf einer Hauptoberfläche eines Halbleitersubstrats eines zweiten Leitfähigkeitstyps gezogen wird; einen aktiven Bereich, der auf einer Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat gebildet ist und eine isolierte Gate-Struktur umfasst; einen Durchbruchspannungs-Strukturabschnitt, der den äußeren Umfang des aktiven Bereichs umfasst; einen konkaven Abschnitt, der in einem Bereich der anderen Hauptoberfläche des Halbleitersubstrats bereitgestellt wird, der gegenüber dem aktiven Bereich auf einer Tiefe liegt, welche die Halbleiterschicht des ersten Leitfähigkeitstyps durch das Halbleitersubstrat hindurch erreicht und eine Fläche aufweist, die der Fläche des aktiven Bereichs entspricht; und einen Metallfilm, der entlang einer Innenwand des konkaven Abschnitts bereitgestellt wird und in Kontakt mit der Halbleiterschicht des ersten Leitfähigkeitstyps auf dem Boden des konkaven Abschnitts kommt, um einen Schottky-Übergang zu bilden.
  2. Halbleiterbauelement nach Anspruch 1, wobei ein Winkel, der zwischen der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat und einem äußerster Umfangsstromweg eines Hauptstroms, der durch die Halbleiterschicht des ersten Leitfähigkeitstyps zwischen dem aktiven Bereich und dem konkaven Abschnitt fließt, gebildet ist, gleich oder größer als 45 Grad ist.
  3. Halbleiterbauelement nach Anspruch 1, ferner umfassend: eine Isolierschicht des zweiten Leitfähigkeitstyps, die in einem Abschnitt der Halbleiterschicht des ersten Leitfähigkeitstyps bereitgestellt wird, der den äußeren Umfang des Durchbruchspannungs-Strukturabschnitts umgibt, um durch die Halbleiterschicht des ersten Leitfähigkeitstyps in einer Tiefenrichtung zu gehen und das Halbleitersubstrat zu erreichen.
  4. Halbleiterbauelement nach Anspruch 3, wobei die Isolierschicht des zweiten Leitfähigkeitstyps entlang einer Seitenwand eines Grabens angeordnet ist, die auf einer Tiefe gebildet ist, die sich von der anderen Hauptoberfläche des Halbleitersubstrats bis zur Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat erstreckt.
  5. Halbleiterbauelement nach Anspruch 4, wobei der Metallfilm auf der anderen Hauptoberfläche des Halbleitersubstrats und der Innenwand des Grabens bereitgestellt wird und mit der Isolierschicht des zweiten Leitfähigkeitstyps auf der Seitenwand des Grabens verbunden ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei der Metallfilm entlang einer Seitenwand eines Grabens angeordnet ist, der auf einer Tiefe gebildet ist, die von der anderen Hauptoberfläche des Halbleitersubstrats bis zur Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat reicht.
  7. Halbleiterbauelement nach Anspruch 6, wobei der Metallfilm in Kontakt mit der Halbleiterschicht des ersten Leitfähigkeitstyps auf der Seitenwand des Grabens kommt, um einen Schottky-Übergang zu bilden.
  8. Halbleiterbauelement nach Anspruch 1, wobei der Durchbruchspannungs-Strukturabschnitt Folgendes umfasst: einen Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung, der einen ersten Übergangsabschlussbereich der zweiten Dotierung umfasst, der in einer Oberflächenschicht der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat bereitgestellt wird, und in dem sich eine Sperrschicht von dem aktiven Bereich bis zu dem äußeren Umfang ausbreitet, wenn eine Vorwärtsspannung angelegt wird; und einen Durchbruchspannungs-Strukturabschnitt in Sperrrichtung, der einen zweiten Übergangsabschlussbereich der zweiten Dotierung umfasst, der in der Oberflächenschicht der Oberfläche der Halbleiterschicht des ersten Leitfähigkeitstyps gegenüber dem Halbleitersubstrat bereitgestellt wird, um näher an dem äußeren Umfang zu liegen als der erste Übergangsabschlussbereich, und in dem sich die Sperrschicht von dem äußeren Umfang bis zu dem aktiven Bereich ausbreitet, wenn eine Rückwärtsspannung angelegt wird.
  9. Halbleiterbauelement nach Anspruch 8, ferner umfassend: einen dritten Übergangsabschlussbereich der zweiten Dotierung, der in dem ersten Übergangsabschlussbereich bereitgestellt wird und eine höhere Störstellenkonzentration als der erste Übergangsabschlussbereich aufweist; und einen vierten Übergangsabschlussbereich der zweiten Dotierung, der in dem zweiten Übergangsabschlussbereich bereitgestellt wird und eine höhere Störstellenkonzentration als der zweite Übergangsabschlussbereich aufweist.
  10. Halbleiterbauelement nach Anspruch 8, wobei ein Abschnitt der Halbleiterschicht des ersten Leitfähigkeitstyps, der zwischen dem ersten Übergangsabschlussbereich und dem zweiten Übergangsabschlussbereich eingeschoben ist, sowohl als Strukturabschnitt der Durchbruchspannung in Vorwärtsrichtung als auch als Durchbruchspannungs-Strukturabschnitt in Sperrrichtung dient.
  11. Halbleiterbauelement nach Anspruch 1, wobei die Halbleiterschicht des ersten Leitfähigkeitstyps eine Galliumnitrid-Halbleiterschicht ist.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, wobei das Halbleiterbauelement ein Isolierschicht-Feldeffekttransistor ist, der die isolierte Gate-Struktur, die einen Metallfilm, einen Oxidfilm und einen Halbleiterfilm aufweist, oder die isolierte Gate-Struktur, die einen Metallfilm, einen Isolierfilm und einen Halbleiterfilm umfasst, aufweist.
DE201311002538 2012-05-15 2013-02-05 Halbleiterbauelement Expired - Fee Related DE112013002538T8 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP2012111192 2012-05-15
JP2012111192 2012-05-15
PCT/JP2013/052576 WO2013172059A1 (ja) 2012-05-15 2013-02-05 半導体装置

Publications (2)

Publication Number Publication Date
DE112013002538T5 true DE112013002538T5 (de) 2015-02-19
DE112013002538T8 DE112013002538T8 (de) 2015-04-30

Family

ID=49583484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201311002538 Expired - Fee Related DE112013002538T8 (de) 2012-05-15 2013-02-05 Halbleiterbauelement

Country Status (4)

Country Link
US (1) US20140361312A1 (de)
JP (1) JP5773073B2 (de)
DE (1) DE112013002538T8 (de)
WO (1) WO2013172059A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
JP5991384B2 (ja) * 2013-01-16 2016-09-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6178181B2 (ja) * 2013-09-12 2017-08-09 株式会社東芝 半導体装置及びその製造方法
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
JP2015230849A (ja) * 2014-06-05 2015-12-21 富士電機株式会社 開閉器
CN105874604B (zh) * 2014-07-23 2019-03-19 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6335717B2 (ja) * 2014-08-20 2018-05-30 昭和電工株式会社 半導体デバイス
GB2530284A (en) * 2014-09-17 2016-03-23 Anvil Semiconductors Ltd High voltage semiconductor devices
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6159471B2 (ja) * 2014-11-26 2017-07-05 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
WO2016169818A1 (en) 2015-04-24 2016-10-27 Abb Technology Ag Power semiconductor device with thick top-metal-design and method for manufacturing such power semiconductor device
CN109478568A (zh) * 2016-07-15 2019-03-15 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP6708257B2 (ja) * 2016-07-20 2020-06-10 三菱電機株式会社 半導体装置およびその製造方法
JP7048497B2 (ja) * 2016-08-19 2022-04-05 ローム株式会社 半導体装置および半導体装置の製造方法
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
IT201700073767A1 (it) 2017-07-05 2019-01-05 St Microelectronics Srl Dispositivo mosfet di carburo di silicio avente un diodo integrato e relativo processo di fabbricazione
US10608079B2 (en) * 2018-02-06 2020-03-31 General Electric Company High energy ion implantation for junction isolation in silicon carbide devices
JP6737379B2 (ja) * 2019-05-31 2020-08-05 富士電機株式会社 半導体装置
CN111446287A (zh) * 2020-03-05 2020-07-24 深圳大学 一种mosfet器件及其制备方法
EP4095888A1 (de) * 2021-05-28 2022-11-30 Hitachi Energy Switzerland AG Halbleiterbauelement mit einer reduzierten konzentration an kohlenstoffvakanzen und verfahren zur herstellung eines halbleiterbauelements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JPH09102604A (ja) * 1995-10-06 1997-04-15 Oki Electric Ind Co Ltd 半導体装置
JP3907174B2 (ja) * 2002-02-26 2007-04-18 新電元工業株式会社 半導体装置
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
JP5682102B2 (ja) * 2009-04-28 2015-03-11 富士電機株式会社 逆耐圧を有する縦型窒化ガリウム半導体装置
JP5218474B2 (ja) * 2010-05-27 2013-06-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20140361312A1 (en) 2014-12-11
DE112013002538T8 (de) 2015-04-30
JP5773073B2 (ja) 2015-09-02
JPWO2013172059A1 (ja) 2016-01-12
WO2013172059A1 (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
DE112013002538T5 (de) Halbleiterbauelement
US10714609B2 (en) Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
KR101745776B1 (ko) 전력용 반도체 소자
JP6926869B2 (ja) 半導体装置
DE112015004374B4 (de) Halbleitervorrichtung
KR102204272B1 (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
CN107431091B (zh) 碳化硅半导体装置及其制造方法
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
US20090085064A1 (en) Heterojunction semiconductor device and method
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
JP6415749B2 (ja) 炭化珪素半導体装置
DE112013002213T5 (de) Halbleitereinrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
WO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee