JP5991384B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5991384B2
JP5991384B2 JP2014557230A JP2014557230A JP5991384B2 JP 5991384 B2 JP5991384 B2 JP 5991384B2 JP 2014557230 A JP2014557230 A JP 2014557230A JP 2014557230 A JP2014557230 A JP 2014557230A JP 5991384 B2 JP5991384 B2 JP 5991384B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
breakdown voltage
type semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014557230A
Other languages
English (en)
Other versions
JPWO2014112057A1 (ja
Inventor
ホンフェイ ルー
ホンフェイ ルー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP5991384B2 publication Critical patent/JP5991384B2/ja
Publication of JPWO2014112057A1 publication Critical patent/JPWO2014112057A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
高耐圧を有するディスクリート半導体（Ｄｉｓｃｒｅｔｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、電力変換装置において重要な役割を担っている。ディスクリート半導体として、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などが公知である。
ＩＧＢＴは、ドリフト領域の導電度変調によりオン電圧が低くなる特性を有するため、高電圧装置への応用において多用されている。電力変換装置の損失を低減するためには、ＩＧＢＴの導通損失とスイッチング損失とを低減することが重要課題の１つとなっている。例えば、ＩＧＢＴは、順阻止能力を有しているが、逆阻止能力を有していない。このため、ＩＧＢＴを用いて双方向スイッチを構成する場合、逆方向電流を阻止するための高耐圧のダイオードをＩＧＢＴに直列接続する必要があり、導通損失が大きくなる。
逆阻止能力を有する低損失な半導体装置として、ＩＧＢＴのコレクタ領域とドリフト領域とのｐｎ接合を半導体チップの裏面からおもて面まで延在させた終端構造を備えた逆阻止型ＩＧＢＴ（ＲＢ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ ＩＧＢＴ）が知られている（例えば、下記特許文献１，２参照。）。ＲＢ−ＩＧＢＴでは、コレクタ領域とドリフト領域とのｐｎ接合に逆方向電圧が印加された場合においても高い逆方向耐圧が維持される。また、ＲＢ−ＩＧＢＴを用いた双方向スイッチは、ＩＧＢＴとダイオードとを組み合わせて用いた双方向スイッチよりも導通損失を低くすることができる。その理由は、次のとおりである。
ＩＧＢＴとダイオードとを直列接続した構成の逆阻止型半導体装置では、ＩＧＢＴとダイオードとが異なる半導体基板（半導体チップ）に構成され、順方向電圧が担持されるドリフト領域と、逆方向電圧が担持されるドリフト領域とが異なる。このため、双方向スイッチとしての導通損失を決定するドリフト領域の厚さは、ＩＧＢＴのドリフト領域の厚さとダイオードのドリフト領域の厚さとの総和となる。一方、ＲＢ−ＩＧＢＴでは、１つの半導体基板で構成され、順方向電圧を担持するドリフト領域において逆方向電圧も担持される。このため、ＩＧＢＴとダイオードとを直列接続した構成の逆阻止型半導体装置よりも、双方向スイッチとしての導通損失を決定するドリフト領域の厚さが薄くなり、低損失化が可能となる。
次に、従来のＲＢ−ＩＧＢＴの構造について説明する。図１２は、従来のＲＢ−ＩＧＢＴの構成を示す断面図である。図１２に示すように、従来のＲＢ−ＩＧＢＴは、ｎ-ドリフト領域１０１となるｎ-半導体基板のおもて面側に、ドリフト電流が流れる活性領域１１０と、耐圧を確保するための終端構造１２０とを備える。活性領域１１０において、ｎ-半導体基板のおもて面側には、ｐベース領域１０２、ｎ+エミッタ領域１０３、ゲート絶縁膜１０５およびゲート電極１０６からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造と、エミッタ電極１０７とが設けられている。
ｎ-ドリフト領域１０１とｐベース領域１０２との間には、活性領域１１０のＪＦＥＴ効果を抑制し、ホールバリアー層として機能するｎ型領域１１２が設けられている。ｎ-半導体基板の裏面側には、ｐコレクタ領域１０８およびコレクタ電極１０９が設けられている。終端構造１２０は、活性領域１１０を囲むフローティングの複数のｐ型領域（フィールドリミテッドリング：ＦＬＲ）１２１と、ｐ型領域１２１に導電接続されたフィールドプレート（ＦＰ）１２２とからなる。符号１０４はｐ+コンタクト領域であり、符号１１１は層間絶縁膜である。
ｎ-ドリフト領域１０１の外周には、基板おもて面からｎ-ドリフト領域１０１を貫通してｐコレクタ領域１０８に達するｐ+分離領域（シリコン貫通分離領域）１３１が設けられている。フィールドストッパー電極１３２は、ｐ+分離領域１３１に導通接続されている。ｐ+分離領域１３１として、図１２に示すように不純物を拡散してなる拡散分離領域を備えた構造の他に、トレンチ分離構造や、Ｖ字溝の側壁にイオン注入によりｐコレクタ領域につながるように形成されたｐ型領域を備えた構造が提案されている。
また、図１２に示すように、終端構造１２０として、活性領域１１０を囲むように設けられたＦＬＲ１２１およびＦＰ１２２からなるＦＬＲ構造が広く用いられている（例えば、下記非特許文献１参照）。終端構造１２０の全体にわたってＦＰ１２２が設けられているため、表面電荷の蓄積が抑えられ、長期にわたって高い信頼性が確保される。図１３は、従来のＩＧＢＴの終端構造を示す断面図である。図１３は、下記非特許文献１の終端構造をトレンチゲート構造ＩＧＢＴに適用したものである。
図１３に示すように、活性領域１４０において、ｎ-ドリフト領域１４１となるｎ-半導体基板のおもて面側には、ｐベース領域１４２、ｎ+エミッタ領域（不図示）、トレンチ１４４、ゲート絶縁膜１４５およびゲート電極１４６からなるトレンチゲート構造のＭＯＳゲート構造と、エミッタ電極１４７とが設けられている。最も外側のトレンチ１４４の外側には、ｐベース領域１４２および後述するＦＬＲ１６１ａと離れて、かつトレンチ１４４の内壁に設けられたゲート絶縁膜１４５に接するようにｐ+型領域１５１が設けられている。
ｐ+型領域１５１の内部には、トレンチ１４４の内壁に設けられたゲート絶縁膜１４５に接するようにｐベース領域１５２が設けられている。ｐ+型領域１５１の表面上には、酸化膜１５４を介して導電領域１５５が設けられている。ゲート電極１４６および導電領域１５５は、ｎ型不純物がドーピングされてなるポリシリコンでできている。ｎ-半導体基板の裏面側には、ｎバッファ領域１５０、ｐコレクタ領域１４８およびコレクタ電極１４９が設けられている。符号１４３，１５３はｐ+コンタクト領域であり、符号１５６は層間絶縁膜である。
活性領域１４０の周りには、ＦＬＲ１６１ａ〜１６１ｅと、ＦＰ１６２ａ〜１６２ｅとからなるＦＬＲ構造の終端構造１６０が設けられている。ＦＬＲ１６１ａ〜１６１ｅは、基板内側から外側へ向かって所定の間隔で配置されている。ＦＰ１６２ａ〜１６２ｅは、それぞれＦＬＲ１６１ａ〜１６１ｅに導通接続されている。ｎ-ドリフト領域１４１の、ＦＬＲ１６１ａ〜１６１ｅが設けられている部分以外の表面上には分離酸化膜１６３が設けられている。
ＦＰ１６２ａ〜１６２ｅの両端部（活性領域１４０側の端部および基板外周側の端部）は、それぞれ分離酸化膜１６３上に延在している。ｎ-半導体基板の外周の基板おもて面の表面層には、最も基板外周側のＦＬＲ１６１ｅと離れてｎ+チャネルストッパー領域１６５が設けられている。チャネルストッパー電極１６６は、ｎ+チャネルストッパー領域１６５に導電接続されている。このようなＦＬＲ構造の終端構造１６０をＲＢ−ＩＧＢＴに適用し、順方向耐圧を確保するための順方向終端構造と対称的に、逆方向耐圧を確保するための逆方向終端構造を設けることが容易に想到される。
次に、上述したＦＬＲ構造の終端構造１６０を適用した場合のＲＢ−ＩＧＢＴの終端構造について説明する。図１４は、従来のＲＢ−ＩＧＢＴの終端構造の一例を示す断面図である。図１４に示すように、ＲＢ−ＩＧＢＴは、ｎ-ドリフト領域１０１となるｎ-半導体基板のおもて面側に、活性領域１１０と、活性領域１１０を囲む順方向終端構造１７１と、順方向終端構造１７１を囲む逆方向終端構造１７６と、を備える。活性領域１１０において、ｎ-半導体基板のおもて面側には例えば図１２と同様にＭＯＳゲート構造（不図示）が設けられている。
順方向終端構造１７１と逆方向終端構造１７６との間には、活性領域１１０側から基板外周側へ伸びる空乏層、および、基板外周側から活性領域１１０側へ伸びる空乏層を止める機能を有するｎ+チャネルストッパー領域１７４が設けられている。符号１７５は、チャネルストッパー電極である。順方向終端構造１７１は、活性領域１１０とｎ+チャネルストッパー領域１７４との間に基板内側から外側へ向かって所定の間隔で設けられた複数の第１ＦＬＲ１７２と、第１ＦＬＲ１７２に導電接続された第１ＦＰ１７３とからなる。逆方向終端構造１７６は、ｎ+チャネルストッパー領域１７４とｐ+分離領域１３１との間に基板内側から外側へ向かって所定の間隔で設けられた複数の第２ＦＬＲ１７７と、第２ＦＬＲ１７７に導電接続された第２ＦＰ１７８とからなる。
次に、ＲＢ−ＩＧＢＴの終端構造の動作について、図１４を参照しながら説明する。コレクタ電位がエミッタ電位よりも高くなる順方向電圧印加時、従来のＩＧＢＴと同様に、第１ＦＬＲ１７２と第１ＦＰ１７３とからなる順方向終端構造１７１によって、ｐベース領域１０２とｎ-ドリフト領域１０１との間のｐｎ接合から伸びる空乏層１８１は基板外側へ拡がる。一方、コレクタ電位がエミッタ電位よりも低くなる逆方向電圧印加時には、第２ＦＬＲ１７７と第２ＦＰ１７８とからなる逆方向終端構造１７６によって、ｐ+分離領域１３１およびｐコレクタ領域１０８とｎ-ドリフト領域１０１との間のｐｎ接合から伸びる空乏層１８２は基板内側へ拡がる。これら順方向耐圧および逆方向耐圧は、ｎ-ドリフト領域１０１の厚さに応じた大きさで確保される耐圧以上に設定される。
また、ＲＢ−ＩＧＢＴの製造工程を簡略化するために、ＦＬＲと同導電型のｐチャネルストッパー領域を設けた構成の終端構造が提案されている（例えば、下記特許文献３，４参照）。また、順方向終端構造と逆方向終端構造との間にチャネルストッパー領域を設けない構成の終端構造が提案されている（例えば、下記特許文献５参照）。下記特許文献５では、逆方向終端構造の最も活性領域側の第２ＦＬＲが順方向電圧印加時のチャネルストッパーとして機能し、順方向終端構造の最もｐ+分離領域側の第１ＦＬＲが逆方向電圧印加時のチャネルストッパーとして機能する。
特開２００５−０９３９７２号公報 特開２００６−３０３４１０号公報 特開２００５−２５２２１２号公報 特開２０１１−０７７２０２号公報 特開２００５−１０１２５４号公報
ビー・ジェイ・バリガ（Ｂ．Ｊ．Ｂａｌｉｇａ）、ファンダメンタルズ オブ パワー セミコンダクター デバイシス（Ｆｕｎｄａｍｅｎｔａｌｓ ｏｆ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）、（米国）、スプリンガー サイエンス アンド ビジネス メディア（Ｓｐｒｉｎｇｅｒ Ｓｃｉｅｎｃｅ＋Ｂｕｓｉｎｅｓｓ Ｍｅｄｉａ）、２００８年、ｐ．１３７
しかしながら、図１４に示すように、順方向電圧印加時に順方向終端構造１７１のｎ-ドリフト領域１０１を空乏化する第１ＦＬＲ１７２およびｐベース領域１０２が基板おもて面に選択的に設けられているのに対し、逆方向電圧印加時に逆方向終端構造１７６のｎ-ドリフト領域１０１を空乏化するｐ+分離領域１３１およびｐコレクタ領域１０８はそれぞれ基板側面および基板裏面に均一に形成されている。このため、逆方向終端構造１７６のｎ-ドリフト領域１０１（特に第２ＦＬＲ１７７とｐコレクタ領域１０８とに挟まれた部分）は空乏化されやすく、順方向終端構造１７１のｎ-ドリフト領域１０１よりもパンチスルーしやすいため、逆方向耐圧が低下するという問題がある。
この問題を解消するために、逆方向終端構造１７６の第２ＦＬＲ１７７の個数を、順方向終端構造１７１の第１ＦＬＲ１７２の個数よりも多くして、逆方向終端構造１７６の耐圧特性（逆方向耐圧および耐電荷性）を順方向終端構造１７１の逆耐圧特性と同程度に向上させる方法が知られている。しかしながら、逆方向終端構造１７６の第２ＦＬＲ１７７の個数を多くすることで逆方向終端構造１７６の幅（基板内側から外側へ向かう方向の幅）が広くなりチップサイズが大きくなるという問題がある。言い換えれば、逆方向終端構造１７６を構成する第２ＦＬＲ１７７と順方向終端構造１７１を構成する第１ＦＬＲ１７２との個数を同数としてチップサイズが大きくなることを回避した場合、逆方向終端構造１７６の所望の耐圧特性が得られないという問題がある。
この発明は、上述した従来技術による問題点を解消するため、逆方向耐圧を確保するための逆方向終端構造を縮小化させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、逆方向電圧印加時の耐圧特性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型半導体基板の側面に、前記第１導電型半導体基板のおもて面から裏面に至る第２導電型分離領域が設けられている。活性領域と前記第２導電型分離領域の間に、前記活性領域を囲む第１耐圧構造領域が設けられている。前記第１耐圧構造領域と前記第２導電型分離領域との間に、前記第１耐圧構造領域を囲む第２耐圧構造領域が設けられている。前記第１耐圧構造領域および前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面の表面層に、複数の第２導電型半導体領域が選択的に設けられている。前記第２導電型半導体領域に接する導電膜が設けられている。前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面の表面層に、前記第１導電型半導体基板よりも抵抗率の低い第１導電型半導体領域が設けられている。前記第１導電型半導体領域は、１つ以上の前記第２導電型半導体領域に接する。
また、この発明にかかる半導体装置は、上述した発明において、前記第１導電型半導体領域は、１つ以上の前記第２導電型半導体領域を内包することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、さらに、前記第１耐圧構造領域と前記第２耐圧構造領域との境界における前記第１導電型半導体基板のおもて面の表面層に、順方向の電圧印加時に前記活性領域側から伸びる空乏層を止めるチャネルストッパー領域が設けられている。前記第１耐圧構造領域と前記第２耐圧構造領域との境界における前記第１導電型半導体基板のおもて面の表面層に、逆方向の電圧印加時に前記第２導電型分離領域側から伸びる空乏層を止めるチャネルストッパー領域が設けられている。前記チャネルストッパー領域に接する第１金属膜が設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１導電型半導体領域のドーズ量は、０．１×１０12／ｃｍ2〜１．６×１０12／ｃｍ2であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１導電型半導体基板の、隣り合う前記第２導電型半導体領域の間に挟まれた部分の表面上に、酸化膜が設けられている。そして、前記導電膜の端部は前記酸化膜上に延在していることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１耐圧構造領域において、前記導電膜の内側の端部が前記酸化膜上に延在する長さは、前記導電膜の外側の端部が前記酸化膜上に延在する長さよりも長いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２耐圧構造領域において、前記導電膜の内側の端部が前記酸化膜上に延在する長さは、前記導電膜の外側の端部が前記酸化膜上に延在する長さよりも短いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、さらに、前記第１耐圧構造領域における複数の前記導電膜のうち、最も前記第２耐圧構造領域側の前記導電膜に接する第２金属膜が設けられている。前記導電膜を覆う層間絶縁膜が設けられている。そして、前記第２金属膜の端部は前記層間絶縁膜上に延在している。前記第２金属膜の外側の端部は、前記第２金属膜が接続された前記導電膜の外側の端部よりも外側に長く延在していることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、さらに、前記第２耐圧構造領域における複数の前記導電膜のうち、最も前記第１耐圧構造領域側の前記導電膜に接する第３金属膜が設けられている。そして、前記第３金属膜の端部は前記層間絶縁膜上に延在している。前記第３金属膜の内側の端部は、前記第３金属膜が接続された前記導電膜の内側の端部よりも内側に長く延在していることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型半導体基板の側面に設けられた第２導電型分離領域と、活性領域と前記第２導電型分離領域の間に設けられ、前記活性領域を囲む第１耐圧構造領域と、前記第１耐圧構造領域と前記第２導電型分離領域との間に設けられ、前記第１耐圧構造領域を囲む第２耐圧構造領域と、を備えた半導体装置の製造方法であって、次の特徴を有する。まず、前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面に第１導電型不純物を選択的にイオン注入する第１イオン注入工程を行う。次に、前記第１イオン注入工程後、前記第１導電型半導体基板の外周のおもて面に第２導電型不純物を選択的にイオン注入する第２イオン注入工程を行う。そして、熱処理により前記第１導電型不純物を拡散し、前記第１導電型半導体基板のおもて面の表面層に前記第１導電型半導体基板よりも抵抗率の低い第１導電型半導体領域を形成する第１拡散工程を行う。熱処理により前記第２導電型不純物を拡散し、前記第１導電型半導体基板の外周に、前記第１導電型半導体基板のおもて面から裏面に至る前記第２導電型分離領域を形成する第２拡散工程を行う。また、前記第２拡散工程後に、前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面の表面層に、少なくとも一部が前記第１導電型半導体領域に接する複数の第２導電型半導体領域を形成する形成工程をさらに備える。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１拡散工程は、前記第２イオン注入工程前に行う、または、前記第２イオン注入工程後に前記第２拡散工程とともに行うことを特徴とする。
上述した発明によれば、逆方向終端構造（第２耐圧構造領域）の基板おもて面側にｎ型領域（第１導電型半導体領域）を設けることで、逆方向終端構造のｎ-ドリフト領域のドーズ量が補償される。これにより、逆方向最大電圧印加時に逆方向終端構造内を基板内側へ向かって伸びる空乏層の伸び幅を、順方向最大電圧印加時に順方向終端構造内を基板外側へ向かって伸びる空乏層の伸び幅と等しくすることができる。したがって、従来よりも逆方向終端構造のフィールドリミテッドリングの個数を減らすことができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、逆方向電圧印加時の耐圧特性を向上させることができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、逆方向耐圧を確保するための逆方向終端構造を縮小化させることができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の構成を示す断面図である。 図２は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図３は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図４は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図５は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図６は、実施の形態２にかかる半導体装置の構成を示す断面図である。 図７は、実施の形態２にかかる半導体装置の構成の別の一例を示す断面図である。 図８は、本発明にかかる半導体装置の最大電圧印加時の空乏層の状態を示す断面図である。 図９は、図１の切断線Ａ−Ａ’における不純物濃度プロファイルを示す特性図である。 図１０は、第１，２実施例にかかる半導体装置における逆方向耐圧と逆方向終端構造の表面電荷との関係を示す特性図である。 図１１は、第２実施例にかかる半導体装置における逆方向耐圧と逆方向終端構造の第２ｎ型領域のドーズ量との関係を示す特性図である。 図１２は、従来のＲＢ−ＩＧＢＴの構成を示す断面図である。 図１３は、従来のＩＧＢＴの終端構造を示す断面図である。 図１４は、従来のＲＢ−ＩＧＢＴの終端構造の一例を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置について説明する。図１は、実施の形態１にかかる半導体装置の構成を示す断面図である。図１に示すように、実施の形態１にかかる半導体装置は、ｎ-ドリフト領域１となるｎ-半導体基板（半導体チップ）のおもて面側に、ドリフト電流が流れる活性領域１０と、順方向耐圧を確保するための順方向終端構造（第１耐圧構造領域）２０と、逆方向耐圧を確保するための逆方向終端構造（第２耐圧構造領域）３０と、を備える。順方向終端構造２０は、活性領域１０を囲む。逆方向終端構造３０は、順方向終端構造２０を囲む。
活性領域１０において、ｎ-半導体基板のおもて面側には、ｐベース領域２、ｐ+コンタクト領域３、ｎ+エミッタ領域、ゲート絶縁膜およびゲート電極からなる例えばプレーナゲート型のＭＯＳゲート構造（不図示）と、エミッタ電極４とが設けられている。ｎ-ドリフト領域１とｐベース領域２との間には、第１ｎ型領域５およびｐ+型領域６が選択的に設けられている。第１ｎ型領域５は、ｐベース領域２の内側の端部からｐベース領域２の基板裏面側の一部を覆う。第１ｎ型領域５は、活性領域１０のＪＦＥＴ効果を抑制し、ホールバリアー層として機能する。
ｐ+型領域６は、ｐベース領域２の外側の端部からｐベース領域２の基板裏面側の一部を覆う。ｐ+型領域６は、後述する第１ＦＬＲ２１と離れている。ｎ-半導体基板の外周には、基板おもて面から所定の深さでｐ+分離領域４１が選択的に設けられている。ｐ+分離領域４１は、後述する第２ＦＬＲ３１と離れている。フィールドストッパー電極４２は、層間絶縁膜７に設けられたコンタクト孔を介してｐ+分離領域４１に導通接続されている。ｎ-半導体基板の裏面の外周には、基板裏面からｐ+分離領域４１に達するＶ字溝４３が設けられている。このＶ字溝４３によって、ｎ-半導体基板の外周側の厚さは活性領域１０側の厚さよりも薄くなっている。
ｎ-半導体基板の裏面全体（Ｖ字溝４３の内壁も含む）にわたってｐコレクタ領域８が設けられている。ｐコレクタ領域８は、Ｖ字溝４３の内壁に露出されたｐ+分離領域４１に連結されており、ｐコレクタ領域８とｎ-ドリフト領域１とのｐｎ接合がｎ-半導体基板の裏面からおもて面にまで延在されている。すなわち、ｎ-半導体基板の外周には、逆方向終端構造３０を囲むようにｐコレクタ領域８とｐ+分離領域４１とが連結されてなるシリコン貫通分離層構造が設けられている。コレクタ電極９は、ｐコレクタ領域８と導通接続されている。
順方向終端構造２０は、ｎ-半導体基板のおもて面側に基板内側から外側へ向かって所定の間隔で設けられたフローティングの複数のｐ+型領域（以下、第１ＦＬＲとする、第２導電型半導体領域）２１と、第１ＦＬＲ２１に導電接続されたポリシリコンからなるフィールドプレート（以下、第１ＦＰとする、導電膜）２２とからなる。第１ＦＬＲ２１と第１ＦＰ２２との界面にはゲート酸化膜の作製時に形成される薄い酸化膜が存在するが、チップコーナー部で薄い酸化膜を除去して、第１ＦＰ２２と第１ＦＬＲ２１とを電気的に接続している。ｎ-ドリフト領域１の、第１ＦＬＲ２１が設けられている部分以外の表面上には分離酸化膜２３が設けられている。第１ＦＰ２２の両端部（活性領域１０側の端部および基板外周側の端部）は分離酸化膜２３上に延在している。
すなわち、第１ＦＬＲ２１と第１ＦＰ２２との界面付近において隣り合う第１ＦＰ２２間の間隔は、第１ＦＰ２２の分離酸化膜２３上に延在している部分において隣り合う第１ＦＰ２２間の間隔よりも広くなっている。これにより、第１ＦＰ２２で覆われていない領域を少なくして外部からの電荷を遮断するとともに、第１ＦＬＲ２１と第１ＦＰ２２とのコンタクト部となる分離酸化膜２３の開口部の幅を狭くして素子の信頼性を向上させることができる。第１ＦＰ２２の活性領域１０側（基板内側）の端部が分離酸化膜２３上に延在する長さは、第１ＦＰ２２の基板外周側（基板外側）の端部が分離酸化膜２３上に延在する長さよりも長い。これにより、ｐベース領域２とｎ-ドリフト領域１との間のｐｎ接合から伸びる空乏層の伸びを抑制することができる。
最も基板外周側の第１ＦＰ２２には、層間絶縁膜７に設けられたコンタクト孔を介して金属膜からなるフィールドプレート（以下、第１メタルＦＰとする、第２金属膜）２４が導電接続されている。第１メタルＦＰ２４の端部は、層間絶縁膜７上に延在している。第１メタルＦＰ２４の基板外周側の端部は、第１メタルＦＰ２４が接続されたＦＰ２２の基板外周側の端部よりも基板外周側に長く延在している。第１メタルＦＰ２４は、ｐ+分離領域４１およびｐコレクタ領域８とｎ-ドリフト領域１との間のｐｎ接合から伸びる空乏層が第１メタルＦＰ２４から活性領域１０側へ拡がることを抑制する機能を有する。
逆方向終端構造３０は、ｎ-半導体基板のおもて面側に基板内側から外側へ向かって所定の間隔で設けられたフローティングの複数のｐ+型領域（以下、第２ＦＬＲとする、第２導電型半導体領域）３１と、第２ＦＬＲ３１に導電接続されたポリシリコンからなるフィールドプレート（以下、第２ＦＰとする、導電膜）３２とからなる。第２ＦＬＲ３１と第２ＦＰ３２との界面にはゲート酸化膜の作製時に形成される薄い酸化膜が存在するが、チップコーナー部で薄い酸化膜を除去して、第２ＦＰ３２と第２ＦＬＲ３１とを電気的に接続している。第２ＦＬＲ３１の個数は、例えば第１ＦＬＲ２１の個数と等しい。ｎ-ドリフト領域１の、第２ＦＬＲ３１が設けられている部分以外の表面上には分離酸化膜３３が設けられている。第２ＦＰ３２の両端部（活性領域１０側の端部および基板外周側の端部）は分離酸化膜３３上に延在している。
すなわち、第２ＦＬＲ３１と第２ＦＰ３２との界面付近において隣り合う第２ＦＰ３２間の間隔は、第２ＦＰ３２の分離酸化膜３３上に延在している部分において隣り合う第２ＦＰ３２間の間隔よりも広くなっている。これにより、第２ＦＰ３２で覆われていない領域を少なくして外部からの電界を遮断するとともに、第２ＦＬＲ３１と第２ＦＰ３２とのコンタクト部となる分離酸化膜３３の開口部の幅を狭くして素子の信頼性を向上させることができる。第２ＦＰ３２の活性領域１０側の端部が分離酸化膜３３上に延在する長さは、第２ＦＰ３２の基板外周側の端部が分離酸化膜３３上に延在する長さよりも短い。これにより、ｐ+分離領域４１およびｐコレクタ領域８とｎ-ドリフト領域１との間のｐｎ接合から伸びる空乏層の伸びを抑制することができる。
最も活性領域１０側の第２ＦＰ３２には、層間絶縁膜７に設けられたコンタクト孔を介して金属膜からなるフィールドプレート（以下、第２メタルＦＰとする、第３金属膜）３４が導電接続されている。第２メタルＦＰ３４の端部は、層間絶縁膜７上に延在している。第２メタルＦＰ３４の活性領域１０側の端部は、第２メタルＦＰ３４が接続された第２ＦＰ３２の活性領域１０側の端部よりも活性領域１０側に長く延在している。第２メタルＦＰ３４は、ｐベース領域２とｎ-ドリフト領域１との間のｐｎ接合から伸びる空乏層が第２メタルＦＰ３４から基板外周側へ拡がることを抑制する機能を有する。
また、逆方向終端構造３０は、ｐコレクタ領域８および逆方向終端構造３０の第２ＦＬＲ３１によりダブルリサーフ（Ｄｏｕｂｌｅ ＲＥＳＵＲＦ）構造となっている。ダブルリサーフ構造とは、ｎ-ドリフト領域１の端部において基板おもて面側の第２ＦＬＲ３１と基板裏面側のｐコレクタ領域８との両方の界面から空乏層が拡がるようにしたものである。逆方向終端構造３０において、ｎ-半導体基板のおもて面の表面層には、ｐ+分離領域４１に接し、かつ１つ以上の第２ＦＬＲ３１を内包する第２ｎ型領域（第１導電型半導体領域）３５が設けられている。
第２ｎ型領域３５は、ｐ+分離領域４１から逆方向終端構造３０と順方向終端構造２０との境界付近にわたって設けられていてもよい。第２ｎ型領域３５は、第１ＦＬＲ２１と離れて設けられている。第２ｎ型領域３５の深さは、第２ＦＬＲ３１の深さと等しくてもよいし、第２ＦＬＲ３１の深さよりも浅くてもよい。すなわち、第２ｎ型領域３５に内包されている第２ＦＬＲ３１もｎ-ドリフト領域１に接していてもよい。第２ｎ型領域３５のドーズ量は、例えば０．１×１０12／ｃｍ2〜１．６×１０12／ｃｍ2であるのがよい。ｎ-ドリフト領域１のドーズ量と第２ｎ型領域３５のドーズ量との総和は、例えば２×１０12／ｃｍ2〜３×１０12／ｃｍ2であるのがよい。
次に、実施の形態１にかかる半導体装置の製造方法について説明する。図２〜５は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。まず、図２に示すように、ＦＺ（フローティングゾーン）法によるインゴットから切り出されたｎ-ドリフト領域１となるｎ-型半導体ウエハ（以下、ＦＺウエハ１とする）に、熱酸化または堆積によりスクリーン酸化膜５１を形成する。次に、スクリーン酸化膜５１上にレジストを塗布し、フォトリソグラフィにより第１，２ｎ型領域５，３５の形成領域に対応する部分が開口するレジストマスク５２を形成する。
次に、レジストマスク５２をマスクとして、レジストマスク５２の開口部に露出されたＦＺウエハ１のおもて面にスクリーン酸化膜５１上から例えばリン（Ｐ）などのｎ型不純物を第１イオン注入５３する。これにより、ＦＺウエハ１のおもて面の表面層に、第１，２ｎ型領域５，３５となるｎ型不純物領域が形成される。図３では、第１，２ｎ型領域５，３５となるｎ型不純物領域をそれぞれ符号５，３５で示す。第１ｎ型領域５を形成しない場合、レジストマスク５２には、第２ｎ型領域３５の形成領域に対応する部分（レジストマスク５２の左側の開口部）のみが露出されるように開口部を形成すればよい。第１イオン注入５３のドーズ量は、例えば０．１×１０12／ｃｍ2〜１．６×１０12／ｃｍ2であるのがよい。その理由は、ＲＢ−ＩＧＢＴ完成後の第２ｎ型領域３５のドーズ量を所望のドーズ量とすることができるからである。
第１イオン注入５３の加速エネルギーおよびスクリーン酸化膜５１の厚さは、第１イオン注入５３のドーズ量に応じて調整するのがよい。具体的には、第１イオン注入５３のドーズ量が低いほど、スクリーン酸化膜５１の厚さを薄くし、かつ第１イオン注入５３の加速エネルギーを小さくする。例えば、第１イオン注入５３のドーズ量が０．４×１０12／ｃｍ2である場合、スクリーン酸化膜５１の厚さを３０ｎｍとし、第１イオン注入５３の加速エネルギーを１５０ＫｅＶとしてもよい。第２ｎ型領域３５を形成するための第１イオン注入５３のドーズ量の詳細な条件については後述する。
また、第１イオン注入５３は、例えばＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などで行われる一般的なイオン注入技術、また、助川孝江による「２００７ 半導体テクノロジー大全（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｏｕｔｌｏｏｋ）」（電子ジャーナル別冊）、２００７年５月２２日、第４編、第５章、第１節、ｐ．３０７〜３１０）や、ロバート・デーリング（Ｒｏｂｅｒｔ．Ｄｏｅｒｉｎｇ）らにより編集された「ハンドブック オブ セミコンダクター マニュファクチャリング テクノロジー，セカンド エディション（Ｈａｎｄｂｏｏｋ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ）」（ＣＲＣプレス（ＣＲＣ Ｐｒｅｓｓ）、２００７年７月９日、米国、ｐ．７−３２〜７−３４）の中で報告されているイオン注入技術を用いて行えばよい。
次に、図３に示すように、レジストマスク５２を除去する。次に、例えば窒素（Ｎ2）雰囲気において７００℃以上の温度で１０分間以上の第１熱拡散処理（ドライブイン）により、第１，２ｎ型領域５，３５となるｎ型不純物領域を熱拡散させて第１，２ｎ型領域５，３５を形成する。次に、酸化雰囲気に曝すことで、ＦＺウエハ１のおもて面に０．８μｍの厚さの酸化膜５４を形成する。次に、フォトリソグラフィにより酸化膜５４上に形成したレジストマスク（不図示）をマスクとしてウエットエッチングを行い、ｐ+分離領域４１の形成領域に対応する部分の酸化膜５４を除去する。そして、酸化膜５４のエッチングに用いたレジストマスクを除去する。次に、熱酸化または堆積により、酸化膜５４の開口部に厚さ３０ｎｍのスクリーン酸化膜５５を形成する。
次に、酸化膜５４の残部をマスクとして、酸化膜５４の開口部に露出されたＦＺウエハ１のおもて面にスクリーン酸化膜５５上から例えばボロン（Ｂ）などのｐ型不純物を第２イオン注入５６する。これにより、ＦＺウエハ１のおもて面の表面層に、ｐ+分離領域４１となるｐ型不純物領域が形成される。第２イオン注入５６のドーズ量および加速エネルギーは、それぞれ、例えば１．０×１０15／ｃｍ2および４５ＫｅＶであってもよい。次に、酸素（Ｏ2）を含む不活性雰囲気において１３００℃の温度で１５０時間の第２熱拡散処理を行い、ｐ+分離領域４１となるｐ型不純物領域を熱拡散させてｐ+分離領域４１を形成する。
次に、図４に示すように、酸化膜５４およびスクリーン酸化膜５５を除去する。次に、図５に示すように、一般的な方法により、ＦＺウエハ１のおもて面側におもて面素子構造を形成する。おもて面素子構造とは、活性領域１０のＭＯＳゲート構造（不図示）と、順方向終端構造２０の第１ＦＬＲ２１、第１ＦＰ２２、分離酸化膜２３および第１メタルＦＰ２４と、逆方向終端構造３０の第２ＦＬＲ３１、第２ＦＰ３２、分離酸化膜３３および第２メタルＦＰ３４となどである。次に、例えば電子線照射等により、キャリアライフタイムを調整する。次に、ＦＺウエハ１の裏面を研削してＦＺウエハ１の厚さを所望の厚さになるまで薄くする。次に、ＦＺウエハ１のおもて面側に形成したおもて面素子構造を保護膜によって保護する。
次に、フォトリソグラフィによりＦＺウエハ１の裏面上に形成したレジストマスク（不図示）をマスクとして例えばＴＭＡＨなどのアルカリ性溶液を用いてシリコン異方性エッチングを行い、ｐ+分離領域４１に達するＶ字溝４３を形成する。次に、Ｖ字溝４３の形成に用いたレジストマスクを除去する。次に、ＦＺウエハ１の裏面全面（Ｖ字溝４３の内壁も含む）に例えばボロンなどのｐ型不純物の第３イオン注入を行い、ＦＺウエハ１の裏面全面にｐコレクタ領域８を形成する。次に、例えばスパッタリング法により、ｐコレクタ領域８上にコレクタ電極９となる金属膜を堆積する。その後、ＦＺウエハ１をダイシングしてチップ化することにより、図１に示すＲＢ−ＩＧＢＴが完成する。
上述した実施の形態１にかかる半導体装置の製造方法においては、第１，２ｎ型領域５，３５となるｎ型不純物領域を熱拡散させる第１熱拡散処理と、ｐ+分離領域４１となるｐ型不純物領域を熱拡散させる第２熱拡散処理とを異なるタイミングで行っているが、ｐ+分離領域４１となるｐ型不純物領域を形成するための第２イオン注入５６後に、第１熱拡散処理と第２熱拡散処理とを同時に行ってもよい。また、第１熱拡散処理は、第１，２ｎ型領域５，３５となるｎ型不純物領域を形成するための第１イオン注入５３後と、ｐ+分離領域４１となるｐ型不純物領域を形成するための第２イオン注入５６後との２回に分けて行ってもよい。
また、基板裏面に形成したＶ字溝４３によって基板外周側の厚さを活性領域１０側の厚さよりも薄くした構成のＲＢ−ＩＧＢＴを作製（製造）する場合を例に説明しているが、これに限らず、本発明は、ｎ-半導体基板の厚さが活性領域１０側から外周側にわたって等しい構成のＲＢ−ＩＧＢＴを作製する場合に適用してもよい。この場合、Ｖ字溝４３を形成する工程は行わずに、第２イオン注入５６によって形成したｐ+分離領域４１を熱拡散させる工程において、ＦＺウエハ１のおもて面から裏面に達するようにｐ+分離領域４１を熱拡散させればよい。
（逆方向終端構造の不純物濃度プロファイルについて）
次に、逆方向終端構造３０のｎ型不純物濃度プロファイルについて説明する。ｐコレクタ領域８とｎ-ドリフト領域１との間のｐｎ接合、および、逆方向終端構造３０の第２ＦＬＲ３１とｎ-ドリフト領域１との間のｐｎ接合から延びる空乏層によって逆方向終端構造３０のｎ-ドリフト領域１を完全に空乏化させるには、リサーフ構造の理論上、ｎ-ドリフト領域１の好適なドーズ量は２．０×１０12／ｃｍ2程度となる。また、ｐ+分離領域４１とｎ-ドリフト領域１との間のｐｎ接合から基板内側へも空乏層が延びるため、ｎ-ドリフト領域１のドーズ量はさらに高ドーズ量であるのがよく、最大１．０×１０12／ｃｍ2程度増加させた値となる。すなわち、ｎ-ドリフト領域１の好適なドーズ量は、２．０×１０12／ｃｍ2〜３．０×１０12／ｃｍ2程度となる。
耐圧１２００Ｖの従来のＲＢ−ＩＧＢＴのｎ-ドリフト領域の厚さおよび平均不純物濃度は、それぞれ例えば１８５μｍおよび８．２５×１０13／ｃｍ3程度である。また、耐圧１７００Ｖの従来のＲＢ−ＩＧＢＴのｎ-ドリフト領域の厚さおよび平均不純物濃度は、それぞれ例えば２７５μｍおよび５．５６×１０13／ｃｍ3程度である。すなわち、従来のＲＢ−ＩＧＢＴのｎ-ドリフト領域のドーズ量は、１．４×１０12／ｃｍ2〜１．６×１０12／ｃｍ2程度である。したがって、逆方向終端構造の設計条件や耐圧クラスにも依存するが、従来のＲＢ−ＩＧＢＴのｎ-ドリフト領域のドーズ量は、ｎ-ドリフト領域の好適なドーズ量よりも０．１×１０12／ｃｍ2〜１．６×１０12／ｃｍ2程度不足している。
それに対して、本発明にかかるＲＢ−ＩＧＢＴにおいては、ｎ-ドリフト領域１の内部に設けられた第２ｎ型領域３５によって、逆方向終端構造３０のｎ型不純物のドーズ量が上記ｎ-ドリフト領域の好適なドーズ量となるように補償される。すなわち、逆方向終端構造３０において、ｎ-ドリフト領域１のドーズ量と第２ｎ型領域３５のドーズ量との総和を上記ｎ-ドリフト領域１の好適なドーズ量とする。具体的には、例えば耐圧１２００Ｖ〜１７００Ｖ程度である場合、製造工程投入前のｎ-半導体基板のドーズ量と、ｐ+分離領域４１の形成によりｎ-半導体基板内に生じる酸素ドナーのドーズ量との総和は１．４×１０12／ｃｍ2〜１．６×１０12／ｃｍ2程度である。このため、ｎ-半導体基板のドーズ量は、ｎ-ドリフト領域１の好適なドーズ量よりも低くなっている。したがって、ｎ-半導体基板のドーズ量の不足分（＝［ｎ-ドリフト領域１の好適なドーズ量］−［製造工程投入前のｎ-半導体基板のドーズ量］−［ｐ+分離領域４１の形成によりｎ-半導体基板内に生じる酸素ドナーのドーズ量］）を第２ｎ型領域３５によって補償すればよい。具体的には、第２ｎ型領域３５の形成方法、逆方向終端構造３０の設計条件および耐圧クラスに依存するが、第１イオン注入５３のドーズ量は、例えば０．１×１０12／ｃｍ2〜１．６×１０12／ｃｍ2程度であるのがよい。
次に、第１イオン注入５３のドーズ量と第２ｎ型領域３５のドーズ量との関係について検証した。図９は、図１の切断線Ａ−Ａ’における不純物濃度プロファイルを示す特性図である。図９の縦軸は逆方向終端構造３０のｎ型不純物濃度であり、横軸は基板おもて面と分離酸化膜３３との界面からの深さである。上述した実施の形態１にしたがい、第２ｎ型領域３５を形成するための第１イオン注入５３を異なるドーズ量で行ったときのＲＢ−ＩＧＢＴ完成後の第２ｎ型領域３５のドーズ量についてシミュレーションした結果を図９に示す。図９には、第１イオン注入５３のドーズ量ごとに逆方向終端構造３０のｎ型不純物濃度プロファイルを示す。第１イオン注入５３のドーズ量は、０．１×１０12／ｃｍ2、０．２×１０12／ｃｍ2、０．３×１０12／ｃｍ2、０．４×１０12／ｃｍ2、０．８×１０12／ｃｍ2としている。図９に示すように、第１イオン注入５３のドーズ量を０．１×１０12／ｃｍ2以上とすることにより、基板おもて面と分離酸化膜３３との界面付近における第２ｎ型領域３５の表面濃度を１０14／ｃｍ2台、すなわちｎ-ドリフト領域１の好適なドーズ量以上にすることができることが確認された。
（逆方向耐圧について）
次に、本発明にかかる半導体装置の逆方向耐圧について検証した。図１０は、第１，２実施例にかかる半導体装置における逆方向耐圧と逆方向終端構造の表面電荷との関係を示す特性図である。図１１は、第２実施例にかかる半導体装置における逆方向耐圧と逆方向終端構造の第２ｎ型領域のドーズ量との関係を示す特性図である。まず、１８個の第２ＦＬＲ３１からなる逆方向終端構造３０を備えたＲＢ−ＩＧＢＴの逆方向耐圧と逆方向終端構造３０の表面電荷との関係についてシミュレーションした結果を図１０に示す。第１，２実施例はいずれも上述した実施の形態１にしたがった構造であり、ｎ-ドリフト領域１の厚さが異なることを除いて同じ構造である。それぞれのｎ-ドリフト領域１の厚さは、第１実施例が２７５μｍ、第２実施例が２６５μｍである。
製造工程投入前のｎ-半導体基板の抵抗率を１３０Ω・ｃｍとした。第２ｎ型領域３５を形成するための第１イオン注入５３のドーズ量を０．２×１０12／ｃｍ2とした。外部からの電荷は、パッシベーション保護膜（不図示）と第２メタルＦＰ３４および層間絶縁膜７との界面に存在しているものとする。図１０には、比較として第２ｎ型領域３５を備えていない第１，２従来例を示す。第１，２従来例のその他の構成は、それぞれ第１，２実施例と同様である。図１０に示す結果より、第１，２実施例ともに、表面電荷（正電荷（Ｑｓｓ＞０）および負電荷（Ｑｓｓ＜０））が存在する場合であっても、それぞれ第１，２従来例よりも耐圧を２００Ｖ以上向上させることができることが確認された。
次に、第２実施例の半導体装置を用いて、第２ｎ型領域３５を形成するための第１イオン注入５３を異なるドーズ量で行ったときのＲＢ−ＩＧＢＴの逆方向耐圧についてシミュレーションした結果を図１１に示す。逆方向終端構造３０の第２ＦＬＲ３１の個数を１８個とした。第１イオン注入５３のドーズ量は、０．１×１０12／ｃｍ2〜０．４×１０12／ｃｍ2の範囲で種々変更している。図１１には、表面電荷として正電荷（Ｑｓｓ＝＋１×１０12／ｃｍ2）が存在する場合と、負電荷（Ｑｓｓ＝−１×１０12／ｃｍ2）が存在する場合とを示す。図１１に示す結果より、第１イオン注入５３のドーズ量が０．１×１０12／ｃｍ2以上のときに、表面電荷が存在する場合であっても、耐圧２１００Ｖ以上を実現可能であることが確認された。
（実施の形態２）
次に、実施の形態２にかかる半導体装置について説明する。図６は、実施の形態２にかかる半導体装置の構成を示す断面図である。図７は、実施の形態２にかかる半導体装置の構成の別の一例を示す断面図である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、順方向終端構造２０と逆方向終端構造３０との間に、ｎ+チャネルストッパー領域６１と、ｎ+チャネルストッパー領域６１に導電接続するチャネルストッパー電極（第１金属膜）６２とが設けられている点である。ここで、実施の形態２においても、第１ｎ型領域５およびｐ+型領域６が選択的に設けられる点は実施の形態１と同様であり、図６，７はｐ+型領域６のみ設けられている場合を示している。
ｎ+チャネルストッパー領域６１は、活性領域１０側から基板外周側へ伸びる空乏層、および、基板外周側から活性領域１０側へ伸びる空乏層を止める機能を有する。ｎ+チャネルストッパー領域６１に変えて、ｐ+チャネルストッパー領域を設けてもよい。また、図６に示すようにｎ+チャネルストッパー領域６１に接しないように第２ｎ型領域６５を設けてもよいし、図７に示すようにｎ+チャネルストッパー領域６１に接するように第２ｎ型領域７５を設けてもよい。
実施の形態２にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法においておもて面素子構造を形成する際にｎ+チャネルストッパー領域６１およびチャネルストッパー電極６２を形成すればよい。また、実施の形態２にかかる半導体装置の設計条件に合わせて、第２ｎ型領域６５，７５を形成するための第１イオン注入５３に用いるレジストマスク５２の開口幅を調整すればよい。実施の形態２にかかる半導体装置の製造方法のそれ以外の構成は、実施の形態１にかかる半導体装置の製造方法と同様である。
上述した各実施の形態にかかる半導体装置の終端構造の動作について、図８を参照しながら説明する。図８は、本発明にかかる半導体装置の最大電圧印加時の空乏層の状態を示す断面図である。図７に示す実施の形態２にかかる半導体装置の別の一例を例に説明する。図８に示すように、順方向最大電圧印加時、順方向終端構造２０の第１ＦＬＲ２１および逆方向終端構造３０の第２メタルＦＰ３４により、ｐベース領域２とｎ-ドリフト領域１との間のｐｎ接合から基板外側へ伸びる空乏層８１はｎ+チャネルストッパー領域６１で止まる。すなわち、活性領域１０とｎ+チャネルストッパー領域６１との間の距離に応じた大きさの順方向耐圧が保持される。
一方、逆方向終端構造３０の第２ＦＬＲ３１と順方向終端構造２０の第１ＦＬＲ２１との個数を等しくした場合であっても、逆方向最大電圧印加時、逆方向終端構造３０の第２ＦＬＲ３１および第２ｎ型領域７５と、順方向終端構造２０の第１メタルＦＰ２４とにより、ｐ+分離領域４１およびｐコレクタ領域８とｎ-ドリフト領域１との間のｐｎ接合から基板内側へ伸びる空乏層８２はｎ+チャネルストッパー領域６１で止まる。すなわち、ｐ+分離領域４１とｎ+チャネルストッパー領域６１との間の距離に応じた大きさの逆方向耐圧が保持される。また、実施の形態１のようにｎ+チャネルストッパー領域を有していない構成である場合には、上記空乏層８１，８２が順方向終端構造２０と逆方向終端構造３０との境界付近で止まるように、第１，２ＦＰ２２，３２の端部が分離酸化膜２３，３３上に延在する長さや、第１，２メタルＦＰ２４，３４の端部が層間絶縁膜７上に延在する長さを調整すればよい。
例えば、耐圧１７００Ｖの従来のＲＢ−ＩＧＢＴでは、１８個の第１ＦＬＲ１７２からなる順方向終端構造１７１と、２４個の第２ＦＬＲ１７７からなる逆方向終端構造１７６とを設けていたのに対して、実施の形態にかかるＲＢ−ＩＧＢＴにおいては少なくとも第２ＦＬＲ３１の個数を６個減らすことができ、第１，２ＦＬＲ２１，３１ともに１８個とすることができる。これにより、従来のＲＢ−ＩＧＢＴよりも、実施の形態にかかるＲＢ−ＩＧＢＴの終端構造の幅（＝順方向終端構造２０の幅＋逆方向終端構造３０の幅）Ｌを２００μｍ程度短縮することができる。具体的には、従来のＲＢ−ＩＧＢＴの終端構造の幅１４３０μｍを１２３０μｍに短縮することができる。
以上、説明したように、各実施の形態によれば、逆方向終端構造の基板おもて面側に第２ｎ型領域を設けることで、逆方向終端構造のｎ-ドリフト領域のドーズ量が補償され、従来よりも逆方向電圧印加時の逆方向耐圧および耐電荷性を向上させることができる。これにより、逆方向最大電圧印加時に逆方向終端構造内を基板内側へ向かって伸びる空乏層の伸び幅を、順方向最大電圧印加時に順方向終端構造内を基板外側へ向かって伸びる空乏層の伸び幅と等しくすることができる。したがって、従来よりも逆方向終端構造の第２ＦＬＲの個数を減らすことができる。
また、各実施の形態によれば、従来よりも逆方向終端構造の第２ＦＬＲの個数を減らすことができるため、チップサイズを従来と同じ大きさとした場合、活性領域の面積を増大させることができ、従来よりもオン電圧を低減することができる。これにより、導通損失が低減され、高効率化を図ることができる。また、各実施の形態によれば、従来よりも逆方向終端構造の第２ＦＬＲの個数を減らすことができるため、チップサイズを従来よりも小さくすることができる。チップサイズを従来よりも小さくした場合、装置単価を低減することができる。これにより、ＲＢ−ＩＧＢＴを用いる各種エネルギー機器のコストダウンや各種エネルギー機器へのＲＢ−ＩＧＢＴの適用を促すことができる。
以上において本発明では、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば各部の寸法や耐圧、フィールドリミテッドリングの個数等は要求される仕様等に応じて種々設定される。また、上述した実施の形態ではプレーナゲート型のおもて面素子構造を有する場合を例に説明しているが、プレーナゲート型のおもて面素子構造に代えて、トレンチゲート型のおもて面素子構造を設けてもよい。また、本発明では、ｎ型とｐ型をすべて逆転した構成とすることも可能である。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、ＲＢ−ＩＧＢＴを用いて構成されるマトリクスコンバータや、無停電電源装置（ＵＰＳ）、エネルギー変換装置などに用いられるパワー半導体装置に有用である。
１ ｎ-ドリフト領域、ＦＺウエハ
２ ｐベース領域
３ ｐ+コンタクト領域
４ エミッタ電極
５ 第１ｎ型領域
６ ｐ+型領域
７ 層間絶縁膜
８ ｐコレクタ領域
９ コレクタ電極
１０ 活性領域
２０ 順方向終端構造
２１ 第１ＦＬＲ
２２ 第１ＦＰ
２３，３３ 分離酸化膜
２４ 第１メタルＦＰ
３０ 逆方向終端構造
３１ 第２ＦＬＲ
３２ 第２ＦＰ
３４ 第２メタルＦＰ
３５，６５，７５ 第２ｎ型領域
４１ ｐ+分離領域
４２ フィールドストッパー電極
４３ Ｖ字溝
５１，５５ スクリーン酸化膜
５２ レジストマスク
５３ 第１イオン注入
５４ 酸化膜
５６ 第２イオン注入
６１ ｎ+チャネルストッパー領域
６２ チャネルストッパー電極
８１ 順方向電圧印加時に活性領域側から拡がる空乏層
８２ 逆方向電圧印加時に基板外周側から拡がる空乏層

Claims (12)

  1. 第１導電型半導体基板の側面に設けられ、前記第１導電型半導体基板のおもて面から裏面に至る第２導電型分離領域と、
    活性領域と前記第２導電型分離領域の間に設けられ、前記活性領域を囲む第１耐圧構造領域と、
    前記第１耐圧構造領域と前記第２導電型分離領域との間に設けられ、前記第１耐圧構造領域を囲む第２耐圧構造領域と、
    前記第１耐圧構造領域および前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面の表面層に選択的に設けられた複数の第２導電型半導体領域と、
    前記第２導電型半導体領域に接する導電膜と、
    前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面の表面層に設けられ、前記第２導電型分離領域に接し、かつ１つ以上の前記第２導電型半導体領域に接する、前記第１導電型半導体基板よりも抵抗率の低い第１導電型半導体領域と、
    を備えることを特徴とする半導体装置。
  2. 前記第１導電型半導体領域は、１つ以上の前記第２導電型半導体領域を内包することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１耐圧構造領域と前記第２耐圧構造領域との境界における前記第１導電型半導体基板のおもて面の表面層に設けられ、順方向の電圧印加時に前記活性領域側から伸びる空乏層を止めるチャネルストッパー領域と、
    前記チャネルストッパー領域に接する第１金属膜と、
    をさらに備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１耐圧構造領域と前記第２耐圧構造領域との境界における前記第１導電型半導体基板のおもて面の表面層に設けられ、逆方向の電圧印加時に前記第２導電型分離領域側から伸びる空乏層を止めるチャネルストッパー領域と、
    前記チャネルストッパー領域に接する第１金属膜と、
    をさらに備えることを特徴とする請求項１に記載の半導体装置。
  5. 前記第１導電型半導体領域のドーズ量は、０．１×１０12／ｃｍ2〜１．６×１０12／ｃｍ2であることを特徴とする請求項１に記載の半導体装置。
  6. 前記第１導電型半導体基板の、隣り合う前記第２導電型半導体領域の間に挟まれた部分の表面上に設けられた酸化膜をさらに備え、
    前記導電膜の端部は前記酸化膜上に延在していることを特徴とする請求項１に記載の半導体装置。
  7. 前記第１耐圧構造領域において、前記導電膜の活性領域側の端部が前記酸化膜上に延在する長さは、前記導電膜の分離領域側の端部が前記酸化膜上に延在する長さよりも長いことを特徴とする請求項６に記載の半導体装置。
  8. 前記第２耐圧構造領域において、前記導電膜の活性領域側の端部が前記酸化膜上に延在する長さは、前記導電膜の分離領域側の端部が前記酸化膜上に延在する長さよりも短いことを特徴とする請求項６に記載の半導体装置。
  9. 前記第１耐圧構造領域における複数の前記導電膜のうち、最も前記第２耐圧構造領域側の前記導電膜に接する第２金属膜と、
    前記導電膜を覆う層間絶縁膜と、
    をさらに備え、
    前記第２金属膜の端部は前記層間絶縁膜上に延在しており、
    前記第２金属膜の分離領域側の端部は、前記第２金属膜が接続された前記導電膜の分離領域側の端部よりも分離領域に近いことを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
  10. 前記第２耐圧構造領域における複数の前記導電膜のうち、最も前記第１耐圧構造領域側の前記導電膜に接する第３金属膜をさらに備え、
    前記第３金属膜の端部は前記層間絶縁膜上に延在しており、
    前記第３金属膜の活性領域側の端部は、前記第３金属膜が接続された前記導電膜の活性領域側の端部よりも活性領域に近いことを特徴とする請求項９に記載の半導体装置。
  11. 第１導電型半導体基板の側面に設けられた第２導電型分離領域と、
    活性領域と前記第２導電型分離領域の間に設けられ、前記活性領域を囲む第１耐圧構造領域と、
    前記第１耐圧構造領域と前記第２導電型分離領域との間に設けられ、前記第１耐圧構造領域を囲む第２耐圧構造領域と、
    を備えた半導体装置の製造方法であって、
    前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面に第１導電型不純物を選択的にイオン注入する第１イオン注入工程と、
    前記第１イオン注入工程後、前記第１導電型半導体基板の外周のおもて面に第２導電型不純物を選択的にイオン注入する第２イオン注入工程と、
    熱処理により前記第１導電型不純物を拡散し、前記第１導電型半導体基板のおもて面の表面層に、前記第２導電型分離領域に接するように、前記第１導電型半導体基板よりも抵抗率の低い第１導電型半導体領域を形成する第１拡散工程と、
    熱処理により前記第２導電型不純物を拡散し、前記第１導電型半導体基板の外周に、前記第１導電型半導体領域に接するように、前記第１導電型半導体基板のおもて面から裏面に至る前記第２導電型分離領域を形成する第２拡散工程と、
    前記第２拡散工程後に、前記第２耐圧構造領域における前記第１導電型半導体基板のおもて面の表面層に、少なくとも一部が前記第１導電型半導体領域に接する複数の第２導電型半導体領域を形成する形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  12. 前記第１拡散工程は、前記第２イオン注入工程前に行う、または、前記第２イオン注入工程後に前記第２拡散工程とともに行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2014557230A 2013-01-16 2013-01-16 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5991384B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/050699 WO2014112057A1 (ja) 2013-01-16 2013-01-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5991384B2 true JP5991384B2 (ja) 2016-09-14
JPWO2014112057A1 JPWO2014112057A1 (ja) 2017-01-19

Family

ID=51209182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014557230A Expired - Fee Related JP5991384B2 (ja) 2013-01-16 2013-01-16 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20150249149A1 (ja)
JP (1) JP5991384B2 (ja)
WO (1) WO2014112057A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409479A (zh) * 2014-11-05 2015-03-11 中国东方电气集团有限公司 一种电力电子半导体芯片的终端单元结构及其制造方法
DE102016207117A1 (de) * 2016-04-27 2017-11-02 Robert Bosch Gmbh Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
CN106252401A (zh) * 2016-09-28 2016-12-21 中国科学院微电子研究所 一种逆阻型绝缘栅双极晶体管终端结构
CN110571148B (zh) * 2019-07-18 2021-01-12 珠海格力电器股份有限公司 功率半导体器件的加工方法及功率半导体器件
CN110729349A (zh) * 2019-11-29 2020-01-24 中芯集成电路制造(绍兴)有限公司 功率器件终端结构及其形成方法
JP7334678B2 (ja) * 2020-06-04 2023-08-29 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252212A (ja) * 2003-04-10 2005-09-15 Fuji Electric Holdings Co Ltd 逆阻止型半導体装置およびその製造方法
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
JP5748188B2 (ja) * 2009-09-29 2015-07-15 富士電機株式会社 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
EP2654084B1 (en) * 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
JP5773073B2 (ja) * 2012-05-15 2015-09-02 富士電機株式会社 半導体装置
JP6024751B2 (ja) * 2012-07-18 2016-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252212A (ja) * 2003-04-10 2005-09-15 Fuji Electric Holdings Co Ltd 逆阻止型半導体装置およびその製造方法
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2014112057A1 (ja) 2014-07-24
US20150249149A1 (en) 2015-09-03
JPWO2014112057A1 (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6662429B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
JP5515922B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
CN107887382B (zh) 半导体器件和用于形成半导体器件的方法
JP5991384B2 (ja) 半導体装置および半導体装置の製造方法
JP5406171B2 (ja) ＳｉＣ半導体装置
JP5554417B2 (ja) トレンチゲートパワー半導体装置及びその製造方法
WO2012124786A1 (ja) 半導体装置およびその製造方法
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP5136578B2 (ja) 半導体装置
JP2009043966A (ja) 半導体装置及びその製造方法
JP2014204038A (ja) 半導体装置及びその製造方法
JP2012089824A (ja) 半導体素子およびその製造方法
JP2021136423A (ja) 半導体装置
JPWO2012131878A1 (ja) 縦型半導体装置
JP5735611B2 (ja) ＳｉＣ半導体装置
JP7090073B2 (ja) 半導体装置
US9000538B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2012004466A (ja) 半導体装置
JP2014225693A (ja) 半導体装置およびその製造方法
CN115241268A (zh) 半导体装置
JP2016162783A (ja) 半導体装置
WO2023145071A1 (ja) 半導体装置および半導体装置の製造方法
JP2024009709A (ja) 炭化珪素半導体装置
JP2022168904A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R150 Certificate of patent or registration of utility model

Ref document number: 5991384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees