JP5201303B2 - 逆阻止型半導体装置の製造方法 - Google Patents

Description

本発明は電力変換装置などに使用されるパワー半導体装置に関する。さらに詳しくはＦＺウエハを用いて製造される、双方向の耐圧特性を有する双方向ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又は逆阻止型ＩＧＢＴと呼称されるＩＧＢＴ半導体装置に関する。

従来のプレーナ型ｐｎ接合構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、主要な用途であるインバータ回路やチョッパ回路では、直流電源下で使用されるので、順方向の耐圧さえ確保できれば問題はなく、素子設計の段階から逆方向耐圧確保を重要因子としての考慮をせずに作られていた。
しかし、最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換を行うために、直接リンク形変換回路等のマトリクスコンバータが適用されるようになってきた。そして、このマトリクスコンバータに双方向スイッチング素子を使用することによる、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。このため、逆耐圧ＩＧＢＴを逆並列接続して前記双方向スイッチング素子とするために、逆耐圧を持ったＩＧＢＴが要望されるようになった。

図８はマトリクスコンバータの回路図であり、（ａ）は３相分のスイッチ部分を示す回路図であり、（ｂ）は（ａ）の一スイッチ（鎖線内）を通常のＩＧＢＴを用いて構成した回路図であって、（ｃ）は（ａ）の一スイッチを双方向の耐圧特性を有する逆阻止型ＩＧＢＴを用いて構成した回路図である。
図９は、逆阻止型ＩＧＢＴの半導体基板（シリコン基板）の要部断面図であり、（ａ）は逆電圧を印加した場合の断面図であり、（ｂ）は順電圧を印加した場合の断面図である。図９に示す逆阻止型ＩＧＢＴの製造方法を説明する。ｎ⁻ドリフト層３となる厚い（約５２５μｍ）ｎ型ＦＺシリコン基板の表面から深いｐ^＋型分離拡散領域１１（６００Ｖ耐圧の場合約１２０μｍの深さ）を拡散で形成し、その後、前記ｐ^＋型分離拡散領域１１に耐圧構造の幅Ｗを介して取り囲まれた前記ｎ⁻ドリフト層３の表面に選択的にｐベース層４を形成し、そのｐベース層４の表面に選択的にｎ^＋エミッタ領域５を形成し、更にゲート酸化膜６、ゲート電極７及びエミッタ電極８等のシリコン基板表面側の活性部となるＭＯＳゲート構造を形成する。このＭＯＳゲート構造の形成後、逆阻止耐圧が６００Ｖの場合、シリコン基板を１００μｍ程度にまで裏面から研削または研磨して減厚し、減厚後裏面からｐ^＋コレクタ層９をイオン注入及びアニール熱処理による活性化処理によって形成し、コレクタ電極を形成する。

前述のステップにより逆阻止型ＩＧＢＴが形成されたシリコン基板を各逆阻止型ＩＧＢＴチップに切断する場合、切断部１０は高濃度ｐ^＋分離拡散領域１１の中央となる。この製造方法によれば、切断部１０には逆耐圧ｐｎ接合の終端部が露出しない。逆耐圧ｐｎ接合の終端部はシリコンチップ表面にあるｐ^＋分離拡散領域１１表面パターンの内側境界線となり、且つその表面は前記耐圧構造部の表面保護膜であるフィールド酸化膜により保護されるので、高信頼性の逆耐圧を維持できる。さらに、逆電圧を印加した際にも空乏層１２は特にｐ^＋分離拡散領域１１側へは高不純物濃度のため、ｐｎ接合部近辺からわずかに拡がるのみ（図示せず）で、ほとんど拡がらないようにされている。ただし、ｐ^＋コレクタ層９の不純物濃度はｐ^＋コレクタ層９側に広がりすぎてコレクタ電極に到達しない程度の濃度にコントロールされている。図９（ａ）、（ｂ）に示すように、主にｎ⁻ドリフト層３側に大きく広がる空乏層（鎖線）１２により発生する電界は、シリコン基板表面ではｐ^＋分離拡散領域１１により囲まれ、フィールド酸化膜で表面が保護された耐圧構造内に接合終端部を有する。従って、十分な逆耐圧を高信頼性で得ることが可能である（下記特許文献１〜６、非特許文献１参照）。

なお、前記ｐ^＋分離拡散領域１１を有しない通常のＩＧＢＴでは、一応逆耐圧ｐｎ接合を有しているが、エミッタをグランド電位としコレクタを負電位とする逆バイアスを加えると、チップ化する際にできた切断部がｐ^＋コレクタ層９を切断するため、前記逆耐圧ｐｎ接合の終端部は保護されない状態で露出することになり、逆漏れ電流が極大になるだけでなく、当然ながら、耐圧の安定性、信頼性の面からも十分な逆耐圧が得られない。
前記図９のような逆阻止型ＩＧＢＴチップを前記図８（ｃ）の等価回路のように逆並列に接続すると、双方向の電流を制御でき、双方向の印加電圧を阻止可能な双方向デバイスとして機能させることができる。
また、逆阻止型ＩＧＢＴの場合、通常のＩＧＢＴでは必ずしも必要としなかった電子線照射やヘリウム照射によるライフタイム制御を必要とする。その目的は、ひとつには、逆耐圧ｐｎ接合の高温逆漏れ電流の低減のためであり、他は、オン電圧―ターンオフ損失関係における、いわゆるトレードオフ特性の改善のためである。

ライフタイム制御を必要とする理由についてさらに説明すると、前者については、ＩＧＢＴのラッチアップ防止のためにエミッタ側を高不純物濃度にしてエミッタ注入効率を高くする必要があるからであり、後者については、順耐圧と同程度の大きさの逆電圧が逆耐圧ｐｎ接合に印加されるため、逆電圧印加時のｐ^＋コレクタ層において空乏層がコレクタ電極に到達（パンチスルー）しないように、裏面のｐ^＋コレクタ層の不純物濃度を通常のＮＰＴ―ＩＧＢＴより高くして、コレクタ注入効率を高くしているので、注入される少数キャリアが多くなってターンオフ速度が遅くなり、ターンオフ損失（スイッチング損失）が増加するからである（特許文献５、６、７、特願２００４−１１３９６２−段落００１３）。
また、一方、上記特許文献５に記載の逆阻止型ＩＧＢＴにおいてダイオード動作では、裏面側のコレクタ領域からだけでなく、同電位であるｐ^＋分離拡散領域からもホールが注入されるため、ｐ^＋分離拡散領域からのホールの注入を抑えてターンオフ損失を少なくする構造が必要である。そのために、エミッタ電極がｐベース層と接触する部分での外端と、ｐ^＋分離拡散領域の内端との距離Ｗを、ｎ⁻ドリフト層の深さ方向の厚さｄよりも長くすることにより、実質的にｐ^＋分離拡散領域からのホール注入を抑えるような耐圧構造とする発明が、本発明者らによって出願されている（特願２００４−１１３９６２）。

さらにまた、前記特願２００４−１１３９６２の記載では、逆耐圧ＩＧＢＴの裏面ｐ^＋コレクタ層の形成のためのイオン注入後の活性化処理は３５０℃以上４００℃以下のアニール温度で行っている。その理由は、前記アニール温度を４００℃以上の高温処理にすると、深いｐ^＋分離拡散領域の形成時にシリコン基板全面に導入された高濃度の酸素がドナー化してｎ⁻ドリフト層の不純物濃度が高くなって耐圧が減少することを防止するためであり、３５０℃以下ではコレクタ層の形成のためのボロンにイオン注入後の活性化に問題があり、使用できないからである。しかし、一般にＩＧＢＴで基板裏面のイオン注入後に行われる活性化熱処理は、酸素のドナー化防止対策を狙って４００℃以下とすると、イオン注入後の活性化温度としては、低温になるほど不十分になり易いので、できるだけ４００℃に近い３８０℃前後で行われていた。
特開平７−３０７４６９号公報 特開２００１−１８５７２７号公報 特開２００２−７６０１７号公報 特開２００２−３５３４５４号公報 特開２００２−３１９６７６号公報 特開平５−１１４７３６号公報 特開２００４−１６５６１９号公報 エム・タケイ（Ｍ．Ｔａｋｅｉ）、外２名、「６００Ｖ−ＩＧＢＴウイズ・リバース・ブロッキング・ケイパビリティ（ｗｉｔｈ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｃａｐａｂｉｌｉｔｙ）」、プロシーディングス・オブ・２００１・インターナショナル・シンポジウム・オン・パワー・セミコンダクタ・デバイセス・アンド・アイシーズ・オオサカ（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ２００１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ，Ｏｓａｋａ）２００１年、Ｐ．４１３−４１６

しかしながら、図７に示すように、酸素がサーマルドナー化（熱処理により酸素ドナーとなること）の確率は４００℃前後から急上昇するので、前述の３８０℃前後での活性化処理温度でも、熱処理温度履歴のわずかなばらつきにより、ドナー化の程度が大きくばらつき、結果として、製造した逆阻止ＩＧＢＴの逆耐圧や逆漏れ電流などの特性が大きくばらつき、良品率にも影響して良品率がよくないという問題を抱えていた。（また、高温逆漏れ電流は一応低くなるものの、まだ、充分とは言えず、１２５℃で、５０ｍＡ／ｃｍ^２（６００Ｖ）程度の高い値であった。）
また、シリコン基板の表面（一方の主面）側にＭＯＳゲート構造とその表面に接触するアルミニウムエミッタ電極を作成後、シリコン基板の裏面側を研削して減厚した後に行うアニールなどの熱処理では、前記基板の裏面研削前に行われるライフタイム制御のための電子線照射によりできた結晶欠陥に対する回復とイオン注入後の活性化処理のための熱処理とを兼ねさせているため、３５０℃以下にはできず、異なる熱膨張係数に基づくシリコン基板の応力が熱処理温度により大きく変化し、基板割れ不良がしばしば発生していた。前述の結晶欠陥を回復させる熱処理は、回復により結晶欠陥密度をコントロールしてライフタイムの大きさを制御するためには欠かせない必要な工程である。

さらにまた、シリコン基板の裏面ｐ^＋コレクタ層の活性化のためにレーザー照射が有効であることは知られていたが、電子線照射によるライフタイム制御を必要とする場合は、その生成された結晶欠陥を適正に回復させるための熱処理を必要とするので、レーザー照射後にその欠陥回復と前記活性化のための熱処理を行って工程の効率化を図っていた。そのため、熱処理温度を３８０℃程度と高くせざるを得ず、その結果、結晶欠陥と酸素ドナーとの複合欠陥も多く残存し、室温逆漏れ電流、室温の順方向漏れ電流については、良品率のばらつきが大きく必ずしも実用的ではなかった。
本発明は、以上述べた点に鑑みてなされたものであり、逆耐圧ＩＧＢＴにおける分離拡散層の形成時に取り込まれた酸素のドナー化による低耐圧化への影響を低減し、ライフタイム制御を適切に行うことにより、室温順逆漏れ電流のばらつきを少なくし高温逆漏れ電流の低減とオン電圧−ターンオフ損失間のトレードオフ関係の改善を図ることのできる逆阻止型半導体装置の製造方法を提供することを目的とする。

特許請求の範囲の請求項１記載の本発明によれば、一導電型ドリフト層となるシリコン基板の一方の主面に、逆耐圧ｐｎ主接合の接合終端部を配置するための他導電型分離拡散領域と、該分離拡散領域に取り囲まれる前記ドリフト層の表面に位置するＭＯＳゲート構造と該ＭＯＳゲート構造を取り巻く耐圧構造と、前記ＭＯＳゲート構造表面に接触するエミッタ電極とをそれぞれ形成する工程と、
ライフタイム制御のための荷電粒子照射を行う工程と、
その後３００℃以上３５０℃未満の範囲の温度で熱処理を施す工程と、
前記半導体基板の他方の主面を、前記他導電型分離拡散領域が露出する厚さに研削または研磨する工程と、
前記半導体基板の他方の主面に、イオン注入とレーザー照射によりより前記分離拡散領域の露出面に接続される他導電型コレクタ層を形成する工程とを、この順に行う逆阻止型半導体装置の製造方法であって、
前記分離拡散領域を形成する工程において酸素が導入され、
前記荷電粒子照射の工程において結晶欠陥を導入し、
前記範囲の温度で熱処理を施す工程によって前記結晶欠陥を適正な密度に回復させ、
定格電圧の１／２の逆バイアス電圧における逆方向漏れ電流が４μＡ以下に低減されるとすることにより、前記本発明の目的は達成される。また、前記熱処理の温度が３２０℃以上３４０℃以下、さらには３３０℃であることが好ましい。

本発明では荷電粒子照射の一つである電子線照射と、その後３００℃以上３５０℃未満の範囲の低い温度での熱処理とによるライフタイム制御がシリコン基板裏面の減厚工程前に行われ、且つイオン注入後の活性化のための熱処理はレーザー照射にみで行われ、裏面コレクタ層近傍だけの局部的なアニール熱処理とするため、シリコン基板のＭＯＳゲート構造側の基板バルクにおける、前記レーザー照射に伴う基板温度上昇を実質的に無視できる程度に少なくすることにより、ライフタイム制御とイオン注入後の活性化処理とをそれぞれ別個に適切な条件で実施できるようになり、酸素のドナー化を抑制しつつ、ライフタイム制御も適切にできるという本発明の目的が達成できるのである。
また、本発明によれば、前記荷電粒子照射が電子線照射であって、該電子線照射が加速電圧を５ＭｅＶ以下で、照射量を１００ｋＧｙ以下で行われることが好ましい。

また、本発明によれば前記電子線照射が加速電圧を５ＭｅＶ以下で、照射量を２０ｋＧｙ乃至６０ｋＧｙの範囲で行われる特許請求の範囲の請求項２記載の逆阻止型半導体装置の製造方法とすることがより好ましい。
電子線照射により結晶欠陥を導入するとライフタイムが減少するため、少なくともｐ^＋ベース層４に結晶欠陥を導入すると、表側のエミッタ注入効率を減少させることができる。ただし、表側に局所的に結晶欠陥を導入すると、損失トレードオフを悪化させてしまうので、むしろデバイス全面の深さ方向に広くかつ一様に結晶欠陥を導入するとよい。そのような導入方法としては、電子線照射が好ましいのである。更に、もともと裏面コレクタ層を低注入化しているため、電子線照射量が多すぎるか、加速電圧が高すぎるとダメージが多くライフタイムが小さくなりすぎて、オン電圧が増加することがある。よって照射時の加速電圧が５ＭｅＶ以下で照射量が１００ｋＧｙ以下ならば、オン電圧の増加を最小に抑えて逆漏れ電流を抑制できるので望ましい。電子線照射量は、好ましくは２０ｋＧｙ〜６０ｋＧｙとすることがよい。

また、本発明によれば前記ＭＯＳゲート構造が、前記分離拡散領域に取り囲まれた前記ドリフト層の表面に選択的に形成される他導電型ベース領域と、該ベース領域に形成される一導電型エミッタ領域と、該エミッタ領域と前記ドリフト層とに挟まれる前記ベース領域の表面にゲート絶縁膜を介して形成されるゲート電極とを有し、前記ＭＯＳゲート構造の表面に接触するエミッタ電極が前記エミッタ領域と前記ベース領域とに接触することが望ましい。
また、本発明によれば、前記エミッタ電極が前記他導電型ベース領域と接触する部分での外端と、前記分離拡散領域の内端との距離で規定される前記ＭＯＳゲート構造を取り巻く耐圧構造の幅Ｗが、前記一導電型ドリフト層の深さ方向の厚さｄよりも大きいことが好ましい。

一般に、コレクタ側からホールが注入されるとき、ホールは距離の短いところを流れようとする。そのため分離拡散領域とエミッタ電極の表面コンタクト領域、即ち所謂活性部までの耐圧領域の距離がｎ⁻ドリフト層の厚さより長いと、ホールは分離拡散領域からよりも、活性部の真下に位置するコレクタ層から注入されて表側エミッタ電極にかけての部分が流れやすくなる。よって、相対的に分離拡散領域から活性部へのホール注入は少なくなる。さらに、分離拡散領域と活性部との間の距離が、少数キャリア（この場合ホール）のアンビポーラ拡散長よりも長くなれば、分離拡散領域から注入されたホールの濃度は、エミッタ層に向かって十分減衰するので、分離拡散領域からの注入は無視できるようになる。従って、本発明では、前述の耐圧構造部の幅Ｗがドリフト層の厚さｄより大きくすることが好ましいのである。

また、本発明によれば前記レーザー照射がＹＡＧレーザー光照射であることが好適である。

本発明によれば、逆耐圧ＩＧＢＴにおける分離拡散層の形成時に取り込まれた酸素のドナー化による低耐圧化への影響を低減し、ライフタイム制御を適切に行うことにより、室温順逆漏れ電流のばらつきを少なくし高温逆漏れ電流の低減とオン電圧−ターンオフ損失間のトレードオフ関係の改善を図れる逆阻止型半導体装置の製造方法を提供することができる。
本発明による発明の効果を具体的に以下説明する。
室温逆バイアス特性が良好である。すなわち、逆耐圧が高く、１２００Ｖ以上を十分確保でき、室温逆漏れ電流も低く、１０μＡ以下で、かつばらつきが少ない。
前記逆耐圧が１２００Ｖ以上、６００Ｖにおける室温逆漏れ電流が１０μＡ以下を基準とする良品率が高く、約９０％以上となる。

ウエハを２００μｍ以下に薄く研削した後の熱処理工程を削減できるので、ウエハ割れ不良を低減できる。
以上により、逆並列接続が可能で双方向特性をもつ電力用半導体素子を供給することができ、前記図８に示すような、低コストなマトリックスコンバータを構成することが可能となる。

本発明の逆阻止型半導体装置の製造方法について、図１は、本発明と従来の逆阻止型ＩＧＢＴの逆方向漏れ電流と順方向漏れ電流との関係図、図２、図３は順逆バイアスの大小のそれぞれの組み合わせに対応する空乏層の状態を表すシリコン基板の要部断面図、図４は本発明と従来の逆阻止型ＩＧＢＴのアニール温度と逆漏れ電流との関係図、図５は本発明と従来の逆阻止型ＩＧＢＴのアニール温度と逆耐圧との関係図、図６は、本発明と従来の逆阻止型ＩＧＢＴのアニール温度と良品率との関係図、図１０本発明にかかる逆阻止型ＩＧＢＴの製造方法を示すシリコン基板の要部断面図、図１１は、活性部と耐圧構造部境界におけるキャリアの集中の状態を示すシリコン基板の要部断面図、図１２は、シミュレーションによる図１１のＡ−Ｂ線部分（図１１の一点鎖線で示した部分）におけるホール濃度の分布図、図１３はＷ／ｄと最大可制御電流との関係図である。

以下、本発明の逆阻止半導体装置の製造方法にかかる実施例について、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下説明する実施例の記載に限定されるものではない。図１０−１は逆阻止型ＩＧＢＴの製造方法を示すシリコン基板の要部断面図（その１）であり、厚さ５２５μｍ、不純物濃度６．３×１０^１３ｃｍ^−３のＦＺウエハ２０のｎ⁻ドリフト層の表面（一方の主面）に、厚さ２４０００オングストロームの初期酸化膜２１を形成し、デバイス周辺部の幅１００μｍ領域の酸化膜２１に開口部２２を形成し（図１０−１（ａ））、表面にボロンソースを塗布して熱処理することで、ボロンのデポジション２３を行う。この際に形成された酸化膜２１上のボロンガラスをエッチングして除去した後（図１０−１（ｂ））、１２００℃以上の温度において酸素雰囲気中で深さ２１０μｍまでボロンを拡散し、ｐ^＋分離拡散層２５を形成する（図１０−２（ｃ））。このｐ^＋分離拡散層２５に取り囲まれたｎ⁻ドリフト層２０の表面にｐベース層２６、ゲート酸化膜３０、ゲート電極２８、ｎ^＋エミッタ領域２７、チャネル領域２９およびエミッタ（＝カソード）電極３１等の通常のＩＧＢＴの表面ＭＯＳゲート構造を形成する（図１０−２（ｄ））。表面側エミッタ電極３１をＭＯＳゲート構造表面に接触するように形成した後、電子線３２を４．６ＭｅＶ，４０ｋＧｙにて照射する（図１０−３（ｅ））（図１０−３（ｆ））。×印はこの電子線照射により形成された結晶欠陥３３を示す。照射後に、３３０℃、６０分にて熱処理を施す（図１０−４（ｇ））。この熱処理により結晶欠陥３３が適正に回復して結晶欠陥が適正に減少していることを示す。その後ウエハの裏面（他方の主面）を削り、厚さを１８０μｍにする（図１０−４（ｈ））。裏面側には前記ｐ^＋分離拡散層２５が露出する。ｐ^＋コレクタ層３４の形成のために裏面に１×１０^１４ｃｍ^−２のボロンをイオン注入する（図１０−４（ｉ））。その後、前述のボロンを活性化させるために、裏面にＹＡＧレーザー（２ω）を４Ｊ／ｃｍ^２、遅延時間３００ｎｓにて照射する（図１０−４（ｉ））。最後に裏面コレクタ電極３５を形成する（図１０−４（ｉ））。最後に、ｐ^＋分離拡散層２５の中央のスクライブライン３６上をダイシングし、チップカットする（図１０−４（ｊ））。前述の本発明にかかる実施例の製造方法のポイントをまとめると、分離拡散領域を有さないＩＧＢＴでは逆耐圧ｐｎ接合の終端部はチップ化の際に切断されたままとなっているのに対して、前記実施例で説明した逆阻止型ＩＧＢＴでは裏面のｐ^＋コレクタ層が分離拡散領域と接続されて同電位にされているため、逆耐圧ｐｎ接合の終端部は表面にあって酸化膜により保護されているので、チップ化の際にも前述のように接合が切断されることなく、逆耐圧の信頼性が確保される。本発明にかかる逆耐圧ｐｎ接合とはｐ^＋コレクタ層３４とｐ^＋分離拡散層２５とその同電位領域とｎ⁻ドリフト層２０との境界にできるｐｎ接合である。また、表面のエミッタ電極としてアルミニウムを被着させパターニングさせた後に、加速電圧４．６ＭｅＶ、線量４０ｋＧｙによる電子線を照射して意図的に結晶欠陥３３を形成し、ウエハの裏面研削前に最適な温度でアニール熱処理にてシリコン基板（バルク）中の結晶欠陥を適正な密度に回復させることでライフタイムを適切に短く制御すること、および、その後ウエハ２０の裏面を研削し、ボロンを裏面にイオン注入し、イオン注入したｐ^＋コレクタ層３４の活性化を、ＹＡＧなどのレーザー照射にて行う。このレーザー照射による活性化では、コレクタ層の近傍のみの基板温度上昇となり、基板バルク中、特にエミッタ側の近傍の温度上昇はほとんど無視できる程度となるので、前記ライフタイム制御とｐ^＋コレクタ層の活性化のためのレーザー照射工程を相互に悪影響を与えないようにそれぞれ別個に行うことができるところを特徴とする。

図１に、本発明と従来の方法（前記前記特願２００４−１１３９６２）に記載の方法による、室温順漏れ電流と逆漏れ電流の相関を示す。図１において、縦軸の逆方向漏れ電流（Ａ）を１．０Ｅ−０５などと表記しているのは、１．０×１０^−５アンペアの意味である。後述する図４の縦軸の表記についても同じ。測定における接合温度は２３℃、順・逆バイアスとも、６００Ｖ（定格電圧の１／２）を印加している。本発明は、前述のように加速電圧４．６ＭｅＶ、線量４０ｋＧｙによる電子線照射後のアニール温度（３３０℃）による熱処理を施し、裏面にＹＡＧレーザー照射による活性化によりｐ^＋コレクタ層を形成している。レーザー照射による活性化処理はほぼ前記ｐ^＋コレクタ層の厚さ程度の熱処理となり、ＭＯＳゲート構造への悪影響が小さい特徴がある。また、電子線照射は、前述のように、ＩＧＢＴでは裏面コレクタ層を低注入化しているため、電子線照射量が多すぎるか、加速電圧が高すぎるとダメージが多くライフタイムが小さくなりすぎて、オン電圧が増加することがある。よって照射時の加速電圧が５ＭｅＶ以下で照射量が１００ｋＧｙ以下ならば、オン電圧の増加を最小に抑えて逆漏れ電流を抑制できるので望ましい。電子線照射量は、好ましくは２０ｋＧｙ〜６０ｋＧｙとすることがよい。従来の方法は、前記電子線照射後のアニール温度３８０℃でＹＡＧレーザー照射による活性化の場合である。室温順方向漏れ電流は、図１に示すように、逆方向電圧が６００Ｖでの漏れ電流と、順方向電圧が６００Ｖでの漏れ電流に、正の相関がみられる。この理由について模式的なモデルを図２と図３に示す。それぞれ順方向バイアス時の空乏層を白点で示し、空乏層の延びる方向を白抜き矢印で示す。逆方向バイアス時の空乏層を黒点で示し、空乏層の延びる方向を黒抜き矢印で示す。＋印は欠陥を表す。低い順方向電圧では、漏れ電流は表側の空乏領域の欠陥による影響が強い。このため、高い逆方向電圧の漏れ電流と正の相関があるということは、逆方向漏れ電流は、裏面だけでなく、ウエハバルク部の欠陥の影響も強く受けている。すなわち、前述の分離層拡散で導入される、酸素ドナーによる複合的な欠陥の影響が漏れ電流の増加や製造歩留まりの低下を及ぼしている。本発明の製造方法によれば、従来の場合に比べて、順漏れ電流・逆漏れ電流ともに、１桁近く低減していることが判る。これは、電子線照射後のアニール温度を３３０℃のように低温にすることにより、酸素起因の欠陥が抑えられているためである。

図４は、前記加速電圧４．６ＭｅＶ、線量４０ｋＧｙによる電子線照射後のアニール温度と、室温で逆バイアス６００Ｖにおける平均逆漏れ電流の関係を、本発明にかかる製造方法の場合と従来方法について、ＹＡＧレーザー照射によるｐコレクタ層のためのイオン注入後の活性化処理の有無を含めて比較した関係図である。前記ＹＡＧレーザー照射による活性化処理無しの場合とは、前記電子線照射後のアニール処理を直後に行わず、後工程のｐコレクタ層のためのイオン注入後の活性化のための熱処理の際に、前記電子線照射後に必要なアニール処理機能をも兼用させて行なうため、レーザー照射を行わない方法である。○印で示す従来の方法１は、電子線照射後アニール温度３５０℃〜４２０℃でＹＡＧレーザー照射によるイオン注入の活性化処理有りの場合、△で示す従来の方法２は電子線照射後アニール温度３３０℃〜４２０℃でＹＡＧレーザー照射無しの場合である。従来の方法１の場合、室温逆漏れ電流は図４に示すように約１０μＡ〜約３０μＡ（１．０Ｅ−０５＝１×１０^−５Ａ〜３．０Ｅ−０５＝３．０×１０^−５Ａ）よりも大きくなり、従来の方法２の場合はいずれもさらに高い３０μＡ以上である。これに対して、●で示す本発明の場合、３５０℃未満で４μＡ（４．０Ｅ−０６＝４×１０^−６Ａ）であり、前記従来の方法１と２のいずれよりも低い室温逆漏れ電流であることは明らかである。３４０℃以下特に３３０℃で劇的な漏れ電流の低下が見られる。これは、３５０℃未満の温度にて熱処理する場合、酸素のドナー化の熱処理温度特性を示す図７に示すように、導入された酸素の活性化（ドナー化）や、電子線照射によって導入された結晶欠陥と酸素の相互作用が生じない温度になっているためと考えられる（図７は非特許文献の「半導体の結晶欠陥制御の科学と技術」のシリコン編、角野監修、サイエンスフォーラム、１８３頁、１９９３年６月に記載）。

図４において、３００℃未満の低いアニール温度で室温逆漏れ電流が３００℃以上の場合よりも高くなっているのは、アニール温度が低すぎて電子線照射による結晶欠陥があまり回復されず、残留欠陥が多くなっているために、発生電流が支配的になっているからである。よって、熱処理温度は、３００℃以上３５０℃未満、望ましくは３３０℃近傍の３２０℃以上３４０℃以下であることがよい。また、本発明を含むＹＡＧレーザー照射品の室温逆漏れ電流が同照射無しに比べて低いのは、裏面ｐコレクタ層のｐｎ接合（逆耐圧ｐｎ接合）のボロンイオン注入の際に形成された結晶欠陥がレーザー光照射によって回復され、前記逆耐圧ｐｎ接合における電子の発生が抑えられているためである。すなわち、従来のように、電子線照射後のアニール処理に代えてＹＡＧレーザー照射のみにより電子線照射後の結晶欠陥回復とイオン注入による結晶欠陥の回復と活性化処理とを兼用させる方法では、まだ室温逆漏れ電流の低減には不十分であって、本発明のように、ウエハを研削する前に電子線照射とその後の３００℃以上３５０℃未満の温度範囲、望ましくは３２０℃以上３４０℃以下でアニール熱処理を施し、かつシリコン基板裏面の研削後にボロンを裏面にイオン注入後、裏面に最適条件でＹＡＧレーザーを照射して活性化することが不可欠であることが分かったのである。また、高温での逆漏れ電流も低減でき、本発明の場合、１２５℃での逆漏れ電流は２ｍＡ（逆バイアス １２００Ｖ印加）を下回ることができた。

図５は、前記図４における従来の方法１と２および本発明の方法の場合と同様に、従来の方法１と２と本発明の場合における電子線照射後のアニール温度と逆耐圧の関係である。図５に示すように本発明（●印）によれば、３００℃以上３５０℃未満の電子線照射後のアニール温度とすることにより、前述のように高温逆漏れ電流を低減することができたので、逆耐圧も１４００Ｖ以上の値を確保できることが分かる。一方、従来の方法１（○印）と従来の方法２（△印）ではいずれも逆耐圧は１４００Ｖ未満であり、本発明の逆耐圧が優れていることが明らかである。
図６は電子線照射後のアニール温度と良品率の関係図である。良品判定基準は逆耐圧が１２００Ｖ以上、６００Ｖにおける室温逆漏れ電流が１０μＡ以下である。図６によれば、電子線照射後のアニール温度が３００℃以上３５０℃未満の本発明の場合（●印）、良品率は約９０％以上を示している。一方、前記従来の方法１（○印）では良品率約３０％〜約８５％であり、前記従来の方法２（△印）では良品率約１６％〜約５０％であり、本発明の良品率が優れていることが明らかである。

さらに、本発明では、次の新たな効果を見つけた。図１３は、ターンオフ時の最大可制御電流の、耐圧構造部の長さＷとドリフト層厚ｄとの比による依存性を示した図である。
ここで、耐圧構造部の長さＷとはｐベース層と接触する部分での外端と、ｐ^＋分離拡散領域の内端との距離、ドリフト層厚ｄとはｎ⁻ドリフト層の深さ方向の厚さである。なお、図１３において、ＥＩ熱処理とあるは電子線照射後のアニール熱処理のことである。
ＩＧＢＴは構造的に通電電流を増加させていくとラッチアップ状態になりターンオフできなくなり素子破壊に至ることがあるので、ラッチアップさせないように使用する必要がある。このラッチアップを起こさない最大電流を最大可制御電流という。縦軸に最大可制御電流、横軸はＷ／ｄである。加速電圧４．６ＭｅＶ、線量４０ｋＧｙによる電子線照射後のアニール温度が３５０℃および３８０℃の場合、エッジ構造長さＷがドリフト層厚ｄの０．５倍から１倍以上に長くなっても、ターンオフ電流の最大可制御電流は１０％しか増加せず、Ｗ／ｄを大きくしても最大可制御電流の増大効果は小さいが、３００℃および３３０℃の場合、最大可制御電流のレベルが大きくなるだけでなく、Ｗがｄより長いとＷ／ｄが０．５の時を基準にして最大可制御電流が３０％ほど増加することがわかった。これは、耐圧構造部のキャリア（ホール）濃度と、活性部と耐圧構造部境界におけるキャリアの集中の度合いが異なるためである。図１１は、逆阻止ＩＧＢＴの活性部と耐圧構造部境界近傍のシリコン基板断面図である。＋符号は結晶欠陥を示す。ターンオフ時は、コレクタが高電位、エミッタが低電位の阻止状態へ向かう方向であるから、空乏層が順耐圧主接合のあるエミッタ表面側から裏面コレクタ層に向かって広がり、その際内部で変調していた少数キャリア（ホール）はエミッタへ移動する。そのとき、耐圧構造部Ｗの下側にあるキャリアは、図１１のように最も近いエミッタ電極である活性部と耐圧構造部の境界に向かって進むため、その部分にホールが集中してホール濃度が高くなる。図１２は、前記活性部と耐圧構造部の境界近傍のＡ−Ｂ部（図１１に記載）におけるホール濃度を縦軸にとり、横軸をＡ−Ｂの位置を示した図であり、パラメーターとして、電子線照射後のアニール温度とＷ／ｄとの関係を盛り込んでターンオフ時のホール濃度をシミュレーションした結果を表した濃度分布図である。電子線照射後のアニールが３５０℃の場合に比べて、同３３０℃の場合はホール濃度のレベルそのものが小さいことがわかる。これは結晶欠陥が３５０℃よりも３３０℃の場合の方が多く残っているためである。さらにそれぞれの温度の各Ｗ／ｄの特性を見ると、３３０℃の場合の方が、３５０℃の場合に比べて、Ｗをｄに対して大きくしたときのホール濃度の集中がよく緩和されている（換言すると、Ｗ／ｄの違いによるホール濃度の低減率が大きいこと）ことがわかった。すなわち、本発明では、３３０℃のように電子線照射による結晶欠陥を多く残して、耐圧構造部を大きくすると、キャリアが再結合して消滅する領域が増加することになる。このため、当境界での電流集中が大きく緩和されるのである。このホールの集中度合いが緩和されることにより、ターンオフ最大可制御電流を大きくできるのである。ただし、前記アニール温度を３００℃より低くしすぎると、結晶欠陥の残存密度が高くなり過ぎキャリアライフタイムが小さくなり、シリコン基板全体でキャリア再結合が多くなりすぎ、少数キャリア注入による導電度変調効果が小さくなりオン電圧が上昇するので、好ましくない.
図１３のＷ／ｄと最大可制御電流との関係図では、電子線照射後のアニール処理温度が３００℃と３３０℃の場合の方が、同３５０℃と同３８０℃の場合よりもターンオフ最大可制御電流のレベルが大きく、且つＷ／ｄを大きくすることによる前記ターンオフ最大可制御電流の増大効果が大きいことを示している。よって、本発明では、電子線照射後のアニールが３００℃以上３５０℃未満の温度で、耐圧構造部の長さＷがドリフト層厚ｄよりも大きいこと、特にはＷが１．５ｄ以上２．５ｄ以下であることが望ましいのである。

なお、本実施例では、キャリアライフタイムの制御のための結晶欠陥生成を電子線照射により行う場合について説明したが、他の荷電粒子、たとえば、ヘリウムイオンやプロトン等の軽イオンの照射によっても、同様の効果がある。これは、前記両者の方法により導入される結晶欠陥とシリコン基板中の酸素との相互作用が同じであるためと考えられる。また、本実施例では、一導電型をｎ型、他導電型をｐ型としたが、それぞれ逆の導電型に入れ替えてもよいことはいうまでもない。

本発明と従来の逆阻止型ＩＧＢＴの逆方向漏れ電流と順方向漏れ電流との関係図、 順逆バイアスの大小のそれぞれの組み合わせに対応する空乏層の状態を表すシリコン基板の要部断面図、 順逆バイアスの大小のそれぞれの組み合わせに対応する空乏層の状態を表すシリコン基板の要部断面図、 本発明と従来の逆阻止型ＩＧＢＴのアニール温度と逆漏れ電流との関係図、 本発明と従来の逆阻止型ＩＧＢＴのアニール温度と逆耐圧との関係図、 本発明と従来の逆阻止型ＩＧＢＴのアニール温度と良品率との関係図、 酸素ドナー化と熱処理温度との関係図、 マトリクスコンバータの回路図とそのスイッチング素子の等価回路図、 逆阻止型ＩＧＢＴの半導体基板の要部断面図、 本発明にかかる逆阻止型ＩＧＢＴの製造方法を示すシリコン基板の要部断面図(その１)、 本発明にかかる逆阻止型ＩＧＢＴの製造方法を示すシリコン基板の要部断面図(その２)、 本発明にかかる逆阻止型ＩＧＢＴの製造方法を示すシリコン基板の要部断面図(その３)、 本発明にかかる逆阻止型ＩＧＢＴの製造方法を示すシリコン基板の要部断面図(その４)、 活性部と耐圧構造部境界におけるキャリアの集中の状態を示すシリコン基板の要部断面図、 シミュレーションによる図１１のＡ−Ｂ線部分におけるホール濃度の分布図、 Ｗ／ｄと最大可制御電流との関係図である。

符号の説明

２０ シリコン基板
２１ 初期酸化膜
２２ 開口部
２３ ボロンディポジション領域
２５ ｐ^＋分離拡散領域
２６ ｐ^＋ベース層
２７ ｎ^＋エミッタ領域
２８ ゲート電極
２９ チャネル領域
３０ ゲート酸化膜
３１ エミッタ電極
３２ 電子線照射
３３ 結晶欠陥
３４ ｐ^＋コレクタ層
３５ コレクタ電極
３６ 切断部。

Claims (8)

1. 一導電型ドリフト層となるシリコン基板の一方の主面に、逆耐圧ｐｎ主接合の接合終端部を配置するための他導電型分離拡散領域と、該分離拡散領域に取り囲まれる前記ドリフト層の表面に位置するＭＯＳゲート構造と該ＭＯＳゲート構造を取り巻く耐圧構造と、前記ＭＯＳゲート構造表面に接触するエミッタ電極とをそれぞれ形成する工程と、
   ライフタイム制御のための荷電粒子照射を行う工程と、
   その後３００℃以上３５０℃未満の範囲の温度で熱処理を施す工程と、
   前記半導体基板の他方の主面を、前記分離拡散領域が露出する厚さに研削または研磨する工程と、
   前記半導体基板の他方の主面に、イオン注入とレーザー照射により前記分離拡散領域の露出面に接続される他導電型コレクタ層を形成する工程とを、この順に行う逆阻止型半導体装置の製造方法であって、
   前記分離拡散領域を形成する工程において酸素が導入され、
   前記荷電粒子照射を行う工程において結晶欠陥を導入し、
   前記範囲の温度で熱処理を施す工程によって前記結晶欠陥を適正な密度に回復させ、
   定格電圧の１／２の逆バイアス電圧における逆方向漏れ電流が４μＡ以下に低減されることを特徴とする逆阻止型半導体装置の製造方法。
2. 前記熱処理の温度が３２０℃以上３４０℃以下であることを特徴とする請求項１に記載の逆阻止型半導体装置の製造方法。
3. 前記熱処理の温度が３３０℃であることを特徴とする請求項２に記載の逆阻止型半導体装置の製造方法。
4. 前記荷電粒子照射が電子線照射であって、該電子線照射が加速電圧を５ＭｅＶ以下で、照射量を１００ｋＧｙ以下で行われることを特徴とする請求項１乃至３のいずれか一項に記載の逆阻止型半導体装置の製造方法。
5. 前記電子線照射が加速電圧を５ＭｅＶ以下で、照射量を２０ｋＧｙ乃至６０ｋＧｙの範囲で行われることを特徴とする請求項４に記載の逆阻止型半導体装置の製造方法。
6. 前記ＭＯＳゲート構造が、前記分離拡散領域に取り囲まれた前記ドリフト層の表面に選択的に形成される他導電型ベース領域と、該ベース領域に形成される一導電型エミッタ領域と、該エミッタ領域と前記ドリフト層とに挟まれる前記ベース領域の表面にゲート絶縁膜を介して形成されるゲート電極とを有し、前記ＭＯＳゲート構造の表面に接触するエミッタ電極が前記エミッタ領域と前記ベース領域とに接触することを特徴とする請求項１乃至５のいずれか一項に記載の逆阻止型半導体装置の製造方法。
7. 前記エミッタ電極が前記他導電型ベース領域と接触する部分での外端と、前記分離拡散領域の内端との距離で規定される前記ＭＯＳゲート構造を取り巻く耐圧構造の幅Ｗが、前記一導電型ドリフト層の深さ方向の厚さｄよりも大きいことを特徴とする請求項６に記載の逆阻止型半導体装置の製造方法。
8. 前記レーザー照射がＹＡＧレーザー光照射であることを特徴とする請求項１乃至７のいずれか一項に記載の逆阻止型半導体装置の製造方法。

Images