JP4989797B2 - Igbtの製造方法 - Google Patents
Igbtの製造方法 Download PDFInfo
- Publication number
- JP4989797B2 JP4989797B2 JP2006096140A JP2006096140A JP4989797B2 JP 4989797 B2 JP4989797 B2 JP 4989797B2 JP 2006096140 A JP2006096140 A JP 2006096140A JP 2006096140 A JP2006096140 A JP 2006096140A JP 4989797 B2 JP4989797 B2 JP 4989797B2
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- manufacturing
- semiconductor substrate
- heat treatment
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
なお、後者の問題は、ショットキ接合からホールを注入するIGBTの場合に限らず、pn接合からホールを注入するIGBTの場合にも同様に生ずる問題である。
また、これらの問題は、整流性を有する接合からホールを注入するIGBTの場合に限らず、整流性を有する接合から電子を注入するIGBTの場合にも同様に生ずる問題である。すなわち、整流性を有する接合から少数キャリアを注入するIGBTの場合全般に生ずる問題である。
従って、本発明のIGBTの製造方法においては、上記した高温熱処理工程中に酸素が外方拡散により取り除かれるために、高温熱処理工程後における半導体基体の両主面側(第1主面側及び第2主面側)には低酸素濃度部分が形成される。そして、これらの低酸素濃度部分のうち第2主面側における低酸素濃度部分は、その後の半導体基体薄型化工程で除去されるため、半導体基体薄型化工程後における第2主面側の酸素濃度は、出発材料としての半導体基体中に含有されている酸素濃度とほぼ同じ値になる。そして、低温熱処理工程で、半導体基体の第2主面側に存在する酸素の一部を5×1013cm-3以上のサーマルドナーにすることで、半導体基体の第2主面側におけるn型不純物濃度を十分に高めること(又はp型不純物濃度を低めること)が可能となる。その結果、本発明のIGBTの製造方法によれば、半導体基体を薄型化した後に第2主面側から不純物拡散を行う必要がなくなるため、IGBTを安価な製造コストで製造することが可能となる。
実施形態1は、本発明のIGBTの製造方法を、ショットキ接合から少数キャリアとしてのホールを注入するタイプのIGBTに適用した場合を説明する実施形態である。
なお、実施形態1に係るIGBTの製造方法においては、低温熱処理工程S134は、バリア金属膜をシンターする工程である。
従って、実施形態1に係るIGBTの製造方法においては、チャネル拡散工程S112中に酸素が外方拡散により取り除かれるために、チャネル拡散工程S112後における半導体基体110の両主面側(第1主面側及び第2主面側)には低酸素濃度部分が形成される。そして、これらの低酸素濃度部分のうち第2主面側における低酸素濃度部分は、その後の半導体基体薄型化工程S120で除去されるため、半導体基体薄型化工程S120後における第2主面側の酸素濃度は、出発材料としての半導体基体110中に含有されている酸素濃度とほぼ同じ値になる。そして、低温熱処理工程S134で、半導体基体110の第2主面側に存在する酸素の一部を5×1013cm-3以上のサーマルドナーにすることで、半導体基体110の第2主面側におけるn型不純物濃度を十分に高めることが可能となる。その結果、実施形態1に係るIGBTの製造方法によれば、半導体基体110を薄型化した後に第2主面側から不純物拡散を行う必要がなくなるため、IGBTを安価な製造コストで製造することが可能となる。
図5からわかるように、バリア金属がPtである場合には、サーマルドナーにより導入される電子密度が5×1013〜3×1014cm-3の場合に、飽和電圧(VCE(sat))を所望の値に調整することが可能である。
実施形態2は、実施形態1の場合と同様に、本発明のIGBTの製造方法を、ショットキ接合から少数キャリアとしてのホールを注入するタイプのIGBTに適用した場合を説明する実施形態である。
実施形態3は、本発明のIGBTの製造方法を、pn接合から少数キャリアとしてのホールを注入するタイプのIGBTに適用した場合を説明する実施形態である。
実施形態4は、本発明のIGBTの製造方法を、エピタキシャル基板を出発材料として用いるIGBTの製造方法に適用した場合を説明する実施形態である。実施形態4においては、ショットキ接合から少数キャリアとしてのホールを注入するタイプのIGBTを製造する。
実施形態5は、本発明のIGBTの製造方法を、エピタキシャル基板を出発材料として用いるIGBTの製造方法に適用した場合を説明する実施形態である。実施形態5においては、ショットキ接合から少数キャリアとしてのホールを注入するタイプのIGBTを製造する。
Claims (9)
- 引き上げ法により製造された半導体基体における第1主面側に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程であって、酸素を外方拡散させることにより前記半導体基体の第1主面側及び第2主面側に低酸素濃度部分を形成する高温熱処理工程を含む絶縁ゲートトランジスタ形成工程と、
前記半導体基体における第2主面側から前記半導体基体を薄型化することにより、前記第2主面側における低酸素濃度部分を除去する半導体基体薄型化工程と、
前記半導体基体の第2主面側に整流性を有する接合を形成する整流性接合形成工程とをこの順序で含むIGBTの製造方法であって、
400〜550℃の温度範囲で前記半導体基体の熱処理を行うことで前記半導体基体の第2主面側において酸素由来のサーマルドナーを5×1013cm-3以上発生させる低温熱処理工程を含むことを特徴とするIGBTの製造方法。 - 請求項1に記載のIGBTの製造方法において、
前記高温熱処理工程は、不活性雰囲気下1100℃以上の温度で前記半導体基体の熱処理を行う工程であり、
前記IGBTの製造方法は、前記高温熱処理工程後に、酸素雰囲気下1100℃を超える温度で前記半導体基体の熱処理を行う工程を含まないことを特徴とするIGBTの製造
方法。 - 請求項1又は2に記載のIGBTの製造方法において、
前記高温熱処理工程は、チャネル拡散工程であることを特徴とするIGBTの製造方法。 - 請求項1〜3のいずれかに記載のIGBTの製造方法において、
前記絶縁ゲートトランジスタ形成工程を行う前における前記半導体基体又は前記半導体層における酸素濃度は、1×1018〜2×1018cm-3の範囲内にあることを特徴とするIGBTの製造方法。 - 請求項1〜4のいずれかに記載のIGBTの製造方法において、
前記整流性を有する接合は、ショットキ接合であることを特徴とするIGBTの製造方法。 - 請求項5に記載のIGBTの製造方法において、
前記低温熱処理工程は、バリア金属膜をシンターする工程であることを特徴とするIGBTの製造方法。 - 請求項5又は6に記載のIGBTの製造方法において、
前記半導体基体薄型化工程においては、ポリッシング又はエッチングにより前記半導体基体の第2主面側を平坦化することを特徴とするIGBTの製造方法。 - 請求項1〜4のいずれかに記載のIGBTの製造方法において、
前記整流性を有する接合は、pn接合であることを特徴とするIGBTの製造方法。 - 請求項1〜5並びに7及び8のいずれかに記載のIGBTの製造方法において、
前記低温熱処理工程は、エミッタ電極膜をシンターする工程であることを特徴とするIGBTの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006096140A JP4989797B2 (ja) | 2006-03-30 | 2006-03-30 | Igbtの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006096140A JP4989797B2 (ja) | 2006-03-30 | 2006-03-30 | Igbtの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273647A JP2007273647A (ja) | 2007-10-18 |
JP4989797B2 true JP4989797B2 (ja) | 2012-08-01 |
Family
ID=38676152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006096140A Active JP4989797B2 (ja) | 2006-03-30 | 2006-03-30 | Igbtの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989797B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6130695B2 (ja) * | 2013-03-21 | 2017-05-17 | 新電元工業株式会社 | Igbt及びigbtの製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260174A (ja) * | 1987-04-17 | 1988-10-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH03155677A (ja) * | 1989-08-19 | 1991-07-03 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
JPH04298042A (ja) * | 1991-03-27 | 1992-10-21 | Komatsu Electron Metals Co Ltd | 半導体の熱処理方法 |
JPH0661495A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製法 |
US5589408A (en) * | 1995-07-05 | 1996-12-31 | Motorola, Inc. | Method of forming an alloyed drain field effect transistor and device formed |
JP3684962B2 (ja) * | 1999-12-01 | 2005-08-17 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
JP3885598B2 (ja) * | 2001-02-09 | 2007-02-21 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
JP2004296819A (ja) * | 2003-03-27 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP3985768B2 (ja) * | 2003-10-16 | 2007-10-03 | 株式会社Sumco | 高抵抗シリコンウェーハの製造方法 |
JP2005322712A (ja) * | 2004-05-07 | 2005-11-17 | Toyota Motor Corp | 半導体基板,半導体装置,およびそれらの製造方法 |
JP5201303B2 (ja) * | 2005-08-23 | 2013-06-05 | 富士電機株式会社 | 逆阻止型半導体装置の製造方法 |
-
2006
- 2006-03-30 JP JP2006096140A patent/JP4989797B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007273647A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101237345B1 (ko) | 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법 | |
JP2002305305A (ja) | 半導体装置 | |
JP2002261282A (ja) | 半導体装置とその製造方法 | |
JP2014056946A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6654189B2 (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
JP2004128343A (ja) | 半導体装置 | |
JPH10326793A (ja) | 半導体装置の製造方法 | |
JPH06163445A (ja) | 半導体デバイスの製造方法 | |
JP2015149346A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4989797B2 (ja) | Igbtの製造方法 | |
US6642096B2 (en) | Bipolar transistor manufacturing | |
US7579635B2 (en) | Heterojunction bipolar transistor | |
CN105789287A (zh) | 场截止绝缘栅双极晶体管及其制备方法 | |
JP4951872B2 (ja) | 半導体装置の製造方法 | |
JPWO2018207394A1 (ja) | 半導体装置 | |
JP6130695B2 (ja) | Igbt及びigbtの製造方法 | |
JP2003264288A (ja) | 半導体装置 | |
JP5372377B2 (ja) | 高電圧電力半導体の製造方法 | |
KR20150136490A (ko) | 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법 | |
JP2002353454A (ja) | 半導体装置およびその製造方法 | |
JP2004128344A (ja) | 半導体装置 | |
JP2005158804A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP2006156687A (ja) | エピタキシャルウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4989797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |