JP6130695B2 - Ｉｇｂｔ及びｉｇｂｔの製造方法 - Google Patents
Ｉｇｂｔ及びｉｇｂｔの製造方法 Download PDFInfo
- Publication number
- JP6130695B2 JP6130695B2 JP2013059076A JP2013059076A JP6130695B2 JP 6130695 B2 JP6130695 B2 JP 6130695B2 JP 2013059076 A JP2013059076 A JP 2013059076A JP 2013059076 A JP2013059076 A JP 2013059076A JP 6130695 B2 JP6130695 B2 JP 6130695B2
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- layer
- semiconductor substrate
- main surface
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ＩＧＢＴ及びＩＧＢＴの製造方法に関する。
ｎ−型のドリフト層、ｎ−型のドリフト層の第１主面側に形成されたｎチャネルＭＯＳ構造及びｎ−型のドリフト層の第２主面側に形成されたｐ＋型の高濃度半導体層を備えるＩＧＢＴが知られている。このようなＩＧＢＴを従来第１のＩＧＢＴということとする。図１９は、従来第１のＩＧＢＴ７００を説明するために示す図である。図１９（ａ）はＩＧＢＴ７００の断面図であり、図１９（ｂ）はＩＧＢＴ７００の不純物濃度プロファイルを示す図である。図１９（ｂ）において、実線は図１９（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図１９（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。
従来第１のＩＧＢＴ７００は、図１９に示すように、ｎ−型のドリフト層７１２及びｐ＋型の高濃度半導体層７１４が積層された半導体基板７１０と、ドリフト層７１２の表面（第１主面側表面）に露出するように、かつ、ドリフト層７１２の内部に選択的に形成してなるｐ型のベース領域７１６と、ドリフト層７１２の表面に露出するように、かつ、ベース領域７１６の内部に選択的に形成してなるｎ＋型のエミッタ領域７１８と、ドリフト層７１２、ベース領域７１６及びエミッタ領域７１８の表面所定領域に形成してなるゲート絶縁層７２０と、ゲート絶縁層７２０上に積層させて形成してなるゲート電極層７２２と、ゲート絶縁層７２０及びゲート電極層７２２を覆うように形成してなる保護絶縁層７２４と、ベース領域７１６及びエミッタ領域７１８に接するように形成してなるエミッタ電極層７２８と、高濃度半導体層７１４の表面（第２主面側表面）に形成してなるコレクタ電極層７３０とを備える。なお、図１９中、符号７２６はチャネルストッパ領域を示す。
従来第１のＩＧＢＴ７００においては、ドリフト層７１２及びｎチャネルＭＯＳ構造が耐圧の保持を行い、ｎチャネルＭＯＳ構造が電子電流の制御を行い、ドリフト層７１２と高濃度半導体層７１４とからなるｐｎ接合が第２主面側の電子電流に応じて少数キャリア（この場合正孔）を注入させる働きをしている。従来第１のＩＧＢＴ７００によれば、第２主面側から注入された少数キャリアがドリフト層７１２に蓄積されることでドリフト層７１２の伝導度が変調される結果、類似の構造を有するＭＯＳＦＥＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）を低くすることができる。
しかしながら、ＩＧＢＴを高周波用途（例えば１０ｋＨｚ以上の周波数用途）において用いる場合には、蓄積された少数キャリアを排出する際に発生する損失（ターンオフ損失Ｅｏｆｆ）も重要な要素となり、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）とターンオフ損失Ｅｏｆｆとのトレードオフの調整が必要となる。従って、使用回路に応じて少数キャリアの蓄積量を調整することが必要となるため、従来第１のＩＧＢＴ７００においては、少数キャリアの注入量で蓄積量を制御することが行われている。しかしながら、従来第１のＩＧＢＴ７００においては、高濃度半導体層７１４とコレクタ電極層７３０とのオーミック接合をとる必要性から高濃度半導体層７１４の不純物濃度を十分に低くすることができないため、少数キャリアの注入量及び蓄積量を十分に低くすることができず、ひいては、ターンオフ損失Ｅｏｆｆを十分に低くすることができないという問題がある。
そこで、ｐｎ接合よりも少数キャリアの注入量の低いショットキ接合から少数キャリアを注入するタイプのＩＧＢＴが開発されている（例えば、特許文献１参照。）。このようなＩＧＢＴを従来第２のＩＧＢＴということとする。図２０は、従来第２のＩＧＢＴ８００を説明するために示す図である。図２０（ａ）はＩＧＢＴ８００の断面図であり、図２０（ｂ）はＩＧＢＴ８００の不純物濃度プロファイルを示す図である。図２０（ｂ）において、実線は図２０（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図２０（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。
従来第２のＩＧＢＴ８００は、図２０に示すように、ｎ−型のドリフト層８１２と、ドリフト層８１２の表面（第１主面側表面）に露出するように、かつ、ドリフト層８１２の内部に選択的に形成してなるｐ型のベース領域８１６と、ドリフト層８１２の表面に露出するように、かつ、ベース領域８１６の内部に選択的に形成してなるｎ＋型のエミッタ領域８１８と、ドリフト層８１２、ベース領域８１６及びエミッタ領域８１８の表面所定領域に形成してなるゲート絶縁層８２０と、ゲート絶縁層８２０上に積層させて形成してなるゲート電極層８２２と、ゲート絶縁層８２０及びゲート電極層８２２を覆うように形成してなる保護絶縁層８２４と、ベース領域８１６及びエミッタ領域８１８に接するように形成してなるエミッタ電極層８２８と、ドリフト層８１２の裏面（第２主面側表面）に形成してなるショットキバリア金属層を含むコレクタ電極層８３０とを備える。なお、図２０中、符号８２６はチャネルストッパ領域を示す。
従来第２のＩＧＢＴ８００によれば、ドリフト層８１２とショットキバリア金属層との境界面に存在するショットキ接合からドリフト層８１２に少数キャリアを注入することとしていることから、従来第１のＩＧＢＴ７００よりも少数キャリアの注入量及び蓄積量を低くすることが可能となり、ひいては、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆを低くすることが可能となる。
しかしながら、従来第２のＩＧＢＴ８００においては、バリアメタルの種類によってバリアハイトが一義的に定まってしまうため、少数キャリアの注入量及び蓄積量を細かく制御することができないという問題がある。
そこで、ドリフト層の裏面（第２主面側表面）にドリフト層よりも高濃度のｎ型不純物を含有するｎ型の高濃度半導体層を設けたＩＧＢＴが開発されている（例えば、特許文献２参照。）。このようなＩＧＢＴを従来第３のＩＧＢＴということとする。図２１は、従来第３のＩＧＢＴ９００を説明するために示す図である。図２１（ａ）はＩＧＢＴ９００の断面図であり、図２１（ｂ）はＩＧＢＴ９００の不純物濃度プロファイルを示す図である。図２１（ｂ）において、実線は図２１（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図２１（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。
従来第３のＩＧＢＴ９００は、図２１に示すように、ｎ−型のドリフト層９１２と、ドリフト層９１２の表面（第１主面側表面）に露出するように、かつ、ドリフト層９１２の内部に選択的に形成してなるｐ型のベース領域９１６と、ドリフト層９１２の表面に露出するように、かつ、ベース領域９１６の内部に選択的に形成してなるｎ＋型のエミッタ領域９１８と、ドリフト層９１２、ベース領域９１６及びエミッタ領域９１８の表面所定領域に形成してなるゲート絶縁層９２０と、ゲート絶縁層９２０上に積層させて形成してなるゲート電極層９２２と、ゲート絶縁層９２０及びゲート電極層９２２を覆うように形成してなる保護絶縁層９２４と、ベース領域９１６及びエミッタ領域９１８に接するように形成してなるエミッタ電極層９２８と、ドリフト層９１２の第２主面側に形成されたｎ型の高濃度半導体層９１４と、当該高濃度半導体層９１４上に形成してなるショットキバリア金属層を含むコレクタ電極層９３０とを備える。なお、図２１中、符号９２６はチャネルストッパ領域を示す。
従来第３のＩＧＢＴ９００によれば、高濃度半導体層９１４とショットキバリア金属層との境界面に存在するショットキ接合から高濃度半導体層９１４及びドリフト層９１２に少数キャリアを注入することとしていることから、従来第２のＩＧＢＴ８００の場合と同様に、従来第１のＩＧＢＴ７００よりも少数キャリアの注入量及び蓄積量を十分に低減することが可能となり、ひいては、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆを十分に低減することが可能となる。
また、従来第３のＩＧＢＴ９００によれば、高濃度半導体層９１４の不純物濃度を調整することが可能となるため、従来第２のＩＧＢＴ８００よりも少数キャリアの注入量及び蓄積量を細かく制御することが可能となる。
しかしながら、本発明者らの研究により、従来第３のＩＧＢＴ９００においては、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが大きいという問題があることがわかった。なお、上記した事情は、ｐ型とｎ型とを逆にしたＩＧＢＴにおいても同様に存在する。
そこで、本発明は、上記した問題を解決することを目的とするもので、従来第１のＩＧＢＴよりもターンオフ損失Ｅｏｆｆが小さく、かつ、従来第２のＩＧＢＴよりも少数キャリアの注入量及び蓄積量を細かく制御することが可能で、かつ、従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいＩＧＢＴを提供することを目的とする。また、そのようなＩＧＢＴを製造可能なＩＧＢＴの製造方法を提供することを目的とする。
［１］本発明のＩＧＢＴは、第１導電型のドリフト層と、前記ドリフト層の第１主面側表面に露出するように、かつ、前記ドリフト層の内部に選択的に形成してなる第２導電型のベース領域と、前記ドリフト層の第１主面側表面に露出するように、かつ、前記ベース領域の内部に選択的に形成してなる第１導電型のエミッタ領域と、前記ドリフト層、前記ベース領域及び前記エミッタ領域の表面所定領域に形成してなるゲート絶縁層と、前記ゲート絶縁層上に積層させて形成してなるゲート電極層と、前記ゲート絶縁層及び前記ゲート電極層を覆うように形成してなる保護絶縁層と、前記ベース領域及び前記エミッタ領域に接するように形成してなるエミッタ電極層と、前記ドリフト層の第２主面側表面に形成してなり、前記ドリフト層よりも低濃度の第１導電型不純物を含有する第１導電型の低濃度半導体層と、前記低濃度半導体層上に形成してなるショットキバリア金属層を含むコレクタ電極層とを備えるＩＧＢＴであって、前記ドリフト層の不純物濃度をＮｄ１とし、前記ショットキバリア金属層のバリアハイトをΦＢＮとしたとき、以下の式（１）を満たすことを特徴とする。
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ） ・・・ （１）
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ） ・・・ （１）
なお、この明細書において、第１主面とは、エミッタ電極層が形成されている側の主面又はエミッタ電極層を形成する側の主面をいい、第２主面とは、コレクタ電極層が形成されている側の主面又はコレクタ電極層を形成する側の主面をいう。
［２］本発明のＩＧＢＴにおいては、以下の式（２）を満たすことがより一層好ましい。
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２）
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２）
［３］本発明のＩＧＢＴにおいては、前記低濃度半導体層の不純物濃度Ｎｄ２が、１．０×１０１４ｃｍ−３以下であることが好ましい。
［４］本発明のＩＧＢＴにおいては、前記低濃度半導体層の不純物濃度Ｎｄ２が、５．０×１０１３ｃｍ−３以下であることがより一層好ましい。
［５］本発明のＩＧＢＴにおいては、前記低濃度半導体層の不純物濃度Ｎｄ２が、１．０×１０１３ｃｍ−３以下であることがより一層好ましい。
［６］本発明のＩＧＢＴにおいては、前記ＩＧＢＴのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正であることが好ましい。
［７］本発明のＩＧＢＴの製造方法は、本発明のＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、ドリフト層及び当該ドリフト層よりも低濃度の第１導電型不純物を含有する第１導電型の低濃度半導体層が積層された半導体基板を準備する半導体基板準備工程と、前記半導体基板の第１主面側に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、前記半導体基板を前記第２主面側から研削・研磨して、前記低濃度半導体層を残しつつ、前記半導体基板を薄くする研削・研磨工程と、前記半導体基板の第２主面側にショットキバリア金属層を含むコレクタ電極層を形成するコレクタ電極層形成工程とを含むことを特徴とする。
［８］本発明のＩＧＢＴの製造方法は、本発明のＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、引き上げ法により製造された半導体基板であって、前記ドリフト層及び前記低濃度半導体層となる半導体基板を準備する半導体基板準備工程と、前記半導体基板の第１主面側に絶縁ゲートトランジスタを形成する工程であって、不活性雰囲気下１１００℃以上の温度で半導体基板の熱処理を行う高温熱処理工程を含む絶縁ゲートトランジスタ形成工程と、前記半導体基板を第２主面側から研削・研磨して前記半導体基板を薄くする研削・研磨工程と、４００〜５５０℃の温度範囲で前記半導体基板の熱処理を行うことで前記半導体基板の第１主面側の所定領域を除く領域で酸素由来のサーマルドナーを５×１０１３ｃｍ−３以上発生させる低温熱処理工程と、前記半導体基板の第２主面側から前記半導体基板にレーザ照射を行い、前記半導体基板における前記第２主面近傍に存在していた前記サーマルドナーを除去することにより、前記ドリフト領域及び前記低濃度半導体層を形成するレーザ照射工程と、前記半導体基板の第２主面側にショットキバリア金属層を含むコレクタ電極層を形成するコレクタ電極層を形成するコレクタ電極層形成工程とを含むことを特徴とする。
［９］本発明のＩＧＢＴの製造方法は、本発明のＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、引き上げ法により製造された半導体基板であって、前記ドリフト層及び前記低濃度半導体層となる半導体基板を準備する半導体基板準備工程と、前記半導体基板を第１主面側又は第２主面側から研削・研磨して前記半導体基板を薄くする研削・研磨工程と、前記半導体基板の第１主面側に絶縁ゲートトランジスタを形成する工程であって、不活性雰囲気下１１００℃以上の温度で半導体基板の熱処理を行う高温熱処理工程を含む絶縁ゲートトランジスタ形成工程と、４００〜５５０℃の温度範囲で前記半導体基板の熱処理を行うことで前記半導体基板の第１主面側及び第２主面側の所定領域を除く領域で酸素由来のサーマルドナーを５×１０１３ｃｍ−３以上発生させて、前記ドリフト領域及び前記低濃度半導体層を形成する低温熱処理工程と、前記半導体基板の第２主面側にショットキバリア金属層を含むコレクタ電極層を形成するコレクタ電極層形成工程とを含むことを特徴とする。
本発明のＩＧＢＴによれば、低濃度半導体層とショットキバリア金属層との境界面に存在するショットキ接合から低濃度半導体層及びドリフト層に少数キャリアを注入することとしていることから、従来第１のＩＧＢＴよりも少数キャリアの注入量及び蓄積量を低くすることが可能となり、ひいては、従来第１のＩＧＢＴよりもターンオフ損失Ｅｏｆｆを低減することが可能となる。
また、本発明のＩＧＢＴによれば、低濃度半導体層の不純物濃度を調整することで少数キャリアの注入量を細かく制御することが可能となるため、従来第２のＩＧＢＴよりも少数キャリアの蓄積量を細かく制御することが可能となる。本発明の技術思想をもう少し詳細に説明すると、本発明のＩＧＢＴにおいては、目標とするコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）を達成するために、「ドリフト層の不純物濃度から算出されるバリアハイトΦＢＮを有するショットキバリア金属層を選択する」代わりに、「（ａ）ドリフト層の不純物濃度から算出されるバリアハイトΦＢＮよりも低いバリアハイトΦＢＮを有するショットキバリア金属層を選択して少数キャリアの注入量を低くするとともに、（ｂ）ドリフト層よりも低濃度の第１導電型不純物を含有する低濃度半導体層をドリフト層の第２主面側表面に設けてショットキバリア金属層と接触させて少数キャリアの蓄積効率を高くする」こととしているのである。これにより、低濃度半導体層の不純物濃度を調整することで少数キャリアの注入量を細かく制御して少数キャリアの蓄積量を所望の値に調整することが可能となるため、従来第２のＩＧＢＴよりも少数キャリアの蓄積量を細かく制御することが可能となる。
また、本発明のＩＧＢＴによれば、後述する試験例（試験例１）からも明らかなように、従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきを低くすることが可能となる。
その結果、本発明のＩＧＢＴは、従来第１のＩＧＢＴよりもターンオフ損失Ｅｏｆｆが小さく、かつ、従来第２のＩＧＢＴよりも少数キャリアの注入量及び蓄積量を細かく制御することが可能で、かつ、従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいＩＧＢＴとなる。
また、本発明のＩＧＢＴによれば、後述する試験例（試験例２）からも明らかなように、従来第３のＩＧＢＴよりも高温環境下におけるターンオフ損失（Ｅｏｆｆ）を低くすることが可能となる。
また、本発明のＩＧＢＴによれば、後述する試験例（試験例２）からも明らかなように、ＩＧＢＴのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）を正とすることが可能となり、ＩＧＢＴを並列接続で使用する場合に、従来第３のＩＧＢＴの場合よりも熱暴走の可能性を低くすることが可能となる。
また、本発明のＩＧＢＴの製造方法によれば、本発明のＩＧＢＴを製造することができる。
以下、本発明のＩＧＢＴ及びＩＧＢＴの製造方法について、図に示す実施形態に基づいて説明する。
［実施形態１］
１．実施形態１に係るＩＧＢＴ
図１は、実施形態１に係るＩＧＢＴ１００を説明するために示す図である。図１（ａ）はＩＧＢＴ１００の断面図であり、図１（ｂ）はＩＧＢＴ１００の不純物濃度プロファイルを示す図である。図１（ｂ）において、実線は図１（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図１（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。
１．実施形態１に係るＩＧＢＴ
図１は、実施形態１に係るＩＧＢＴ１００を説明するために示す図である。図１（ａ）はＩＧＢＴ１００の断面図であり、図１（ｂ）はＩＧＢＴ１００の不純物濃度プロファイルを示す図である。図１（ｂ）において、実線は図１（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図１（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。
実施形態１に係るＩＧＢＴ１００は、ｎ−型のドリフト層１１２と、ドリフト層１１２の表面（第１主面側表面）に露出するように、かつ、ドリフト層１１２の内部に選択的に形成してなるｐ型のベース領域１１６と、ドリフト層１１２の表面（第１主面側表面）に露出するように、かつ、ベース領域１１６の内部に選択的に形成してなるｎ＋型のエミッタ領域１１８と、ドリフト層１１２、ベース領域１１６及びエミッタ領域１１８の表面所定領域に形成してなるゲート絶縁層１２０と、ゲート絶縁層１２０上に積層させて形成してなるゲート電極層１２２と、ゲート絶縁層１２０及びゲート電極層１２２を覆うように形成してなる保護絶縁層１２４と、ベース領域１１６及びエミッタ領域１１８に接するように形成してなるエミッタ電極層１２８とを備えるＩＧＢＴであって、ドリフト層１１２の第２主面側表面に形成してなり、ドリフト層１１２よりも低濃度のｎ型不純物を含有するｎ−−型の低濃度半導体層１１４と、低濃度半導体層１１４上に形成してなるショットキバリア金属層を含むコレクタ電極層１３０とをさらに備えるＩＧＢＴである。
ドリフト層１１２の厚さは５０〜１５０μｍ（例えば１００μｍ）であり、ドリフト層１１２の不純物濃度は１．０×１０１３ｃｍ−３〜１．０×１０１５ｃｍ−３（例えば２．０×１０１４ｃｍ−３）である。低濃度半導体層１１４の厚さは５〜３０μｍ（例えば２０μｍ）であり、低濃度半導体層１１４の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
ベース領域１１６の深さは例えば５．０μｍであり、ベース領域１１６の表面不純物濃度は例えば５．０×１０１８ｃｍ−３である。エミッタ領域１１８の深さは例えば０．５μｍであり、エミッタ領域１１８の表面不純物濃度は例えば１．０×１０２０ｃｍ−３である。
ゲート絶縁層１２０は熱酸化法により形成された二酸化珪素からなり、ゲート絶縁層１２０の厚さは例えば１００ｎｍである。ゲート電極層１２２はＣＶＤ法により形成された低抵抗のポリシリコンからなり、ゲート電極層１２２の厚さは例えば０．５μｍである。保護絶縁層１２４はＣＶＤ法により形成された二酸化珪素からなり、保護絶縁層１２４の厚さは例えば０．８μｍである。
エミッタ電極層１２８は例えばＴｉ及びＡｌの積層膜からなり、エミッタ電極層１２８の厚さは例えば６．０μｍである。コレクタ電極層１３０は、ショットキバリア金属層を含む積層膜（例えばＰｔ／Ｔｉ／Ｎｉ／Ａｇからなる積層膜）からなり、コレクタ電極層１３０の厚さは例えば１．０μｍである。
以上のような構成を有する実施形態１に係るＩＧＢＴ１００においては、ドリフト１１２の不純物濃度をＮｄ１とし、ショットキバリア金属層のバリアハイトをΦＢＮとしたとき、以下の式（１）を満たすことが好ましい。
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ） ・・・ （１）
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ） ・・・ （１）
また、実施形態１に係るＩＧＢＴ１００においては、以下の式（２）を満たすことがより一層好ましい。
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２）
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２）
また、実施形態１に係るＩＧＢＴ１００においては、低濃度半導体層１１４の不純物濃度Ｎｄ２が、１．０×１０１４ｃｍ−３以下であることが好ましく、低濃度半導体層１１４の不純物濃度Ｎｄ２が、５．０×１０１３ｃｍ−３以下であることがより一層好ましく、低濃度半導体層１１４の不純物濃度Ｎｄ２が、１．０×１０１３ｃｍ−３以下であることがより一層好ましい。
実施形態１に係るＩＧＢＴ１００は、ＩＧＢＴのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正であることが好ましい。
２．実施形態１に係る半導体装置の効果
実施形態１に係るＩＧＢＴ１００によれば、低濃度半導体層１１４とショットキバリア金属層との境界面に存在するショットキ接合から低濃度半導体層１１４及びドリフト層１１２に少数キャリアが注入されることから、従来第１のＩＧＢＴ７００よりも少数キャリアの注入量及び蓄積量を低くすることが可能となり、ひいては、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆを低減することが可能となる。
実施形態１に係るＩＧＢＴ１００によれば、低濃度半導体層１１４とショットキバリア金属層との境界面に存在するショットキ接合から低濃度半導体層１１４及びドリフト層１１２に少数キャリアが注入されることから、従来第１のＩＧＢＴ７００よりも少数キャリアの注入量及び蓄積量を低くすることが可能となり、ひいては、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆを低減することが可能となる。
また、実施形態１に係るＩＧＢＴ１００によれば、低濃度半導体層１１４の不純物濃度を調整して少数キャリアの注入量を細かく制御することが可能となるため、従来第２のＩＧＢＴ８００よりも少数キャリアの注入量及び蓄積量を細かく制御することが可能となる。
また、実施形態１に係るＩＧＢＴ１００によれば、後述する試験例（試験例１）からも明らかなように、従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきを低くすることが可能となる。
その結果、実施形態１に係るＩＧＢＴ１００は、従来第１のＩＧＢＴよりもターンオフ損失Ｅｏｆｆが小さく、かつ、従来第２のＩＧＢＴよりも少数キャリアの注入量及び蓄積量を細かく制御することが可能で、かつ、従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいＩＧＢＴとなる。
また、実施形態１に係るＩＧＢＴ１００によれば、後述する試験例（試験例２）からも明らかなように、従来第３のＩＧＢＴよりも高温環境下におけるターンオフ損失（Ｅｏｆｆ）を低くすることが可能となる。
また、実施形態１に係るＩＧＢＴ１００によれば、後述する試験例（試験例２）からも明らかなように、ＩＧＢＴのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）を正とすることが可能となり、ＩＧＢＴを並列接続で使用する場合に、従来第３のＩＧＢＴの場合よりも熱暴走の可能性を低くすることが可能となる。
３．実施形態１に係るＩＧＢＴの製造方法
実施形態１に係るＩＧＢＴ１００は、以下に示す製造工程を有する製造方法（実施形態１に係るＩＧＢＴの製造方法）により製造することができる。図２は、実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。図２（ａ）〜図２（ｄ）は各工程である。実施形態１に係るＩＧＢＴの製造方法は、図２に示すように、「半導体基板準備工程」、「絶縁ゲートトランジスタ形成工程」、「研削・研磨工程」及び「コレクタ電極層形成工程」をこの順序で実施する。以下、実施形態１に係るＩＧＢＴの製造方法を工程順に説明する。
実施形態１に係るＩＧＢＴ１００は、以下に示す製造工程を有する製造方法（実施形態１に係るＩＧＢＴの製造方法）により製造することができる。図２は、実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。図２（ａ）〜図２（ｄ）は各工程である。実施形態１に係るＩＧＢＴの製造方法は、図２に示すように、「半導体基板準備工程」、「絶縁ゲートトランジスタ形成工程」、「研削・研磨工程」及び「コレクタ電極層形成工程」をこの順序で実施する。以下、実施形態１に係るＩＧＢＴの製造方法を工程順に説明する。
（１）半導体基板準備工程
まず、ｎ−型のドリフト層１１２及びｎ−−型の低濃度半導体層１１４が積層された半導体基板（シリコン製のエピ基板）１１０を準備する（図２（ａ）参照。）。ドリフト層１１２の厚さは５０〜１５０μｍ（例えば１００μｍ）であり、ドリフト層１１２の不純物濃度は１．０×１０１３ｃｍ−３〜１．０×１０１５ｃｍ−３（例えば２．０×１０１４ｃｍ−３）である。低濃度半導体層１１４の厚さは４００〜６００μｍ（例えば５００μｍ）であり、低濃度半導体層１１４の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
まず、ｎ−型のドリフト層１１２及びｎ−−型の低濃度半導体層１１４が積層された半導体基板（シリコン製のエピ基板）１１０を準備する（図２（ａ）参照。）。ドリフト層１１２の厚さは５０〜１５０μｍ（例えば１００μｍ）であり、ドリフト層１１２の不純物濃度は１．０×１０１３ｃｍ−３〜１．０×１０１５ｃｍ−３（例えば２．０×１０１４ｃｍ−３）である。低濃度半導体層１１４の厚さは４００〜６００μｍ（例えば５００μｍ）であり、低濃度半導体層１１４の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
（２）絶縁ゲートトランジスタ形成工程
その後、半導体基板１１０の第１主面側に絶縁ゲートトランジスタを形成する（図２（ｂ）参照。）。
その後、半導体基板１１０の第１主面側に絶縁ゲートトランジスタを形成する（図２（ｂ）参照。）。
（３）研削・研磨工程
その後、半導体基板１１０を第２主面側から研削・研磨して、ｎ−−型の低濃度半導体層１１４を残しつつ、半導体基板１１０を薄くする（図２（ｃ）参照。）。研削・研磨工程後のｎ−−型の低濃度半導体層１１４の厚さは５〜３０μｍ（例えば２０μｍ）である。
その後、半導体基板１１０を第２主面側から研削・研磨して、ｎ−−型の低濃度半導体層１１４を残しつつ、半導体基板１１０を薄くする（図２（ｃ）参照。）。研削・研磨工程後のｎ−−型の低濃度半導体層１１４の厚さは５〜３０μｍ（例えば２０μｍ）である。
（４）コレクタ電極層形成工程
その後、半導体基板１１０の第２主面側表面にショットキバリア金属層（例えば白金（ΦＢＮ：０．８４ｅＶ）、Ｉｒ（ΦＢＮ：０．９３ｅＶ）など）を含む積層膜からなるコレクタ電極層１３０を形成する（図２（ｄ）参照。）。
以上の工程を実施することにより、実施形態１に係るＩＧＢＴ１００を製造することができる。
［実施形態２］
図３は、実施形態２に係るＩＧＢＴ２００を説明するために示す図である。図３（ａ）はＩＧＢＴ２００の断面図であり、図３（ｂ）はＩＧＢＴ２００の不純物濃度プロファイルを示す図である。図３（ｂ）において、実線は図３（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図３（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。図４及び図５は、実施形態２に係るＩＧＢＴの製造方法を説明するために示す図である。図４（ａ）〜図４（ｃ）及び図５（ａ）〜図５（ｃ）は各工程図である。
図３は、実施形態２に係るＩＧＢＴ２００を説明するために示す図である。図３（ａ）はＩＧＢＴ２００の断面図であり、図３（ｂ）はＩＧＢＴ２００の不純物濃度プロファイルを示す図である。図３（ｂ）において、実線は図３（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図３（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。図４及び図５は、実施形態２に係るＩＧＢＴの製造方法を説明するために示す図である。図４（ａ）〜図４（ｃ）及び図５（ａ）〜図５（ｃ）は各工程図である。
実施形態２に係るＩＧＢＴ２００は、基本的には実施形態１に係るＩＧＢＴ１００と同様の構成を有するが、半導体基板の第１主面・第２主面間の不純物プロファイルが実施形態１に係るＩＧＢＴ１００の場合と異なる。すなわち、実施形態２に係るＩＧＢＴ２００は、図３に示すように、半導体基板の第１主面側にも低濃度半導体層２１５を有する。
このように、実施形態２に係るＩＧＢＴ２００は、半導体基板の第１主面・第２主面間の不純物プロファイルが実施形態１に係るＩＧＢＴ１００の場合と異なるが、低濃度半導体層２１４とショットキバリア金属層との境界面に存在するショットキ接合から低濃度半導体層２１４及びドリフト層２１２に少数キャリアが注入されることから、従来第１のＩＧＢＴ７００よりも少数キャリアの注入量及び蓄積量を低くすることが可能となり、ひいては、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆを低減することが可能となる。また、実施形態２に係るＩＧＢＴ２００によれば、低濃度半導体層２１４の不純物濃度を調整して少数キャリアの注入量を細かく制御することが可能となるため、従来第２のＩＧＢＴ８００よりも少数キャリアの注入量及び蓄積量を細かく制御することが可能となる。また、実施形態２に係るＩＧＢＴ２００によれば、従来第３のＩＧＢＴ９００よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきを低くすることが可能となる。その結果、実施形態２に係るＩＧＢＴ２００は、実施形態１に係るＩＧＢＴ１００の場合と同様に、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆが小さく、かつ、従来第２のＩＧＢＴ８００よりも少数キャリアの注入量及び蓄積量を細かく制御することが可能で、かつ、従来第３のＩＧＢＴ９００よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいＩＧＢＴとなる。
実施形態２に係るＩＧＢＴ２００は、以下のような製造方法（実施形態２に係るＩＧＢＴの製造方法）によって製造することができる。実施形態２に係るＩＧＢＴの製造方法は、図４及び図５に示すように、「半導体基板準備工程」、「絶縁ゲートトランジスタ形成工程」、「研削・研磨工程」、「低温熱処理工程」、「レーザ照射工程」及び「コレクタ電極層形成工程」をこの順序で実施する。以下、実施形態２に係るＩＧＢＴの製造方法を工程順に説明する。
（１）半導体基板準備工程
引き上げ法（ＣＺ法）により製造された半導体基板２１０を準備する（図４（ａ）参照。）。半導体基板２１０は、工程終了後に、ドリフト層２１２及び低濃度半導体層２１４，２１５を有する半導体基板となる。半導体基板２１０の厚さは４００〜６００μｍ（例えば５００μｍ）であり、半導体基板２１０の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
引き上げ法（ＣＺ法）により製造された半導体基板２１０を準備する（図４（ａ）参照。）。半導体基板２１０は、工程終了後に、ドリフト層２１２及び低濃度半導体層２１４，２１５を有する半導体基板となる。半導体基板２１０の厚さは４００〜６００μｍ（例えば５００μｍ）であり、半導体基板２１０の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
（２）絶縁ゲートトランジスタ形成工程
その後、半導体基板２１０の第１主面側に絶縁ゲートトランジスタを形成する。この絶縁ゲートトランジスタ形成工程は、不活性雰囲気下１１００℃以上の温度で半導体基板の熱処理を行う高温熱処理工程（チャネル拡散工程）を含む。その結果、半導体基板２１０の第１主面側及び第２主面側からは酸素が外方拡散され、半導体基板２１０の第１主面側表面近傍及び第２主面側表面近傍で低酸素濃度領域２１３が形成される（図４（ｂ）参照。）。
その後、半導体基板２１０の第１主面側に絶縁ゲートトランジスタを形成する。この絶縁ゲートトランジスタ形成工程は、不活性雰囲気下１１００℃以上の温度で半導体基板の熱処理を行う高温熱処理工程（チャネル拡散工程）を含む。その結果、半導体基板２１０の第１主面側及び第２主面側からは酸素が外方拡散され、半導体基板２１０の第１主面側表面近傍及び第２主面側表面近傍で低酸素濃度領域２１３が形成される（図４（ｂ）参照。）。
（３）研削・研磨工程
その後、半導体基板２１０を第２主面側から研削・研磨して半導体基板を薄くする。その結果、半導体基板２１０の第２主面側の低酸素濃度領域２１３が除去され、半導体基板２１０の第２主面側表面近傍においても酸素濃度がバルクの酸素濃度と同じ濃度となる。研削・研磨工程後の半導体基板２１０の厚さは７０〜１７０μｍ（例えば１２０μｍ）である。
その後、半導体基板２１０を第２主面側から研削・研磨して半導体基板を薄くする。その結果、半導体基板２１０の第２主面側の低酸素濃度領域２１３が除去され、半導体基板２１０の第２主面側表面近傍においても酸素濃度がバルクの酸素濃度と同じ濃度となる。研削・研磨工程後の半導体基板２１０の厚さは７０〜１７０μｍ（例えば１２０μｍ）である。
（４）低温熱処理工程
その後、４００〜５５０℃の温度範囲で半導体基板２１０の熱処理を行うことで半導体基板２１０の低酸素濃度領域２１３を除く領域において酸素由来のサーマルドナーを５．０×１０１３ｃｍ−３以上（例えば１．０×１０１４ｃｍ−３）生成させて、半導体基板２１０の低酸素濃度領域２１３を除く領域において半導体基板２１０の不純物濃度を高くする（図５（ａ）参照。）。なお、この工程で、半導体基板２１０の第１主面側近傍の低酸素濃度領域２１３がｎ−−型の低濃度半導体層２１５となり、中間領域がｎ−型のドリフト層２１２となる。低温熱処理工程はこれを主目的とする工程として実施しても良いし、他の工程（例えばエミッタ電極層をシンターする工程）と兼ねて実施してもよい。
その後、４００〜５５０℃の温度範囲で半導体基板２１０の熱処理を行うことで半導体基板２１０の低酸素濃度領域２１３を除く領域において酸素由来のサーマルドナーを５．０×１０１３ｃｍ−３以上（例えば１．０×１０１４ｃｍ−３）生成させて、半導体基板２１０の低酸素濃度領域２１３を除く領域において半導体基板２１０の不純物濃度を高くする（図５（ａ）参照。）。なお、この工程で、半導体基板２１０の第１主面側近傍の低酸素濃度領域２１３がｎ−−型の低濃度半導体層２１５となり、中間領域がｎ−型のドリフト層２１２となる。低温熱処理工程はこれを主目的とする工程として実施しても良いし、他の工程（例えばエミッタ電極層をシンターする工程）と兼ねて実施してもよい。
（６）レーザ照射工程
その後、半導体基板２１０の第２主面側から半導体基板２１０にレーザ照射を行い、半導体基板２１０における第２主面側表面近傍に存在するサーマルドナーを除去することにより、ｎ−−型の低濃度半導体層２１４を形成する（図５（ｂ）参照。）。なお、この工程で、半導体基板２１０の中間領域（第１主面側の低酸素濃度領域２１３と第２主面側の低酸素濃度領域２１３に挟まれていた領域）は、ｎ−型のドリフト層２１２となる。
その後、半導体基板２１０の第２主面側から半導体基板２１０にレーザ照射を行い、半導体基板２１０における第２主面側表面近傍に存在するサーマルドナーを除去することにより、ｎ−−型の低濃度半導体層２１４を形成する（図５（ｂ）参照。）。なお、この工程で、半導体基板２１０の中間領域（第１主面側の低酸素濃度領域２１３と第２主面側の低酸素濃度領域２１３に挟まれていた領域）は、ｎ−型のドリフト層２１２となる。
（６）コレクタ電極層形成工程
その後、半導体基板２１０の第２主面側表面にショットキバリア金属層（例えば白金／ΦＢＮ：０．８４ｅＶ、Ｉｒ／ΦＢＮ：０．９３ｅＶ）を含む積層膜からなるコレクタ電極層２３０を形成する（図５（ｃ）参照。）。
その後、半導体基板２１０の第２主面側表面にショットキバリア金属層（例えば白金／ΦＢＮ：０．８４ｅＶ、Ｉｒ／ΦＢＮ：０．９３ｅＶ）を含む積層膜からなるコレクタ電極層２３０を形成する（図５（ｃ）参照。）。
以上の工程を実施することにより、実施形態２に係るＩＧＢＴ２００を製造することができる。
［実施形態３］
図６は、実施形態３に係るＩＧＢＴ３００を説明するために示す図である。図６（ａ）はＩＧＢＴ３００の断面図であり、図６（ｂ）はＩＧＢＴ３００の不純物濃度プロファイルを示す図である。図６（ｂ）において、実線は図６（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図６（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。図７及び図８は、実施形態２に係るＩＧＢＴの製造方法を説明するために示す図である。図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｂ）は各工程図である。
図６は、実施形態３に係るＩＧＢＴ３００を説明するために示す図である。図６（ａ）はＩＧＢＴ３００の断面図であり、図６（ｂ）はＩＧＢＴ３００の不純物濃度プロファイルを示す図である。図６（ｂ）において、実線は図６（ａ）のＡ１−Ａ２断面に沿った不純物濃度プロファイルを示す線であり、破線は図６（ａ）のＢ１−Ｂ２断面に沿った不純物濃度プロファイルを示す線である。図７及び図８は、実施形態２に係るＩＧＢＴの製造方法を説明するために示す図である。図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｂ）は各工程図である。
実施形態３に係るＩＧＢＴ３００は、基本的には実施形態１に係るＩＧＢＴ１００と同様の構成を有するが、半導体基板の第１主面・第２主面間の不純物プロファイルが実施形態１に係るＩＧＢＴ１００の場合と異なる。すなわち、実施形態３に係るＩＧＢＴ３００は、図６に示すように、半導体基板の第１主面側にも低濃度半導体層３１５を有する。
このように、実施形態３に係るＩＧＢＴ３００は、半導体基板の第１主面・第２主面間の不純物プロファイルが実施形態１に係るＩＧＢＴ１００の場合と異なるが、低濃度半導体層３１４とショットキバリア金属層との境界面に存在するショットキ接合から低濃度半導体層３１４及びドリフト層３１２に少数キャリアが注入されることから、従来第１のＩＧＢＴ７００よりも少数キャリアの注入量及び蓄積量を低くすることが可能となり、ひいては、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆを低減することが可能となる。また、実施形態３に係るＩＧＢＴ３００によれば、低濃度半導体層３１４の不純物濃度を調整して少数キャリアの注入量を細かく制御することが可能となるため、従来第２のＩＧＢＴ８００よりも少数キャリアの注入量及び蓄積量を細かく制御することが可能となる。また、実施形態３に係るＩＧＢＴ３００によれば、従来第３のＩＧＢＴ９００よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきを低くすることが可能となる。その結果、実施形態３に係るＩＧＢＴ３００は、実施形態１に係るＩＧＢＴ１００の場合と同様に、従来第１のＩＧＢＴ７００よりもターンオフ損失Ｅｏｆｆが小さく、かつ、従来第２のＩＧＢＴ８００よりも少数キャリアの注入量及び蓄積量を細かく制御することが可能で、かつ、従来第３のＩＧＢＴ９００よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいＩＧＢＴとなる。
実施形態３に係るＩＧＢＴ３００は、以下のような製造方法（実施形態３に係るＩＧＢＴの製造方法）によって製造することができる。実施形態３に係るＩＧＢＴの製造方法は、図７及び図８に示すように、「半導体基板準備工程」、「研削・研磨工程」、「絶縁ゲートトランジスタ形成工程」、「低温熱処理工程」及び「コレクタ電極層形成工程」をこの順序で実施する。以下、実施形態３に係るＩＧＢＴの製造方法を工程順に説明する。
（１）半導体基板準備工程
引き上げ法（ＣＺ法）により製造された半導体基板３１０を準備する（図７（ａ）参照。）。半導体基板３１０は、工程終了後に、ドリフト層３１２及び低濃度半導体層３１４，３１５を有する半導体基板となる。半導体基板３１０の厚さは４００〜６００μｍ（例えば５００μｍ）であり、半導体基板３１０の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
引き上げ法（ＣＺ法）により製造された半導体基板３１０を準備する（図７（ａ）参照。）。半導体基板３１０は、工程終了後に、ドリフト層３１２及び低濃度半導体層３１４，３１５を有する半導体基板となる。半導体基板３１０の厚さは４００〜６００μｍ（例えば５００μｍ）であり、半導体基板３１０の不純物濃度は１．０×１０１２ｃｍ−３〜１．０×１０１４ｃｍ−３（例えば１．０×１０１３ｃｍ−３）である。
（２）研削・研磨工程
その後、半導体基板３１０を第２主面側から研削・研磨して半導体基板を薄くする。研削・研磨工程後の半導体基板３１０の厚さは７０〜１７０μｍ（例えば１２０μｍ）となる（図７（ｂ）参照。）。
その後、半導体基板３１０を第２主面側から研削・研磨して半導体基板を薄くする。研削・研磨工程後の半導体基板３１０の厚さは７０〜１７０μｍ（例えば１２０μｍ）となる（図７（ｂ）参照。）。
（３）絶縁ゲートトランジスタ形成工程
その後、半導体基板３１０の第１主面側に絶縁ゲートトランジスタを形成する。この絶縁ゲートトランジスタ形成工程は、不活性雰囲気下１１００℃以上の温度で半導体基板の熱処理を行う高温熱処理工程（チャネル拡散工程）を含む。その結果、半導体基板３１０の第１主面側及び第２主面側からは酸素が外方拡散され、半導体基板３１０の第１主面側表面近傍及び第２主面側表面近傍で低酸素濃度領域３１３が形成される（図７（ｃ）参照。）。
その後、半導体基板３１０の第１主面側に絶縁ゲートトランジスタを形成する。この絶縁ゲートトランジスタ形成工程は、不活性雰囲気下１１００℃以上の温度で半導体基板の熱処理を行う高温熱処理工程（チャネル拡散工程）を含む。その結果、半導体基板３１０の第１主面側及び第２主面側からは酸素が外方拡散され、半導体基板３１０の第１主面側表面近傍及び第２主面側表面近傍で低酸素濃度領域３１３が形成される（図７（ｃ）参照。）。
（４）低温熱処理工程
その後、４００〜５５０℃の温度範囲で半導体基板３１０の熱処理を行うことで半導体基板３１０の第１主面側及び第２主面側の低酸素濃度領域３１３を除く中間領域で酸素由来のサーマルドナーを５．０×１０１３ｃｍ−３以上（例えば１．０×１０１４ｃｍ−３）発生させて、半導体基板３１０の第１主面側近傍の低酸素濃度領域３１３及び第２主面側近傍の低酸素濃度領域３１３を除く中間領域において半導体基板３１０の不純物濃度を高くする（図８（ａ）参照。）。なお、この工程で、半導体基板３１０の第１主面側近傍の低酸素濃度領域３１３及び第２主面側近傍の低酸素濃度領域３１３がｎ−−型の低濃度半導体層３１４，３１５となり、中間領域がｎ−型のドリフト層３１２となる。低温熱処理工程はこれを主目的とする工程として実施しても良いし、他の工程（例えばエミッタ電極層をシンターする工程）と兼ねて実施してもよい。
その後、４００〜５５０℃の温度範囲で半導体基板３１０の熱処理を行うことで半導体基板３１０の第１主面側及び第２主面側の低酸素濃度領域３１３を除く中間領域で酸素由来のサーマルドナーを５．０×１０１３ｃｍ−３以上（例えば１．０×１０１４ｃｍ−３）発生させて、半導体基板３１０の第１主面側近傍の低酸素濃度領域３１３及び第２主面側近傍の低酸素濃度領域３１３を除く中間領域において半導体基板３１０の不純物濃度を高くする（図８（ａ）参照。）。なお、この工程で、半導体基板３１０の第１主面側近傍の低酸素濃度領域３１３及び第２主面側近傍の低酸素濃度領域３１３がｎ−−型の低濃度半導体層３１４，３１５となり、中間領域がｎ−型のドリフト層３１２となる。低温熱処理工程はこれを主目的とする工程として実施しても良いし、他の工程（例えばエミッタ電極層をシンターする工程）と兼ねて実施してもよい。
（５）コレクタ電極層形成工程
その後、半導体基板３１０の第２主面側表面にショットキバリア金属層（例えば白金／ΦＢＮ：０．８４ｅＶ、Ｉｒ／ΦＢＮ：０．９３ｅＶ）を含む積層膜からなるコレクタ電極層３３０を形成する（図８（ｂ）参照。）。
その後、半導体基板３１０の第２主面側表面にショットキバリア金属層（例えば白金／ΦＢＮ：０．８４ｅＶ、Ｉｒ／ΦＢＮ：０．９３ｅＶ）を含む積層膜からなるコレクタ電極層３３０を形成する（図８（ｂ）参照。）。
以上の工程を実施することにより、実施形態３に係るＩＧＢＴ３００を製造することができる。
なお、実施形態１〜３に係るＩＧＢＴ１００〜３００を構成するにあたっては、以下の試験例１〜４の結果を参考にした。
［試験例１］
試験例１は、本発明のＩＧＢＴが従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいことを明らかにするための試験例である。図９は、試験例１及び２の条件及び結果を示す図表である。図１０は、試験例１の結果を示す図である。図１１は、試験例１における要因効果図である。図１１（ａ）は条件２〜５（実施例）における要因効果図であり、図１１（ｂ）は条件７〜１０（比較例）における要因効果図である。
試験例１は、本発明のＩＧＢＴが従来第３のＩＧＢＴよりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいことを明らかにするための試験例である。図９は、試験例１及び２の条件及び結果を示す図表である。図１０は、試験例１の結果を示す図である。図１１は、試験例１における要因効果図である。図１１（ａ）は条件２〜５（実施例）における要因効果図であり、図１１（ｂ）は条件７〜１０（比較例）における要因効果図である。
１．ＩＧＢＴの構成条件
（１）実施例に係るＩＧＢＴ（５個）
本発明のＩＧＢＴから５個のＩＧＢＴ（条件１〜５に係るＩＧＢＴ／実施例）を構成した。これらのうち、低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを図９の標準条件１のものとしたＩＧＢＴを条件１に係るＩＧＢＴとし、低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮをＬ４直交表に従って標準条件１のものから変化させたＩＧＢＴ（Ｎｄ２：標準条件１±０．１５×１０１３ｃｍ−３（±１５％）Ｄ２：標準条件１±５μｍ、ΦＢＮ：標準条件１±０．０１ｅＶ）を条件２〜５に係るＩＧＢＴとした（図９参照。）。
（１）実施例に係るＩＧＢＴ（５個）
本発明のＩＧＢＴから５個のＩＧＢＴ（条件１〜５に係るＩＧＢＴ／実施例）を構成した。これらのうち、低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを図９の標準条件１のものとしたＩＧＢＴを条件１に係るＩＧＢＴとし、低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮをＬ４直交表に従って標準条件１のものから変化させたＩＧＢＴ（Ｎｄ２：標準条件１±０．１５×１０１３ｃｍ−３（±１５％）Ｄ２：標準条件１±５μｍ、ΦＢＮ：標準条件１±０．０１ｅＶ）を条件２〜５に係るＩＧＢＴとした（図９参照。）。
（２）比較例に係るＩＧＢＴ（５個）
また、従来第３のＩＧＢＴから５個のＩＧＢＴ（条件６〜１０に係るＩＧＢＴ／比較例）を構成した。これらのうち、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件２のものとしたＩＧＢＴを条件６に係るＩＧＢＴとし、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮをＬ４直交表に従って標準条件２のものから変化させたＩＧＢＴ（Ｎｄ２：標準条件２±０．６０×１０１４ｃｍ−３（±１５％）、Ｄ２：標準条件２±５μｍ、ΦＢＮ：標準条件２±０．０１ｅＶ）を条件７〜１０に係るＩＧＢＴとした（図９参照。）。
また、従来第３のＩＧＢＴから５個のＩＧＢＴ（条件６〜１０に係るＩＧＢＴ／比較例）を構成した。これらのうち、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件２のものとしたＩＧＢＴを条件６に係るＩＧＢＴとし、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮをＬ４直交表に従って標準条件２のものから変化させたＩＧＢＴ（Ｎｄ２：標準条件２±０．６０×１０１４ｃｍ−３（±１５％）、Ｄ２：標準条件２±５μｍ、ΦＢＮ：標準条件２±０．０１ｅＶ）を条件７〜１０に係るＩＧＢＴとした（図９参照。）。
２．試験の方法
試験は、上記した条件１〜１０のＩＧＢＴについて、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆを半導体デバイスシミュレータを用いてシミュレーションすることによって行った。
試験は、上記した条件１〜１０のＩＧＢＴについて、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆを半導体デバイスシミュレータを用いてシミュレーションすることによって行った。
３．試験の結果
試験の結果を図９〜図１１に示す。その結果、図９及び図１０からも分かるように、本発明のＩＧＢＴ（条件１〜５に係るＩＧＢＴ（実施例））が従来第２のＩＧＢＴ（条件６〜１０に係るＩＧＢＴ（比較例））よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいことが明らかとなった。
試験の結果を図９〜図１１に示す。その結果、図９及び図１０からも分かるように、本発明のＩＧＢＴ（条件１〜５に係るＩＧＢＴ（実施例））が従来第２のＩＧＢＴ（条件６〜１０に係るＩＧＢＴ（比較例））よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいことが明らかとなった。
また、図１１からも分かるように、比較例においては高濃度不純物層の不純物濃度Ｎｄ２が変動するとコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）もターンオフ損失Ｅｏｆｆもともに大きく変動するのに対して、実施例においては低濃度不純物層の不純物濃度Ｎｄ２が変動してもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）もターンオフ損失Ｅｏｆｆもほとんど変動しないことが明らかとなった。また、図１１からも分かるように、比較例においてはショットキバリア金属層のバリアハイトΦＢＮが変動するとコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）もターンオフ損失Ｅｏｆｆもともに大きく変動するのに対して、実施例においてはショットキバリア金属層のバリアハイトΦＢＮが変動してもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）もターンオフ損失Ｅｏｆｆも比較例ほど大きくは変動しないことが明らかとなった。また、図１１からも分かるように、比較例においては高濃度不純物層の厚さＤ２が変動するとコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）が若干変動するのに対して、実施例においては低濃度不純物層の厚さＤ２が変動してもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）はほとんど変動しないことが明らかとなった。
なお、図１１からは、比較例においては高濃度不純物層の厚さＤ２が変動してもターンオフ損失Ｅｏｆｆがほとんど変動しないのに対して、実施例においては低濃度不純物層の厚さＤ２が変動するとターンオフ損失Ｅｏｆｆが大きく変動することも明らかとなった。
しかしながら、これらのことから全体的に言えることは、やはり、本発明のＩＧＢＴ（条件１〜５に係るＩＧＢＴ（実施例））は、従来第２のＩＧＢＴ（条件６〜１０に係るＩＧＢＴ（比較例））よりもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さいことである。
この理由は、本発明のＩＧＢＴにおいては、ドリフト層の裏面（第２主面側表面）に低濃度半導体層を設けることにより、低濃度半導体層とドリフト層との間に不純物濃度差が生まれることから、低濃度半導体層とドリフト層との界面よりも低濃度不純物層側で多くの少数キャリアが蓄積されることとなり、その結果、これまで高濃度半導体層の不純物濃度Ｎｄ２やショットキバリア金属層のバリアハイトΦＢＮの変動により大きく変動していた少数キャリアの蓄積量が安定し、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆの製造ばらつきが小さくなったことによるものと推測される。
［試験例２］
試験例２は、本発明のＩＧＢＴが従来第３のＩＧＢＴよりも高温環境下におけるターンオフ損失（Ｅｏｆｆ）を低くすることが可能となることを明らかにするための試験例である。また、本発明のＩＧＢＴの「コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）」がＩＧＢＴの想定使用温度範囲（例えば２５℃〜１２５℃）において正であることを明らかにするための試験例である。図１２は、試験例２の結果を示す図である。
試験例２は、本発明のＩＧＢＴが従来第３のＩＧＢＴよりも高温環境下におけるターンオフ損失（Ｅｏｆｆ）を低くすることが可能となることを明らかにするための試験例である。また、本発明のＩＧＢＴの「コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）」がＩＧＢＴの想定使用温度範囲（例えば２５℃〜１２５℃）において正であることを明らかにするための試験例である。図１２は、試験例２の結果を示す図である。
１．ＩＧＢＴの構成条件
（１）実施例に係るＩＧＢＴ（１個）
本発明のＩＧＢＴのうち、低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件１のものとしたＩＧＢＴ、すなわち条件１に係るＩＧＢＴを実施例として試験例２の試験に供した。
（１）実施例に係るＩＧＢＴ（１個）
本発明のＩＧＢＴのうち、低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件１のものとしたＩＧＢＴ、すなわち条件１に係るＩＧＢＴを実施例として試験例２の試験に供した。
（２）比較例に係るＩＧＢＴ（１個）
また、従来第３のＩＧＢＴのうち、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件２のものとしたＩＧＢＴ、すなわち条件６に係るＩＧＢＴを比較例として試験例２の試験に供した。
また、従来第３のＩＧＢＴのうち、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件２のものとしたＩＧＢＴ、すなわち条件６に係るＩＧＢＴを比較例として試験例２の試験に供した。
２．試験の方法
試験は、条件１に係るＩＧＢＴ（実施例）及び条件６に係るＩＧＢＴ（比較例）について、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆを半導体デバイスシミュレータを用いてシミュレーションすることによって行った。
試験は、条件１に係るＩＧＢＴ（実施例）及び条件６に係るＩＧＢＴ（比較例）について、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆを半導体デバイスシミュレータを用いてシミュレーションすることによって行った。
３．試験の結果
試験の結果を図９及び図１２に示す。その結果、図９及び図１２からも分かるように、本発明のＩＧＢＴ（条件１に係るＩＧＢＴ）が従来第３のＩＧＢＴ（条件６に係るＩＧＢＴ）よりも高温環境下（１２５℃）におけるターンオフ損失（Ｅｏｆｆ）を低くすることが可能となる（１５４．３μＪ ｖｓ ２６１．３μＪ）ことが明らかとなった。
試験の結果を図９及び図１２に示す。その結果、図９及び図１２からも分かるように、本発明のＩＧＢＴ（条件１に係るＩＧＢＴ）が従来第３のＩＧＢＴ（条件６に係るＩＧＢＴ）よりも高温環境下（１２５℃）におけるターンオフ損失（Ｅｏｆｆ）を低くすることが可能となる（１５４．３μＪ ｖｓ ２６１．３μＪ）ことが明らかとなった。
また、図９及び図１２からも分かるように、条件６に係るＩＧＢＴ（比較例）においては、「コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において負（−０．００１３Ｖ／ｄｅｇ）であるのに対して、条件１に係るＩＧＢＴ（実施例）においては、「コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正（＋０．００７１Ｖ／ｄｅｇ）であった。このことから、本発明のＩＧＢＴの「コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）」がＩＧＢＴの想定使用温度範囲（例えば２５℃〜１２５℃）において正であることが明らかとなった。
［試験例３］
試験例３は、本発明のＩＧＢＴにおいては、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正である理由を明らかにするための試験例である。図１３は、試験例３の結果を示すグラフである。図１３（ａ）は条件１に係るＩＧＢＴ（実施例）における深さ方向に沿った導通時のキャリア濃度分布を示す図であり、図１３（ｂ）は条件６に係るＩＧＢＴ（比較例）における深さ方向に沿った導通時のキャリア濃度分布を示す図である。
試験例３は、本発明のＩＧＢＴにおいては、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正である理由を明らかにするための試験例である。図１３は、試験例３の結果を示すグラフである。図１３（ａ）は条件１に係るＩＧＢＴ（実施例）における深さ方向に沿った導通時のキャリア濃度分布を示す図であり、図１３（ｂ）は条件６に係るＩＧＢＴ（比較例）における深さ方向に沿った導通時のキャリア濃度分布を示す図である。
１．ＩＧＢＴの構成条件
（１）実施例に係るＩＧＢＴ（１個）
低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件１のものとしたＩＧＢＴ、すなわち条件１に係るＩＧＢＴを実施例として試験例３の試験に供した。
（１）実施例に係るＩＧＢＴ（１個）
低濃度半導体層の不純物濃度Ｎｄ２、低濃度半導体層の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件１のものとしたＩＧＢＴ、すなわち条件１に係るＩＧＢＴを実施例として試験例３の試験に供した。
（２）比較例に係るＩＧＢＴ（１個）
また、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件２のものとしたＩＧＢＴ、すなわち条件６に係るＩＧＢＴを比較例として試験例３の試験に供した。
また、高濃度半導体領域の不純物濃度Ｎｄ２、高濃度半導体領域の厚さＤ２及びショットキバリア金属層のバリアハイトΦＢＮを標準条件２のものとしたＩＧＢＴ、すなわち条件６に係るＩＧＢＴを比較例として試験例３の試験に供した。
２．試験の方法
試験は、条件１に係るＩＧＢＴ（実施例）及び条件６に係るＩＧＢＴ（比較例）について、導通時（スイッチオン時）における深さ方向に沿ったキャリア濃度分布を、半導体デバイスシミュレータを用いて、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）評価時の条件（コレクタ電流ＩＣ：１０Ａ、ゲートエミッタ電圧ＶＧＥ：１５Ｖ）の下でシミュレーションすることによって行った。
試験は、条件１に係るＩＧＢＴ（実施例）及び条件６に係るＩＧＢＴ（比較例）について、導通時（スイッチオン時）における深さ方向に沿ったキャリア濃度分布を、半導体デバイスシミュレータを用いて、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）評価時の条件（コレクタ電流ＩＣ：１０Ａ、ゲートエミッタ電圧ＶＧＥ：１５Ｖ）の下でシミュレーションすることによって行った。
３．試験の結果
試験の結果を図１３に示す。その結果、図１３からも分かるように、実施例においては、ショットキバリア金属のバリアハイトΦＢＮ（０．８４ｅＶ）が比較例におけるショットキバリア金属のバリアハイトΦＢＮ（０．９３ｅＶ）よりも０．０９ｅＶ低いことに起因して少数キャリアの注入量自体は少なくなっているが、「ショットキ接合」から「ドリフト層と低濃度半導体層との界面」に向けて正孔の蓄積量が増大し、その結果、ドリフト層におけるキャリア濃度は比較例の場合とほぼ同等の値になっている。これにより、２５℃のときのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆが、実施例と比較例とでほぼ同等の値を示すことが理解できる（図１２参照。）。
試験の結果を図１３に示す。その結果、図１３からも分かるように、実施例においては、ショットキバリア金属のバリアハイトΦＢＮ（０．８４ｅＶ）が比較例におけるショットキバリア金属のバリアハイトΦＢＮ（０．９３ｅＶ）よりも０．０９ｅＶ低いことに起因して少数キャリアの注入量自体は少なくなっているが、「ショットキ接合」から「ドリフト層と低濃度半導体層との界面」に向けて正孔の蓄積量が増大し、その結果、ドリフト層におけるキャリア濃度は比較例の場合とほぼ同等の値になっている。これにより、２５℃のときのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）及びターンオフ損失Ｅｏｆｆが、実施例と比較例とでほぼ同等の値を示すことが理解できる（図１２参照。）。
これに対して、温度を２５℃〜１２５℃に上昇させた場合のキャリア濃度分布の変化を見ると、実施例の場合にはキャリア濃度が約２倍に増加しているのに対して、比較例の場合にはキャリア濃度が約３倍に増加している。この場合、ターンオフ損失Ｅｏｆｆは、導通時におけるキャリア濃度が高くなるほど大きくなるため、実施例においては比較例においてよりも高温環境下（１２５℃）でのターンオフ損失Ｅｆｆが低いことが理解できる（図１２参照。）。
一方、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）は、主に、第１主面側に形成された「ｎチャネルＭＯＳ構造における電圧降下」と「半導体基板における電圧降下」の和で構成される。「半導体基板における電圧降下」は、キャリアの移動度が高くなるほど小さくなり、キャリア濃度が高くなるほど小さくなるところ、実施例においては、高温（２５℃→１２５℃）になると、キャリアの移動度が約２分の１になり、キャリア濃度が約２倍になることから、高温（２５℃→１２５℃）になっても「半導体基板における電圧降下」はほとんど変化しない。その一方において、「ｎチャネルＭＯＳ構造における電圧降下」は通常、高温（２５℃→１２５℃）になると大きくなる。その結果、実施例においては、「ｎチャネルＭＯＳ構造における電圧降下」と「半導体基板における電圧降下」を足した「合計電圧降下」が、高温（２５℃→１２５℃）になると大きくなるのである。言い換えると、実施例においては、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正になるのである（図１２参照。）。
これに対して、比較例においては、高温（２５℃→１２５℃）になると、キャリアの移動度が約２分の１になり、キャリア濃度が約３倍になることから、高温（２５℃→１２５℃）になったとき「半導体基板における電圧降下」は小さくなる。その一方において、「ｎチャネルＭＯＳ構造における電圧降下」は通常、高温（２５℃→１２５℃）になると大きくなる。その結果、比較例においては、「ｎチャネルＭＯＳ構造における電圧降下」と「半導体基板における電圧降下」とを足した「合計電圧降下」は、「半導体基板における電圧降下」の減少量と「ｎチャネルＭＯＳ構造における電圧降下」の増加量の大小により、小さくなったり、変化しなかったり、大きくなったりする。そして、条件６に係るＩＧＢＴにおいては、高温（２５℃→１２５℃）になっても、上記した「合計電圧降下」がほとんど変化しないことから、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲においてほぼ零になったものと考えられる（図１２参照。）。
［試験例４］
試験例４は、「ドリフト層の不純物濃度Ｎｄ１」及び「ショットキバリア金属層のバリアハイトΦＢＮ」をどのような範囲にすれば、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果」が生ずるのかを明らかにするための試験例である。図１４は、試験例４の条件を示す図表である。図１５及び図１６は、試験例４の結果を示す図である。
試験例４は、「ドリフト層の不純物濃度Ｎｄ１」及び「ショットキバリア金属層のバリアハイトΦＢＮ」をどのような範囲にすれば、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果」が生ずるのかを明らかにするための試験例である。図１４は、試験例４の条件を示す図表である。図１５及び図１６は、試験例４の結果を示す図である。
１．ＩＧＢＴの構成条件
（１）条件１１に係るＩＧＢＴ（６個）
低濃度半導体層を配設したＩＧＢＴ（低濃度半導体層の不純物濃度Ｎｄ２：１．００×１０１３ｃｍ−３、低濃度半導体層の厚さＤ２：２０μｍ、ドリフト層の厚さＤ１：１００μｍ）を配設したＩＧＢＴを条件１１〜１５に係るＩＧＢＴとした。これらのうち、「ドリフト層の不純物濃度Ｎｄ１」を５．００×１０１３ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１１に係るＩＧＢＴとした（図１４参照。）。
（１）条件１１に係るＩＧＢＴ（６個）
低濃度半導体層を配設したＩＧＢＴ（低濃度半導体層の不純物濃度Ｎｄ２：１．００×１０１３ｃｍ−３、低濃度半導体層の厚さＤ２：２０μｍ、ドリフト層の厚さＤ１：１００μｍ）を配設したＩＧＢＴを条件１１〜１５に係るＩＧＢＴとした。これらのうち、「ドリフト層の不純物濃度Ｎｄ１」を５．００×１０１３ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１１に係るＩＧＢＴとした（図１４参照。）。
（２）条件１２に係るＩＧＢＴ（６個）
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を２．００×１０１４ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１２に係るＩＧＢＴとした（図１４参照。）。
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を２．００×１０１４ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１２に係るＩＧＢＴとした（図１４参照。）。
（３）条件１３に係るＩＧＢＴ（６個）
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を８．００×１０１４ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１３に係るＩＧＢＴとした（図１４参照。）。
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を８．００×１０１４ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１３に係るＩＧＢＴとした（図１４参照。）。
（４）条件１４に係るＩＧＢＴ（６個）
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を３．２０×１０１５ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１４に係るＩＧＢＴとした（図１４参照。）。
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を３．２０×１０１５ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１４に係るＩＧＢＴとした（図１４参照。）。
（５）条件１５に係るＩＧＢＴ（６個）
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を１．３０×１０１６ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１５に係るＩＧＢＴとした（図１４参照。）。
上記のＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」を１．３０×１０１６ｃｍ−３にするとともに「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１５に係るＩＧＢＴとした（図１４参照。）。
（６）条件１６に係るＩＧＢＴ（６個）
低濃度半導体層を配設しないＩＧＢＴとして、「ドリフト層の不純物濃度Ｎｄ１」を２．００×１０１４ｃｍ−３にし、「ドリフト層の厚さＤ１」を１００μｍにするとともに、「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１６に係るＩＧＢＴとした（図１４参照。）。
低濃度半導体層を配設しないＩＧＢＴとして、「ドリフト層の不純物濃度Ｎｄ１」を２．００×１０１４ｃｍ−３にし、「ドリフト層の厚さＤ１」を１００μｍにするとともに、「ショットキバリア金属層のバリアハイトΦＢＮ」を０．８０ｅＶ、０．８４ｅＶ、０．８８ｅＶ、０．９２ｅＶ、０．９６ｅＶ、１．００ｅＶにしたＩＧＢＴを条件１６に係るＩＧＢＴとした（図１４参照。）。
２．試験の方法
試験は、上記した条件１１〜１６に係るＩＧＢＴ３６個について、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）を半導体デバイスシミュレータを用いてシミュレーションし、条件１１〜１５に係るＩＧＢＴ３０個について得られたコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）のそれぞれを条件１６に係るＩＧＢＴ６個について得られたコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）で除することによって得られた値を算出し、その値を「『ショットキバリア金属層のバリアハイトΦＢＮ』を横軸とし『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』を縦軸とした」グラフにプロットすることにより行った。なお、このグラフにおいては、『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』が１００％未満の場合に『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』があると判断できる。また、『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』が９５％未満、９０％未満、８５％未満、・・・の場合には、１００％未満の場合よりもより一層大きな『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』があると判断できる。
試験は、上記した条件１１〜１６に係るＩＧＢＴ３６個について、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）を半導体デバイスシミュレータを用いてシミュレーションし、条件１１〜１５に係るＩＧＢＴ３０個について得られたコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）のそれぞれを条件１６に係るＩＧＢＴ６個について得られたコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）で除することによって得られた値を算出し、その値を「『ショットキバリア金属層のバリアハイトΦＢＮ』を横軸とし『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』を縦軸とした」グラフにプロットすることにより行った。なお、このグラフにおいては、『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』が１００％未満の場合に『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』があると判断できる。また、『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』が９５％未満、９０％未満、８５％未満、・・・の場合には、１００％未満の場合よりもより一層大きな『低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果』があると判断できる。
３．試験の結果
試験の結果を図１５及び図１６に示す。その結果、図１５に示すように、条件１１に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．８７５ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。また、条件１２に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．９２９ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。また、条件１３に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．９８２ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。また、条件１４及び条件１５に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．８０ｅＶ〜１．００ｅＶの範囲内においてはどの範囲であっても「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。なお、条件１４に係るＩＧＢＴにおいては、得られた曲線を１．０５ｅＶまで外挿することにより、ショットキバリア金属層のバリアハイトΦＢＮが０．８７５ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が１００％未満となり、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが推測できた。
試験の結果を図１５及び図１６に示す。その結果、図１５に示すように、条件１１に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．８７５ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。また、条件１２に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．９２９ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。また、条件１３に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．９８２ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。また、条件１４及び条件１５に係るＩＧＢＴにおいては、ショットキバリア金属層のバリアハイトΦＢＮが０．８０ｅＶ〜１．００ｅＶの範囲内においてはどの範囲であっても「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが分かった。なお、条件１４に係るＩＧＢＴにおいては、得られた曲線を１．０５ｅＶまで外挿することにより、ショットキバリア金属層のバリアハイトΦＢＮが０．８７５ｅＶ未満である場合に「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が１００％未満となり、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が得られることが推測できた。
そこで、図１６に示すように、上記結果（条件１１〜１４に係るＩＧＢＴ）を「『ショットキバリア金属層のバリアハイトΦＢＮ』を横軸とし『ドリフト層の不純物濃度Ｎｄ１』を縦軸とした」グラフにプロットすることにより、「ドリフト層の不純物濃度Ｎｄ１」と「ショットキバリア金属層のバリアハイトΦＢＮ」とをどのような範囲にすれば、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が生ずるのかを定量化した。
その結果、図１６に示すように、「ショットキバリア金属層のバリアハイトΦＢＮ」を「ΦＢＮ」とし「ドリフト層の不純物濃度Ｎｄ１」を「Ｎｄ１」としたとき、以下の式（１）を満たすとき、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」が生ずることが分かった。
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ） ・・・ （１）
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ） ・・・ （１）
また、同様に、以下の式（２）を満たすとき、より一層大きな「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）低減効果」（９０％未満の場合）が生ずることが分かった。
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２）
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２）
このことは、ショットキバリア金属層のバリアハイトΦＢＮ」を高くした場合には少数キャリアの注入量自体が多くなるため、それに応じて「ドリフト層の不純物濃度Ｎｄ１」を高くしないと、キャリア量に対する不純物量が少なすぎて、少数キャリアの蓄積量が不十分になり、結果として、伝導度変調が起こり難くなることを意味する。
［試験例５］
試験例５は、ショットキ接合からの少数キャリアの注入量が同じとなる条件下（すなわち、ショットキバリア金属層と接触する半導体層（低濃度半導体層又はドリフト層）の不純物濃度が同じとなる条件下）で比較したとき、低濃度半導体層の不純物濃度をどのような範囲にしたときに、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果」が得られるのかを明らかにするための試験例である。図１７は、試験例５の条件及び結果を示す図表である。図１８は、試験例５の結果を示す図である。
試験例５は、ショットキ接合からの少数キャリアの注入量が同じとなる条件下（すなわち、ショットキバリア金属層と接触する半導体層（低濃度半導体層又はドリフト層）の不純物濃度が同じとなる条件下）で比較したとき、低濃度半導体層の不純物濃度をどのような範囲にしたときに、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果」が得られるのかを明らかにするための試験例である。図１７は、試験例５の条件及び結果を示す図表である。図１８は、試験例５の結果を示す図である。
１．ＩＧＢＴの構成条件
（１）条件１７〜２２に係るＩＧＢＴ
低濃度半導体層を配設したＩＧＢＴ（低濃度半導体層の不純物濃度Ｎｄ２：１．０×１０１２ｃｍ−３〜２．０×１０１４ｃｍ−３、低濃度半導体層の厚さＤ２：２０μｍ）を配設したＩＧＢＴを条件１７〜２２に係るＩＧＢＴとした。これらのＩＧＢＴのうち、「低濃度半導体層の不純物濃度Ｎｄ２」が１．０×１０１２ｃｍ−３であるＩＧＢＴを条件１７に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が１．０×１０１３ｃｍ−３であるＩＧＢＴを条件１８に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が５．０×１０１３ｃｍ−３であるＩＧＢＴを条件１９に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が１．０×１０１４ｃｍ−３であるＩＧＢＴを条件２０に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が１．５×１０１４ｃｍ−３であるＩＧＢＴを条件２１に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が２．０×１０１４ｃｍ−３であるＩＧＢＴを条件２２に係るＩＧＢＴとした（図１７参照。）。なお、これらのＩＧＢＴにおいて、ドリフト層の不純物濃度Ｎｄ１はこれを２．０×１０１４ｃｍ−３とし、ドリフト層の厚さＤ１はこれを１００μｍとした。従って、条件２２に係るＩＧＢＴは、低濃度半導体層とドリフト層が同じ不純物濃度を有しこれらの層が連続しているＩＧＢＴ（ドリフト層の厚さＤ１が１２０μｍのＩＧＢＴ）とも言える。
（１）条件１７〜２２に係るＩＧＢＴ
低濃度半導体層を配設したＩＧＢＴ（低濃度半導体層の不純物濃度Ｎｄ２：１．０×１０１２ｃｍ−３〜２．０×１０１４ｃｍ−３、低濃度半導体層の厚さＤ２：２０μｍ）を配設したＩＧＢＴを条件１７〜２２に係るＩＧＢＴとした。これらのＩＧＢＴのうち、「低濃度半導体層の不純物濃度Ｎｄ２」が１．０×１０１２ｃｍ−３であるＩＧＢＴを条件１７に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が１．０×１０１３ｃｍ−３であるＩＧＢＴを条件１８に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が５．０×１０１３ｃｍ−３であるＩＧＢＴを条件１９に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が１．０×１０１４ｃｍ−３であるＩＧＢＴを条件２０に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が１．５×１０１４ｃｍ−３であるＩＧＢＴを条件２１に係るＩＧＢＴとし、「低濃度半導体層の不純物濃度Ｎｄ２」が２．０×１０１４ｃｍ−３であるＩＧＢＴを条件２２に係るＩＧＢＴとした（図１７参照。）。なお、これらのＩＧＢＴにおいて、ドリフト層の不純物濃度Ｎｄ１はこれを２．０×１０１４ｃｍ−３とし、ドリフト層の厚さＤ１はこれを１００μｍとした。従って、条件２２に係るＩＧＢＴは、低濃度半導体層とドリフト層が同じ不純物濃度を有しこれらの層が連続しているＩＧＢＴ（ドリフト層の厚さＤ１が１２０μｍのＩＧＢＴ）とも言える。
（２）条件２３〜２８に係るＩＧＢＴ
低濃度半導体層を配設しないＩＧＢＴを条件２３〜２８に係るＩＧＢＴとした。これらのＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」が１．０×１０１２ｃｍ−３であるＩＧＢＴを条件２３に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が１．０×１０１３ｃｍ−３であるＩＧＢＴを条件２４に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が５．０×１０１３ｃｍ−３であるＩＧＢＴを条件２５に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が１．０×１０１４ｃｍ−３であるＩＧＢＴを条件２６に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が１．５×１０１４ｃｍ−３であるＩＧＢＴを条件２７に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が２．０×１０１４ｃｍ−３であるＩＧＢＴを条件２８に係るＩＧＢＴとした。なお、これらのＩＧＢＴにおいて、ドリフト層の厚さＤ１はこれを１００μｍとした（図１７参照。）。
低濃度半導体層を配設しないＩＧＢＴを条件２３〜２８に係るＩＧＢＴとした。これらのＩＧＢＴのうち、「ドリフト層の不純物濃度Ｎｄ１」が１．０×１０１２ｃｍ−３であるＩＧＢＴを条件２３に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が１．０×１０１３ｃｍ−３であるＩＧＢＴを条件２４に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が５．０×１０１３ｃｍ−３であるＩＧＢＴを条件２５に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が１．０×１０１４ｃｍ−３であるＩＧＢＴを条件２６に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が１．５×１０１４ｃｍ−３であるＩＧＢＴを条件２７に係るＩＧＢＴとし、「ドリフト層の不純物濃度Ｎｄ２」が２．０×１０１４ｃｍ−３であるＩＧＢＴを条件２８に係るＩＧＢＴとした。なお、これらのＩＧＢＴにおいて、ドリフト層の厚さＤ１はこれを１００μｍとした（図１７参照。）。
２．試験の方法
試験は、上記した条件１７〜２８のＩＧＢＴについて、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）を半導体デバイスシミュレータを用いてシミュレーションすることによって行った。
試験は、上記した条件１７〜２８のＩＧＢＴについて、コレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）を半導体デバイスシミュレータを用いてシミュレーションすることによって行った。
３．試験の結果
試験の結果を図１７及び図１８に示す。その結果、図１７及び図１８からも分かるように、低濃度半導体層の不純物濃度が１．０×１０１４ｃｍ−３以下のときに、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果」が得られることが明らかとなった。
試験の結果を図１７及び図１８に示す。その結果、図１７及び図１８からも分かるように、低濃度半導体層の不純物濃度が１．０×１０１４ｃｍ−３以下のときに、「低濃度半導体層を配設したことによるコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の低減効果」が得られることが明らかとなった。
なお、図１８からは、低濃度半導体層の不純物濃度が５．０×１０１３ｃｍ−３以下のときに、「Δコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）／Δ低濃度半導体層の不純物濃度」の傾きが小さく、低濃度半導体層の不純物濃度Ｎｄ２の製造ばらつきがあったとしてもコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）のばらつきが小さくなることが分かった。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記各実施形態においては、ｎ型を第１導電型としｐ型を第２導電型として本発明を説明したが、本発明はこれに限定されるものではない。例えば、ｐ型を第１導電型としｎ型を第２導電型としても本発明を適用可能である。
（２）本発明のＩＧＢＴを製造する方法を上記各実施形態に係るＩＧＢＴの製造方法を例にとって説明したが、本発明はこれに限定されるものではない。これら以外の製造方法によって本発明のＩＧＢＴを製造することもできる。
１００，２００，３００，７００，８００，９００…ＩＧＢＴ、１１０，２１０，３１０，７１０，８１０，９１０…半導体基板、１１２，２１２，３１２，７１２，８１２，９１２…ドリフト層、１１４，２１４，２１５，３１４，３１５…低濃度半導体層、１１６，２１６，３１６，７１６，８１６，９１６…ボディ層、１１８，２１８，３１８，７１８，８１８，９１８…エミッタ領域、１２０，２２０，３２０，７２０，８２０，９２０…ゲート絶縁層、１２２，２２２，３２２，７２２，８２２，９２２…ゲート電極層、１２４，２２４，３２４，７２４，８２４，９２４…保護絶縁層、１２６，２２６，３２６，７２６，８２６，９２６…チャネルストッパ領域、１２８，２２８，３２８，７２８，８２８，９２８…エミッタ電極層、１３０，２３０，３３０，７３０，８３０，９３０…コレクタ電極層、２１３，３１３…低酸素濃度領域、７１４…高濃度半導体層（ｐ＋型）、９１４…高濃度半導体層（ｎ型）
Claims (7)
- 第１導電型のドリフト層と、
前記ドリフト層の第１主面側表面に露出するように、かつ、前記ドリフト層の内部に選択的に形成してなる第２導電型のベース領域と、
前記ドリフト層の第１主面側表面に露出するように、かつ、前記ベース領域の内部に選択的に形成してなる第１導電型のエミッタ領域と、
前記ドリフト層、前記ベース領域及び前記エミッタ領域の表面所定領域に形成してなるゲート絶縁層と、
前記ゲート絶縁層上に積層させて形成してなるゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層を覆うように形成してなる保護絶縁層と、
前記ベース領域及び前記エミッタ領域に接するように形成してなるエミッタ電極層と、
前記ドリフト層の第２主面側表面に形成してなり、前記ドリフト層よりも低濃度の第１導電型不純物を含有する第１導電型の低濃度半導体層と、
前記低濃度半導体層上に形成してなるショットキバリア金属層を含むコレクタ電極層とを備えるＩＧＢＴであって、
前記ドリフト層の不純物濃度をＮｄ１とし、前記ショットキバリア金属層のバリアハイトをΦＢＮとしたとき、以下の式（１）
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ）・・・（１）
を満たすＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、
引き上げ法により製造された半導体基板であって、前記ドリフト層及び前記低濃度半導体層となる半導体基板を準備する半導体基板準備工程と、
前記半導体基板の第１主面側に絶縁ゲートトランジスタを形成する工程であって、不活性雰囲気下１１００℃以上の温度で前記半導体基板の熱処理を行う高温熱処理工程を含む絶縁ゲートトランジスタ形成工程と、
前記半導体基板を第２主面側から研削・研磨して前記半導体基板を薄くする研削・研磨工程と、
４００〜５５０℃の温度範囲で前記半導体基板の熱処理を行うことで前記半導体基板の第１主面側の所定領域を除く領域で酸素由来のサーマルドナーを５×１０１３ｃｍ−３以上発生させる低温熱処理工程と、
前記半導体基板の第２主面側から前記半導体基板にレーザ照射を行い、前記半導体基板における前記第２主面近傍に存在していた前記サーマルドナーを除去することにより、前記ドリフト層及び前記低濃度半導体層を形成するレーザ照射工程と、
前記半導体基板の第２主面側に前記ショットキバリア金属層を含むコレクタ電極層を形成するコレクタ電極層形成工程とを含むことを特徴とするＩＧＢＴの製造方法。 - 第１導電型のドリフト層と、
前記ドリフト層の第１主面側表面に露出するように、かつ、前記ドリフト層の内部に選択的に形成してなる第２導電型のベース領域と、
前記ドリフト層の第１主面側表面に露出するように、かつ、前記ベース領域の内部に選択的に形成してなる第１導電型のエミッタ領域と、
前記ドリフト層、前記ベース領域及び前記エミッタ領域の表面所定領域に形成してなるゲート絶縁層と、
前記ゲート絶縁層上に積層させて形成してなるゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層を覆うように形成してなる保護絶縁層と、
前記ベース領域及び前記エミッタ領域に接するように形成してなるエミッタ電極層と、
前記ドリフト層の第２主面側表面に形成してなり、前記ドリフト層よりも低濃度の第１導電型不純物を含有する第１導電型の低濃度半導体層と、
前記低濃度半導体層上に形成してなるショットキバリア金属層を含むコレクタ電極層とを備えるＩＧＢＴであって、
前記ドリフト層の不純物濃度をＮｄ１とし、前記ショットキバリア金属層のバリアハイトをΦＢＮとしたとき、以下の式（１）
Ｎｄ１ ＞ ３３２６．７×ｅｘｐ（２６．７４３×ΦＢＮ）・・・（１）
を満たすＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、
引き上げ法により製造された半導体基板であって、前記ドリフト層及び前記低濃度半導体層となる半導体基板を準備する半導体基板準備工程と、
前記半導体基板を第１主面側又は第２主面側から研削・研磨して前記半導体基板を薄くする研削・研磨工程と、
前記半導体基板の第１主面側に絶縁ゲートトランジスタを形成する工程であって、不活性雰囲気下１１００℃以上の温度で前記半導体基板の熱処理を行う高温熱処理工程を含む絶縁ゲートトランジスタ形成工程と、
４００〜５５０℃の温度範囲で前記半導体基板の熱処理を行うことで前記半導体基板の第１主面側及び第２主面側の所定領域を除く領域で酸素由来のサーマルドナーを５×１０１３ｃｍ−３以上発生させて、前記ドリフト層及び前記低濃度半導体層を形成する低温熱処理工程と、
前記半導体基板の第２主面側に前記ショットキバリア金属層を含むコレクタ電極層を形成するコレクタ電極層形成工程とを含むことを特徴とするＩＧＢＴの製造方法。 - 以下の式（２）を満たすことを特徴とする請求項１又は２に記載のＩＧＢＴの製造方法。
Ｎｄ１ ＞ ０．３５９３×ｅｘｐ（３８．１８３×ΦＢＮ） ・・・ （２） - 前記低濃度半導体層の不純物濃度Ｎｄ２が、１．０×１０ １４ ｃｍ −３ 以下であることを特徴とする請求項１〜３のいずれかに記載のＩＧＢＴの製造方法。
- 前記低濃度半導体層の不純物濃度Ｎｄ２が、５．０×１０ １３ ｃｍ −３ 以下であることを特徴とする請求項４に記載のＩＧＢＴの製造方法。
- 前記低濃度半導体層の不純物濃度Ｎｄ２が、１．０×１０ １３ ｃｍ −３ 以下であることを特徴とする請求項５に記載のＩＧＢＴの製造方法。
- 前記ＩＧＢＴのコレクタ・エミッタ飽和電圧ＶＣＥ（ｓａｔ）の温度依存性（ｄＶＣＥ（ｓａｔ）／ｄＴ）が、２５℃〜１２５℃の温度範囲において正であることを特徴とする請求項１〜６のいずれかに記載のＩＧＢＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013059076A JP6130695B2 (ja) | 2013-03-21 | 2013-03-21 | Ｉｇｂｔ及びｉｇｂｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013059076A JP6130695B2 (ja) | 2013-03-21 | 2013-03-21 | Ｉｇｂｔ及びｉｇｂｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014187071A JP2014187071A (ja) | 2014-10-02 |
| JP6130695B2 true JP6130695B2 (ja) | 2017-05-17 |
Family
ID=51834401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013059076A Active JP6130695B2 (ja) | 2013-03-21 | 2013-03-21 | Ｉｇｂｔ及びｉｇｂｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6130695B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6258561B1 (ja) * | 2016-05-26 | 2018-01-10 | 新電元工業株式会社 | 半導体装置 |
| CN116072721B (zh) * | 2023-03-17 | 2023-06-30 | 深圳市威兆半导体股份有限公司 | 绝缘栅双极型晶体管及其载流子浓度控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150280A (ja) * | 1984-12-24 | 1986-07-08 | Shindengen Electric Mfg Co Ltd | 縦型ｍｏｓトランジスタ |
| JP2004296819A (ja) * | 2003-03-27 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2005057080A (ja) * | 2003-08-05 | 2005-03-03 | Nippon Inter Electronics Corp | 半導体装置 |
| JP4878739B2 (ja) * | 2004-05-12 | 2012-02-15 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP4989797B2 (ja) * | 2006-03-30 | 2012-08-01 | 新電元工業株式会社 | Ｉｇｂｔの製造方法 |
-
2013
- 2013-03-21 JP JP2013059076A patent/JP6130695B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014187071A (ja) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10867790B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP6264382B2 (ja) | 半導体装置 | |
| CN109075213B (zh) | 半导体装置 | |
| TWI459554B (zh) | 最小化場闌igbt的緩衝區及發射極電荷差異的方法 | |
| JP5236279B2 (ja) | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ | |
| JP6015745B2 (ja) | 半導体装置の製造方法 | |
| JP6237915B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| US20130277793A1 (en) | Power device and fabricating method thereof | |
| JP6438933B2 (ja) | 埋め込みウェル領域およびエピタキシャル層を有する電界効果型トランジスタデバイス | |
| JP6183080B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2014056946A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6225649B2 (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| JP2014063949A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2018082007A (ja) | 半導体装置の製造方法 | |
| JP2021531665A (ja) | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 | |
| JP2010267762A (ja) | 半導体装置およびその製造方法 | |
| JP6130695B2 (ja) | Ｉｇｂｔ及びｉｇｂｔの製造方法 | |
| JP2015056644A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2015149346A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6639739B2 (ja) | 半導体装置 | |
| US11742392B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP3885616B2 (ja) | 半導体装置 | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6130695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |