JP2015149346A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】高温度のもとでも欠陥準位が減少しない半導体装置の製造方法と、半導体装置とを提供する。【解決手段】シリコン基板１の表面にエピタキシャル成長膜第１層２が形成され、その表面上に、特定の金属元素の密度が高い、キャリアの再結合寿命を短縮させる領域となるエピタキシャル成長膜第２層３が積層される。金属元素は、エピタキシャル成長させる際に、所定の金属元素を含有する有機金属ガスを含む材料ガスがシリコン基板１の表面において熱分解することによって、エピタキシャル成長する膜の中に、その金属元素が取り込まれることになる。金属元素は、エピタシャル成長する膜中の熱によってシリコン原子と置換されて、エピタキシャル成長膜第２層３内には、その金属元素固有のキャリアの再結合準位が形成されることになる。【選択図】図２

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、ＰＮ接合型のパワー半導体装置の製造方法と、その製造方法によって製造された半導体装置とに関するものである。

従来、ＰＮ接合型のＩＧＢＴ（Insulated-Gate Bipolar Transistor）と称される絶縁ゲート型バイポーラトランジスタ（以下、「ＩＧＢＴ」と記す。）、ダイオード、サイリスタ等のパワーデバイスを高速でスイッチングするためには、ターンオフ時に生じる蓄積キャリアをいかに早く消滅させるかが重要とされる。キャリアを早く消滅させるために、キャリアの再結合寿命を短くする手法がいくつか提案されている。

たとえば、特許文献１および特許文献２では、キャリアが再結合しやすい深い再結合準位を形成することが可能な不純物を拡散させて、再結合寿命を短縮する方法が提案されている。これは、通常、半導体基板に金属膜を成膜して加熱し、金属を基板の内部へ拡散させることによって行われる。この方法では、不純物の拡散係数が非常に大きいことを利用して、半導体基板の全体に金属を拡散させる。

また、特許文献３では、荷電粒子線を照射する方法が提案されている。この方法は、半導体基板の全面に高エネルギーの荷電粒子線を照射することによって、半導体結晶中に格子欠陥を形成し、格子欠陥による深い再結合準位によってライフタイムを短縮する方法である。

これらの方法を用いた半導体装置の高速化については、たとえば、非特許文献１等に記載されていように、公知の技術であるとともに、ディスクリート半導体デバイスでは、一般に使われている方法である。特に、ＩＧＢＴをはじめ、サイリスタ、ダイオード、ＧＴＯ（Gate Turn-Off thyristor）と称されるゲートターンオフサイリスタでは、これらの再結合寿命を制御する方法によって高速化が行われている。

パワー半導体装置のターンオフ動作の高速化は、上述した手法のいずれかを適用することによって、または、上述した手法を組み合わせることによって、行われる。上述した手法では、キャリアの再結合寿命が短縮される領域は半導体基板の全域である。

一方、特許文献３では、半導体基板における一部分のみの再結合寿命を短縮する手法が提案されている。この手法では、キャリアの再結合寿命を短縮する領域を形成する半導体の製造方法において、まず、再結合寿命を短縮したい領域（領域Ａ）の不純物濃度があらかじめ高められる。次に、半導体基板の全面に電子等の荷電粒子を照射し、領域Ａにおける特定の欠陥準位密度を選択的に高めることによって、領域Ａが、再結合寿命が短い領域に変えられることになる。

また、不純物として、Ｖ族元素（リン）が挙げられている。この場合、荷電粒子の照射により発生する格子欠陥（原子の空孔）とＶ族元素とが反応することによって形成される、Ｅセンターと称される欠陥準位が、キャリアの再結合寿命を短縮させることになる。半導体装置（半導体基板）における特定の領域のＶ族元素の密度を選択的に増やす手段として、高エネルギーイオン注入法が挙げられている。

さらに、特許文献３では、再結合寿命を低下させる再結合準位のバンドギャップ中の位置についても言及されている。Ｅセンターは、伝導帯から０．４ｅＶの位置（Ｅｃ−０．４ｅＶ）にあり、バンドギャップ中央付近（Ｓｉのバンドギャップ＝１．１４ｅＶ）に再結合準位をつくるため、キャリアの再結合寿命を短縮するのに有効であるとされている。なお、特許文献３では、再結合準位の熱安定性については言及されていない。

特開平０２−０５１２３５号公報 特開昭６２−１１３４３２号公報 特開平０６−２４４１９１号公報（特許第３１８５４４５号）

三菱電機技報Ｖｏｌ.４１，Ｎｏ．１１，１９６７

従来の手法は、低電力容量の横型パワー半導体装置（半導体基板）における特定の領域のみの再結合寿命を短縮する手法として有効とされる。しかしながら、従来の手法を、電流密度が比較的高いパワー半導体装置に適用した場合には、動作時にＥセンターが減少してしまう問題があることがわかった。

縦型のパワー半導体装置では電流密度が高く、このため、通電によって素子（パワー半導体装置）の温度が上昇する。欠陥準位として、従来の手法で導入されるＥセンターは耐熱性が弱く、約１５０℃程度の高温化で減少することが判明した。欠陥準位としてのＥセンターが減少することで再結合寿命が変化し、パワー半導体装置のスイッチング損失が変化することが問題になる。

本発明は上記問題点を解決するためになされたものであり、一つの目的は、高温度のもとでも欠陥準位が減少しない半導体装置の製造方法を提供することであり、他の目的は、高温度のもとでも欠陥準位が減少しない半導体装置を提供することである。

本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板を用意する。半導体基板の表面上に、それぞれエピタキシャル成長によって複数のエピタキシャル層を形成する。複数のエピタキシャル層を形成する工程は、有機金属ガスを含む材料ガスによって金属元素を含有するエピタキシャル層を形成する工程を備えている。金属元素として、半導体基板の温度を１７５℃とした場合の拡散係数が２．８×１０^-21ｃｍ²／ｓよりも低い金属元素が適用される。

本発明に係る半導体装置は、半導体基板に対して、互いに対向する第１表面の側と第２表面の側との間で電流の導通が図られる半導体装置であって、半導体基板と複数のエピタキシャル層とを有している。半導体基板は、互いに対向する第１表面および第２表面を有する。複数のエピタキシャル層は、半導体基板における少なくとも第１表面の側に形成されている。複数のエピタキシャル層は、半導体基板の第１表面の側の全面において、第１深さから第１深さよりも深い第２深さにわたり形成された、金属元素を含有するエピタキシャル層を備えている。金属元素として、半導体基板の温度を１７５℃とした場合の拡散係数が２．８×１０^-21ｃｍ²／ｓよりも低い金属元素が適用されている。

本発明に係る半導体装置の製造方法によれば、複数のエピタキシャル層を形成する工程が、金属元素を含有するエピタキシャル層を形成する工程を備え、その金属元素として、半導体基板の温度を１７５℃とした場合の拡散係数が２．８×１０^-21ｃｍ²／ｓよりも低い金属元素が適用されることで、複数のエピタキシャル層における特定のエピタキシャル層に、比較的高温度のもとでも減少しない再結合準位を選択的に形成することができ、キャリアの再結合寿命を短縮させることができる。

本発明に係る半導体装置によれば、複数のエピタキシャル層は、第１深さから第１深さよりも深い第２深さにわたり形成された、金属元素を含有するエピタキシャル層を備え、その金属元素として、半導体基板の温度を１７５℃とした場合の拡散係数が２．８×１０^-21ｃｍ²／ｓよりも低い金属元素が適用されていることで、半導体装置の動作に伴って、半導体装置が比較的高温度になった場合でも、再結合準位が減少するのを抑制することができ、キャリアの再結合寿命を短縮させることができる。

本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、半導体基板の構造とライフタイムのプロファイルとを示す図である。 同実施の形態において、欠陥準位の存在量と温度との関係を示すグラフである。 本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、半導体装置のオン動作を説明するための断面図である。 同実施の形態において、半導体装置のターンオフ動作を説明するための断面図である。 同実施の形態において、図１６に示す枠Ａ内の、電子と正孔の挙動を模式的に示す部分拡大断面図である。

実施の形態１
実施の形態１に係る半導体装置の製造方法について説明する。ここでは、エピタキシャル成長層を複数回に分けて成膜し、特定のエピタキシャル成長層を成膜する際にのみ、選択的に所定の金属元素を含有した有機金属ガスの濃度を高くした原料ガスを使用して、半導体基板を製造するフローについて説明する。

まず、図１に示すように、半導体基板としてシリコン基板１の一方の表面に、エピタキシャル成長膜第１層２が形成される。シリコン基板１は、ＣＺ法（Czochralski法）やＦＺ法（Floating-Zone法）によって成長させた単結晶シリコン基板である。シリコン基板１の表面は、研磨処理によって平坦化されている。

エピタキシャル成長膜第１層２は、シリコン基板１をエピタキシャル炉の中において高温度のもとで加熱し、エピタキシャル炉内に送り込まれた、気化した四塩化珪素（ＳｉＣｌ₄）、三塩化シラン（トリクロルシラン、ＳｉＨＣｌ₃）等の原料ガスがシリコン基板１の表面において加熱分解し、シリコン基板１の表面上に気相成長（エピタキシャル成長）することによって成膜される。

次に、図２に示すように、エピタシャル成長膜第１層２の表面上に、エピタキシャル成長膜第２層３が積層（成膜）される。ここでは、エピタキシャル成長膜第２層３が、キャリアの再結合寿命を短縮させる領域となる。エピタキシャル成長膜第２層３の内部では、特定の金属元素の密度が高い。

金属元素は、エピタキシャル成長させる際に、所定の金属元素を含有する有機金属ガスを含む材料ガスがシリコン基板１の表面において熱分解することによって、エピタキシャル成長する膜（層）の中に、その金属元素が取り込まれることになる。このとき、金属元素は、エピタシャル成長する膜中の熱によってシリコン原子と置換されて、エピタキシャル成長膜第２層３内には、その金属元素固有のキャリアの再結合準位が形成されることになる。そのような金属元素については、後で詳しく説明する。

次に、図３に示すように、エピタキシャル成長膜第２層３の表面上に、エピタキシャル成長膜第３層４が積層（成膜）される。エピタシャル成長膜第３層４は、有機金属ガスを含まない材料ガスによって成膜される。これにより、エピタキシャル成長膜第３層４は、エピタシャル成長膜第１層２と同様に、金属を含有しない純度の高いシリコンによって構成されることになる。こうして、再結合寿命を短縮させる領域となるエピタキシャル成長膜第２層３を備えた半導体基板が形成される。

上述した半導体装置の製造方法では、エピタキシャル成長膜第２層３を形成する際に、エピタキシャル成長中に導入された金属元素がシリコン原子と置換されることで、エピタキシャル成長膜中のシリコン内にキャリアの再結合準位が形成される。これにより、図４に示すように、エピタキシャル成長膜第２層３におけるキャリアの再結合寿命を低下させることができる。

上述した半導体装置の製造方法では、金属元素を含有するエピタキシャル成長膜を、２層目のエピタキシャル成長膜第２層３として形成する場合を例に挙げて説明した。金属元素を含有するエピタキシャル成長膜を何層目（領域）に形成するかは、エピタキシャル成長膜を備えた半導体基板を用いて製造されるパワー半導体装置の構造や仕様等に応じて決定されるものであり、２層目に限られるものではない。

また、半導体基板全体の再結合寿命を短縮したい場合には、エピタキシャル成長膜全体の金属元素密度を高く設定してもよい。選択的に金属元素の密度が高いエピタキシャル成長膜を形成することで、半導体基板の厚み方向について、選択的にキャリアの再結合寿命を短縮させることができる。

次に、上述した半導体基板を製造する際に用いる有機金属ガスが含有する金属元素の種類について説明する。一般的に、再結合寿命を低下させる再結合準位は、高温の環境下で減少する。これは、再結合準位の起源となる格子欠陥が分解したり、金属元素が拡散するためであると考えられる。

たとえば、特許文献３に開示されているＥセンターと称される欠陥準位の場合、図５に示す点線のグラフのように、基板の温度が１５０℃付近になると、欠陥準位（Ｅセンタ）の密度が減少していくことが判明した。電流密度が高いパワー半導体装置では、半導体基板が約１５０℃まで上昇する可能性があり、そのようなパワー半導体装置を長期間にわたり通電動作させることによって、半導体基板の再結合寿命が変化してしまう。その結果、パワー半導体装置のスイッチング損失が増加することになる。

このような再結合寿命の変化を抑制してスイッチング損失を抑えるには、エピタキシャル成長膜に導入する金属元素として、高い温度のもとでもできるだけ拡散しない金属元素がよい。上述した半導体装置の製造方法では、金属元素として、拡散係数ＤがＤ＜２．８×１０^-21ｃｍ²／ｓを満たす金属元素が適用される。これにより、図５に示す実線のグラフのように、基板の温度が１５０℃を超えても、金属の欠陥準位密度が減少するのを抑制することができる。

このような拡散係数に設定する理由としては、基板の温度を仮に１７５℃として、１０００時間（３．６×１０⁶ｓ）通電させた場合に、拡散係数と時間との積の平方根で求められる金属元素の拡散距離が約１ｎｍ以下となるためである。この条件によれば、金属元素は、パワー半導体装置の動作環境においてほとんど拡散しないと考えられる。一方、拡散係数Ｄが２．８×１０^-21ｃｍ²／ｓ以上になると、金属元素の拡散距離（拡散係数と時間との積の平方根）が約１ｎｍを上回るようになり、再結合寿命を短くする効果が得られにくくなる。

また、金属元素が有する再結合準位のエネルギーの位置も、再結合寿命を短縮するのに重要となる。キャリアの注入レベルが低いターンオフ動作時において、キャリアの寿命を短縮させる効果が十分に得られるように、できるだけシリコンのエネルギーギャップ（室温：１．１ｅＶ）の中央付近に再結合準位を有する金属元素がよい。

拡散とキャリア寿命を短縮させる効果の両面において有効な金属元素の例として、チタン（Ｔｉ）がある。チタン（Ｔｉ）の１７５℃における拡散係数Ｄ_Ｔｉは、Ｄ_Ｔｉ＝１．７１×１０^-25ｃｍ²／ｓである。なお、拡散係数Ｄ_Ｔｉは、関係式、Ｄ_Ｔｉ（Ｔ）＝０．１２ｅｘｐ（−２．０５（ｅＶ）／ｋＴ）を用いて求めた。また、チタン（Ｔｉ）のシリコン（Ｓｉ）に対する再結合準位は、Ｅｃ−０．２８ｅＶ（Ｅｃ：伝導帯のエネルギー）である。これにより、キャリアの寿命を短縮させる効果を得ることができる。

なお、このような金属元素としては、チタン（Ｔｉ）の他に、たとえば、金（Ａｕ）と白金（Ｐｔ）がある。金（Ａｕ）の１７５℃における拡散係数Ｄ_Ａｕは、Ｄ_Ａｕ＝３．６×１０^-22ｃｍ²／ｓである。白金（Ｐｔ）の１７５℃における拡散係数Ｄ_Ｐｔは、Ｄ_Ｐｔ＝１．６×１０^-30ｃｍ²／ｓである。金（Ａｕ）または白金（Ｐｔ）を含有するエピタキシャル成長膜を形成することによっても、チタン（Ｔｉ）の場合と同様に、キャリアの再結合寿命を低下させて、パワー半導体装置のスイッチング損失を抑えることができる。

また、上述した半導体装置の製造方法では、シリコン基板１を例に挙げて説明した。基板としては、シリコン基板１に限られるものではなく、たとえば、炭化シリコン（ＳｉＣ：Silicon Carbide）基板や、窒化ガリウム（ＧａＮ：Gallium Nitride）基板を適用してもよい。なお、炭化シリコンの室温におけるバンドギャップは３．２６ｅＶであり、窒化ガリウムの室温におけるバンドギャップは３．３９ｅＶである。このような、炭化シリコン基板または窒化ガリウム基板を適用した半導体装置においても、シリコン基板の場合と同様に、キャリアの再結合寿命を低下させて、パワー半導体装置のスイッチング損失を抑えることができる。

実施の形態２
ここでは、縦型のパワー半導体装置の一例として、ＩＧＢＴの製造方法について説明する。

まず、図６に示すように、半導体基板としてＮ型（Ｎ−）のシリコン基板１が用意される。次に、図１において説明した方法と同様の方法により、図７に示すように、シリコン基板１の一方の表面にエピタキシャル成長層１ａが形成される。

次に、そのエピタキシャル成長層１ａの表面に、不純物としてボロン（Ｂ）を含有したボロンガラス膜２１（図８参照）が形成される。次に、図８に示すように、所定の温度のもとで熱処理を施し、ボロンガラス膜２１中に含まれるボロン（Ｂ）をエピタキシャル成長層１ａへ拡散させることにより、Ｐ＋チャネル層８が形成される。その後、ボロンガラス膜２１が除去される。

次に、図９に示すように、所定の金属元素を含有する有機金属ガスとして、チタン（Ｔｉ）を含有するテトラキスジメチルアミノチタン（Ｃ₈Ｈ₂₄Ｎ₄Ｔｉ：Tetrakis(dimethylamino) titanium）と、ｎ型の不純物を含有したガスとを含む原料ガスを使用することにより、シリコン基板１の他方の表面に、金属元素としてチタン（Ｔｉ）を含有するＮ−ドリフト領域６が形成される。

次に、図１において説明した方法と同様の方法により、図１０に示すように、Ｎ−ドリフト領域６の表面にエピタキシャル成長層１ｂが形成される。次に、不純物としてボロン（Ｂ）を含有したボロンガラス膜２２（図１１参照）が形成される。次に、図１１に示すように、所定の温度のもとで熱処理を施し、ボロンガラス膜２２中に含まれるボロン（Ｂ）をエピタキシャル成長層１ｂへ拡散させることにより、Ｐ＋コレクタ領域５が形成される。その後、図１２に示すように、ボロンガラス膜２２が除去される。当初のシリコン基板１は、チタンを含有したＮ−ドリフト領域６とＰ＋チャネル層８との間に位置するＮ−ドリフト領域７となる。

次に、Ｐ＋チャネル層８の表面に、トレンチ溝を形成するためのレジストマスク（図示せず）が形成される。次に、そのレジストマスクをエッチングマスクとして、ドライエッチング処理を施すことにより、Ｐ＋チャネル層８を貫通してＮ−ドリフト領域７へ達するトレンチ溝９（図１３参照）が形成される。その後、レジストマスクが除去される。

次に、所定の拡散処理を施すことにより、トレンチ溝の周囲にＮ＋エミッタ領域１０（またはＮ＋エミッタ領域）（図１３参照）が形成される。次に、図１３に示すように、トレンチ溝９内を選択的に酸化することにより、ゲート酸化膜１１が形成される。次に、そのゲート酸化膜１１を覆うようにゲート電極１２が形成される。

次に、図１４に示すように、たとえば、スパッタ法等により、Ｎ＋エミッタ領域１０の表面に接するようにエミッタ電極１３が形成される。次に、エミッタ電極１３を覆うように絶縁膜１４が形成される。次に、Ｐ＋アノード領域に接するようにコレクタ電極１５が形成される。こうして、ＩＧＢＴの主要部分が形成される。

次に、上述したＩＧＢＴの動作について説明する。まず、オン動作について説明する。ゲート電極１２に、しきい値電圧以上の所定の電圧を印加することにより、ゲート電極１２の近傍に位置するＰ＋チャネル層８の部分にｎチャネルが形成される。ｎチャネルが形成されることで、図１５に示すように、Ｎ＋エミッタ領域１０からｎチャネルを経てＮ−ドリフト領域７へ電子が注入される。一方、Ｐ＋コレクタ領域５からＮ−ドリフト領域７へ正孔が注入される。こうして、Ｎ−ドリフト領域７には電子と正孔が注入されて導電率変調が起こり、エミッタ電極１３とコレクタ電極１５とが導通するオン状態になる。

次に、ターンオフ動作について説明する。ゲート電極１２に印加する電圧をしきい値電圧以下にすることで、Ｐ＋チャネル層８に形成されていたｎチャネルが消滅する。ｎチャネルが消滅することで、電子と正孔のＮ−ドリフト領域７への注入が止まる。この後、図１６に示すように、Ｎ−ドリフト領域７に蓄積された電子と正孔は、エミッタ電極１３とコレクタ電極１５へ排出されるとともに、電子と正孔が再結合することによって消滅し、Ｎ−ドリフト領域７が空乏化する。空乏化した部分が耐圧を保持することができるようになって時点でオフ状態になる。

上述した半導体装置としてのＩＧＢＴでは、金属元素としてチタン（Ｔｉ）を含有したＮ−ドリフト領域６が形成されている。これにより、Ｎ−ドリフト領域６では、チタン（Ｔｉ）による欠陥準位が形成される。チタン（Ｔｉ）は、半導体装置が動作している約１５０℃程度の高い温度条件のもとでも、拡散係数が比較的低く、チタンの拡散長は１ｎｍ程度である。

このため、高温度のもとでも、チタン（Ｔｉ）による欠陥準位はほとんど減少せず、図１７に示すように、この欠陥準位が、再結合準位として、電子と正孔の再結合寿命を短縮させることができ、電子と正孔とを短い時間で消滅させることができる。その結果、オン状態からオフ状態に至るターンオフ時の過渡状態の時間を短くすることでき、半導体装置の電力損失を低減させることができる。

なお、上述した半導体装置では、キャリアの再結合寿命を低下させる金属元素として、チタン（Ｔｉ）を例に挙げて説明した。このような金属元素としては、チタン（Ｔｉ）の他に、実施の形態１において説明したように、たとえば、金（Ａｕ）と白金（Ｐｔ）がある。金（Ａｕ）または白金（Ｐｔ）を含有するエピタキシャル成長膜を形成することによっても、チタン（Ｔｉ）の場合と同様に、キャリアの再結合寿命を低下させて、パワー半導体装置のスイッチング損失を抑えることができる。

また、上述した半導体装置ではＩＧＢＴを例に挙げて説明した。半導体装置としては、ＩＧＢＴに限られるものではなく、たとえば、ダイオードやサイリスタ等のパワー半導体装置にも適用することができる。

さらに、上述した半導体装置の製造方法では、シリコン基板１を例に挙げて説明した。基板としては、シリコン基板１に限られるものではなく、実施の形態１において説明したように、たとえば、炭化シリコン（ＳｉＣ）基板や、窒化ガリウム（ＧａＮ）基板を適用してもよい。

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。

本発明は、ＩＧＢＴをはじめ、ダイオードやサイリスタ等のパワー半導体装置に有効に利用される。

１ シリコン基板、２ エピタキシャル成長膜第１層、３ エピタキシャル成長膜第２層、４ エピタキシャル成長膜第３層、５ Ｐ＋コレクタ領域、６ Ｎ−ドリフト領域、７ Ｎ−ドリフト領域、８ Ｐ＋チャネル層、９ トレンチ溝、１０ Ｎ＋エミッタ領域、１１ ゲート酸化膜、１２ ゲート電極、１３ エミッタ電極、１４ 絶縁膜、１５ コレクタ電極、２１、２２ ボロンガラス膜。

Claims (8)

1. 半導体基板を用意する工程と、
   前記半導体基板の表面上に、それぞれエピタキシャル成長によって複数のエピタキシャル層を形成する工程と
   を有し、
   前記複数のエピタキシャル層を形成する工程は、有機金属ガスを含む材料ガスによって金属元素を含有するエピタキシャル層を形成する工程を備え、
   前記金属元素として、前記半導体基板の温度を１７５℃とした場合の拡散係数が２．８×１０^-21ｃｍ²／ｓよりも低い金属元素が適用される、半導体装置の製造方法。
2. 前記複数のエピタキシャル層を形成する工程は、
   前記金属元素を含有する前記エピタキシャル層として、第１導電型の第１エピタキシャル層を形成する工程と、
   第２導電型の第２エピタキシャル層を形成する工程と
   を含む、請求項１記載の半導体装置の製造方法。
3. 前記金属元素として、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）からなる群から選ばれる、少なくともいずれかの金属元素が適用される、請求項１または２に記載の半導体装置の製造方法。
4. 前記半導体基板を用意する工程では、前記半導体基板として、シリコン、炭化シリコン（ＳｉＣ）および窒化ガリウム（ＧａＮ）からなる群から選ばれるいずれかの基板が用意される、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
5. 半導体基板に対して、互いに対向する第１表面の側と第２表面の側との間で電流の導通が図られる半導体装置であって、
   互いに対向する前記第１表面および前記第２表面を有する前記半導体基板と、
   前記半導体基板における少なくとも前記第１表面の側に形成された複数のエピタキシャル層と、
   を有し、
   前記複数のエピタキシャル層は、前記半導体基板の前記第１表面の側の全面において、第１深さから前記第１深さよりも深い第２深さにわたり形成された、金属元素を含有するエピタキシャル層を備え、
   前記金属元素として、前記半導体基板の温度を１７５℃とした場合の拡散係数が２．８×１０^-21ｃｍ²／ｓよりも低い金属元素が適用された、半導体装置。
6. 前記複数のエピタキシャル層は、
   前記エピタキシャル層として、第１導電型の第１エピタキシャル層と、
   第２導電型の第２エピタキシャル層と
   を含む、請求項５記載の半導体装置。
7. 前記金属元素として、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）からなる群から選ばれる、少なくともいずれかの金属元素が適用された、請求項５または６に記載の半導体装置。
8. 前記半導体基板として、シリコン、炭化シリコン（ＳｉＣ）および窒化ガリウム（ＧａＮ）からなる群から選ばれるいずれかの基板が適用される、請求項５〜７のいずれか１項に記載の半導体装置。

Images