JP2015192121A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015192121A
JP2015192121A JP2014070415A JP2014070415A JP2015192121A JP 2015192121 A JP2015192121 A JP 2015192121A JP 2014070415 A JP2014070415 A JP 2014070415A JP 2014070415 A JP2014070415 A JP 2014070415A JP 2015192121 A JP2015192121 A JP 2015192121A
Authority
JP
Japan
Prior art keywords
sic
type
region
semiconductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014070415A
Other languages
English (en)
Inventor
明田 正俊
Masatoshi Akeda
正俊 明田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014070415A priority Critical patent/JP2015192121A/ja
Publication of JP2015192121A publication Critical patent/JP2015192121A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】SiC半導体層にP原子を均一にドーピングでき、SiC半導体層中のC空孔およびSi空孔の濃度を低減できるSiC半導体装置およびその製造方法を提供すること。【解決手段】SiC半導体層に中性子を照射してSiC半導体層中のSi原子をP原子に変換することによって、SiC半導体層にn型領域を形成するNTD工程(S4)と、SiC半導体層へシリコン(Si)イオンおよび/または炭素(C)イオンを注入して中性子の照射後に熱処理するか、または中性子の照射後にSiC半導体層に熱酸化膜を形成する空孔改善工程(S5,S6)と、SiC半導体層に、n型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程(S7,S10)とを含む製法を実行することによって、IGBT1を形成する。【選択図】図2

Description

本発明は、SiCを使用する半導体装置およびその製造方法に関する。
近年、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用されるSiC半導体装置が注目されている。
たとえば、特許文献1は、p型SiC基板(コレクタ層)と、SiC基板上に形成されたn型のドリフト層と、ドリフト層の上部に形成されたp型のベース領域と、ベース領域の上部に形成されたn型のエミッタ領域とを含む、縦型のIGBTを開示している。
特開2011−49267号公報
リン(P)やアルミニウム(Al)等の不純物イオンは、SiCに対する熱拡散係数が非常に小さく、熱拡散法でこれらのイオンをSiCに均一に添加することは困難である。そこで、SiCにドナー不純物を均一にドーピングする方法として、中性子核変換ドーピング(NTD:Neutron Transmutation Doping)法が知られている。NTD法によれば、中性子の照射によってSiC中のシリコン(Si)原子がリン(P)原子に変換され、これにより、SiCにドナー不純物がドーピングされる。
しかしながら、中性子の照射によってSiCの結晶構造が乱れ、SiC中に炭素(C)空孔やシリコン(Si)空孔が発生し、少数キャリアのライフタイムが短くなる。そのため、バイポーラトランジスタ構造を有するデバイスにおいて、伝導度変調を効率的に発生させることが難しいという課題がある。
本発明の目的は、SiC半導体層にリン(P)原子を均一にドーピングでき、かつ、SiC半導体層中のC空孔およびSi空孔の濃度を低減することができるSiC半導体装置およびその製造方法を提供することである。
上記目的を達成するための請求項1に記載の発明は、SiC半導体層と、前記SiC半導体層に形成され、31Pが1×1014cm−3〜1×1016cm−3含有されたn型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造とを含む、半導体装置である。
この半導体装置は、たとえば、請求項4および7に記載の発明によって製造することができる。
請求項4に記載の発明は、SiC半導体層に中性子を照射して前記SiC半導体層中のシリコン(Si)原子をリン(P)原子に変換することによって、前記SiC半導体層にn型領域を形成するNTD工程と、前記SiC半導体層へシリコン(Si)イオンおよび/または炭素(C)イオンを注入して前記中性子の照射後に熱処理するか、または前記中性子の照射後に前記SiC半導体層に熱酸化膜を形成する空孔改善工程と、前記SiC半導体層に、前記n型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法である。
一方、請求項7に記載の発明は、SiCインゴットに中性子を照射して、前記SiCインゴット中のシリコン(Si)原子をリン(P)原子に変換することによって、前記SiCインゴットにn型領域を形成するNTD工程と、前記NTD工程後、前記SiCインゴットからSiC基板を切り出す工程と、前記SiC基板へシリコン(Si)イオンおよび/または炭素(C)イオンを注入して熱処理するか、または前記SiC基板に熱酸化膜を形成する空孔改善工程と、前記SiC基板に、前記n型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法である。
これらの方法によれば、n型不純物のドーピングに際してNTD工程が採用されるので、SiC半導体層(SiC基板)にn型不純物としてのP原子(31P)を均一にドーピングすることができる。これにより、バイポーラトランジスタ構造のn型領域において、31Pを1×1014cm−3〜1×1016cm−3の含有量で均一にドーピングすることができる。つまり、中性子の照射によって31Pに変換される30Siは、Si原子の同位体化合物群における存在比が3%程度である。したがって、この割合で含まれる30Siを31Pに変換することによって、均一かつ低濃度でn型ドーパント(31P)をドーピングすることができる。これにより、SiC半導体層に比較的高い耐圧を付与することができる。
また、SiC半導体層(SiC基板)に対して、Siイオンおよび/またはCイオンの注入かつ熱処理、または熱酸化処理が行われる。これにより、NTD工程で照射された中性子によってSiCの結晶構造が乱れても、SiC半導体層(SiC基板)のC空孔およびSi空孔を埋めて改善することができる。その結果、C空孔およびSi空孔の濃度を低減でき、キャリアライフタイムが向上するので、バイポーラトランジスタ構造において伝導度変調を効率的に発生させることができる。
さらに、請求項7に記載の発明では、SiC基板が切り出される前のインゴットにNTD工程が行われるので、半導体装置の製造に使用するために切り出される複数のSiC基板に対して一括して31Pをドーピングすることができる。
また、請求項2に記載の発明のように、前記半導体装置は、前記バイポーラトランジスタ構造を一部に有するIGBTを含んでいてもよい。この場合、前記IGBTは、請求項3に記載の発明のように、前記n型領域からなるn型ドリフト領域に対して前記SiC半導体層の表面側に形成されたp型ベース領域と、前記n型ドリフト領域に対して前記SiC半導体層の裏面側に形成されたp型コレクタ領域とを含んでいてもよい。
請求項5に記載の発明は、SiCインゴットからSiC基板を切り出す工程と、前記SiC基板上に、化学気相成長(CVD)法でSiCをエピタキシャル成長させることによってSiCエピタキシャル層を形成する工程と、前記SiCエピタキシャル層の形成後、前記SiC基板を選択的に除去することによって、前記NTD工程の対象物として、前記SiCエピタキシャル層からなる前記SiC半導体層を形成する工程とを含む、請求項4に記載の半導体装置の製造方法である。
この方法によれば、CVD法で成長した高品質高純度な(つまり、不要な不純物の含有量が少ない)SiCエピタキシャル層に対してNTD工程が行われるので、NTD工程による均一ドーピングという成果を、より効果的に得ることができる。さらに、バイポーラトランジスタ構造が、当該高品質高純度なSiCエピタキシャル層に形成されるので、トランジスタ特性を向上させることもできる。
この場合、請求項6に記載の発明のように、前記デバイス形成工程は、前記SiCエピタキシャル層の表面へp型不純物を注入することによって、前記n型領域からなるn型ドリフト領域に対して表面側にp型ベース領域を形成する工程と、前記SiCエピタキシャル層の裏面へp型不純物を注入することによって、前記n型ドリフト領域に対して裏面側にp型コレクタ領域を形成する工程とを含んでいてもよい。
また、請求項8に記載の発明のように、請求項7に記載の前記デバイス形成工程は、前記SiC基板の表面へp型不純物を注入することによって、前記n型領域からなるn型ドリフト領域に対して表面側にp型ベース領域を形成する工程と、前記SiC基板の裏面へp型不純物を注入することによって、前記n型ドリフト領域に対して裏面側にp型コレクタ領域を形成する工程とを含んでいてもよい。
図1は、本発明の一実施形態を示すIGBTの模式的な断面図である。 図2は、図1のIGBTの製造方法(第1実施例)のフロー図である。 図3Aは、図2のフローの各工程を詳細に説明するための図である。 図3Bは、図3Aの次の工程を示す図である。 図3Cは、図3Bの次の工程を示す図である。 図3Dは、図3Cの次の工程を示す図である。 図3Eは、図3Dの次の工程を示す図である。 図3Fは、図3Eの次の工程を示す図である。 図3Gは、図3Fの次の工程を示す図である。 図3Hは、図3Gの次の工程を示す図である。 図4は、図1のIGBTの製造方法(第2実施例)のフロー図である。 図5Aは、図4のフローの各工程を詳細に説明するための図である。 図5Bは、図5Aの次の工程を示す図である。 図5Cは、図5Bの次の工程を示す図である。 図5Dは、図5Cの次の工程を示す図である。 図5Eは、図5Dの次の工程を示す図である。 図5Fは、図5Eの次の工程を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態を示すIGBT1の模式的な断面図である。
IGBT1は、SiC半導体層2を備えている。SiC半導体層2は、裏面3から表面4へ向かって順にp型コレクタ領域5およびn型領域6を含む。p型コレクタ領域5がSiC半導体層2の裏面3全体に露出し、n型領域6がSiC半導体層2の表面4に選択的に露出している。
型コレクタ領域5には、SiC半導体層2の裏面3に接合されたコレクタ電極8が電気的に接続されている。コレクタ電極8は、たとえば、裏面3に接する部分にメタルシリサイド(たとえば、ニッケル(Ni)シリサイド、チタン(Ti)シリサイド等)が形成されたAg(銀)電極からなる。
一方、表面4においてn型領域6が露出していない部分には、複数のp型ベース領域7が形成されている。各p型ベース領域7の内方には、表面4に露出するように、n型エミッタ領域9がp型ベース領域7の外周縁から間隔を空けて形成されている。p型ベース領域7において、その外周縁とn型エミッタ領域9との間の領域がチャネル領域10となっている。また、n型エミッタ領域9の内方において、表面4からn型エミッタ領域9を貫通してp型ベース領域7に達するように、p型ベースコンタクト領域11が形成されている。
また、n型領域6は、この実施形態では、n型ドリフト領域12と、n型ドリフト領域12の裏面3側に配置されたn型領域14とを含む。具体的には、n型領域14およびn型ドリフト領域12が裏面3側から表面4へ向かって順に層状に形成されている。n型領域14は、p型コレクタ領域5に接している。なお、n型領域6は、その全体がn型ドリフト領域12であってもよい。
SiC半導体層2の表面4には、たとえばSiOからなるゲート絶縁膜15が形成されている。ゲート絶縁膜15は、隣り合うp型ベース領域7に跨るように配置されている。これにより、チャネル領域10およびn型エミッタ領域9の外周縁部は、ゲート絶縁膜15によって覆われている。ゲート絶縁膜15上には、ゲート絶縁膜15を介してチャネル領域10に対向するゲート電極16が形成されている。ゲート電極16は、たとえばポリシリコンからなる。
また、SiC半導体層2の表面4には、ゲート電極16を覆うように層間絶縁膜(図示せず)が形成されており、この層間絶縁膜を貫通するようにエミッタ電極17が形成されている。エミッタ電極17は、n型エミッタ領域9およびp型ベースコンタクト領域11に一括して接続されている。エミッタ電極17は、たとえば、表面4に接する部分にメタルシリサイド(たとえば、ニッケル(Ni)シリサイド、チタン(Ti)シリサイド等)が形成されたAl(アルミニウム)電極からなる。
IGBT1の各部の詳細について、以下に説明を加える。
半導体装置1の各部で用いられるn型ドーパントとしては、たとえば、N(窒素)、P(リン)、As(ひ素)等を使用できる(以下、同じ)。一方、p型ドーパントとしては、たとえば、B(ホウ素)、Al(アルミニウム)等を使用できる。ただし、この実施形態では、n型ドリフト領域12には、31Pが1×1014cm−3〜1×1016cm−3の割合で含有されている。
型コレクタ領域5のドーパント濃度は、1×1018cm−3〜1×1021cm−3であり、n型領域14のドーパント濃度は、1×1016cm−3〜1×1019cm−3であってもよい。また、n型ドリフト領域12のドーパント濃度は、1×1014cm−3〜1×1016cm−3であるまた、p型ベース領域7のドーパント濃度は、1×1015cm−3〜1×1018cm−3であり、n型エミッタ領域9のドーパント濃度は、1×1018cm−3〜1×1021cm−3であり、p型ベースコンタクト領域11ドーパント濃度は、1×1018cm−3〜1×1021cm−3であってもよい。
次に、IGBT1の製造方法を、2つの実施例を例に挙げて説明する。
<第1実施例>
図2は、図1のIGBT1の製造方法(第1実施例)のフロー図である。図3A〜図3Hは、図2のフローの各工程を詳細に説明するための図である。
第1実施例では、まず、図3Aに示すように、SiCインゴット18が用意される。SiCインゴット18は、六方晶(4H,6H)SiC単結晶、立方晶(3C)SiC単結晶のいずれであってもよいが、この実施形態では、六方晶のうち4H−SiCが使用される。4H−SiC単結晶からなるSiCインゴット18は、たとえば、窒素(N)ガス等の不活性ガスで満たしたグラファイトるつぼ内で原料のSiC粉末を昇華させ、原料粉末よりも低温に制御されたSiC種結晶に再結晶させることによって得られる(改良レーリー法(種付き昇華再結晶法))。このとき、SiCの導電型を決定する不純物は添加されていても、いなくてもよい。次に、SiCインゴット18から、SiC基板(ウエハ)19が切り出される(S1)。たとえば、SiC基板19は、SiCインゴット18を(0001)面に対して[11−20]軸方向または[1−100]に対して所定のオフ角θを付けて切り出されてもよい。また、SiC基板19は、50μm〜500μmの厚さとされる。切り出し後、SiC基板19の切り出し面((0001)面)が、ラップ加工などの機械加工により研磨される。
次に、図3Bに示すように、SiC基板19上に、SiCエピタキシャル層20が結晶成長させられる(S2)。この第1実施例では、結晶成長は、化学気相成長(CVD)法によって行われる。その際、i型のSiCエピタキシャル層20を成長させるために、導電型を決定する不純物となり得る原料ガス(たとえば、Nガス、Al(CHガス等)を供給せず、かつ、成長系に存在するN原子がSiCエピタキシャル層20にドナーとして混入しないようにC/Siが高く制御される。
次に、図3Cに示すように、SiC基板19およびSiCエピタキシャル層20の積層構造からSiC基板19のみが選択的に除去される(S3)。この処理は、たとえば、たとえば、研削加工によってSiC基板19を除去し、研削加工によってSiCエピタキシャル層20に発生したダメージ層を、CMP(Chemical Mechanical Polishing:化学機械研磨)で除去することによって行われる。SiC基板19の除去によって、SiCエピタキシャル層20からなるSiC半導体層2が得られる。
次の工程は、図3Dに示すNTD工程である(S4)。NTD工程では、SiCエピタキシャル層20全体に対して、表面4側から中性子が照射される。これにより、SiCエピタキシャル層20に均一性の高い分布でリン(P)原子がドーピングされることとなり、n型領域6(n型ドリフト領域12)が形成される。 次に、図3Eに示すように、SiCエピタキシャル層20に対して、表面4側からシリコン(Si)イオンおよび炭素(C)がこの順に注入される(S5)。注入後、SiCエピタキシャル層20が熱処理される(S6)。なお、この第1実施例では、図3Eに示したSi,Cイオン注入かつ熱処理の工程(S5,S6)に代えて、SiCエピタキシャル層20に対して熱酸化処理を行ってもよい。具体的には、SiCエピタキシャル層20の表面4を1000℃〜1400℃(好ましくは、1300℃程度)で熱酸化することによって、表面4に熱酸化膜を形成すればよい。ただし、熱酸化処理の場合には、SiCエピタキシャル層20にピットが形成されるおそれがあるので、Si,Cイオン注入かつ熱処理によってSiCエピタキシャル層20のSi空孔およびC空孔を改善することが好ましい。
次に、図3Fに示すように、SiCエピタキシャル層20の表面4(デバイス面)側にn型ドーパントおよびp型ドーパントがそれぞれ選択的に注入される(S7)。これにより、p型ベース領域7、n型エミッタ領域9およびp型ベースコンタクト領域11が形成される。
次に、図3Gに示すように、SiCエピタキシャル層20上に、ゲート絶縁膜15およびゲート電極16が順に形成される(S8)。この後、ゲート電極16を覆う層間絶縁膜(図示せず)が形成され、さらにエミッタ電極17(表面電極)が形成される(S9)。
次に、図3Hに示すように、SiCエピタキシャル層20の裏面3側にn型ドーパントおよびp型ドーパントが順に注入される(S10)。これにより、n型領域14およびp型コレクタ領域5が形成される。
この後、SiCエピタキシャル層20の裏面3に、コレクタ電極8(裏面電極)が接合される(S11)。以上の工程を経て、図1に示すIGBT1が得られる。
<第2実施例>
図4は、図1のIGBT1の製造方法(第2実施例)のフロー図である。図5A〜図5Fは、図4のフローの各工程を詳細に説明するための図である。図5A〜図5Fにおいて、前述の図3A〜図3Hの相互間で互いに対応する要素には同一の参照符号を付して示す。
第2実施例では、まず、図5Aに示すように、SiCインゴット18が用意され、NTD工程が行われる(S1)。NTD工程では、SiCインゴット18全体に対して中性子が照射される。これにより、SiCインゴット18に均一性の高い分布でリン(P)原子がドーピングされることとなり、i型であったSiCインゴット18がn型となる。
次に、図5Bに示すように、SiCインゴット18から、n型のSiC基板(ウエハ)23が切り出される(S1)。たとえば、SiC基板23は、SiCインゴット18を(0001)面に対して[11−20]軸方向または[1−100]に対して所定のオフ角θを付けて切り出されてもよい。また、SiC基板23は、50μm〜500μmの厚さとされる。切り出し後、SiC基板23の切り出し面((0001)面)が、ラップ加工などの機械加工により研磨される。これにより、SiC基板23からなるSiC半導体層2が得られる。切り出された状態においてSiC半導体層2は、n型領域6(n型ドリフト領域12)を有していることになる。
次に、図5Cに示すように、SiC基板23に対して、表面4側からシリコン(Si)イオンおよび炭素(C)がこの順に注入される(S3)。注入後、SiC基板23が熱処理される(S4)。なお、この第3実施例においても第1実施例と同様に、図5Cに示したSi,Cイオン注入かつ熱処理の工程(S5,S6)に代えて、SiC基板23に対して熱酸化処理を行ってもよい。
次に、図5Dに示すように、SiC基板23の表面4(デバイス面)側にn型ドーパントおよびp型ドーパントがそれぞれ選択的に注入される(S5)。これにより、p型ベース領域7、n型エミッタ領域9およびp型ベースコンタクト領域11が形成される。
次に、図5Eに示すように、SiC基板23上に、ゲート絶縁膜15およびゲート電極16が順に形成される(S6)。この後、ゲート電極16を覆う層間絶縁膜(図示せず)が形成され、さらにエミッタ電極17(表面電極)が形成される(S7)。
次に、図5Fに示すように、SiC基板23の裏面3側にn型ドーパントおよびp型ドーパントが順に注入される(S8)。これにより、n型領域14およびp型コレクタ領域5が形成される。
この後、SiC基板23の裏面3に、コレクタ電極8(裏面電極)が接合される(S9)。以上の工程を経て、図1に示すIGBT1が得られる。
第1および第2の実施例によれば、n型ドリフト領域12の形成に際して、NTD工程が採用されるので(図3Dおよび図5A参照)、SiC半導体層2にn型不純物としてのP原子を均一にドーピングしてn型ドリフト領域12を形成することができる。これにより、p型ベース領域7、n型ドリフト領域12およびp型コレクタ領域5からなるpnpトランジスタのn型ドリフト領域12において、31Pを1×1014cm−3〜1×1016cm−3の含有量で均一にドーピングすることができる。つまり、中性子の照射によって31Pに変換される30Siは、Si原子の同位体化合物群における存在比が3%程度である。したがって、この割合で含まれる30Siを31Pに変換することによって、均一かつ低濃度でn型ドーパント(31P)をドーピングすることができる。これにより、SiC半導体層2に比較的高い耐圧を付与することができる。
また、SiC半導体層2に対して、Siイオンおよび/またはCイオンの注入かつ熱処理、または熱酸化処理が行われる(図3Eおよび図5C参照)。これにより、NTD工程で照射された中性子によってSiCの結晶構造が乱れても、SiC半導体層2のC空孔およびSi空孔を埋めて改善することができる。その結果、キャリアライフタイムを向上させることができる。
また、第1実施例では、CVD法で成長した高品質高純度な(つまり、不要な不純物の含有量が少ない)SiCエピタキシャル層20,22に対してNTD工程が行われるので、NTD工程による均一ドーピングという成果を、より効果的に得ることができる。さらに、pnpトランジスタが、当該高品質高純度なSiCエピタキシャル層に形成されるので、トランジスタ特性を向上させることもできる。
特に、第1実施例では、SiC半導体層2の全体がSiCエピタキシャル層20で構成されているため、均一ドーピングおよびトランジスタ特性の向上といった効果の面で非常に優れる。さらに、NTD工程時、SiC半導体層2がi型であって如何なる不純物領域(たとえばp型コレクタ領域5等)も形成されていないので、IGBT1を構成する不純物領域へ中性子照射の影響を与えなくて済む。
また、第2実施例では、SiC基板23が切り出される前のSiCインゴット18にNTD工程が行われるので(図5A参照)、IGBT1の製造に使用するために切り出される複数のSiC基板23に対して一括して31Pをドーピングすることができる。また、pnpトランジスタを構成する他の各部に対して中性子の影響を与えなくて済む。
そして、作製された図1のIGBT1では、ゲート電極16とn型エミッタ領域9との間の電圧(ゲート−エミッタ間電圧VGE)がゲート電極16の閾値電圧Vより高くなってオン状態になると、チャネル領域10の表面4にn型のチャネルが形成されて、n型エミッタ領域9とn型ドリフト領域12との間が導通する。これにより、n型ドリフト領域12に電子が流れ込む。この電子が、p型ベース領域7、n型ドリフト領域12およびp型コレクタ領域5からなるpnpトランジスタのベース電流として作用し、pnpトランジスタが導通する。n型エミッタ領域9から電子が供給され、p型コレクタ領域5から正孔が注入されるので、n型ドリフト領域12には過剰な電子と正孔が蓄積される。これにより、n型ドリフト領域12で伝導度変調が発生し、n型ドリフト領域12が高伝導度状態に移行する。前述のように、SiC半導体層2のキャリアライフタイムが向上しているので、pnpトランジスタにおいて伝導度変調を効率的に発生させることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、SiCインゴット18は、改良レーリー法以外の成長法(たとえば、HTCVD法等)で形成されていてもよい。
また、第1実施例の製造方法において、SiイオンおよびCイオンの注入は、NTD工程の前に行われてもよい。当該イオン注入とNTD工程との順序を入れ替えても、熱処理がNTD工程の後に行われるのであれば、当該熱処理によってC空孔およびSi空孔を改善することはできる。また、第2実施例も含めて、SiイオンおよびCイオンの注入は、どちらか一方だけ選択的に注入されてもよい。一方だけの注入であっても、当該注入イオンに対応する空孔を改善でき、キャリアライフタイムの向上を図ることが可能である。
また、SiC半導体層2には、IGBT1以外の素子(たとえば、バイポーラトランジスタ、MOSFET、pnダイオード、ショットキーバリアダイオード、抵抗素子等)が混載されていてもよい。
本発明の半導体装置(半導体パワーデバイス)は、たとえば、電気自動車(ハイブリッド車を含む)、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置(とくに自家発電装置)が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 IGBT
2 SiC半導体層
3 裏面
4 表面
5 p型コレクタ領域
6 n型領域
7 p型ベース領域
12 n型ドリフト領域
18 SiCインゴット
19 SiC基板
20 SiCエピタキシャル層
23 SiC基板

Claims (8)

  1. SiC半導体層と、
    前記SiC半導体層に形成され、31Pが1×1014cm−3〜1×1016cm−3含有されたn型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造とを含む、半導体装置。
  2. 前記半導体装置は、前記バイポーラトランジスタ構造を一部に有するIGBTを含む、請求項1に記載の半導体装置。
  3. 前記IGBTは、
    前記n型領域からなるn型ドリフト領域に対して前記SiC半導体層の表面側に形成されたp型ベース領域と、
    前記n型ドリフト領域に対して前記SiC半導体層の裏面側に形成されたp型コレクタ領域とを含む、請求項2に記載の半導体装置。
  4. SiC半導体層に中性子を照射して前記SiC半導体層中のシリコン(Si)原子をリン(P)原子に変換することによって、前記SiC半導体層にn型領域を形成するNTD工程と、
    前記SiC半導体層へシリコン(Si)イオンおよび/または炭素(C)イオンを注入して前記中性子の照射後に熱処理するか、または前記中性子の照射後に前記SiC半導体層に熱酸化膜を形成する空孔改善工程と、
    前記SiC半導体層に、前記n型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法。
  5. SiCインゴットからSiC基板を切り出す工程と、
    前記SiC基板上に、化学気相成長(CVD)法でSiCをエピタキシャル成長させることによってSiCエピタキシャル層を形成する工程と、
    前記SiCエピタキシャル層の形成後、前記SiC基板を選択的に除去することによって、前記NTD工程の対象物として、前記SiCエピタキシャル層からなる前記SiC半導体層を形成する工程とを含む、請求項4に記載の半導体装置の製造方法。
  6. 前記デバイス形成工程は、
    前記SiCエピタキシャル層の表面へp型不純物を注入することによって、前記n型領域からなるn型ドリフト領域に対して表面側にp型ベース領域を形成する工程と、
    前記SiCエピタキシャル層の裏面へp型不純物を注入することによって、前記n型ドリフト領域に対して裏面側にp型コレクタ領域を形成する工程とを含む、請求項4または5に記載の半導体装置の製造方法。
  7. SiCインゴットに中性子を照射して、前記SiCインゴット中のシリコン(Si)原子をリン(P)原子に変換することによって、前記SiCインゴットにn型領域を形成するNTD工程と、
    前記NTD工程後、前記SiCインゴットからSiC基板を切り出す工程と、
    前記SiC基板へシリコン(Si)イオンおよび/または炭素(C)イオンを注入して熱処理するか、または前記SiC基板に熱酸化膜を形成する空孔改善工程と、
    前記SiC基板に、前記n型領域を含むnpn接合またはpnp接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法。
  8. 前記デバイス形成工程は、
    前記SiC基板の表面へp型不純物を注入することによって、前記n型領域からなるn型ドリフト領域に対して表面側にp型ベース領域を形成する工程と、
    前記SiC基板の裏面へp型不純物を注入することによって、前記n型ドリフト領域に対して裏面側にp型コレクタ領域を形成する工程とを含む、請求項7に記載の半導体装置の製造方法。
JP2014070415A 2014-03-28 2014-03-28 半導体装置およびその製造方法 Pending JP2015192121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014070415A JP2015192121A (ja) 2014-03-28 2014-03-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014070415A JP2015192121A (ja) 2014-03-28 2014-03-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015192121A true JP2015192121A (ja) 2015-11-02

Family

ID=54426362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014070415A Pending JP2015192121A (ja) 2014-03-28 2014-03-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2015192121A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411348A (zh) * 2018-11-21 2019-03-01 山东农业工程学院 一种大功率抗辐射晶体管芯片设计的方法及芯片
CN111430454A (zh) * 2020-04-22 2020-07-17 东南大学 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管
JP2022532048A (ja) * 2019-05-16 2022-07-13 エムアイツー‐ファクトリー ジーエムビーエイチ 半導体部品および半導体部品を製造するための装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411348A (zh) * 2018-11-21 2019-03-01 山东农业工程学院 一种大功率抗辐射晶体管芯片设计的方法及芯片
CN109411348B (zh) * 2018-11-21 2023-03-28 山东农业工程学院 一种大功率抗辐射晶体管芯片设计的方法及芯片
JP2022532048A (ja) * 2019-05-16 2022-07-13 エムアイツー‐ファクトリー ジーエムビーエイチ 半導体部品および半導体部品を製造するための装置
JP7405453B2 (ja) 2019-05-16 2023-12-26 エムアイツー‐ファクトリー ジーエムビーエイチ 半導体部品を製造するための方法
CN111430454A (zh) * 2020-04-22 2020-07-17 东南大学 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管
CN111430454B (zh) * 2020-04-22 2023-10-13 东南大学 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管

Similar Documents

Publication Publication Date Title
JP3684962B2 (ja) 半導体装置の製造方法
US9012923B2 (en) Semiconductor device
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
JP5411422B2 (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
WO2016017215A1 (ja) 半導体装置の製造方法および半導体装置
WO2015129430A1 (ja) 半導体装置および半導体装置の製造方法
US9887263B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US10541306B2 (en) Using a carbon vacancy reduction material to increase average carrier lifetime in a silicon carbide semiconductor device
US8866262B2 (en) Vertical semiconductor device having silicon carbide substrate
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
EP2908347A1 (en) Semiconductor device and method of manufacturing the same
JP6103839B2 (ja) 半導体装置および半導体装置の製造方法
US9111844B2 (en) Semiconductor device having silicon carbide epitaxial layers and method of manufacturing the same
JP2015192121A (ja) 半導体装置およびその製造方法
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2008153454A (ja) Mos型半導体装置の製造方法
JP5673463B2 (ja) 半導体装置およびその製造方法
JP5333241B2 (ja) 半導体装置の製造方法
JP2016046288A (ja) 金属酸化膜半導体電界効果トランジスタ及び半導体デバイス