JP2022532048A - 半導体部品および半導体部品を製造するための装置 - Google Patents

半導体部品および半導体部品を製造するための装置 Download PDF

Info

Publication number
JP2022532048A
JP2022532048A JP2021564508A JP2021564508A JP2022532048A JP 2022532048 A JP2022532048 A JP 2022532048A JP 2021564508 A JP2021564508 A JP 2021564508A JP 2021564508 A JP2021564508 A JP 2021564508A JP 2022532048 A JP2022532048 A JP 2022532048A
Authority
JP
Japan
Prior art keywords
substrate
drift zone
region
doped
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021564508A
Other languages
English (en)
Other versions
JP7405453B2 (ja
JPWO2020229639A5 (ja
Inventor
カサト，コンスタンティン
クリッペンドルフ，フロリアン
Original Assignee
エムアイツー‐ファクトリー ジーエムビーエイチ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エムアイツー‐ファクトリー ジーエムビーエイチ filed Critical エムアイツー‐ファクトリー ジーエムビーエイチ
Publication of JP2022532048A publication Critical patent/JP2022532048A/ja
Publication of JPWO2020229639A5 publication Critical patent/JPWO2020229639A5/ja
Application granted granted Critical
Publication of JP7405453B2 publication Critical patent/JP7405453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高品質の高出力半導体部品をより少ない労力でより低コストで工業的に製造する。【解決手段】垂直構造を有する半導体部品（４）の製造方法は、４μｍから３００μｍの厚さの半導体材料の基板（１２）を提供する工程を含む。次に、半導体部品（４）のドープされたドリフトゾーン（２１）が、エネルギーフィルタ（２０）を使用して基板（１２）にイオン注入することによって生成される。エネルギーフィルタ（２０）は、注入によって基板（１２）に生成されたドーパント深さプロファイルおよび／または欠陥深さプロファイルを設定するための事前定義された構造プロファイルを有する微細構造膜であり、前記ドープドリフトゾーン（２１）が生成されるときに前記ドープドリフトゾーン（２１）の全体がドープされる。ドリフトゾーン（２１）の生成は、エピタクチック堆積なしに完全に実行される。【選択図】 図６

Description

本発明は、半導体部品の製造方法および半導体部品に関する。
公称ブロッキング電圧が６００Ｖを超えるディスクリート高ブロッキングパワー半導体部品は、通常、シリコンとＳｉＣの両方で垂直に構築される。ＭＰＳ（マージドピンショットキー）ダイオード、ショットキーダイオード、またはｐ－ｎダイオードなどのダイオードの場合、これは、カソードが基板の前面に配置され、アノードが背面に配置されることを意味する。垂直パワーＭＯＳ（金属酸化物半導体）コンポーネントの場合にも同様の配置が使用される。ゲート電極とソース電極は基板の前面にあり、ドレイン電極は背面にある。従来のパワーＭＯＳＦＥＴの場合、トランジスタ素子自体またはチャネル領域は、表面に平行（Ｄ－ＭＯＳ）または表面に垂直（トレンチＭＯＳ）に配置できる。トレンチトランジスタなどのＳｉＣ－ＭＯＳＦＥＴ用に特別なレイアウトが確立されている。
ドリフトゾーン（＝アクティブゾーン、電圧吸収層）の幅は、必要なブロッキング容量（逆ブロッキング電圧）の関数として設定される。たとえば、シリコンの６００ＶＭＯＳＦＥＴコンポーネントのドリフトゾーンの幅は約５０μｍになる。
いわゆるスーパージャンクション部品の場合、「単純な」垂直ＭＯＳＦＥＴと比較して、電圧吸収層の幅をいくらか小さくすることができる。このタイプの垂直コンポーネントの特別な機能は、ドリフトゾーンが垂直のｐドープピラーとｎドープピラーの交互の配置によって特徴付けられることある。ブロッキングが発生すると、追加で導入されたｐドーピングにより、ｎドープ領域の電荷の増加が補償される。これにより、電源投入状態で、ソース電極とドレイン電極間の抵抗が決まる。このように、同じブロッキング容量の場合、パワーオン抵抗は、従来の垂直ＭＯＳトランジスタのパワーオン抵抗と比較して最大１０分の１に減らすことができる。実際のトランジスタ要素またはチャネル面積は、スーパージャンクションＭＯＳＦＥＴアーキテクチャの場合、表面に平行（Ｄ－ＭＯＳ）または表面に垂直（トレンチＭＯＳ）にすることができる。
垂直パワー半導体部品の場合、炭化ケイ素の特殊な材料特性では、特定の製造方法を提供し、チャネルおよびトランジスタ領域に特殊なアーキテクチャを使用する必要がある。
従来技術によれば、多くの垂直パワーダイオードおよびすべてのパワートランジスタ（ＭＯＳＦＥＴ）のアクティブゾーンは、エピタクチック、すなわち単結晶層で形成されている。これらのエピタクチック層は、結晶性キャリアウェハ上に堆積される。したがって、アクティブゾーンでのドーピングは、問題のブロッキング電圧と調整することができ、高濃度にドープされたキャリアウェハは、パワーオン抵抗への寄与が最小になるように、そのドーピングに関して最適化することができる。
特に炭化ケイ素基板の場合、上記の層構造の製造は複雑で高価である。なぜなら、第一に、構成要素において能動的機能を持たないキャリアウェハは非常に高価であるからである。そして第二に、エピタクチック層の堆積は非常にコストがかかる。
本発明は、高品質の高出力半導体部品をより少ない労力でより低コストで工業的に製造することができる半導体部品の製造方法を提供するという目的に基づいている。
垂直構造を有する半導体部品を製造するための本発明による方法は、以下のステップを含む。
－４μｍから３００μｍの厚さの半導体材料の基板を提供する。
－エネルギーフィルタを使用して基板にイオン注入することにより、半導体部品のドープされたドリフトゾーンを生成する。エネルギーフィルタは、ドーパントの深さプロファイルを設定するための事前定義された構造プロファイルを備えた微細構造膜である。注入によって基板に生成された欠陥深さプロファイル、ドリフトゾーンの生成中にドリフトゾーン全体がドープされる。ドリフトゾーンの生成は、エピタクティック堆積なしで完全に実行される。
半導体部品の製造において、上記のステップを使用してドリフトゾーンを取得すると、製造コストが大幅に削減される。
上記の方法における基板の半導体材料は、炭化シリコンであることが特に好ましい。この場合、基板の厚さは４μｍから３０μｍである。ここでは、従来の製造方法と比較した節約が特に顕著である。
ドリフトゾーンを生成する前に、基板の半導体材料をドープしないか、または弱くｎドープすることが好ましい。
基板の厚さは、好ましくは４から２５μｍの間、より好ましくは４から２０μｍの間、より好ましくは４から１５μｍの間、より好ましくは６から１４μｍの間、より好ましくは７から１３μｍの間である。基板の厚さのこれらの範囲では、業界で現在利用可能な加速器によるイオン注入によって、炭化シリコンのドリフトゾーンの完全なドーピングを達成することが可能である。
ドリフトゾーンは、好ましくは、基板の高さの４０から１００％を超えて、より好ましくは５０から９８％を超えて、より好ましくは６０から９５％を超えて延びる。原則として、パーセンテージは示されている範囲より高い範囲にある傾向がある。
好ましい実施形態では、ドリフトゾーンは、イオン注入後にｎドープされる。
イオン注入によるドープされたドリフトゾーンの生成は、基板の片側から達成されることが好ましい。あるいは、特に１０μｍを超える炭化ケイ素基板の厚さの場合、ドープされたドリフトゾーンは、基板の両側からのイオン注入によって達成することができる。次に、両側からの２つの注入により、互いに補完して最終的なドーパントプロファイルが生成される。
ドープされたドリフトゾーンの生成は、ドーパントとして窒素、リン、および水素（最後に述べたのはシリコン結晶についてのみ）から選択されたイオンを使用して実行されることが特に好ましい。イオン注入によるドリフトゾーンのドーピングに加えて、ドープされたフィールドストップ層が、エネルギーフィルタを使用するイオン注入によって基板の一方の端に生成されることが好ましい。これにより、製造プロセスがさらに簡素化され、全体的なコストが削減される。
フィールドストップ層は、イオン注入後にｎドープされることが通常望ましい。ここで、フィールドストップ層のドーピングは、ドリフトゾーンのドーピングよりも強く、好ましくは、ドリフトゾーンのドーピングよりも少なくとも２倍強い。
フィールドストップ層の厚さは、好ましくは０．６μｍから１５０μｍの間であり、より好ましくは０．８μｍから５μｍの間である。
好ましい実施形態では、フィールドストップ層を生成するためのイオン注入は、フィールドストップ層が形成される基板の側から実行される。これにより、製造プロセスが簡素化され、低エネルギーのイオンビームを使用できる。
イオン注入によるドリフトゾーンのドーピングに加えて、エネルギーフィルタを用いたイオン注入を使用することによって、異なるドーピングの領域を有する表層機能ゾーンも生成されることが好ましい。その結果、半導体部品の製造がさらに簡素化される。
表層機能ゾーンは、好ましくは、フィールドストップ層の反対側にある基板の端に位置する。このようにして、垂直構造の半導体部品が形成される。表層機能ゾーンの注入は、好ましくは、表層機能ゾーンが形成される基板の側から実行される。これにより、方法がさらに簡素化され、より低いエネルギーのイオンビームで作業を行うことができる。
表層機能ゾーンの厚さは、好ましくは０．５μｍから６μｍの間、より好ましくは０．８μｍから５μｍの間である。
超接合成分を形成するために、エネルギーフィルターを使用するイオン注入によってドリフトゾーンの領域にもｐドープピラーを製造することが好ましい。ｐドープピラーは、ドリフトゾーンのｎドープ領域の電荷を補償するのに役立つ。
表層機能ゾーンおよび／またはｐドープピラーの形成のために、基板の所定の領域は、好ましくはマスクされる。
基板を提供するステップは、好ましくは、半導体材料の棒状の出発結晶を薄いプレートに分割することによって実行される。次に、これらの薄いプレートのそれぞれが薄い基板を形成し、これはイオン注入によるさらなる処理にかけられる。
また、本発明によれば、厚さが４μｍから３００μｍ、好ましくは４μｍから３０μｍの半導体材料の基板を備えた半導体部品であり、基板のドーパントプロファイルは、基板の中央領域のくぼみまたは隆起を含む。
本発明の追加の利点および特徴は、図面を参照する以下の説明から導き出すことができる。
図１は、本発明で使用することができる、出発結晶の薄い基板プレートへの分割の概略図である。
図２は、ドリフトゾーンのイオン注入前の基板のドーパントプロファイルを示している。
図３は、エネルギーフィルタを使用した基板へのイオン注入の主な効果の概略図である。
図４は、本発明による方法で使用することができるエネルギーフィルタが機能する方法の概略図である。
図５は、異なる構造を有するエネルギーフィルタによって生成することができる様々なドーパントプロファイルの概略図である。
図６は、ドリフトゾーンのドーピングの過程と、結果として得られた基板の結果として生じるドーパントプロファイルを概略的に示している。
図７は、ドリフトゾーンのドーピングの過程と、結果として得られた基板内の代替ドーパントプロファイルを概略的に示している。
図８ａは、ドリフトゾーンのドーピングの代替コースおよび結果として生じる代替ドーパントプロファイルを概略的に示しており、注入は基板の２つの側面から実行される。
図８ｂは、図８ａと同様に、両側からの注入のための基板の凝集ドーパントプロファイルを示している。
図９は、ドリフトゾーンのドーピングの代替コースおよび結果として生じる基板の代替ドーパントプロファイルを概略的に示しており、注入は基板の２つの側面から実行される。
図１０は、基板の所定の領域のマスキングを使用したドリフトゾーンのドーピングの過程と、結果として生じる基板の代替ドーパントプロファイルを概略的に示している。
図１１は、マスクされた領域を使用した、基板の２つの側面からのイオン注入の過程を概略的に示している。
図１２は、電界停止層を形成するためのイオン注入の過程と、結果として生じる基板のドーパントプロファイルを概略的に示している。
図１３は、関連するドーパントプロファイルを含む、本発明による方法によって製造された半導体部品の第１の実施形態の概略断面図を示す。
図１４は、本発明による方法によって製造された半導体部品の第２の実施形態の概略断面図を示す。
図１５は、本発明による方法によって製造された半導体素子の第３の実施形態の概略断面図、ならびに互いに垂直な方向の２つの関連するドーパントプロファイルを示している。
半導体素子を製造するための本発明による方法は、半導体材料の基板１２を提供するステップから始まる。基板１２の材料は、好ましくは炭化ケイ素（ＳｉＣ）である。シリコン、アルセニドガリウム、テルル化カドミウム、セレン化亜鉛、窒化ガリウムなどの他の半導体材料も検討できる。基板１２は、好ましくはウェーハとして構成される。基板１２は、最初にドープされていないか、または非常に弱くｎドープされており、例えば、ドーパント濃度が５×１０１３ｃｍ－３未満である。
基板１２は４μｍから３００μｍの厚さを有する。しかしながら、原則として、本発明による方法における基板１２は非常に薄い。ほとんどの場合、基板１２は、４から３０μｍの間、好ましくは４から２５μｍの間、より好ましくは４から２０μｍの間、より好ましくは４から１５μｍの間、より好ましくは６から１４μｍの間、より好ましくは７から１３μｍの間の厚さを有する。
そのような基板１２を得る例を図１に示す。ドープされていない、または、弱くｎドープされた出発結晶２（例えば、ウェハロッド）が薄いプレートに分割され、その結果、基板１２（薄いウェハ）が形成される。分割された基板１２は、必要に応じて、基板１２の破壊を回避するために、キャリアウェハまたは同様の構造によって製造プロセス中に一時的に機械的に、すなわち可逆的に支持され得る。
個々の基板１２の厚さは、好ましくは、以下でさらに説明するように、アクティブドリフトゾーンとフィールドストップ層および表層機能ゾーンとの組み合わせの以前に決定された幅に対応する。したがって、基板１２の全体の厚さは、製造される半導体のタイプによってのみ、とりわけその電圧クラスによって決定される。電圧クラスが高いほど、基板１２は厚くなる。３００μｍの上限は、イオン注入（シリコンの陽子ビーム）で合理的に使用できる範囲から生じる。炭化ケイ素においては、現在業界で入手可能な加速器の最大厚さは３０μｍです。したがって、これも妥当な上限です。これは、非常に高いイオンビームエネルギーに起因する母材の放射性活性化を回避する必要があるためである。
弱くｎドープされた基板１２のドーパントプロファイルを図２に示す。ドーパントプロファイルは断面Ａ－Ａ’に沿って示されている。ｃはドーパント濃度を表す。
基板１２が提供された後、ドープされたドリフトゾーン（アクティブゾーンまたは電圧吸収ゾーンとも呼ばれる）が、イオン注入によって基板内に生成される。対応する基本的なレイアウトを図３に示す。基板１２へのイオン注入について図３に示すレイアウトは、通常は高真空が存在する照射チャンバー８を示す。照射チャンバー８において、ドープされる基板１２は、基板ホルダー３０に取り付けられる。
イオンビーム１０は、粒子加速器（図示せず）によって生成され、照射チャンバー８に伝導される。そこで、イオンビーム１０のエネルギーは、エネルギーフィルタ２０によって拡散され、照射される基板１２に衝突する。あるいは、エネルギーフィルタ２０は、弁によって密閉することができ、照射チャンバー８の内部に配置されるか、または照射チャンバー８に直接隣接して配置される別個の真空チャンバー内に配置することができる。
基板ホルダー３０は静止している必要はない。基板ホルダー３０は、その代わりに、オプションとして、基板１２をｘｙ方向（ページの平面に垂直な平面内）にシフトするための装置を備えることができる。注入される基板１２が取り付けられ、注入プロセス中に回転するウェハホイールもまた、基板ホルダー３０と見なすことができる。ビーム方向（ｚ方向）における基板ホルダー３０の線形変位も可能である。基板ホルダー３０はまた、オプションとして、ヒーターまたはクーラーを備えることができる。
エネルギーフィルタ２０の基本原理を図４に示す。ビームが微細構造膜として構成されたエネルギーフィルタ２０を通過するとき、単一エネルギーイオンビーム１０のエネルギーは、それが存在する点の関数として変更されるエネルギーフィルタに入る。結果として生じるイオンビーム１０のイオンのエネルギー分布は、基板１２のマトリックスに埋め込まれた物質の深さプロファイルの変更をもたらす。Ｅ１は、第１のイオンのエネルギーを示し、Ｅ２は、第２のイオンのエネルギーを示す。ｃはドーパント濃度を示し、ｄは基板１２の深さを示す。図の右側では、従来のガウス分布は参照記号Ａで識別される。これは、エネルギーフィルタ２０を使用せずに得られるものです。対照的に、エネルギーフィルタ２０を使用して得ることができる長方形の分布は、例として、参照記号Ｂによって示されている。
図５に示されるエネルギーフィルタ２０のレイアウトまたは３次元構造は、エネルギーフィルタ２０によって複数のドーパント深さプロファイルまたは欠陥深さプロファイルを生成する基本的な可能性を示している。ｃは再びドーパント濃度を示し、ｄは再び基板１２の深さ示す。フィルタ構造プロファイルは、原則として、互いに組み合わせて、新しいフィルタ構造プロファイル、したがって新しいドーパント深さプロファイルまたは欠陥深さプロファイルを取得することができる。
このタイプのエネルギーフィルタ２０は、通常、シリコン製である。それらは、３μｍから２００μｍの間、好ましくは５μｍから５０μｍの間、特に好ましくは７μｍから２０μｍの間の厚さを有し、フィルターフレーム（図示せず）に取り付けることができる。フィルタフレームは、簡単に交換できるようにフィルタホルダー（図示せず）に取り付けることができる。
ｎドープドリフトゾーン２１の好ましい形成には、窒素、リン、または水素のイオン（最後に述べたのはシリコン結晶のみ）の注入が特に適切である。
図６に示されるようなドリフトゾーン２１をドープする方法ステップの例示的な実施形態の場合、基板１２へのイオン注入は、片側のみから実行される。この場合、それは基板１２の正面から実行される。短い、黒い実線の矢印は、エネルギーフィルタ２０を透過する最小のエネルギーのイオンを示し、長い、黒い実線の矢印は、エネルギーフィルタ２０を透過した最大エネルギーのイオンを示す。セクションＡ－Ａ’に沿って得られたドーパントプロファイルは、座標系の右側に示されている。ここで、ｃは、再び、ドーパント濃度を表す。ドーパントプロファイルは、基板１２全体にわたってほぼ均一である。基板１２へのイオン注入は、基板１２の背面から実行することもできる。この例示的な実施形態では、他のすべての例示的なものと同様に、基板１２である。実施形態は、それ自体がドリフトゾーン２１として形成される。エピタキシャル堆積はない。
図７に示されるドリフトゾーン２１をドープする方法ステップの実施形態は、図６による例示的な実施形態と同様であり、唯一の違いは、基板１２の背面に向かって上昇する形状を有するドーパントプロファイルの形態のみである。
図８ａに示されるドリフトゾーン２１をドープする方法ステップの例示的な実施形態は、ここでは基板１２が前面および背面からの２つの反対側からドープされることを除いて、図６による例示的な実施形態と同様である。ドーパントプロファイルは、適切に構成されたエネルギーフィルタ２０によって基板１２の前面および背面から実現され、各ドーパントプロファイルは、濃度プラトーＰ１、Ｐ２およびドーピングフランクＳ１、Ｓ２によって特徴付けられる。結果として、重なり合うドーパントプロファイルが通常形成され、したがって、基板１２のドープ可能な厚さを増加させることができる。図８ａ、Ｓ１、Ｓ２に示されている直線的な上昇と下降に加えて、Ｓ２は任意の湾曲した形状で形成することもできる。プラトーＰ１およびＰ２はまた、上昇または下降形状、または任意の所望の湾曲形状を提供することができる。
たとえば、今日の業界で利用可能な加速器を使用した炭化シリコンへの窒素注入の範囲は非常に限られている。利用可能な加速器を用いて、１つは前面から、もう１つは背面から実行される、２つの注入の組み合わせによって、最大２０μｍ、場合によっては最大３０μｍのドープ基板の厚さを実現できる。これにより、製造される半導体部品の絶縁耐力が増加する。
通常、両側からの注入は連続して行われる。この場合、基板１２は、通常、注入間で１８０°回転されるので、同じイオンビーム方法で作業を実行することができる。注入は、２つの異なるイオンビーム方法を用いて２つの側面から実行され得ることも考えられる。したがって、両側からの同時注入も考えられる。
図８ｂは、例として、図８ａに示したものと同様の注入用の基板の総ドーパントプロファイルを示している。ドリフトゾーン２１の凝集ドーパントプロファイルは、基板１２の中央領域のくぼみを含む。ここで隆起を有することも可能である。ドリフトゾーン２１のドーパントプロファイルは、基板１２の第１のエッジ領域（左側）から中央領域まで実質的に一定である。ドリフトゾーン２１のドーパントプロファイルもまた、基板１２の第２のエッジ領域（右側）、第１のエッジ領域の反対側から中央領域まで実質的に一定である。
基板１２のドーピングを使用して、ドリフトゾーン２１を生成するだけでなく、半導体素子４の他の領域を生成することも可能である。その場合、図に示すように、ドーパントプロファイルが第１のエッジ領域の反対側である基板１２の第２のエッジ領域から中央領域に向かって破線に示すように落下することは、両側からの注入の場合にも効果的である可能性がある。結果として、より高濃度にドープされたフィールドストップ層を、例えば、第２のエッジ領域に形成することができる。
これらの実施形態のすべてにおいて、中央領域は、通常、基板１２の厚さの２０％から８０％の間、好ましくは３０％から７０％の間、より好ましくは４０％から６０％の間の範囲内に位置する。
別の有利な実施形態を図９に示す。該実施形態は、その本質的な部分において、図８ａおよび８ｂによる実施形態に対応する。ドーパントプロファイルは、基板１２の前面および背面からの注入を伴う適切に構成されたエネルギーフィルタ２０によって再び実現され、各ドーパントプロファイルは、濃度プラトーＰ１、Ｐ２およびドーパント側面Ｓ１、Ｓ２によって特徴付けられる。この実施形態の利点は、基板１２の厚さの変動が、結果として生じる骨材ドーパント濃度のわずかな変動のみをもたらし、したがって、ドリフトゾーン２１の中央領域における上昇または下降が、以下のように効果的に回避されることである。Ｓ１とＳ２の形状が平坦であるほど、結果として生じるドーパント濃度の変動は小さくなる。図９に示す線形の立ち上がりと立ち下がりに加えて、Ｓ１、Ｓ２も任意の曲線形状で構成できる。プラトーＰ１およびＰ２は、再び、上昇または下降、または任意の所望の湾曲した形状で構成することができる。
特定のコンポーネントを製造する場合、以下に図１４および１５を参照して説明するように、エネルギーフィルタをかけた注入はマスクを使用して実行する必要があり、マスクをしてエネルギーフィルタをかけた注入を複数回実行する必要がある場合がある。図１０に示されるように、マスク２６が基板１２の前面に配置される。これは、マスク２６によって覆われる基板１２の領域がドープされないという目的を達成する。マスク２６は、基板１２に恒久的に接続されている必要はないが、代わりに、基板１２から所定の距離離れて配置されたスクリーンマスク（図示せず）によって実現することができる。
図１０に示されるように、ドリフトゾーン２１のドーピングにもかかわらず、このように、ドープされていない領域１４が基板１２に留まることが可能である。
マスク２６はまた、基板１２の反対側に提供され得、そしておそらく同時に使用され得る。この例を図１１に示す。ここでは、図１５による半導体部品４の製造に必要なように、ｐドープピラー１６がｎドープドリフトゾーン２１に形成されている。上部は、例えば、アルミニウムイオンをｐドーピングするためのイオンビームであり、一方、下部のイオンビーム１０は、例えば、窒素原子をドープするためのイオンビームである。
基板１２の背面に図１２に示されるフィールドストップ層１８のドーピングは、ドリフトゾーン２１のドーピングの形成の前、同時、または後に実行される。フィールドストップ層のドーピングは、好ましくは、基板１２の背面から実行されるが、埋め込みプロセスが適切に構成されている場合、埋め込みは、前面から実行されてもよい。
フィールドストップ層１８は、好ましくは、ｎドープされている。したがって、特に窒素イオンまたはリンイオンは、フィールドストップ層１８の形成に適している。フィールドストップ層１８のドーピングは、ドリフトゾーン２１のドーピングよりも強力である。フィールドストップ層１８のドーピングは、好ましくは、ドリフトゾーン２１のドーピングの２倍以上の強度である。フィールドストップ層１８の厚さは、０．５μｍから６μｍの間、好ましくは０．８μｍから５μｍの間である。フィールドストップ層１８の形成にエピタキシャルプロセスは必要ない。
表層機能ゾーン２４はまた、基板１２におけるドリフトゾーン２１のドーピングの形成の前、同時、または後に、またフィールドストップ層１８の形成の前、同時、または後に、基板１２の前面に形成することができる。これは、エネルギーフィルタ２０を使用するイオン注入によって基板１２の前面の異なる領域をドープすることによって達成することができるが、他の技術も考えられる。
表層機能ゾーン２４の一部またはすべての領域が注入によってドープされる場合、表層機能ゾーン２４のこれらの領域のドーピングは、好ましくは、基板１２の前面から達成されるが、注入プロセスおよびエネルギーフィルタ２０が適切に構成されている場合、該ドーピングは、後部からも行われてもよい。
表層機能ゾーン２４の厚さは、０．５μｍから６μｍの間であり、好ましくは、０．８μｍから５μｍの間である。表層機能ゾーン２４は、多種多様な方法で構成することができる。
本発明の一部を形成すると記載されているすべての注入は、ドーピング原子が電気的に活性化され得るように、アニーリングプロセスで修復されなければならない。
最後に、チャネル領域、ｐ－ｎ遷移、端子のメタライゼーションなどを前面に適用できる。基板１２の背面には、ドレイン端子メタライゼーションおよび、場合によっては、ｎ＋＋端子領域を配置することができる。
本発明による方法により製造された垂直構造を有する半導体部品４の例を図１３に示す。
特にダイオード（ショットキーダイオード、ＭＰＳダイオード、およびｐｎダイオード）および表層機能ゾーン２４（ＩＧＢＴ、ＭＯＳトランジスタ、チャネル領域、ｐｎ遷移、ショットキーダイオード）、ドリフトゾーン２１、およびフィールドストップ層１８は、キャリアウェハなしで、本発明により製造することができる。
この構造は、その垂直方向の寸法に関して、ドリフトゾーン２１の必要な幅＋フィールドストップ層１８の幅＋機能的表面ゾーン２４の幅に正確に対応することを特徴とする。特に注目すべきは、この構造は、完全に垂直な高電圧電力部品を形成するために、チップまたは基板１２の考えられる最小の厚さを達成する。
図１３の場合、例としてＭＯＳＦＥＴが示されている。Ｓはソース端子、Ｇはゲート端子、Ｄはドレイン端子を表す。表層機能ゾーン２４は、ＭＯＳチャネル領域３１、ゲート電極３２、ｐボディ３３、およびソース端子領域３４からなる。
垂直構造を有する本発明による方法によって製造された半導体部品４の別の例が図１４に示されている。同じ参照記号が、図１３に示されているものと同じ要素を示すために使用される。
実際の高電圧成分は、アクティブ領域４０およびエッジ領域４１からなる。完全に絶縁されていない基板１２の切断されたエッジのために、基板１２のエッジのドレイン電位も常に表面に存在する。エッジ領域４１のタスクは、定義された信頼できる方法で、表面のソースとドレインとの間の電圧を横方向に減少させることである。具体的には、これは、等電位線４４が、定義された曲率で表面に導かれなければならないことを意味する。ここで重要な点は、等電位線４４の曲率が許容電界強度を超えてはならないということである。したがって、エッジ領域でのドーピングを最小限に抑えることが有利である。
図１４に示される構造の場合、エッジ領域４１は、ドープされていないか、または活性領域４０よりも弱くドープされているか、または一般的に言えば、エッジ領域４１のドーパントプロファイルは、活性領域４０のドーパントプロファイルとは異なる。したがって、活性領域４０とエッジ領域４１との間の遷移には、ドーピング勾配によって特徴付けられる遷移領域４３が存在する。フィールドストップ層１８は、アクティブエリア４０にのみ配置され、遷移エリア４３で終了することができ、またはそれは、エッジエリア４１内に部分的に延在することができ、またはエッジエリア４１上に完全に延在することができる。
図１４に示されるエッジ領域４１（フィールドプレートエッジ）の構造は、例えば、ｐリングなどの他の考えられる既知のエッジ構造の一例にすぎない。
本発明による方法によって製造された垂直構造を有する半導体部品４の別の例が図１５に示されている。図１３のものと同じ参照記号は、同一の要素を示す。
示されている構造はスーパージャンクションＭＯＳＦＥＴであり、図１３のＭＯＳＦＥＴと同じ構造を持っているが、ｐドープピラー１６または導入された領域も含む。電圧吸収層。右側には、垂直および横方向のドーパントプロファイルが示されている。横方向のドーパントプロファイルのドナー濃度は上方向にプロットされ、アクセプター濃度は下方向にプロットされる。参照符号４５は、正味のドーピングがゼロに近い遷移ゾーンを示している。
垂直構造を有する他の多くの半導体部品４は、本発明による方法によって製造することができる。
本発明は、半導体部品の製造方法および半導体部品に関する。
公称ブロッキング電圧が６００Ｖを超えるディスクリート高ブロッキングパワー半導体部品は、通常、シリコンとＳｉＣの両方で垂直に構築される。 ＭＰＳ（マージドピンショットキー）ダイオード、ショットキーダイオード、またはｐ－ｎダイオードなどのダイオードの場合、これは、カソードが基板の前面に配置され、アノードが背面に配置されることを意味する。 垂直パワーＭＯＳ（金属酸化物半導体）コンポーネントの場合にも同様の配置が使用される。 ゲート電極とソース電極は基板の前面にあり、ドレイン電極は背面にある。 従来のパワーＭＯＳＦＥＴの場合、トランジスタ素子自体またはチャネル領域は、表面に平行（Ｄ－ＭＯＳ）または表面に垂直（トレンチＭＯＳ）に配置できる。 トレンチトランジスタなどのＳｉＣ－ＭＯＳＦＥＴ用に特別なレイアウトが確立されている。
ドリフトゾーン（＝アクティブゾーン、電圧吸収層）の幅は、必要なブロッキング容量（逆ブロッキング電圧）の関数として設定される。たとえば、シリコンの６００ＶＭＯＳＦＥＴコンポーネントのドリフトゾーンの幅は約５０μｍになる。
いわゆるスーパージャンクション部品の場合、「単純な」垂直ＭＯＳＦＥＴと比較して、電圧吸収層の幅をいくらか小さくすることができる。このタイプの垂直コンポーネントの特別な機能は、ドリフトゾーンが垂直のｐドープピラーとｎドープピラーの交互の配置によって特徴付けられることある。ブロッキングが発生すると、追加で導入されたｐドーピングにより、ｎドープ領域の電荷の増加が補償される。これにより、電源投入状態で、ソース電極とドレイン電極間の抵抗が決まる。このように、同じブロッキング容量の場合、パワーオン抵抗は、従来の垂直ＭＯＳトランジスタのパワーオン抵抗と比較して最大１０分の１に減らすことができる。実際のトランジスタ要素またはチャネル面積は、スーパージャンクションＭＯＳＦＥＴアーキテクチャの場合、表面に平行（Ｄ－ＭＯＳ）または表面に垂直（トレンチＭＯＳ）にすることができる。
垂直パワー半導体部品の場合、炭化ケイ素の特殊な材料特性では、特定の製造方法を提供し、チャネルおよびトランジスタ領域に特殊なアーキテクチャを使用する必要がある。
従来技術によれば、多くの垂直パワーダイオードおよびすべてのパワートランジスタ（ＭＯＳＦＥＴ）のアクティブゾーンは、エピタクチック、すなわち単結晶層で形成されている。これらのエピタクチック層は、結晶性キャリアウェハ上に堆積される。したがって、アクティブゾーンでのドーピングは、問題のブロッキング電圧と調整することができ、高濃度にドープされたキャリアウェハは、パワーオン抵抗への寄与が最小になるように、そのドーピングに関して最適化することができる。
特に炭化ケイ素基板の場合、上記の層構造の製造は複雑で高価である。なぜなら、第一に、構成要素において能動的機能を持たないキャリアウェハは非常に高価であるからである。そして第二に、エピタクチック層の堆積は非常にコストがかかる。
本発明の目的は、高品質の高出力半導体部品をより少ない労力でより低コストで工業的に製造することができる半導体部品の製造方法を提供するということである。
本発明の１つの側面によれば、垂直構造を有する半導体部品を製造するための方法は、以下のステップを含む。
－４μｍから３００μｍの厚さの半導体材料の基板を提供する。
－エネルギーフィルタを使用して基板にイオン注入することにより、半導体部品のドープされたドリフトゾーンを生成する。エネルギーフィルタは、ドーパントの深さプロファイルを設定するための事前定義された構造プロファイルを備えた微細構造膜である。注入によって基板に生成された欠陥深さプロファイル、ドリフトゾーンの生成中にドリフトゾーン全体がドープされる。ドリフトゾーンの生成は、エピタクティック堆積なしで完全に実行される。
半導体部品の製造において、上記のステップを使用してドリフトゾーンを取得すると、製造コストが大幅に削減される。
上記の方法における基板の半導体材料は、炭化シリコンであることが特に好ましい。この場合、基板の厚さは４μｍから３０μｍである。ここでは、従来の製造方法と比較した節約が特に顕著である。
ドリフトゾーンを生成する前に、基板の半導体材料をドープしないか、または弱くｎドープすることが好ましい。
基板の厚さは、好ましくは４から２５μｍの間、より好ましくは４から２０μｍの間、より好ましくは４から１５μｍの間、より好ましくは６から１４μｍの間、より好ましくは７から１３μｍの間である。基板の厚さのこれらの範囲では、業界で現在利用可能な加速器によるイオン注入によって、炭化シリコンのドリフトゾーンの完全なドーピングを達成することが可能である。
ドリフトゾーンは、好ましくは、基板の高さの４０から１００％を超えて、より好ましくは５０から９８％を超えて、より好ましくは６０から９５％を超えて延びる。原則として、パーセンテージは示されている範囲より高い範囲にある傾向がある。
好ましい実施形態では、ドリフトゾーンは、イオン注入後にｎドープされる。
イオン注入によるドープされたドリフトゾーンの生成は、基板の片側から達成されることが好ましい。あるいは、特に１０μｍを超える炭化ケイ素基板の厚さの場合、ドープされたドリフトゾーンは、基板の両側からのイオン注入によって達成することができる。次に、両側からの２つの注入により、互いに補完して最終的なドーパントプロファイルが生成される。
ドープされたドリフトゾーンの生成は、ドーパントとして窒素、リン、および水素（最後に述べたのはシリコン結晶についてのみ）から選択されたイオンを使用して実行されることが特に好ましい。イオン注入によるドリフトゾーンのドーピングに加えて、ドープされたフィールドストップ層が、エネルギーフィルタを使用するイオン注入によって基板の一方の端に生成されることが好ましい。これにより、製造プロセスがさらに簡素化され、全体的なコストが削減される。
フィールドストップ層は、イオン注入後にｎドープされることが通常望ましい。ここで、フィールドストップ層のドーピングは、ドリフトゾーンのドーピングよりも強く、好ましくは、ドリフトゾーンのドーピングよりも少なくとも２倍強い。
フィールドストップ層の厚さは、好ましくは０．６μｍから１５０μｍの間であり、より好ましくは０．８μｍから５μｍの間である。
好ましい実施形態では、フィールドストップ層を生成するためのイオン注入は、フィールドストップ層が形成される基板の側から実行される。これにより、製造プロセスが簡素化され、低エネルギーのイオンビームを使用できる。
イオン注入によるドリフトゾーンのドーピングに加えて、エネルギーフィルタを用いたイオン注入を使用することによって、異なるドーピングの領域を有する表層機能ゾーンも生成されることが好ましい。その結果、半導体部品の製造がさらに簡素化される。
表層機能ゾーンは、好ましくは、フィールドストップ層の反対側にある基板の端に位置する。このようにして、垂直構造の半導体部品が形成される。表層機能ゾーンの注入は、好ましくは、表層機能ゾーンが形成される基板の側から実行される。これにより、方法がさらに簡素化され、より低いエネルギーのイオンビームで作業を行うことができる。
表層機能ゾーンの厚さは、好ましくは０．５μｍから６μｍの間、より好ましくは０．８μｍから５μｍの間である。
超接合成分を形成するために、エネルギーフィルターを使用するイオン注入によってドリフトゾーンの領域にもｐドープピラーを製造することが好ましい。ｐドープピラーは、ドリフトゾーンのｎドープ領域の電荷を補償するのに役立つ。
表層機能ゾーンおよび／またはｐドープピラーの形成のために、基板の所定の領域は、好ましくはマスクされる。
基板を提供するステップは、好ましくは、半導体材料の棒状の出発結晶を薄いプレートに分割することによって実行される。次に、これらの薄いプレートのそれぞれが薄い基板を形成し、これはイオン注入によるさらなる処理にかけられる。
また、本発明の別の側面によれば、厚さが４μｍから３００μｍ、好ましくは４μｍから３０μｍの半導体材料の基板を備えた半導体部品であり、基板のドーパントプロファイルは、基板の中央領域のくぼみまたは隆起を含む。
図１は、本発明で使用することができる、出発結晶の薄い基板プレートへの分割の概略図である。
図２は、ドリフトゾーンのイオン注入前の基板のドーパントプロファイルを示している。
図３は、エネルギーフィルタを使用した基板へのイオン注入の主な効果の概略図である。
図４は、本発明による方法で使用することができるエネルギーフィルタが機能する方法の概略図である。
図５は、異なる構造を有するエネルギーフィルタによって生成することができる様々なドーパントプロファイルの概略図である。
図６は、ドリフトゾーンのドーピングの過程と、結果として得られた基板の結果として生じるドーパントプロファイルを概略的に示している。
図７は、ドリフトゾーンのドーピングの過程と、結果として得られた基板内の代替ドーパントプロファイルを概略的に示している。
図８ａは、ドリフトゾーンのドーピングの代替コースおよび結果として生じる代替ドーパントプロファイルを概略的に示しており、注入は基板の２つの反対の側面から実行される。
図８ｂは、図８ａと同様に、２つの反対の側面からの注入のための基板の凝集ドーパントプロファイルを示している。
図９は、ドリフトゾーンのドーピングの代替コースおよび結果として生じる基板の代替ドーパントプロファイルを概略的に示しており、注入は基板の２つの反対の側面から実行される。
図１０は、基板の所定の領域のマスキングを使用したドリフトゾーンのドーピングの過程と、結果として生じる基板の代替ドーパントプロファイルを概略的に示している。
図１１は、マスクされた領域を使用した、基板の２つの反対の側面からのイオン注入の過程を概略的に示している。
図１２は、電界停止層を形成するためのイオン注入の過程と、結果として生じる基板のドーパントプロファイルを概略的に示している。
図１３は、関連するドーパントプロファイルを含む、本発明による半導体部品の第１の実施形態の概略断面図を示す。
図１４は、本発明による半導体部品の第２の実施形態の概略断面図を示す。
図１５は、本発明による半導体素子の第３の実施形態の概略断面図、ならびに互いに垂直な方向の２つの関連するドーパントプロファイルを示している。
半導体素子を製造するための本発明による方法は、好ましくは半導体材料の基板１２を提供するステップから始まる。基板１２の材料は、好ましくは炭化ケイ素（ＳｉＣ）である。シリコン、アルセニドガリウム、テルル化カドミウム、セレン化亜鉛、窒化ガリウムなどの他の半導体材料も検討できる。基板１２は、好ましくはウェーハとして構成される。基板１２は、最初にドープされていないか、または非常に弱くｎドープされており、例えば、ドーパント濃度が５×１０１３ｃｍ－３未満である。
基板１２は４μｍから３００μｍの厚さを有する。しかしながら、原則として、本発明による方法における基板１２は非常に薄い。ほとんどの場合、基板１２は、４から３０μｍの間、好ましくは４から２５μｍの間、より好ましくは４から２０μｍの間、より好ましくは４から１５μｍの間、より好ましくは６から１４μｍの間、より好ましくは７から１３μｍの間の厚さを有する。
そのような基板１２を得る例を図１に示す。ドープされていない、または、弱くｎドープされた出発結晶２（例えば、ウェハロッド）が薄いプレートに分割され、その結果、基板１２（薄いウェハ）が形成される。分割された基板１２は、必要に応じて、基板１２の破壊を回避するために、キャリアウェハまたは同様の構造によって製造プロセス中に一時的に機械的に、すなわち可逆的に支持され得る。
個々の基板１２の厚さは、好ましくは、以下でさらに説明するように、アクティブドリフトゾーンとフィールドストップ層および表層機能ゾーンとの組み合わせの以前に決定された幅に対応する。したがって、基板１２の全体の厚さは、製造される半導体のタイプによってのみ、とりわけその電圧クラスによって決定される。電圧クラスが高いほど、基板１２は厚くなる。３００μｍの上限は、イオン注入（シリコンの陽子ビーム）で合理的に使用できる範囲から生じる。炭化ケイ素においては、現在業界で入手可能な加速器の最大厚さは３０μｍです。したがって、これも妥当な上限です。これは、非常に高いイオンビームエネルギーに起因する母材の放射性活性化を回避する必要があるためである。
弱くｎドープされた基板１２のドーパントプロファイルを図２に示す。ドーパントプロファイルは断面Ａ－Ａ’に沿って示されている。ｃはドーパント濃度を表す。
基板１２が提供された後、ドープされたドリフトゾーン（アクティブゾーンまたは電圧吸収ゾーンとも呼ばれる）が、イオン注入によって基板内に生成される。対応する基本的なレイアウトを図３に示す。基板１２へのイオン注入について図３に示すレイアウトは、通常は高真空が存在する照射チャンバー８を示す。照射チャンバー８において、ドープされる基板１２は、基板ホルダー３０に取り付けられる。
イオンビーム１０は、粒子加速器（図示せず）によって生成され、照射チャンバー８に伝導される。そこで、イオンビーム１０のエネルギーは、エネルギーフィルタ２０によって拡散され、照射される基板１２に衝突する。あるいは、エネルギーフィルタ２０は、弁によって密閉することができ、照射チャンバー８の内部に配置されるか、または照射チャンバー８に直接隣接して配置される別個の真空チャンバー内に配置することができる。
基板ホルダー３０は静止している必要はない。基板ホルダー３０は、その代わりに、オプションとして、基板１２をｘｙ方向（ページの平面に垂直な平面内）にシフトするための装置を備えることができる。注入される基板１２が取り付けられ、注入プロセス中に回転するウェハホイールもまた、基板ホルダー３０と見なすことができる。ビーム方向（ｚ方向）における基板ホルダー３０の線形変位も可能である。基板ホルダー３０はまた、オプションとして、ヒーターまたはクーラーを備えることができる。
エネルギーフィルタ２０の基本原理を図４に示す。ビームが微細構造膜として構成されたエネルギーフィルタ２０を通過するとき、単一エネルギーイオンビーム１０のエネルギーは、それが存在する点の関数として変更されるエネルギーフィルタに入る。結果として生じるイオンビーム１０のイオンのエネルギー分布は、基板１２のマトリックスに埋め込まれた物質の深さプロファイルの変更をもたらす。Ｅ１は、第１のイオンのエネルギーを示し、Ｅ２は、第２のイオンのエネルギーを示す。ｃはドーパント濃度を示し、ｄは基板１２の深さを示す。図の右側では、従来のガウス分布は参照記号Ａで識別される。これは、エネルギーフィルタ２０を使用せずに得られるものです。対照的に、エネルギーフィルタ２０を使用して得ることができる長方形の分布は、例として、参照記号Ｂによって示されている。
図５に示されるエネルギーフィルタ２０のレイアウトまたは３次元構造は、エネルギーフィルタ２０によって複数のドーパント深さプロファイルまたは欠陥深さプロファイルを生成する基本的な可能性を示している。ｃは再びドーパント濃度を示し、ｄは再び基板１２の深さ示す。フィルタ構造プロファイルは、原則として、互いに組み合わせて、新しいフィルタ構造プロファイル、したがって新しいドーパント深さプロファイルまたは欠陥深さプロファイルを取得することができる。
このタイプのエネルギーフィルタ２０は、通常、シリコン製である。それらは、３μｍから２００μｍの間、好ましくは５μｍから５０μｍの間、特に好ましくは７μｍから２０μｍの間の厚さを有し、フィルターフレーム（図示せず）に取り付けることができる。フィルタフレームは、簡単に交換できるようにフィルタホルダー（図示せず）に取り付けることができる。
ｎドープドリフトゾーン２１の好ましい形成には、窒素、リン、または水素のイオン（最後に述べたのはシリコン結晶のみ）の注入が特に適切である。
図６に示されるようなドリフトゾーン２１をドープする方法ステップの例示的な実施形態の場合、基板１２へのイオン注入は、片側のみから実行される。この場合、それは基板１２の正面から実行される。短い、黒い実線の矢印は、エネルギーフィルタ２０を透過する最小のエネルギーのイオンを示し、長い、黒い実線の矢印は、エネルギーフィルタ２０を透過した最大エネルギーのイオンを示す。セクションＡ－Ａ’に沿って得られたドーパントプロファイルは、座標系の右側に示されている。ここで、ｃは、再び、ドーパント濃度を表す。ドーパントプロファイルは、基板１２全体にわたってほぼ均一である。基板１２へのイオン注入は、基板１２の背面から実行することもできる。この例示的な実施形態では、他のすべての例示的なものと同様に、基板１２である。実施形態は、それ自体がドリフトゾーン２１として形成される。エピタキシャル堆積はない。
図７に示されるドリフトゾーン２１をドープする方法ステップの実施形態は、図６による例示的な実施形態と同様であり、唯一の違いは、基板１２の背面に向かって上昇する形状を有するドーパントプロファイルの形態のみである。
図８ａに示されるドリフトゾーン２１をドープする方法ステップの例示的な実施形態は、ここでは基板１２が前面および背面からの２つの反対側からドープされることを除いて、図６による例示的な実施形態と同様である。ドーパントプロファイルは、適切に構成されたエネルギーフィルタ２０によって基板１２の前面および背面から実現され、各ドーパントプロファイルは、濃度プラトーＰ１、Ｐ２およびドーピングフランクＳ１、Ｓ２によって特徴付けられる。結果として、重なり合うドーパントプロファイルが通常形成され、したがって、基板１２のドープ可能な厚さを増加させることができる。図８ａ、Ｓ１、Ｓ２に示されている直線的な上昇と下降に加えて、Ｓ２は任意の湾曲した形状で形成することもできる。プラトーＰ１およびＰ２はまた、上昇または下降形状、または任意の所望の湾曲形状を提供することができる。
たとえば、今日の業界で利用可能な加速器を使用した炭化シリコンへの窒素注入の範囲は非常に限られている。利用可能な加速器を用いて、１つは前面から、もう１つは背面から実行される、２つの注入の組み合わせによって、最大２０μｍ、場合によっては最大３０μｍのドープ基板の厚さを実現できる。これにより、製造される半導体部品の絶縁耐力が増加する。
通常、両側からの注入は連続して行われる。この場合、基板１２は、通常、注入間で１８０°回転されるので、同じイオンビーム方法で作業を実行することができる。注入は、２つの異なるイオンビーム方法を用いて２つの側面から実行され得ることも考えられる。したがって、両側からの同時注入も考えられる。
図８ｂは、例として、図８ａに示したものと同様の注入用の基板の総ドーパントプロファイルを示している。ドリフトゾーン２１の凝集ドーパントプロファイルは、基板１２の中央領域のくぼみを含む。ここで隆起を有することも可能である。ドリフトゾーン２１のドーパントプロファイルは、基板１２の第１のエッジ領域（左側）から中央領域まで実質的に一定である。ドリフトゾーン２１のドーパントプロファイルもまた、基板１２の第２のエッジ領域（右側）、第１のエッジ領域の反対側から中央領域まで実質的に一定である。
基板１２のドーピングを使用して、ドリフトゾーン２１を生成するだけでなく、半導体素子４の他の領域を生成することも可能である。その場合、図に示すように、ドーパントプロファイルが第１のエッジ領域の反対側である基板１２の第２のエッジ領域から中央領域に向かって破線に示すように落下することは、両側からの注入の場合にも効果的である可能性がある。結果として、より高濃度にドープされたフィールドストップ層を、例えば、第２のエッジ領域に形成することができる。
これらの実施形態のすべてにおいて、中央領域は、通常、基板１２の厚さの２０％から８０％の間、好ましくは３０％から７０％の間、より好ましくは４０％から６０％の間の範囲内に位置する。
別の有利な実施形態を図９に示す。該実施形態は、その本質的な部分において、図８ａおよび８ｂによる実施形態に対応する。ドーパントプロファイルは、基板１２の前面および背面からの注入を伴う適切に構成されたエネルギーフィルタ２０によって再び実現され、各ドーパントプロファイルは、濃度プラトーＰ１、Ｐ２およびドーパント側面Ｓ１、Ｓ２によって特徴付けられる。この実施形態の利点は、基板１２の厚さの変動が、結果として生じる骨材ドーパント濃度のわずかな変動のみをもたらし、したがって、ドリフトゾーン２１の中央領域における上昇または下降が、以下のように効果的に回避されることである。Ｓ１とＳ２の形状が平坦であるほど、結果として生じるドーパント濃度の変動は小さくなる。図９に示す線形の立ち上がりと立ち下がりに加えて、Ｓ１、Ｓ２も任意の曲線形状で構成できる。プラトーＰ１およびＰ２は、再び、上昇または下降、または任意の所望の湾曲した形状で構成することができる。
特定のコンポーネントを製造する場合、以下に図１４および１５を参照して説明するように、エネルギーフィルタをかけた注入はマスクを使用して実行する必要があり、マスクをしてエネルギーフィルタをかけた注入を複数回実行する必要がある場合がある。図１０に示されるように、マスク２６が基板１２の前面に配置される。これは、マスク２６によって覆われる基板１２の領域がドープされないという目的を達成する。マスク２６は、基板１２に恒久的に接続されている必要はないが、代わりに、基板１２から所定の距離離れて配置されたスクリーンマスク（図示せず）によって実現することができる。
図１０に示されるように、ドリフトゾーン２１のドーピングにもかかわらず、このように、ドープされていない領域１４が基板１２に留まることが可能である。
マスク２６はまた、基板１２の反対側に提供され得、そしておそらく同時に使用され得る。この例を図１１に示す。ここでは、図１５による半導体部品４の製造に必要なように、ｐドープピラー１６がｎドープドリフトゾーン２１に形成されている。上部は、例えば、アルミニウムイオンをｐドーピングするためのイオンビームであり、一方、下部のイオンビーム１０は、例えば、窒素原子をドープするためのイオンビームである。
基板１２の背面に図１２に示されるフィールドストップ層１８のドーピングは、ドリフトゾーン２１のドーピングの形成の前、同時、または後に実行される。フィールドストップ層のドーピングは、好ましくは、基板１２の背面から実行されるが、埋め込みプロセスが適切に構成されている場合、埋め込みは、前面から実行されてもよい。
フィールドストップ層１８は、好ましくは、ｎドープされている。したがって、特に窒素イオンまたはリンイオンは、フィールドストップ層１８の形成に適している。フィールドストップ層１８のドーピングは、ドリフトゾーン２１のドーピングよりも強力である。フィールドストップ層１８のドーピングは、好ましくは、ドリフトゾーン２１のドーピングの２倍以上の強度である。フィールドストップ層１８の厚さは、０．５μｍから６μｍの間、好ましくは０．８μｍから５μｍの間である。フィールドストップ層１８の形成にエピタキシャルプロセスは必要ない。
表層機能ゾーン２４はまた、基板１２におけるドリフトゾーン２１のドーピングの形成の前、同時、または後に、またフィールドストップ層１８の形成の前、同時、または後に、基板１２の前面に形成することができる。これは、エネルギーフィルタ２０を使用するイオン注入によって基板１２の前面の異なる領域をドープすることによって達成することができるが、他の技術も考えられる。
表層機能ゾーン２４の一部またはすべての領域が注入によってドープされる場合、表層機能ゾーン２４のこれらの領域のドーピングは、好ましくは、基板１２の前面から達成されるが、注入プロセスおよびエネルギーフィルタ２０が適切に構成されている場合、該ドーピングは、後部からも行われてもよい。
表層機能ゾーン２４の厚さは、０．５μｍから６μｍの間であり、好ましくは、０．８μｍから５μｍの間である。表層機能ゾーン２４は、多種多様な方法で構成することができる。
本発明の一部を形成すると記載されているすべての注入は、ドーピング原子が電気的に活性化され得るように、アニーリングプロセスで修復されなければならない。
最後に、チャネル領域、ｐ－ｎ遷移、端子のメタライゼーションなどを前面に適用できる。基板１２の背面には、ドレイン端子メタライゼーションおよび、場合によっては、ｎ＋＋端子領域を配置することができる。
本発明による方法による垂直構造を有する半導体部品４の例を図１３に示す。
特にダイオード（ショットキーダイオード、ＭＰＳダイオード、およびｐｎダイオード）および表層機能ゾーン２４（ＩＧＢＴ、ＭＯＳトランジスタ、チャネル領域、ｐｎ遷移、ショットキーダイオード）、ドリフトゾーン２１、およびフィールドストップ層１８は、キャリアウェハなしで、本発明により製造することができる。
この構造は、その垂直方向の寸法に関して、ドリフトゾーン２１の必要な幅＋フィールドストップ層１８の幅＋機能的表面ゾーン２４の幅に正確に対応することを特徴とする。特に注目すべきは、この構造は、完全に垂直な高電圧電力部品を形成するために、チップまたは基板１２の考えられる最小の厚さを達成する。
図１３の場合、例としてＭＯＳＦＥＴが示されている。Ｓはソース端子、Ｇはゲート端子、Ｄはドレイン端子を表す。表層機能ゾーン２４は、ＭＯＳチャネル領域３１、ゲート電極３２、ｐボディ３３、およびソース端子領域３４からなる。
垂直構造を有する本発明による半導体部品４の別の例が図１４に示されている。同じ参照記号が、図１３に示されているものと同じ要素を示すために使用される。
実際の高電圧成分は、アクティブ領域４０およびエッジ領域４１からなる。完全に絶縁されていない基板１２の切断されたエッジのために、基板１２のエッジのドレイン電位も常に表面に存在する。エッジ領域４１のタスクは、定義された信頼できる方法で、表面のソースとドレインとの間の電圧を横方向に減少させることである。具体的には、これは、等電位線４４が、定義された曲率で表面に導かれなければならないことを意味する。ここで重要な点は、等電位線４４の曲率が許容電界強度を超えてはならないということである。したがって、エッジ領域でのドーピングを最小限に抑えることが有利である。
図１４に示される構造の場合、エッジ領域４１は、ドープされていないか、または活性領域４０よりも弱くドープされているか、または一般的に言えば、エッジ領域４１のドーパントプロファイルは、活性領域４０のドーパントプロファイルとは異なる。したがって、活性領域４０とエッジ領域４１との間の遷移には、ドーピング勾配によって特徴付けられる遷移領域４３が存在する。フィールドストップ層１８は、アクティブエリア４０にのみ配置され、遷移エリア４３で終了することができ、またはそれは、エッジエリア４１内に部分的に延在することができ、またはエッジエリア４１上に完全に延在することができる。
図１４に示されるエッジ領域４１（フィールドプレートエッジ）の構造は、例えば、ｐリングなどの他の考えられる既知のエッジ構造の一例にすぎない。
本発明による垂直構造を有する半導体部品４の別の例が図１５に示されている。図１３のものと同じ参照記号は、同一の要素を示す。
示されている構造はスーパージャンクションＭＯＳＦＥＴであり、図１３のＭＯＳＦＥＴと同じ構造を持っているが、ｐドープピラー１６または導入された領域も含む。電圧吸収層。右側には、垂直および横方向のドーパントプロファイルが示されている。横方向のドーパントプロファイルのドナー濃度は上方向にプロットされ、アクセプター濃度は下方向にプロットされる。参照符号４５は、正味のドーピングがゼロに近い遷移ゾーンを示している。
垂直構造を有する他の多くの半導体部品４は、本発明による方法によって製造することができる。

Claims (31)

  1. ４μｍから３００μｍの厚さの半導体材料の基板（１２）を提供する工程と、
    エネルギーフィルタ（２０）を用いて前記基板（１２）にイオン注入することにより、半導体部品（４）のドープドリフトゾーン（２１）を生成する工程であって、前記エネルギフィルタ（２０）は、注入によって基板（１２）内に生成されたドーパント深さプロファイルおよび／または欠陥深度プロファイルを設定するための事前定義された構造プロファイルを有する微細構造膜であり、前記ドリフトゾーン（２１）が生成されるときに前記ドリフトゾーン（２１）の全体がドープされることを特徴とする工程と、
    を含む方法であって、
    前記ドリフトゾーン（２１）の生成は、エピタクチック堆積なしに完全に実行されることを特徴とする方法。
  2. 前記基板（１２）の前記半導体材料は、炭化シリコンであり、厚さが４μｍから３０μｍであることを特徴とする請求項１に記載の方法。
  3. 前記基板（１２）の前記半導体材料は、前記ドリフトゾーン（２１）生成前にドープされていないか、または弱くｎドープされていることを特徴とする請求項１または２に記載の方法。
  4. 前記基板（１２）の厚さが、４μｍから２５μｍ、好ましくは４μｍから２０μｍ、より好ましくは４μｍから１５μｍ、より好ましくは６μｍから１４μｍ、より好ましくは７μｍから１３μｍであることを特徴とする前記請求項のいずれか１項に記載の方法。
  5. 前記ドリフトゾーン（２１）が前記基板（１２）の高さの４０から１００％を超えて、好ましくは５０から９８％を超えて、より好ましくは６０から９５％を超えて延びることを特徴とする前記請求項のいずれか１項に記載の方法。
  6. 前記ドリフトゾーン（２１）は、前記イオン注入後にｎドープされることを特徴とする前記請求項のいずれか１項に記載の方法。
  7. 前記ドープされたドリフトゾーン（２１）の製造は、前記基板（１２）の片側からのイオン注入によって実行されることを特徴とする前記請求項のいずれか１項に記載の方法。
  8. 前記ドープされたドリフトゾーン（２１）の製造は、前記基板（１２）の両側からのイオン注入によって実行されることを特徴とする請求項１から６までのいずれか１項に記載の方法。
  9. 前記基板（１２）が前記注入間で１８０°回転されることを特徴とする請求項８に記載の方法。
  10. 前記基板（１２）の両側からの前記２つのイオン注入によって製造された第１および第２のドーパントプロファイルの各々は、濃度プラトー（Ｐ１，Ｐ２）からなり、一方の濃度プラトー（Ｐ１）は、前記基板（１２）の第１のエッジ領域から中央領域に向かって延在し、他方の濃度プラトー（Ｐ２）は、前記基板（１２）の前記第１のエッジ領域の反対側の第２のエッジ領域から前記中央領域に向かって延在しており、前記第１および第２のドーパントプロファイルの各々は、前記基板（１２）の前記中央領域内の下降するドーピングフランク（Ｓ１，Ｓ２）ならなることを特徴とする請求項９に記載の方法。
  11. 前記濃度プラトー（Ｐ１，Ｐ２）の少なくとも一方、好ましくは前記第２のエッジ領域に割り当てられた濃度プラトー（Ｐ２）が、前記基板（１２）の関連付けられたエッジ領域から前記基板（１２）の中央領域に向けて下降していることを特徴とする請求項１０に記載の方法。
  12. 前記２つのドーピングフランク（Ｓ１，Ｓ２）が前記基板（１２）の中央領域において交差し、前記２つのドーパントプロファイルが前記中央領域で重なることを特徴とする請求項８から１１までのいずれか１項に記載の方法。
  13. 前記ドープされたドリフトゾーン（２１）を製造することは、ドーピング物質として窒素、リン、または水素のイオンを用いて実行されることを特徴とする前記請求項のいずれか１項に記載の方法。
  14. ドープされたフィールドストップ層（１８）が、エネルギーフィルタ（２０）を使用するイオン注入によって前記基板（１２）のエッジ領域に生成されることを特徴とする、前記請求項のいずれか１項に記載の方法。
  15. 前記フィールドストップ層（１８）は、イオン注入後にｎドープされ、前記フィールドストップ層（１８）のドーピングは、前記ドリフトゾーン（２１）のドーピングよりも強いことを特徴とする請求項１４に記載の方法。
  16. 前記フィールドストップ層（１８）の厚さは、０．５μｍから１５０μｍ、好ましくは０．８μｍから５μｍであることを特徴とする請求項１４または請求項１５に記載の方法。
  17. 前記フィールドストップ層（１８）を生成するための前記イオン注入が、前記フィールドストップ層（１８）が形成される前記基板（１２）の側面から実行されることを特徴とする、請求項１４から１６のいずれか１項に記載の方法。
  18. エネルギーフィルタ（２０）を用いたイオン注入を使いることにより、異なるドーピング領域を有する表層機能ゾーン（２４）が生成されることを特徴とする、前記請求項のいずれか１項に記載の方法。
  19. 前記表層機能ゾーン（２４）が、前記フィールドストップ層（１８）の反対側の前記基板（１２）のエッジ領域にあることを特徴とする、請求項１４から１７のいずれか１項に記載の方法。
  20. 前記表層機能ゾーン（２４）の領域の注入が、前記表層機能層（２４）が形成される前記基板（１２）の側面から実行されることを特徴とする、請求項１８または１９に記載の方法。
  21. 前記表層機能ゾーン（２４）の厚さは、０．５μｍから６μｍ、好ましくは０．８μｍから５μｍであることを特徴とする請求項１８から２０のいずれか１項に記載の方法。
  22. さらに、ｐドープ領域またはピラー（１６）が、エネルギーフィルタ（２０）を使用するイオン注入によって前記ドリフトゾーン（２１）の領域に生成されることを特徴とする、前記請求項のいずれか１項に記載の方法。
  23. 前記基板（１２）の所定の領域が、少なくとも前記表層機能ゾーン（２４）および／またはｐドープされた領域またはピラー（１６）のイオン注入中にマスクされることを特徴とする、請求項１８から２１または請求項２２のいずれか１項に記載の方法。
  24. 前記基板（１２）の提供は、前記半導体材料の棒状の出発結晶（２）を薄いプレートに分割することによって実行されることを特徴とする前記請求項のいずれか１項に記載の方法。
  25. ４μｍから３００μｍ、好ましくは４μｍから３０μｍの厚さを有する半導体材料の基板（１２）を含む半導体部品（４）であって、前記基板（１２）の前記ドーパントプロファイルは、前記基板（１２）の中央領域のくぼみまたは隆起を含むことを特徴とする半導体部品（４）。
  26. 前記基板（１２）のドーパントプロファイルは、前記基板（１２）の前記第１のエッジ領域から前記中間領域まで実質的に一定であることを特徴とする請求項２５に記載の半導体部品（４）。
  27. 前記基板（１２）のドーパントプロファイルは、前記基板（１２）の前記第１のエッジ領域の反対側に位置する前記第２のエッジ領域から前記中間領域まで実質的に一定であることを特徴とする請求項２６に記載の半導体部品（４）。
  28. 前記隆起又はくぼみは、前記基板（１２）に形成される前記ドリフトゾーン（２１）の中央領域に配置されていることを特徴とする請求項２５から２７のいずれか１項に記載の半導体部品（４）。
  29. 前記基板（１２）のドーパントプロファイルは、基板（１２）の前記第１のエッジ領域の反対側に配置される第２のエッジ領域から前記中央領域に下降することを特徴とする請求項２６に記載の半導体部品（４）。
  30. 前記半導体部品（４）が炭化シリコンであることを特徴とする請求項２５から２９のいずれか１項に記載の半導体部品（４）。
  31. 前記半導体部品（４）の所定の領域では、ドープされていない領域（１４）は、ドープされた領域の隣、特にドリフトゾーン（２１）のドープされた領域の隣に配置されることを特徴とする請求項２５から３０のいずれか１項に記載の半導体部品（４）。
JP2021564508A 2019-05-16 2020-05-14 半導体部品を製造するための方法 Active JP7405453B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019112985.0A DE102019112985A1 (de) 2019-05-16 2019-05-16 Verfahren zur Herstellung von Halbleiterbauelementen
DE102019112985.0 2019-05-16
PCT/EP2020/063556 WO2020229639A1 (de) 2019-05-16 2020-05-14 Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement

Publications (3)

Publication Number Publication Date
JP2022532048A true JP2022532048A (ja) 2022-07-13
JPWO2020229639A5 JPWO2020229639A5 (ja) 2023-04-04
JP7405453B2 JP7405453B2 (ja) 2023-12-26

Family

ID=70857144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021564508A Active JP7405453B2 (ja) 2019-05-16 2020-05-14 半導体部品を製造するための方法

Country Status (5)

Country Link
US (1) US20220246431A1 (ja)
EP (1) EP3970195A1 (ja)
JP (1) JP7405453B2 (ja)
DE (1) DE102019112985A1 (ja)
WO (1) WO2020229639A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023553477A (ja) 2020-12-18 2023-12-21 エムアイツー‐ファクトリー ジーエムビーエイチ 電子半導体部品、および電子半導体部品用の前処理された複合基板の製造方法
DE102020134222A1 (de) 2020-12-18 2022-06-23 mi2-factory GmbH Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats und vorbehandeltes Verbundsubstrat
DE102021109690A1 (de) 2021-04-16 2022-10-20 mi2-factory GmbH Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement
DE102021118315A1 (de) 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192121A (ja) * 2014-03-28 2015-11-02 ローム株式会社 半導体装置およびその製造方法
JP2016192541A (ja) * 2015-02-06 2016-11-10 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ＳｉＣベースの超接合半導体装置
JP2018014486A (ja) * 2016-06-06 2018-01-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ パワー半導体素子を処理するためのエネルギフィルタ
JP2019046793A (ja) * 2017-08-08 2019-03-22 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ イオン注入装置及び半導体デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192121A (ja) * 2014-03-28 2015-11-02 ローム株式会社 半導体装置およびその製造方法
JP2016192541A (ja) * 2015-02-06 2016-11-10 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ＳｉＣベースの超接合半導体装置
JP2018014486A (ja) * 2016-06-06 2018-01-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ パワー半導体素子を処理するためのエネルギフィルタ
JP2019046793A (ja) * 2017-08-08 2019-03-22 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ イオン注入装置及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
JP7405453B2 (ja) 2023-12-26
EP3970195A1 (de) 2022-03-23
WO2020229639A1 (de) 2020-11-19
DE102019112985A1 (de) 2020-11-19
US20220246431A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
JP7405453B2 (ja) 半導体部品を製造するための方法
US10439025B2 (en) Method for producing a semiconductor body having a recombination zone, semiconductor component having a recombination zone, and method for producing such a semiconductor component
US10468254B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9721945B2 (en) Semiconductor device with IGBT and diode
US7582531B2 (en) Method for producing a buried semiconductor layer
US7968919B2 (en) Integrated circuit including a charge compensation component
US9048250B2 (en) Method of manufacturing a super-junction semiconductor device
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US8343834B2 (en) Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
US9070789B2 (en) Semiconductor device and method for producing a semiconductor device
JP2984478B2 (ja) 伝導度変調型半導体装置及びその製造方法
JP6809071B2 (ja) 半導体装置および半導体装置の製造方法
US20110169080A1 (en) Charge balance power device and manufacturing method thereof
US20240055472A1 (en) Electronic semiconductor component, and method for manufacturing a pretreated composite substrate for an electronic semiconductor component
US20240055251A1 (en) Method for producing a pretreated composite substrate, and pretreated composite substrate
WO2024116526A1 (ja) 半導体装置とその製造方法
US20230299147A1 (en) Method for producing a sic superjunction device
CN112242439A (zh) 功率半导体器件和方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20221024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230327

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20230327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231013

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231207

R150 Certificate of patent or registration of utility model

Ref document number: 7405453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150