JP2019046793A - イオン注入装置及び半導体デバイスの製造方法 - Google Patents

イオン注入装置及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2019046793A
JP2019046793A JP2018148458A JP2018148458A JP2019046793A JP 2019046793 A JP2019046793 A JP 2019046793A JP 2018148458 A JP2018148458 A JP 2018148458A JP 2018148458 A JP2018148458 A JP 2018148458A JP 2019046793 A JP2019046793 A JP 2019046793A
Authority
JP
Japan
Prior art keywords
ion beam
tilt angle
semiconductor substrate
along
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018148458A
Other languages
English (en)
Other versions
JP7197304B2 (ja
Inventor
ヴェルナー シュスターレダー，
Schustereder Werner
ヴェルナー シュスターレダー，
モーリッツ イェリネク，
Jelinek Moriz
モーリッツ イェリネク，
シュルツェ，　ハンス−ヨアヒム
Schulze Hans-Joachim
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019046793A publication Critical patent/JP2019046793A/ja
Application granted granted Critical
Publication of JP7197304B2 publication Critical patent/JP7197304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the object or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1472—Deflecting along given lines
    • H01J37/1474—Scanning means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20207—Tilt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20278—Motorised movement
    • H01J2237/20285—Motorised movement computer-controlled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30472—Controlling the beam
    • H01J2237/30483—Scanning
    • H01J2237/30488—Raster scan
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】 イオン注入装置及び半導体デバイスの製造方法を提供する。【解決手段】 注入装置が走査制御アセンブリを含み、走査制御アセンブリは、第１の方向に沿って、また第１の方向に直交する第２の方向に沿って、イオンビームと半導体基板との間の相対的な移動をもたらす。傾斜アセンブリは、イオンビームのビーム軸と半導体基板の主面に対する垂線との間の傾斜角θを、第１の傾斜角θ１から第２の傾斜角θ２まで変化させ、第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である。制御ユニットは、傾斜アセンブリを制御して、イオンビームと半導体基板との間の相対的な移動の間に、傾斜角θを連続的に変化させる。【選択図】 図１

Description

半導体デバイスの幾つかのパラメータが、垂直ドーパントプロファイルの特性と関連していることがある。例えば、正面側の第１の負荷電極と半導体ダイの背面側の第２の負荷電極との間の負荷電流を制御する縦型パワー半導体デバイスは、特定の垂直ドーパントプロファイルを有するドリフト領域、補償構造、バッファ層、及びフィールドストップ層などの、ドープされた領域を含んでおり、均一性、平滑さ、及びうねりなどの、関係する層の垂直ドーパントプロファイルのパラメータは、デバイスのパラメータに大きな影響を及ぼすことがある。エピタキシー又は堆積によるドーパントの導入と比べると、イオン注入は、総ドーズ量及びドーズ率の両方を正確に監視することが可能である。イオン注入は、通常、エンド・オフ・レンジ・ピーク（ｅｎｄ−ｏｆｆ−ｒａｎｇｅ−ｐｅａｋ）を中心としたドーパントのガウス状分布をもたらし、エンド・オフ・レンジ・ピークと基板表面との距離は、注入されたイオンの加速エネルギーの関数になる。ドーパントイオンの拡散係数が高い半導体結晶では、熱処理により、注入されたドーパントを拡散させ、垂直注入プロファイルを広げる。ドーパントイオンの拡散係数が低い半導体結晶では、又は拡散に対する最大許容サーマルバジェットが制限されている場合には、イオン注入処理は、垂直ドーパントプロファイルを広げるための幾つかの手段によって適合されることがある。
垂直ドーパントプロファイルの形状に関して、低処理コストでより高い柔軟性をもたらすドーピング方法及び装置が必要とされている。
本開示は、走査制御アセンブリ、傾斜アセンブリ、及び制御ユニットを含む注入装置に関する。走査制御アセンブリは、第１の水平方向に沿って、また第１の水平方向に直交する第２の水平方向に沿って、イオンビームと半導体基板との間の相対的な移動をもたらす。傾斜アセンブリは、イオンビームのビーム軸と半導体基板の主面に対する垂線との間の傾斜角θを、第１の角度θ１から第２の角度θ２に変化させるように構成され、第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である。制御ユニットは、イオンビームと半導体基板との間の相対的な移動の間に、傾斜アセンブリを制御して傾斜角θを連続的に変化させるように、構成される。
本開示は更に、イオン注入方法に関する。イオンビームは、半導体基板の主面に向けられ、半導体基板とイオンビームとの間の相対的な移動により、イオンビームが主面を走査することになる。この相対的な移動の間に、イオンビームのビーム軸と主面に対する垂線との間の傾斜角θは、第１の傾斜角θ１から第２の傾斜角θ２に連続的に変化し、第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である。
本開示は更に、走査制御アセンブリ、傾斜アセンブリ、及び制御ユニットを含む別の注入装置に関する。走査制御アセンブリは、第１の方向に沿って、また第１の方向に直交する第２の方向に沿って、イオンビームと半導体基板との間の相対的な移動をもたらす。傾斜アセンブリは、イオンビームのビーム軸と半導体基板の主面に対する垂線との間の傾斜角θを、第１の傾斜角θ１から第２の傾斜角θ２に変化させ、第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である。制御ユニットは、単一のイオン注入処理の間に傾斜アセンブリ及び走査制御アセンブリを制御して、第２の方向に沿って、（異なる傾斜角で）連続的な掃引を実行する。
更なる実施形態が、従属請求項に記載される。当業者であれば、以降の詳細な説明を読むことにより、また、添付の図面を参照することにより、更なる特徴及び利点を認識するであろう。
添付の図面は、本実施形態の更なる理解を提供するために含められるものであり、本明細書に組み込まれ、本明細書の一部をなす。図面は、本実施形態を図示しており、説明文と共に、実施形態の原理を説明するようにはたらく。以降の詳細な説明を参照することにより、更なる実施形態及び意図された利点が、より良く理解されるので、それらの更なる実施形態及び意図された利点は、容易に認識されるであろう。
傾斜アセンブリが、半導体基板の主面と主面上を走査するイオンビームとの間の傾斜角を、走査中のその傾斜角での連続掃引に関連した実施形態に従って、変化させる注入装置の概略ブロック図である。 ２つの直交する方向での静電式ビーム偏向に関連した実施形態による、走査制御アセンブリの概略ブロック図である。 ビーム偏向を機械式走査と組み合わせた実施形態による、走査制御アセンブリの概略ブロック図である。 図１に示した注入装置に基づく実施形態による、注入方法の簡略化された流れ図である。 実施形態の効果を考察するために、シリコン結晶における陽子の投影飛程を傾斜角の関数としてプロットした図である。 実施形態の効果を考察するために、シリコン結晶におけるリンイオンの投影飛程を傾斜角の関数としてプロットした図である。 実施形態の効果を考察するために、シリコン結晶におけるホウ素イオンの投影飛程を傾斜角の関数としてプロットした図である。 実施形態の効果を考察するために、炭化ケイ素結晶における窒素イオンの投影飛程を傾斜角の関数としてプロットした図である。 傾斜アセンブリが、半導体基板の主面と主面上を走査するイオンビームとの間の傾斜角を、第１の方向に沿った連続的な走査の間での傾斜角の段階的な変更に関連した実施形態に従って、変化させる注入装置の概略ブロック図である。 図１の注入装置のイオンビームの第１の方向に沿った偏向及び傾斜角についての概略的なタイムチャートである。 図６Ａに示した注入装置に関連した実施形態による、注入方法の簡略化された流れ図である。 第１のエピタキシャル層を形成した後の、ドリフト層の形成に関連した実施形態に従って、走査中に注入角度を変化させることを含む半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 変化する注入角度でのイオン注入中の、図８Ａの半導体基板部分の概略的な縦断面図である。 イオン注入後の図８Ｂの線Ｃ−Ｃに沿った垂直ドーパントプロファイルを示す概略図である。 第１のイオン注入後で、また第２のエピタキシャル層を形成した後の、厚いドリフト層の形成に関連した実施形態に従って、走査中に注入角度を変化させることを含む半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 変化する注入角度での第２のイオン注入中の、図９Ａの半導体基板部分の概略的な縦断面図である。 第２のイオン注入後の図９Ｂの線Ｃ−Ｃに沿った垂直ドーパントプロファイルを示す概略図である。 吸収層を形成した後の、主面に対して短い距離で形成されたドリフト層に関連した半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 吸収層を介したイオン注入中の、図１０Ａの半導体基板部分の概略的な縦断面図である。 イオン注入後の図１０Ｂの線Ｃ−Ｃに沿った垂直ドーパントプロファイルを示す概略図である。 第１のエピタキシャル層を形成した後の、低濃度にドープされたドリフト層と隣接するより高濃度にドープされたフィールドストップ又は電荷補償層との組み合わせ形成に関連した実施形態に従って、走査中に注入角度を変化させることを含む半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 変化する注入角度及び変化する注入ドーズ量でのイオン注入中の、図１１Ａの半導体基板部分の概略的な縦断面図である。 イオン注入後の図１１Ｂの線Ｃ−Ｃに沿った垂直ドーパントプロファイルを示す概略図である。 半導体ダイオードに関連した実施形態による、変化する注入角度でのイオン注入によって規定されるドーピングによるドリフト領域を含む半導体デバイスの概略的断面図である。 半導体スイッチに関連した実施形態による、変化する注入角度でのイオン注入によって規定されるドーピングによるドリフト領域を含む半導体デバイスの概略的断面図である。 連続的に又は段階的に変化する注入角度での陽子注入によって形成されるフィールドストップ領域に関連した実施形態による、線Ｃ−Ｃに沿った、図１２Ａ又は図１２Ｂの半導体デバイスの垂直ドーパントプロファイルの一部を示す概略図である。 変化する注入角度でのイオン注入中の、深いエミッタ層の形成に関連した半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 図１３の半導体基板から得られる半導体デバイスの概略的な縦断面図である。 図１４Ａの線Ｃ−Ｃに沿った垂直ドーパントプロファイルを示す概略図である。 変化する注入角度でのアクセプタのイオン注入中の、超接合デバイスに関連した実施形態による、半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 変化する注入角度でのドナーのイオン注入中の、図１５Ａの半導体基板部分の概略的な縦断面図である。 図１５Ｂの半導体基板部分に延びる溝を形成した後の、図１５Ｂの半導体基板部分の概略的な縦断面図である。 溝を半導体材料で充填した後の、図１５Ｃの半導体基板部分の概略的な縦断面図である。 加熱処理後の、図１５Ｄの半導体基板部分の概略的な縦断面図である。 変化する注入角度でのイオン注入によって規定される超接合構造に関連した実施形態による、半導体デバイスの一部の概略的な縦断面図である。 図１６Ａの線Ｂ−Ｂに沿った概略的な水平ドーパントプロファイルである。 図１６Ａの線Ｃ−Ｃに沿った概略的な垂直ドーパントプロファイルの一部である。 図１６Ａの線Ｄ−Ｄに沿った概略的な垂直ドーパントプロファイルの一部である。 変化する注入角度でのゲルマニウムの注入中の、シリコン基材上でのゲルマニウム層の形成に関連した実施形態による、半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 図１７Ａの線Ｂ−Ｂに沿った垂直ゲルマニウム濃度プロファイルを示す概略図である。 変化する注入角度でのゲルマニウムの注入中の、シリコン基材上でのゲルマニウム層の形成に関連した別の実施形態による、半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な縦断面図である。 図１８Ａの線Ｂ−Ｂに沿った垂直ゲルマニウム濃度プロファイルを示す概略図である。 変化する注入角度でのイオン注入によって規定される応力緩和層に関連した実施形態による、半導体デバイスの一部の概略的な縦断面図である。 注入マスクを形成した後の、埋め込み酸化物層の形成に関連した実施形態による、半導体デバイスの製造方法を説明するための、半導体基板の一部の概略的な平面図である。 酸素イオンの注入中の、図２０Ａの半導体基板部分の概略的な縦断面図である。 酸素注入マスクを除去した後の、図２０Ｂの半導体基板部分の概略的な縦断面図である。 エピタキシャル層を形成した後の、図２０Ｃの半導体基板部分の概略的な縦断面図である。 格子状のマスク開口部を使用する実施形態による、半導体基板の一部の概略的な平面図である。
以降の詳細な説明では、添付の図面への参照がなされ、添付の図面は本明細書の一部を形成し、また図面では、実施することができる具体的な実施形態が例として示される。本開示の範囲から逸脱することなく、他の実施形態を利用することができ、構造的又は論理的変更を加えることができることを、理解されたい。例えば、ある実施形態に対して図示又は説明された特徴は、他の実施形態で使用されるか又は他の実施形態と併せて使用されて、更なる実施形態をもたらすことができる。本開示は、そのような修正例及び変形例を含むことが意図されている。例は、特定の専門用語を用いて説明されているが、このことは、添付の特許請求の範囲を限定するものとして解釈されるべきではない。図面は縮尺通りに描かれてはおらず、説明のためのみのものである。特段の断りがない限り、異なる図面において、対応する要素は同じ参照符号によって示されている。
「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの用語はオープンであり、これらの用語は記載された構造、要素、又は特徴が存在することを示すが、追加の要素又は特徴を排除するものではない。冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈がそうではないことを明示しない限り、単数に加えて複数を含むことが意図されている。
「電気的に接続された」という用語は、電気的に接続された素子同士の間の永続的な低抵抗の接続、例えば、関連する素子間の直接的な接触、又は、金属及び／若しくは高濃度にドープされた半導体材料を介した低抵抗接続などを表す。「電気的に結合された」という用語は、電気的に結合された素子同士の間に、信号伝送のために適合された１つ又は複数の介在素子、例えば、第１の状態では低抵抗の接続を一時的に提供し、第２の状態では高抵抗の電気的減結合を一時的に提供するように制御可能な素子など、が存在することがあるということを含む。
図は、ドーピングタイプ「ｎ」又は「ｐ」の次に「−」又は「＋」を示すことによって、相対的なドーピング濃度を示す。例えば、「ｎ−」は、「ｎ」ドーピング領域のドーピング濃度よりも低いドーピング濃度を意味し、一方、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域よりも高いドーピング濃度を有する。同じ相対的ドーピング濃度のドーピング領域は、必ずしも同じ絶対的なドーピング濃度を有するとは限らない。例えば、２つの異なる「ｎ」ドーピング領域は、同じか又は異なる絶対的なドーピング濃度を有することがある。
図１は、イオン、例えば、陽子、又は４よりも大きな原子番号を有するイオン、例えば、窒素、アルミニウム、ホウ素、リン、ヒ素、硫黄、セレン、ゲルマニウム、又は酸素などのイオンを生成し放出するイオン源９０５を含むイオン注入装置９００を示す。加速ユニット９２０は、選択されたタイプのイオンを加速し、他のイオンを取り除くことができる。コリメーターユニット９３０は、イオンの動きの方向をビーム軸９１２と平行な向きに整列させることができ、平行化されたイオンビーム９１０を半導体基板７００上に向けることができ、半導体基板７００は、一時的に固定されている、例えば、基板ホルダ９８０上に静電的にチャックされていることがある。ビーム軸９１２と直交する平面では、平行化されたイオンビーム９１０のイオン分布は、ビーム中心に対して点対称であることがある。
イオンビーム９１０の断面積は、数百平方マイクロメートルから数平方センチメートル程度であることがある。走査制御アセンブリ９５０が、半導体基板７００の主面７０１上でビームトラック９１１に沿ってイオンビーム９１０を走査して、半導体基板７００全体に渡ってイオンを均一に分配する。ビームトラック９１１は、直線部分を含むことがあり、又は円を形成することがあり、又は螺旋を形成することがある。
走査制御アセンブリ９５０は、例えば偏向ユニット９５５による静電場によって、又は例えばステージアセンブリ９５６による基板ホルダ９８０の機械的な移動によって、又はその両方の組み合わせによって、走査を制御することができ、走査制御アセンブリ９５０は、２つの直交方向に基づいてイオンビーム９１０と半導体基板７００との間の相対的な移動を制御する。２つの直交方向は、２つの直線方向か、又は１つの回転方向及び１つの半径方向であることがある。２つの方向に沿った静電場走査に基づく図１の走査制御アセンブリ９５０のより詳細な図示及び説明が、図２に示されている。この場合、両方の方向に沿った典型的な走査周波数は、ｋＨｚの範囲内である。最適な均一性及び走査速度のために、偏向パターンが選択されることがある。例として、偏向パターンは、第１の方向での上方及び下方への掃引を含むことがある。第１の方向での各終点において、第２の方向における位置がインクリメントされる。第２の方向における終点に到達すると、第２の方向におけるシフトが適用されることがある。次いで、この基本パターンは、第１の方向に上下に移動し、第２の方向における位置をデクリメントすることによって、反転される。従って、第１の方向に沿った走査周波数は、第２の方向における１つの掃引のインクリメントの数に応じて、第２の方向での走査周波数に比べて大きい。静電場走査及び機械式走査の組み合わせに基づく図１の走査制御アセンブリ９５０のより詳細な図示及び説明が、図３に示されている。この場合、第１の方向に沿った静電場走査の典型的な走査周波数はｋＨｚの範囲内であり、第２の方向に沿った機械式走査の典型的な走査速度は、ｃｍ／ｓの範囲内である。
イオン注入装置９００は、更に傾斜アセンブリ９６０を含み、傾斜アセンブリ９６０は、主面７０１に対する垂線７０４とイオンビーム９１０のビーム軸９１２との間の傾斜角θを、単一のイオン注入処理中に、第１の傾斜角θ１と第２の傾斜角θ２との間で変化させる。単一のイオン注入処理とは、単一の注入レシピに基づいており、また、例えば、注入レシピを変更するための調節期間によって中断されることのない、イオン注入処理である。従って、傾斜角の変更は、単一の注入レシピの一部である。第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは、少なくとも５°、例えば４５°である。第１の傾斜角θ１及び第２の傾斜角θ２は、ビーム軸９１２に対して互いに対称である、即ち、θ２＝−θ１であることがある。別の実施形態によれば、第１の傾斜角θ１及び第２の傾斜角θ２は、ビーム軸９１２に対して非対称であり、例えば、θ１＝０°であることがある。
制御ユニット９９０は、傾斜角θの変化が、第１及び第２の方向に沿った走査のうちの少なくとも一方と同期するように、走査制御アセンブリ９５０及び傾斜アセンブリ９６０を制御することがある。
半導体基板７００の内部では、注入されたイオンは、投影飛程の周囲の領域で静止し、主面７０１に直交する垂直方向に沿った投影飛程の両側で密度が低下するようになる。注入されたイオンの投影飛程は、傾斜角θが増加するにつれ減少し、その結果、傾斜角θの連続的な掃引は、主面７０１に直交する垂直方向に沿った半導体基板７００内の投影飛程の連続的な掃引をもたらす。
単一の注入レシピの走査中の傾斜角θの連続的な変化は、垂直ドーパントプロファイルの制御を向上させ、垂直ドーパントプロファイルを規定するための更なる自由度を提供する。例えば、比較的に高い拡散係数を有する半導体基板７００では、傾斜角θの連続的な変化により、拡散によって垂直ドーパントを拡大し平滑化するためのサーマルバジェットが低下する。低い拡散係数を有する半導体基板７００の場合には、傾斜角θの連続的な変化により、精緻な代替物を置き換えることができる。傾斜角は、現在の注入角度を規定する。
傾斜角θの変化を複数の走査のうちの少なくとも１つ、例えばより遅い走査速度を有する走査と同期させることで、半導体基板７００全体に渡る注入プロファイルの均一性を向上させることができる。
更に、制御ユニット９９０は、イオンビーム９１０のドーズ量Ｄ（ｔ）を、傾斜角θの関数として制御することがある。例えば、ドーズ量Ｄ（ｔ）の増加は、０°からの傾斜角θの偏差が増加すると、イオンビーム９１０が主面７０１のより広い部分領域に渡って分布することに起因してドーズ量が減少するのを、補償することができる。
傾斜角θ及びドーズ量Ｄ（θ）の適切な変動は、垂直ドーパントプロファイルを用途特有の特徴にあわせて調節するのを改善することにつながる。例えば、連続的に変化する注入角度を有する注入処理は、１μｍ超の厚さを有する比較的に厚い均一にドープされた層を形成するための、より精度の低いエピタキシー処理を置き換えることができる。
異なるドーパント濃度の垂直に積み重ねられた層間の遷移は、従来の技術によるものよりも、より滑らかに又はより鮮明に規定されることができる。拡散によってドーパントプロファイルを平滑化する方法と比べると、連続的に掃引する注入角度での傾斜注入は、注入後に適用されるより低い温度バジェットと適合することができる。
別の実施形態によれば、制御ユニット９９０は一定の加速エネルギーを提供し、単一のイオン注入処理中に傾斜角θが変化する注入は、幾つかの注入レシピ、即ち、異なる加速エネルギーレベルでの幾つかのイオン注入処理、を処理する場合と同様の結果を達成することができる。従って、加速エネルギーの変更は不要であり、それによって、イオン注入装置９００の加速エネルギーを、新たな加速エネルギーレベル毎に再較正する調節サイクルの必要性が省かれる。
傾斜角θを増加させると、注入深さの下限が小さくなることにつながる。例えば、イオン注入器の設計によっては、１００ｋｅＶ未満の加速エネルギーでは十分なイオンビーム電流を供給できないことがある。傾斜角θを約６０°に増加させることにより、最小の注入深さは、同じ加速エネルギーでの直交注入に対する投影飛程よりも、はるかに小さな投影飛程に低減されることがある。
図２は、イオンビーム９１０を偏向させるための偏向ユニット９５５を含む走査制御アセンブリ９５０を示す。イオンビーム９１０は、直線の第１の方向９５１に沿ってイオンビーム９１０を偏向させる一対の第１の偏向電極９５３の間の領域を横切る。次いで、イオンビーム９１０は、図面に直交する直線の第２の方向９５２に沿ってイオンビーム９１０を偏向させる、一対の第２の偏向電極９５４を通過する。偏向ユニット９５５の電場は、半導体基板７００の主面７０１全体に渡ってイオンビーム９１０を掃引する。２つの走査速度のうちの一方は、例えば、１０〜１００倍の範囲だけ、他方よりも速いことがある。傾斜アセンブリ９６０は、ビーム軸９１２の断面平面に対して傾斜角θだけ、基板ホルダ９８０を傾斜させることができ、傾斜角θは、イオン注入処理中に時間の経過と共に連続的に変化することがある。
図３のハイブリッド走査制御アセンブリ９５０は、偏向ユニット９５５及びステージアセンブリ９５６を含み、偏向ユニット９５５は、図面と直交する直線の第１の方向９５１にイオンビーム９１０を静電的に走査し、ステージアセンブリ９５６は、第１の方向９５１に直交する直線の第２の方向９５２に基板ホルダ９８０を移動させる。
図４は、図１の注入装置９００を使用することができる半導体デバイスの製造方法に関する。イオンビームは、半導体基板の主面に向けられ（９９２）、半導体基板とイオンビームとの間の相対的な移動により、イオンビームが主面を完全に走査することになる。この相対的な移動の間に、イオンビームのビーム軸９１２と主面に対する垂線との間の傾斜角θは、第１の傾斜角θ１から第２の傾斜角θ２に変化し、第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°、例えば少なくとも４０°である（９９４）。
図５Ａ〜図５Ｄは、幾つかのイオンの投影飛程ｐ（θ）を、主面に対する垂線とイオンビームのビーム軸との間の傾斜角θの関数として示す。
図５Ａによれば、シリコンにおける２．５ＭｅＶの運動エネルギーを有する陽子の投影飛程は、θ＝０で約６８μｍからθ＝６０°で約３５μｍまで減少する。
図５Ｂによれば、２．５ＭｅＶの注入エネルギーでのシリコン中のリンイオンの投影飛程ｐ（θ）は、θ＝０で約２．０μｍからθ＝６０°で約１．０μｍまで低下する。
図５Ｃは、シリコン中に２．５ＭｅＶの注入エネルギーで注入されたホウ素イオンの投影飛程ｐ（θ）が、θ＝０で約３．３μｍからθ＝６０°で約１．７μｍまで低下することを示す。
図５Ｄによれば、炭化ケイ素結晶中に４．０ＭｅＶの加速エネルギーで注入された窒素イオンの投影飛程ｐ（θ）は、θ＝０で約２．４μｍからθ＝６０°で約１．２μｍまで低下する。
図６Ａのイオン注入装置９００は、傾斜アセンブリ９６０を含み、傾斜アセンブリ９６０は、主面７０１とイオンビーム９１０の直交断面平面との間の傾斜角θを、第２の方向９５２に沿った２回の掃引の間に、第１の傾斜角θ１と第２の傾斜角θ２との間で変化させる。
第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは、少なくとも５°、例えば４０°よりも大きく、例えば１２０°である。第１の傾斜角θ１及び第２の傾斜角θ２は、θ２＝−θ１で、ビーム軸９１２に対して互いに対称であることがある。別の実施形態によれば、第１の傾斜角θ１及び第２の傾斜角θ２は、ビーム軸９１２に対して非対称であり、例えば、θ１＝０°であることがある。
図６Ｂでは、線９９４は、ｘ１とｘ２との間の１回の掃引中の第２の方向９５２に沿ったイオンビーム９１０の位置ｘ（ｔ）を示しており、ｘ１とｘ２との間の１回の掃引中に、イオン注入装置９００は、第１の方向９５１に沿った複数の掃引を行う。線９９５は、ｘ１とｘ２との間の２つの連続的な掃引の間のθ（ｔ）の段階的な変化を示す。
制御ユニット９９０は、介在する調節サイクル無しに、イオンビームが異なる傾斜角で連続的な掃引を実行するように、傾斜アセンブリ９６０及び走査制御アセンブリ９５０を制御する。そのような処理制御は、例えば、別の注入レシピを適用することによる、加速エネルギーを再較正するための介在する調節サイクル無しに、異なる傾斜角での連続的な掃引が、互いの掃引の後に直接続くことができるような態様で、単一の注入レシピの中で、傾斜角θを変化させることを可能にする。
一実施形態によれば、制御ユニット９９０は、加速ユニット９２０を更に制御して、介在する調節サイクル無しに、異なる傾斜角での連続的な低速走査同士の間でイオンの加速を変化させる。そのような処理制御は、加速エネルギーを再較正するための介在する調節サイクル無しに、異なる傾斜角及び異なる加速エネルギーでの走査が、互いの走査の後に直接続くことができるように、単一の注入レシピの中で、傾斜角θと加速エネルギーの両方を変化させることを可能にする。
完全な注入レシピは、全体として較正されることができ、注入処理は、より時間のかからない調節サイクルと適合する。
図７は、図６Ａの注入装置９００を使用することができる半導体デバイスの製造方法に関する。処理特徴９９６では、イオンビームは、半導体基板の主面に向けられ、半導体基板とイオンビームとの間の相対的な移動により、イオンビームが、第１の方向及び第１の方向と直交する第２の方向に沿って主面を走査することになる。処理特徴９９８では、第２の方向に沿った２回の走査の間に、イオンビームのビーム軸９１２と主面に対する垂線との間の傾斜角θは、第１の傾斜角θ１から第２の傾斜角θ２まで変化し、第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°であり、異なる傾斜角での２つの連続する掃引は、介在する調節サイクル無しに、互いの掃引に直接的に続く。
一実施形態によれば、イオンビームのイオンに印加される加速エネルギーは、異なる傾斜角での２回の連続する走査の間で変化し、異なる加速エネルギーでの２回の走査は、介在する調節サイクル無しに、互いの走査に続く。
以降の図は、半導体デバイス、例えば、半導体ダイの正面側の第１の負荷電極と背面側の第２の負荷電極との間の負荷電流を制御する縦型パワー半導体デバイスにおいて、ドープ構造を形成する方法に関し、ドープ構造のうちの少なくとも１つは、これまでの図を参照して説明した注入方法のうちの１つによって形成される。
連続的又は段階的に変化する注入角度を伴うイオン注入によって形成されたドープ構造は、ドリフト領域、フィールドストップ領域、電荷補償領域、ボディ領域、ソース領域、接合終端拡張部、ＶＬＤ（ｖａｒｉａｔｉｏｎ ｏｆ ｌａｔｅｒａｌ ｄｏｐｉｎｇ）領域、チャネルストッパ領域、及びフィールドリングを含むことがあり、関係するドープ領域内部の垂直ドーパントプロファイルは、例として、シリコン基板とＳｉＣ基板の両方における、ドーパント濃度最大点の位置、ドーパント濃度最小点の位置、起伏、均一性及び勾配に関して、用途に対して適合されることがある。
以降の図では、それぞれの半導体基板７００の主面７０１に対する垂線は、垂直方向を規定する。主面７０１に平行な方向は、水平方向である。
図８Ａ〜図１１Ｂは、垂直方向に沿った阻止電圧のかなりの部分に対処するためのドリフト領域を含む半導体デバイスの製造を表わす。
エピタキシャル層７１０が、結晶ベース基板７０５上にエピタキシーによって形成されることがあり、堆積した半導体材料の原子が、ベース基板７０５の結晶格子と共にレジストリ内で成長する。
図８Ａは、ベース基板７０５の正面側にエピタキシャル層７１０を含む、結果として得られる半導体基板７００を示す。ベース基板７０５は、鋸引きによって結晶インゴットから得られる結晶のスライスであることがある。ベース基板７０５は、例として、シリコン、ゲルマニウム、シリコンゲルマニウム、２Ｈ−ＳｉＣ（２Ｈポリタイプの炭化ケイ素）、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、又は１５Ｒ−ＳｉＣであることがある。ベース基板７０５は、高濃度にドープされることがある。エピタキシャル層７１０は、真性であるか、又は、１０１３ｃｍ−３〜１×１０１５ｃｍ−３、又は５×１０１３ｃｍ−３〜５×１０１４ｃｍ−３の範囲の背景ドーパント濃度で、低濃度にドープされていることがある。
半導体基板７００の正面側の主面７０１を介して、ドーパントがエピタキシャル層７１０の少なくとも一部に注入される。ドーパントを含むイオンビームが主面７０１に向けられ、半導体基板７００とイオンビーム９１０との間の相対的な移動により、イオンビーム９１０が主面７０１を走査することになる。この相対的な移動の間に、イオンビーム９１０のビーム軸９１２と主面７０１に対する垂線７０４との間の傾斜角θは、第１の傾斜角θ１から第２の傾斜角θ２に連続的又は段階的に変化し、例として、θ１は−θ２と等しいか、又は０°に等しいことがある。第１の傾斜角θ１と第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°、例えば少なくとも２０°である。
図８Ｂに示すように、注入されたドーパントは、エピタキシャル層７１０の内部に完全に形成されるドリフト層７３０を画定する。ドリフト層７３０は、主面７０１とドリフト層７３０との間のエピタキシャル層７１０の表面部分７３２と共に第１の水平接合部ｊ１を形成し、またドリフト層７３０は、第１のエピタキシャル層７１０の底部部分７３３又はベース基板７０５のいずれかと共に第２の水平接合部ｊ２を形成することがある。ドリフト層７３０の垂直範囲ｖ１は、少なくとも１．０μｍ、例えば、少なくとも１．５μｍであり得る。
図８Ｃは、２．５ＭｅＶの加速エネルギーでの、θ１＝０°からθ２＝６０°の範囲内の９つの異なる注入角度での合計９回のホウ素原子の注入に対する、図８Ｂの線Ｃ−Ｃに沿った概略垂直ドーパントプロファイル４５２を示しており、６回の注入が１．０Ｅ１３ｃｍ−２の注入ドーズ量でθ＝０°、θ＝２０°、θ＝２８°、θ＝３５°、θ＝４０°、及びθ＝４６°で行われ、１回の注入が１．１Ｅ１３ｃｍ−２のドーズ量でθ＝５１°で行われ、１回の注入が１．２Ｅ１３ｃｍ−２のドーズ量でθ＝５６°で行われ、また１回の注入が１．４Ｅ１３ｃｍ−２のドーズ量でθ＝６０°で行われた。パラメータｚは、主面７０１までの距離を示す。
注入後及び熱処理前に、結果として得られる垂直ドーパントプロファイル４５２は、ｚ＝１．８μｍ〜ｚ＝３．２μｍの間で、ほぼ一定である。ｚ＜１．０μｍ及びｚ＞３．７μｍについては、注入は、エピタキシャル層７１０の背景ドーピングには有意な影響を与えない。
この処理は、エピタキシャル層７１０の影響されていない表面部分７３２内及び／又はエピタキシャル層７１０上のエピタキシーによって形成された更なる薄い層内に、半導体ダイオードのアノード領域又はトランジスタセルのボディ領域及びソース領域の形成を進めることがある。
炭化ケイ素に基づく半導体デバイスの場合、注入角度の連続的な又は段階的な変化により、垂直方向に沿って高い均一性で分布したドーパントを含むドリフト領域がもたらされることがある。
シリコンに基づく半導体デバイスの場合、注入角度の図示した段階的な変化により、非常に均一な垂直ドーパントプロファイルを有するドリフト領域を、ドーパントの垂直方向の拡散のために適用されることになる著しく低いサーマルバジェットで形成することができるようになる。
約１００Ｖまでの阻止電圧を有するシリコンデバイスの場合、ドリフト層７３０は、１回のエピタキシー処理と連続的又は段階的に変化する注入角度での１回のイオン注入とに基づく処理を用いて、形成されることがある。
約１００Ｖまでの阻止電圧を有するシリコンデバイスの場合、ドリフト層７３０は、１回のエピタキシー処理と図８Ａ〜図８Ｃに図示したような変化する注入角度での１回のイオン注入とを含む処理を用いて、形成されることがある。
図９Ａ〜図９Ｃは、２つ以上の連続的に形成されたエピタキシャル層内に形成されるドリフト層７３０を表わす。図８Ｂに示すように、半導体基板７００の主面７０１上に更なるエピタキシャル層７２０が形成される。
図９Ａは、第１のエピタキシャル層７１０上に積層された第２のエピタキシャル層７２０を有する半導体基板７００を示しており、第１のエピタキシャル層７１０もまた、ベース基板７０５上に形成されることがある。第１のエピタキシャル層７１０は、ドリフト層７３０、及び第２のエピタキシャル層７２０とドリフト層７３０との間の表面部分７３２を含む。
ドーパントは、図８Ｂに関して説明したイオン注入と同じ方法で又は少なくとも同様の方法で、連続的に又は段階的に変化する注入角度で注入され、その際、第２のエピタキシャル層７２０の厚さ及び第２のイオン注入の注入パラメータは、第２のイオン注入が第１のエピタキシャル層７１０の表面部分７３２の内部でも有効であるように、選択される。
図９Ｂは、両方のイオン注入の結果として得られる強化されたドリフト層７３０を示しており、第２のイオン注入は、垂直方向に沿って第１のイオン注入とある程度重なり合う。強化されたドリフト層７３０は、第１のエピタキシャル層７１０内に形成された第１の部分的な層７３０１及び第２のエピタキシャル層７２０内に形成された第２の部分的な層７３０２を含む。この２つの部分的な層７３０１、７３０２は互いに直接的に隣接し、ドリフト層７３０を形成する。ドリフト層７３０は、主面７０１の近くに水平な第１の接合部ｊ１と、第１のエピタキシャル層７１０の底部部分７３３の内部又はベース基板７０５上に水平な第２の接合部ｊ２とを形成する。
図９Ｃは、図９Ｂのドリフト層７３０に対する垂直ドーパントプロファイル４５３を示す。図示した実施形態によれば、垂直ドーパントプロファイル４５３は、図８Ｃに示した２つの同一の垂直ドーパントプロファイル４５２を、第２のエピタキシャル層の厚さｖ２だけ互いにシフトさせて重ね合わせた結果として生じる。他の実施形態によれば、第２の注入の注入パラメータは、２つの垂直ドーパントプロファイル４５２が重なり合う過渡領域においてでも、垂直ドーパントプロファイル４５３がこの過渡領域の両側で平坦になるように調節されることがある。
エピタキシャル成長及び変化する注入角度でのエピタキシャル層へのイオン注入のシーケンスを数回繰り返して、目標阻止電圧に適した所望の目標厚さを有するドリフト層を形成することができる。
図１０Ａ〜図１０Ｃは、主面７０１までの距離が短いドープされた層の形成を容易にする実施形態に関する。ドープされた層は、例として、ドリフト層７３０であり得る。吸収層４１０が、半導体基板７００の主面７０１上に形成される。
図１０Ａは、半導体基板７００の主面７０１を覆う吸収層４１０を示しており、半導体基板７００は、ベース基板７０５上に形成された第１のエピタキシャル層７１０を含む。吸収層４１０は、フォトレジスト又はハードマスクからの層、例えば、酸化ケイ素からの層であることがある。
図１０Ｂに示すように、ドーパントは、上述した注入方法のうちの１つを使用することによって、吸収層４１０を通して半導体基板７００に注入される。吸収層４１０は、イオンを減衰させ、投影飛程を低減させる。
図１０Ｃは、図８Ｂ及び図８Ｃを参照して説明した注入シーケンスを表わす。結果として得られる垂直ドーパントプロファイル４５４は、図８Ｃの垂直ドーパントプロファイル４５２と概ね類似しているが、ｚのより小さな値に、及び主面７０１のより近くにシフトされており、その結果、垂直ドーパントプロファイル４５４は、０．９μｍ〜２．５μｍの間のｚの範囲については、ほぼ均一になっている。
図１１Ａ〜図１１Ｃは、ドリフト層７３０とフィールドストップ又は電荷補償層７３８との一体化した形成のために、少なくとも注入ドーズ量の有意な変化と組み合わせて、連続的に又は段階的に変化する注入角度でイオン注入を制御する方法を表わす。
図１１Ａは、図８Ａを参照して説明したベース基板７０５上に形成されたエピタキシャル層７１０を含む半導体基板７００を示す。イオン注入は、上述したように、単一の注入レシピの処理中に、注入角度を段階的に又は連続的に変化させて行われる。図８Ｂの実施形態以外では、θ（ｔ）及び少なくとも注入ドーズ量Ｄ（θ）は、ほぼ均一な垂直ドーパントプロファイルを有するドリフト層７３０に加えて、ドリフト層７３０とベース基板７０５との間の第１のエピタキシャル層７１０の一部中にフィールドストップ又は電荷補償層７３８を形成するように制御され、フィールドストップ又は電荷補償層７３８中のピークドーパント濃度Ｎｐｋは、ドリフト層７３０の平均ドーパント濃度ＮＤｒの少なくとも２倍、例えば少なくとも１０倍である。
図１１Ｃは、図１１Ｂの線Ｃ−Ｃに沿った垂直ドーパントプロファイル４５５を示す。ドリフト層の垂直範囲ｖ３は、１μｍ〜７０μｍの範囲内、例えば１μｍ〜３μｍの範囲内であり得る。ドリフト層７３０とフィールドストップ又は電荷補償層７３８の両方とも、同じ側から形成されるので、第１の接合部ｊ１とフィールドストップ又は電荷補償層７３８との間の距離は、明確に定められ、フィールドストップ又は電荷補償層７３８を背面から注入する場合以外は、エピタキシャル層の厚さに依存せず、エピタキシャル層の厚さは、エピタキシー処理に固有の処理変動によって引き起こされる増減を受ける。
フィールドストップ層又は電荷補償層７３８は、フィールドストップとして有効であるように、又は、半導体基板７００から得られる半導体デバイスの耐放射性及び電子なだれ耐久性を増加させるように設計されることがある。
図１２Ａ及び図１２Ｂは、図８Ａ〜図１１Ｃに関して詳細に説明した方法のうちの１つから得られる半導体デバイス５００の垂直断面を示しており、図示したドープされた構造のいずれも、単一の注入レシピの処理中に注入角度の段階的な又は連続的な変化を含むイオン注入からもたらされることができる。図示した断面に直交する垂直断面は、図示した断面に広く対応していることがあり、又は、性質的に同一であることがある。
図１２Ａの半導体デバイス５００は、半導体部分１００に基づくパワー半導体ダイオードであり、半導体部分１００は、例として、結晶形４Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、若しくは１５Ｒ−ＳｉＣ、シリコン、ゲルマニウム、又はシリコンゲルマニウムであり得る。半導体部分１００の正面側の第１の面１０１は、背面の反対側の第２の面１０２と平行である。ドリフト構造１３０は、第２の面１０２と直接的に隣接する。ドリフト構造１３０は、低濃度にドープされたドリフト領域１３１に加えて、ドリフト領域１３１と第２の面１０２との間に高濃度にドープされた接触部分１３９を含むことがあり、接触部分１３９は、ドリフト領域１３１と同じ導電型を有する。
ドリフト構造１３０は、低抵抗接触を介して第２の負荷電極３２０に電気的に接続又は結合されることがある。例えば、第２の面１０２に沿った接触部分１３９内のドーパント濃度は、第２の面１０２に直接的に隣接する第２の負荷電極３２０と低抵抗接触を形成するように十分に高い。第２の負荷電極３２０は、半導体ダイオードのカソード端子Ｋを形成するか、又はカソード端子Ｋに電気的に接続若しくは結合される。
ドリフト領域１３１は、上述したような連続的に又は段階的に変化する傾斜角でのイオン注入によって形成されたドリフト層から結果として生じる。ドリフト領域１３１内の正味のドーパント濃度は、半導体部分１００が炭化ケイ素に基づいている場合には、１Ｅ１４ｃｍ−３〜３Ｅ１６ｃｍ−３の範囲内であり得る。
ドリフト構造１３０は、ドリフト領域１３１と第１の面１０１との間、及びドリフト領域１３１と第２の面１０２との間に、更なるドープされた領域を含むことがある。ドリフト領域１３１は、第１の面１０１とドリフト構造１３０との間に形成されるアノード領域１２２との水平のｐｎ接合部ｐｎｘを形成することがある。第１の負荷電極３１０は、アノード領域１２２に直接的に隣接し、アノード端子Ａを形成するか、又はアノード端子Ａに電気的に接続若しくは結合されることがある。誘電体層２１０が、第１の負荷電極３１０の側壁を覆うことがある。
従来、ドリフト領域１３１内のドーパント濃度は、ドリフト領域１３１が内部に形成されるエピタキシャル層のエピタキシャル成長中のｉｎ−ｓｉｔｕドープに起因する。ｉｎ−ｓｉｔｕドープ処理は、成長する結晶中に組み込まれるドーパントの総量の比較的に大きな偏差を招き、また、同じ半導体内、及び同じ半導体基板から得られた複数の半導体デバイス間、及び異なる半導体基板から得られた複数の半導体デバイス間の、ドーパント濃度の変動を招く。
対照的に、上述したような傾斜角の段階的な又は連続的な変化を伴うイオン注入は、ドリフト領域１３１内のドーパント原子の総量に対するより厳しい許容範囲を促進し、垂直方向に沿ったドリフト領域１３１内のドーパント原子の分布をより正確に規定する。
ドリフト領域１３１の代わりに又はドリフト領域１３１に加えて、他のドープされた構造のいずれかが、注入角度の段階的な又は連続的な変化を用いたイオン注入からもたらされることがあり、例えば、アノード領域１２２、フィールドストップ領域１３７、又は、第１の面１０１からドリフト領域１３１にかけてアノード領域１２２の外側の周辺領域に延在し、ドリフト領域１３１と共にｐｎ接合部を形成する、接合終端構造１２８、などである。
図１２Ｂは、トランジスタセルＴＣを含む、半導体デバイス５００である。半導体デバイス５００は、例えば、ＩＧＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、又はＭＣＤ（ＭＯＳ制御ダイオード）であり得る。半導体部分１００及びドリフト構造１３０の詳細については、図１２Ａの半導体ダイオードの説明を参照されたい。
アノード領域の代わりに、図１２Ｂの半導体デバイス５００はトランジスタセルＴＣを含んでおり、各トランジスタセルＴＣでは、ボディ領域１２０がドリフト構造１３０からソース領域を分離している。ボディ領域１２０は、ドリフト構造１３０と、例えばドリフト領域１３１と、第１のトランジスタｐｎ接合部を形成し、第１のトランジスタｐｎ接合部は、図１２Ａのｐｎ接合部ｐｎｘに対応する。ボディ領域１２０は、ソース領域と第２のトランジスタｐｎ接合部を更に形成する。
ボディ領域１２０及びトランジスタセルＴＣのソース領域に電気的に接続された第１の負荷電極３１０は、第１の負荷端子Ｌ１を形成するか、又は第１の負荷端子Ｌ１に電気的に接続若しくは結合されることがあり、第１の負荷端子Ｌ１はＭＣＤのアノード端子、ＩＧＦＥＴのソース端子、又はＩＧＢＴのエミッタ端子であることがある。
接触部分１３９に電気的に接続された第２の負荷電極３２０は、第２の負荷端子Ｌ２を形成するか、又は第２の負荷端子Ｌ２に電気的に接続若しくは結合されることがあり、第２の負荷端子Ｌ２はＭＣＤのカソード端子、ＩＧＦＥＴのドレイン端子、又はＩＧＢＴのコレクタ端子であることがある。
トランジスタセルＴＣは、プレーナゲート電極又はトレンチゲート電極を有するトランジスタセルであることがあり、トレンチゲート電極は、横チャネル又は縦チャネルを制御することがある。一実施形態によれば、トランジスタセルＴＣは、ｐドープボディ領域１２０と、ｎドープソース領域と、ｎドープドリフト領域１３１とを有するｎチャネルＦＥＴセルである。
ドリフト領域１３１の代わりに又はドリフト領域１３１に加えて、他のドープされた構造のいずれかが、段階的又は連続的に変化する注入角度を用いたイオン注入からもたらされることがあり、例えば、アノード領域１２２、又は、第１の面１０１からドリフト領域１３１にかけてアノード領域１２２の外側の周辺領域に延在し、ドリフト領域１３１と共にｐｎ接合部を形成する、接合終端構造１２８、などである。
ドリフト領域１３１の代わりに又はドリフト領域１３１に加えて、他のドープされた構造のいずれかが、段階的又は連続的に変化する注入角度を用いたイオン注入からもたらされることがあり、例えば、ボディ領域１２５、ソース領域、第１の面１０１からドリフト領域１３１にかけてトランジスタセルＴＣと外側表面との間の周辺領域に延在し、ドリフト領域１３１と共にｐｎ接合部を形成する、チャネルストッパ又はディープフィールドリング１２９、などである。
図示した実施形態では、図１２Ａ及び図１２Ｂの半導体デバイス５００は、図１１Ｂのフィールドストップ又は電荷補償層７３８から得られるフィールドストップ又は電荷補償領域１３８を含む。他の実施形態によれば、半導体デバイス５００は、ドリフト領域１３１から独立して形成されるフィールドストップ又は電荷補償領域１３８を含むことがある。
図１２Ｃは、図１２Ａ又は図１２Ｂの半導体デバイスのフィールドストップ又は電荷補償領域１３８の垂直ドーパントプロファイル４５６を示しており、フィールドストップ又は電荷補償領域１３８は、連続的又は段階的に変化する注入角度で、注入角度に応じた加速エネルギーで、後側からの陽子注入によって形成される。通常は少なくとも３０分間でまた１０時間未満の間、３８０℃〜４２０℃の間で熱処理を行うと、水素に関係したドナーを活性化することができる。
垂直ドーパントプロファイル４５６は、起伏の低いガウス分布に近似することがある。別の選択肢では、垂直ドーパントプロファイル４５７は、２つ以上の平滑なステップを含むことがある。
図１３は、例えば逆阻止ＩＧＢＴなどのＩＧＢＴの後側でのディープエミッタ層の形成を表わす。
ドリフト領域層７３１を含む半導体基板７００において、トランジスタセルＴＣは、主面７０１とドリフト領域層７３１との間の正面側に形成され、トランジスタセルＴＣは、主面７０１からドリフト領域層７３１にかけてボディ領域１２０間に延在することがあるゲート電極１５５を含む。トレンチゲート構造１５０は、導電ゲート電極１５５と、ゲート電極１５５をボディ領域１２０から分離するゲート誘電体１５９とを含むことがある。ソース領域１１０は、トレンチゲート構造１５０の少なくとも１つの側壁に直接的に隣接する。ボディ領域１２０は、ドリフト領域層７３１からソース領域１１０を分離し、ドリフト領域層７３１との第１のｐｎ接合部ｐｎ１を形成し、ソース領域１１０との第２のｐｎ接合部ｐｎ２を形成する。
ドリフト領域層７３１と、主面７０１と反対側にある後側の面７０２との間に、フィールドストップ層７３７が形成されることがあり、フィールドストップ層７３７の平均正味ドーパント濃度は、ドリフト領域層７３１の平均ドーパント濃度の少なくとも２倍、例えば少なくとも１０倍である。フィールドストップ層７３７は、後側の面７０２から離間しているか、又は後側の面７０２と直接的に隣接していることがある。
ドリフト領域層７３１の導電型とは反対の導電型を有するドーパントを後側の面７０２を介して後側から注入してエミッタ層７３９を形成し、イオン注入中の注入角度は、上述したように段階的に又は連続的に変化する。この処理は、複数の同一の半導体ダイを得るために、後側の金属化を形成し、スクライブラインに沿って半導体基板７００をダイシングすることを進めることがある。
図１４Ａは、図１３の半導体基板７００から得られた半導体デバイス５００を示しており、この半導体デバイス５００は、逆阻止ＩＧＢＴであり得る。ボディ領域１２０及びソース領域１１０は、第２の負荷電極３２０に電気的に接続又は結合されており、第２の負荷電極３２０は、エミッタ端子Ｅを形成するか、又はエミッタ端子Ｅに電気的に接続されていることがある。ドリフト領域１３１は、図１３のドリフト領域層７３１の一部から形成され、フィールドストップ領域１３７は、図１３のフィールドストップ層７３７の一部から形成される。
高濃度にドープされた接触部分１３９は、半導体デバイス５００の後側にホールエミッタを含んでおり、ホールエミッタは、図１３のエミッタ層７３９から、段階的又は連続的に変化する注入角度により、結果として生じる。エミッタ層７３９の垂直範囲ｖ４は、１００ｎｍ〜３μｍ、又は２００ｎｍ〜２μｍ、又は更には２５０ｎｍ〜１μｍの範囲内であり得る。一実施形態によれば、ホールエミッタは、完全に焼きなましされず、また、ホールエミッタ効率が低下するように、比較的に多数の結晶欠陥及び結晶格子間ドーパント原子を含む。
図１４Ｂでは、線４６１はドナーに対する垂直ドーパントプロファイルを示し、線４６２は、アクセプタに対する垂直ドーパントプロファイルを示す。ドナー濃度ＮＡ（ｚ）は、１つ又は複数のピークを有することがある。第２の面１０２に最も近いピークと第２の面との間の距離ｄ２は、例えば、フィールドストップ領域１３７と接触部分１３９との間に形成されたｐｎ接合部まで、５００ｎｍ〜１０μｍ、又は１μｍ〜８μｍ、又は２μｍ〜５μｍの範囲内にあり得る。ドナー濃度ＮＡ（ｚ）のピークとｐｎ接合部との間の短い距離ｄ２及び完全に焼きなまされていないエミッタ層により、飽和電圧ＶＣＳＡＴ及び短絡耐久性を設計するための更なる自由度がもたらされる。
図１５Ａ〜図１５Ｅは、段階的又は連続的に変化する注入角度でのイオン注入を使用することにより、超接合構造を形成する方法に関する。
上述したような連続的又は段階的に変化する注入角度での第１のイオン注入により、半導体基板７００内の低濃度にドープされた層７５０の一部にアクセプタイオンを導入することができる。
図１５Ａは、半導体基板７００、及び注入されたアクセプタを含有する超接合層７８０を示す。低濃度にドープされた層７５０は、高濃度にドープされたベース基板７０５上に形成されたエピタキシャル層であり得る。低濃度にドープされた層７５０の影響を受けていない底部部分７３３は、有意な程度のアクセプタを含んでいないことがあり、超接合層７８０を高濃度にドープされたベース基板７０５から分離することがある。
上述したような連続的又は段階的に変化する注入角度での第２のイオン注入が、超接合層７８０にドナーを導入し、第２のイオン注入の角度スパンΔθ２は、第１の注入の角度スパンΔθ１と等しくても又は異なっていてもよい。
図１５Ｂに示すように、第２のイオン注入の後、超接合層７８０はアクセプタとドナーの両方を含む。正面側から半導体基板７００に溝７３５がエッチングされる。
図１５Ｃによれば、溝７３５は、主面７０１から超接合層７８０内へと延びることがある。溝７３５は超接合層７８０を通って延在することがあり、溝７３５はドリフト層７３０の底部部分７３３を露出させることがある。溝７３５同士の間の半導体基板７００の残りの部分は、柱状構造７５３を形成する。堆積処理、例えばエピタキシー処理により、溝７３５を結晶性半導体材料７３６で充填することができる。
図１５Ｄは、図１５Ｃの溝７３５を充填する半導体材料７３６を示す。半導体材料７３６は、真性であるか、又は１Ｅ１３ｃｍ−３未満又は５Ｅ１３ｃｍ−３未満の平均ドーパント濃度で軽くドープされていることがある。熱処理により、柱状構造７５３から半導体材料７３６にアクセプタ及びドナーを拡散させる。アクセプタ及びドナーの異なる拡散係数は、アクセプタ及びドナーの部分的な分離をもたらし、その結果、熱処理の後では、柱状構造７５３においてはアクセプタ及びドナーのうちのより遅い方がより速い方の数を超過し、半導体材料７３６においてはより速い方がより遅い方の数を超過する。
図１５Ｅは、局所的に過剰なアクセプタから生じるｐ型コラム７３４と、局所的に過剰なドナーから生じるｎ型コラム７５４とを有する、結果として得られる超接合構造を示す。アクセプタ及びドナーの最初の分布及びそれらの数は、正確に制御可能なイオン注入処理によって与えられるので、製造歩留まりは高くなり、また、超接合構造中のドーパントプロファイル及びドーパント濃度の詳細に依存する、そのようなデバイスパラメータの変動が、低減される。変動する注入角度は、垂直方向に沿って非常に均一なドーパントプロファイルを提供し、ｐ型コラム７３４及びｎ型コラム７５４内の垂直ドーパントプロファイルの起伏は低い。
図１６Ａは、超接合構造１８０を含むドリフト構造１３０を有する半導体デバイス５００を示しており、これは従来のドリフト領域を部分的に又は完全に置換することができる。超接合構造１８０は、図１５Ｅのｐ型コラム７３４から生じることがあるｐドープコラム１８１を含み、図１５Ｅのｎ型コラム７５４から形成されることがあるｎドープコラム１８２を更に含む。半導体デバイス５００は、例として、ＭＣＤ、ＭＯＳＦＥＴ、又はＩＧＢＴであり得る。更なる詳細については、図１２Ｂの半導体デバイスを参照されたい。
別の実施形態によれば、超接合構造１８０は、段階的又は連続的に変化する注入角度での２回の連続したマスク付きイオン注入によって形成されることがある。ドナーのイオン注入は、第１のマスク開口部を有する第１の注入マスクを使用し、アクセプタのイオン注入は、第２のマスク開口部を有する第２のマスクを使用する。第１及び第２のマスク開口部は、ストライプ状であることがある。半導体基板に対して、第１のマスク開口部同士の間に第２のマスク開口部が形成される。
図１６Ｂは、図１６Ａの超接合構造１８０内の水平ドナープロファイル４８１及び水平アクセプタプロファイル４８２を示す。
図１６Ｃは、図１６Ａの超接合構造１８０内の垂直ドナープロファイル４８３を示し、図１６Ｄは垂直アクセプタプロファイル４８４を示す。
ｎドープコラム１８２内では、垂直ドナープロファイル４８３の極大値と極小値との比率は、例えば、１．０３〜２０、又は１．０５〜５、又は１．１〜３の範囲内であり得る。ｐドープコラム１８１内では、垂直アクセプタプロファイル４８４の極大値と極小値との比率は、例えば、１．０３〜２０、又は１．０５〜５、又は１．１〜３の範囲内であり得る。
図１７Ａ〜図１７Ｃは、シリコンに基づく半導体基板内のゲルマニウムドープ層の形成を表わす。
図１７Ａによれば、シリコンの半導体基板７００の正面側にある主面７０１を介してゲルマニウムがイオン注入される。半導体基板７００は、低濃度にドープされた又は高濃度にドープされたシリコン層７６０を含むことがある。ゲルマニウムイオンは、主面７０１に直接的に隣接する第１の基板部分７６２に注入され、注入角度は連続的に又は段階的に変化する。第２の基板部分７６１は、影響されないままであることがある。
図１７Ｂは、イオン注入後の図１７Ａの線Ｂ−Ｂに沿った垂直ゲルマニウムプロファイル４７１を示す。ゲルマニウム濃度ＮＧｅ（ｚ）は、距離ｄ３全体に渡って最大値ＮＧＥｍａｘに等しいことがあり、距離ｄ３は、少なくとも１００ｎｍ、例えば少なくとも５００ｎｍであり得る。ゲルマニウム含有率の高い領域が、主面７０１に直接的に隣接することがある。距離ｄ３を越えると、ゲルマニウム含有率は垂直距離ｄ４に渡ってじわじわと減少することがあり、垂直距離ｄ４は少なくとも１００ｎｍ、例えば少なくとも５００ｎｍであり得る。
図１８Ａ〜図１８Ｂでは、注入によりある領域が形成され、この領域内では、ゲルマニウム含有率は距離ｄ５に渡ってじわじわと増加し、距離ｄ５は少なくとも１００ｎｍ、例えば少なくとも５００ｎｍであるか、又はｄ４に等しいことがある。主面７０１に沿った、主面７０１の近傍のゲルマニウム濃度は、ゼロであるか又は有意ではないことがある。
ゲルマニウムを含有する第１の基板部分７６２は、例えば主面７０１上でのエピタキシーによって形成され、またドーパント含有率に関して第２の基板部分７６１とは著しく異なっている層によって誘起されることがある機械的応力を緩和する。
図１９は、応力緩和層１９０を含むドリフト構造１３０を有する半導体デバイス５００を示す。応力緩和層１９０は、図１７Ａ又は図１８Ａのゲルマニウム含有第１の基板部分７６２から形成される。半導体デバイス５００は、例として、ＭＯＳＦＥＴであり得る。更なる詳細については、図１２Ｂの半導体デバイスを参照されたい。
応力緩和層１９０は、高濃度にドープされた接触部分１３９、フィールドストップ領域１３７及びドリフト領域１３１の間に形成されるか、又はこれらのうちの少なくとも１つと重なり合っていることがある。ゲルマニウム含有層は、一方の側の高濃度にドープされた接触部分と、他方の側のより低濃度にドープされたフィールドストップ領域１３７及びドリフト領域１３１との間の機械的ひずみを低減する。
図２０Ａ〜図２０Ｅは、ＳＩＭＯＸ（酸素の注入による分離）方式を用いた埋め込み酸化物層の形成を表わす。
マスク層が、半導体基板７００の主面７０１上に堆積され、フォトリソグラフィによってパターン形成されて、半導体基板７００を露出させるマスク開口部４２５を有する注入マスク４２０を形成する。
図２０Ａの実施形態によれば、注入マスク４２０は、主面７０１を露出させるストライプ状のマスク開口部４２５を含む。マスク開口部４２５の幾つか又は全部の幅及びそれらの間のピッチは、それぞれの隣接するマスク開口部間で連続的な酸化物層を可能にするために、酸素イオン注入の傾斜角に応じて調節することができる。幾つかの領域では、酸化物層は省略されることもある。注入マスク４２０は、例として、窒化ケイ素層、酸化ケイ素層、酸窒化ケイ素層、フォトレジスト層、又はそれらの組み合わせ、からなるか、これらを含むことがある。段階的又は連続的に変化する注入角度でのイオン注入は、ストライプ状のマスク開口部４２５を介して酸素原子を導入し、酸素イオンは投影飛程の周りの酸素含有領域７７４内に静止するようになり、投影飛程は注入角度に伴って垂直方向に沿って掃引することがある。
図２０Ｂは、主面７０１まで少し距離をおいて形成された酸素含有領域７７４を示す。主面７０１と酸素含有領域７７４との間で、注入された酸素イオンは第１の領域７７６を通過し、この通過する酸素イオンは、半導体基板７００の結晶格子にある程度の損傷を与える。注入マスク４２０の下の先細の第２の領域７７８は、影響を受けないままである。
注入マスク４２０は除去されることがあり、熱処理により、図１９Ｂの酸素含有領域７７４から埋め込み酸化ケイ素層７７５を形成する。
図２０Ｃは、埋め込み酸化ケイ素層７７５と、注入マスク４２０の除去により露出された主面７０１とを示す。エピタキシャル層７７９が、主面７０１上に形成されることがある。
図２０Ｄは、エピタキシャル層７７９を示す。第２の領域７７８ではシリコン結晶は損傷を受けていないので、エピタキシャル層７７９は高い結晶品質で成長し、損傷を受けた第１の領域７７６の一面にも横方向に成長することがあり、その横方向の幅は、ストライプ状のマスク開口部４２５の幅ｗ１によって規定される。
図２０Ｅは、格子状のマスク開口部４２５を含む注入マスク４２０についての別の例を示す。酸素注入は、２つの期間を含むことがあり、半導体基板７００は、第１の期間と第２の期間との間で、水平面内で９０°回転されることがある。
本明細書では特定の実施形態を図示し説明してきたが、当業者であれば、本発明の範囲から逸脱することなく、図示し説明した特定の実施形態の代わりに様々な代替のまた／又は等価な実施態様を用いることができることを、理解するであろう。この出願は、本明細書で考察された特定の実施形態の任意の改変例又は変形例を包含することを意図している。従って、本発明は、特許請求の範囲及びその均等物によってのみ限定されることが意図されている。
１００ 半導体部分
１０１ 第１の面
１０２ 第２の面
１１０ ソース領域
１２０ ボディ領域
１２２ アノード領域
１２８ 接合終端構造
１２９ チャネルストッパ又はディープフィールドリング
１３０ ドリフト構造
１３１ 低濃度にドープされたドリフト領域
１３７ フィールドストップ領域
１３８ フィールドストップ又は電荷補償領域
１３９ 高濃度にドープされた接触部分
１５０ トレンチゲート構造
１５５ ゲート電極
１５９ ゲート誘電体
１８０ 超接合構造
１８１ ｐドープコラム
１８２ ｎドープコラム
１９０ 応力緩和層
２１０ 誘電体層
３１０ 第１の負荷電極
３２０ 第２の負荷電極
４１０ 吸収層
４２０ 注入マスク
４２５ マスク開口部
４５２ 概略垂直ドーパントプロファイル
４５３ 垂直ドーパントプロファイル
４５６ 垂直ドーパントプロファイル
４５７ 垂直ドーパントプロファイル
４７１ 垂直ゲルマニウムプロファイル
４８１ 水平ドナープロファイル
４８２ 水平アクセプタプロファイル
４８３ 垂直ドナープロファイル
４８４ 垂直アクセプタプロファイル
５００ 半導体デバイス
７００ 半導体基板
７０１ 主面
７０２ 後側の面
７０４ 垂線
７０５ ベース基板
７１０ 第１のエピタキシャル層
７２０ 第２のエピタキシャル層
７３０ ドリフト層
７３０１ 第１の部分的な層
７３０２ 第２の部分的な層
７３１ ドリフト領域層
７３２ 表面部分
７３３ 底部部分
７３４ ｐ型コラム
７３５ 溝
７３６ 結晶性半導体材料
７３７ フィールドストップ層
７３８ フィールドストップ又は電荷補償層
７３９ エミッタ層
７５０ 低濃度にドープされた層
７５３ 柱状構造
７５４ ｎ型コラム
７６０ シリコン層
７６１ 第２の基板部分
７６２ 第１の基板部分
７７４ 酸素含有領域
７７５ 埋め込み酸化ケイ素層
７７６ 第１の領域
７７８ 第２の領域
７７９ エピタキシャル層
７８０ 超接合層
９００ イオン注入装置
９０５ イオン源
９１０ イオンビーム
９１１ ビームトラック
９１２ ビーム軸
９２０ 加速ユニット
９３０ コリメーターユニット
９５０ 走査制御アセンブリ
９５１ 直線の第１の方向
９５２ 直線の第２の方向
９５３ 第１の偏向電極
９５４ 第２の偏向電極
９５５ 偏向ユニット
９５６ ステージアセンブリ
９６０ 傾斜アセンブリ
９８０ 基板ホルダ
９９０ 制御ユニット
９９４ 線
９９５ 線

Claims (23)

  1. 注入装置であって、
    第１の方向に沿って、また前記第１の方向と直交する第２の方向に沿って、イオンビームと半導体基板との間の相対的な移動をもたらすように構成された走査制御アセンブリと、
    前記イオンビームのビーム軸と前記半導体基板の主面に対する垂線との間の傾斜角θを、第１の傾斜角θ１から第２の傾斜角θ２に変化させるように構成された傾斜アセンブリであって、前記第１の傾斜角θ１と前記第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である、傾斜アセンブリと、
    前記傾斜アセンブリを制御して、前記イオンビームと前記半導体基板との間の前記相対的な移動の間に、前記傾斜角θを連続的に変化させるように構成された制御ユニットとを備える、注入装置。
  2. 前記走査制御アセンブリは、前記第１の方向に沿って、また前記第２の方向に沿って、前記イオンビームを偏向させるように構成された偏向ユニットを備える、請求項１に記載の注入装置。
  3. 前記第１の方向に沿った走査速度は、前記第２の方向に沿った走査速度よりも速く、前記制御ユニットは、前記第２の方向に沿った前記イオンビームの複数の上方及び下方への掃引を含む単一のイオン注入処理の間に、前記角度スパンΔθだけ前記傾斜角θを変化させるように構成される、請求項２に記載の注入装置。
  4. 前記走査制御アセンブリは、ｉ）前記第１の方向に沿って前記イオンビームを偏向させるように構成された偏向ユニットと、ｉｉ）前記第２の方向に沿って前記半導体基板を移動させるように構成されたステージアセンブリとを備える、請求項１に記載の注入装置。
  5. 前記制御ユニットは、前記傾斜角θの関数として前記イオンビームのドーズ量を変化させるように構成される、請求項１から４のいずれか一項に記載の注入装置。
  6. 窒素、アルミニウム、ヒ素、リン、ホウ素、セレン、ゲルマニウム、酸素、及び硫黄イオンのうちの少なくとも１つから前記イオンビームを生成するように構成されたイオン源を更に備える、請求項１から４のいずれか一項に記載の注入装置。
  7. 半導体デバイスを製造する方法であって、
    半導体基板の主面上にイオンビームを向けるステップであって、前記半導体基板と前記イオンビームとの間の相対的な移動により、前記イオンビームが前記主面を走査することになる、ステップと、
    前記相対的な移動の間に、前記イオンビームのビーム軸と前記主面に対する垂線との間の傾斜角θを、第１の傾斜角θ１から第２の傾斜角θ２に連続的に変化させるステップであって、前記第１の傾斜角θ１と前記第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である、ステップとを含む方法。
  8. 偏向ユニットが、前記イオンビームを水平の第１の方向に沿って、また前記第１の方向に対して傾斜した水平な第２の方向に沿って偏向させる、請求項７に記載の方法。
  9. 偏向ユニットが、前記イオンビームを水平の第１の方向に沿って偏向させ、ステージアセンブリが、前記半導体基板を前記第１の方向に対して傾斜した水平な第２の方向に沿って移動させる、請求項７に記載の方法。
  10. 前記第１の方向に沿った走査速度は、前記第２の方向に沿った走査速度よりも速くなるように設定され、前記傾斜角θは、前記第２の方向に沿った前記イオンビームの複数の上方及び下方への掃引を含む単一のイオン注入処理の間に、前記角度スパンΔθに渡って変動する、請求項８又は９に記載の方法。
  11. 前記イオンビームの注入ドーズ量Ｄ（θ，ｔ）は、前記傾斜角θ（ｔ）の関数として制御される、請求項７から１０のいずれか一項に記載の方法。
  12. Ｄ（θ，ｔ）＝Ｄ０／ｃｏｓ（θ（ｔ））であり、Ｄ０はθ＝０°での前記注入ドーズ量に等しい、請求項１１に記載の方法。
  13. 前記イオンビームによって注入されたイオンは、前記主面に平行な第１の水平接合部から前記主面に平行な第２の水平接合部まで延びるドープされた層を形成する、請求項７から１２のいずれか一項に記載の方法。
  14. 前記ドープされた層はドリフト層を含み、前記第１の水平接合部はｐｎ接合部を含む、請求項１３に記載の方法。
  15. 前記ドープされた層は、フィールドストップ又は電荷補償層を含む、請求項１３又は１４に記載の方法。
  16. 前記ドープされた層は、絶縁ゲートバイポーラトランジスタのホールエミッタ層を形成する、請求項１３から１５のいずれか一項に記載の方法。
  17. 前記注入されたイオンは、異なる拡散係数のドナー及びアクセプタを含み、前記ドリフト層に延びる溝は半導体材料で充填され、熱処理が、前記ドナー及びアクセプタのうちの少なくとも一方を前記半導体材料へ拡散させる、請求項１３又は１４に記載の方法。
  18. 前記半導体基板はシリコン結晶を含み、前記ドープされた層は、ゲルマニウムのイオン注入によって形成される、請求項１３に記載の方法。
  19. 前記半導体基板は炭化ケイ素結晶を含む、請求項７から１４のいずれか一項に記載の方法。
  20. 前記イオンビームを前記半導体基板に向ける前に、前記主面上に注入マスクを形成するステップを更に含む、請求項７から１２のいずれか一項に記載の方法。
  21. 前記イオンビームは酸素イオンを含んでおり、注入された酸素を含有する前記半導体基板の部分は埋め込み酸化ケイ素層に変換され、前記方法は前記主面上にエピタキシャル層を成長させるステップを更に含む、請求項２０に記載の方法。
  22. 注入装置であって、
    第１の方向に沿って、また前記第１の方向と直交する第２の方向に沿って、イオンビームと半導体基板との間の相対的な移動をもたらすように構成された走査制御アセンブリと、
    前記イオンビームのビーム軸と前記半導体基板の主面に対する垂線との間の傾斜角θを、第１の傾斜角θ１から第２の傾斜角θ２に変化させるように構成された傾斜アセンブリであって、前記第１の傾斜角θ１と前記第２の傾斜角θ２との間の角度スパンΔθは少なくとも５°である、傾斜アセンブリと、
    単一のイオン注入処理中に前記傾斜アセンブリ及び前記走査制御アセンブリを制御して、前記第２の方向に沿って、異なる傾斜角で連続的な掃引を実行するように構成された制御ユニットと、を備える、注入装置。
  23. 前記イオンビームのイオンを加速させるように構成された加速ユニットを更に備え、前記制御ユニットは、単一のイオン注入処理中に前記加速ユニットを制御して、前記第２の方向に沿った異なる傾斜角での連続的な掃引同士の間に、前記イオンの加速度を変動させるように更に構成される、請求項２２に記載の注入装置。
JP2018148458A 2017-08-08 2018-08-07 イオン注入装置及び半導体デバイスの製造方法 Active JP7197304B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017117999.2A DE102017117999A1 (de) 2017-08-08 2017-08-08 Ionenimplantationsvorrichtung und verfahren zum herstellen vonhalbleitervorrichtungen
DE102017117999.2 2017-08-08

Publications (2)

Publication Number Publication Date
JP2019046793A true JP2019046793A (ja) 2019-03-22
JP7197304B2 JP7197304B2 (ja) 2022-12-27

Family

ID=65084189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018148458A Active JP7197304B2 (ja) 2017-08-08 2018-08-07 イオン注入装置及び半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US20190051488A1 (ja)
JP (1) JP7197304B2 (ja)
CN (1) CN109390224B (ja)
DE (1) DE102017117999A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022532048A (ja) * 2019-05-16 2022-07-13 エムアイツー‐ファクトリー ジーエムビーエイチ 半導体部品および半導体部品を製造するための装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111326B3 (de) * 2018-05-11 2019-07-04 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
US10950508B2 (en) 2019-03-20 2021-03-16 Samsung Electronics Co., Ltd. Ion depth profile control method, ion implantation method and semiconductor device manufacturing method based on the control method, and ion implantation system adapting the control method
DE102019135490A1 (de) 2019-12-20 2021-06-24 Infineon Technologies Ag Ionenstrahl-implantationsverfahren und halbleitervorrichtung
US11476330B2 (en) * 2020-10-22 2022-10-18 Applied Materials, Inc. System and technique for creating implanted regions using multiple tilt angles
DE102021115825A1 (de) 2021-06-18 2022-12-22 Infineon Technologies Ag Feldstoppgebiet enthaltende halbleitervorrichtung
CN114464536B (zh) * 2022-02-17 2022-10-11 厦门中能微电子有限公司 一种集成esd二极管的沟槽mosfet优化工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288249A (ja) * 1985-10-15 1987-04-22 Nec Corp イオン注入装置
JPH02172151A (ja) * 1988-12-24 1990-07-03 Nissin Electric Co Ltd イオン注入装置の制御方法
JP2009070886A (ja) * 2007-09-11 2009-04-02 Ulvac Japan Ltd イオン注入方法及びイオン注入装置
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素への制御されたイオン注入

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350926A (en) * 1993-03-11 1994-09-27 Diamond Semiconductor Group, Inc. Compact high current broad beam ion implanter
JP2005174870A (ja) * 2003-12-15 2005-06-30 Mitsui Eng & Shipbuild Co Ltd イオン注入方法及びイオン注入装置
US7057192B2 (en) * 2004-02-06 2006-06-06 Kaim Robert E Radial scan arm and collimator for serial processing of semiconductor wafers with ribbon beams
US20060145095A1 (en) * 2004-12-30 2006-07-06 Varian Semiconductor Equipment Associates, Inc. Methods and apparatus for ion implantation with control of incidence angle by beam deflection
GB0505829D0 (en) * 2005-03-22 2005-04-27 Applied Materials Inc Implanting a substrate using an ion beam
US7820985B2 (en) * 2007-12-28 2010-10-26 Varian Semiconductor Equipment Associates, Inc. High tilt implant angle performance using in-axis tilt
US9390883B2 (en) * 2014-02-11 2016-07-12 Infineon Technologies Ag Implantation apparatus with ion beam directing unit, semiconductor device and method of manufacturing
US9287123B2 (en) * 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films
JP6509089B2 (ja) * 2015-09-30 2019-05-08 住友重機械イオンテクノロジー株式会社 イオン注入装置
JP6588323B2 (ja) * 2015-12-10 2019-10-09 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288249A (ja) * 1985-10-15 1987-04-22 Nec Corp イオン注入装置
JPH02172151A (ja) * 1988-12-24 1990-07-03 Nissin Electric Co Ltd イオン注入装置の制御方法
JP2009070886A (ja) * 2007-09-11 2009-04-02 Ulvac Japan Ltd イオン注入方法及びイオン注入装置
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素への制御されたイオン注入

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022532048A (ja) * 2019-05-16 2022-07-13 エムアイツー‐ファクトリー ジーエムビーエイチ 半導体部品および半導体部品を製造するための装置
JP7405453B2 (ja) 2019-05-16 2023-12-26 エムアイツー‐ファクトリー ジーエムビーエイチ 半導体部品を製造するための方法

Also Published As

Publication number Publication date
CN109390224A (zh) 2019-02-26
JP7197304B2 (ja) 2022-12-27
DE102017117999A1 (de) 2019-02-14
CN109390224B (zh) 2024-01-12
US20190051488A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
JP7197304B2 (ja) イオン注入装置及び半導体デバイスの製造方法
US11791378B2 (en) Superjunction power semiconductor devices formed via ion implantation channeling techniques and related methods
US9887287B1 (en) Power semiconductor devices having gate trenches with implanted sidewalls and related methods
US6509240B2 (en) Angle implant process for cellular deep trench sidewall doping
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US11764063B2 (en) Silicon carbide device with compensation region and method of manufacturing
KR20010075354A (ko) 반도체 소자를 제조하기 위한 방법
US10497570B2 (en) Method for manufacturing semiconductor device having buffer layer
CN109244125B (zh) 引入外延层场阑区的反向传导igbt及其制备方法
CN107768428B (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
US20220359710A1 (en) Channeled Implants For SiC MOSFET Fabrication
US20240145247A1 (en) Ion beam implantation method and semiconductor device
CN113809147A (zh) 半导体装置以及半导体装置的制造方法
WO2017145197A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR102420831B1 (ko) 첩합웨이퍼의 제조방법
CN116564895B (zh) 一种半导体器件制作方法和半导体器件
CN221928090U (zh) 电子装置
US12057316B2 (en) Semiconductor device fabricated using channeling implant
US20240297043A1 (en) Process for manufacturing a power electronic device having a current spreading layer
US11024502B2 (en) Semiconductor devices and methods for forming semiconductor devices
JP2024125202A (ja) 自動位置合わせされたｃｓｌとエッジ終端構造とを有する電子デバイス並びにその製造方法
JP2024125203A (ja) 電流拡散層を有するパワー電子デバイスを製造するためのプロセス
KR102135687B1 (ko) 파워 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221215

R150 Certificate of patent or registration of utility model

Ref document number: 7197304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150