JP2016530712A - 炭化ケイ素への制御されたイオン注入 - Google Patents

炭化ケイ素への制御されたイオン注入 Download PDF

Info

Publication number
JP2016530712A
JP2016530712A JP2016530071A JP2016530071A JP2016530712A JP 2016530712 A JP2016530712 A JP 2016530712A JP 2016530071 A JP2016530071 A JP 2016530071A JP 2016530071 A JP2016530071 A JP 2016530071A JP 2016530712 A JP2016530712 A JP 2016530712A
Authority
JP
Japan
Prior art keywords
doping concentration
layer
silicon carbide
region
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016530071A
Other languages
English (en)
Other versions
JP6391689B2 (ja
Inventor
アレクサンダー ヴイ スヴォロフ
アレクサンダー ヴイ スヴォロフ
ヴィピンダス パラ
ヴィピンダス パラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2016530712A publication Critical patent/JP2016530712A/ja
Application granted granted Critical
Publication of JP6391689B2 publication Critical patent/JP6391689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導体構造を形成する方法は、炭化ケイ素結晶内へのチャネリング注入の使用を含む。一部の方法は、結晶軸を有する炭化ケイ素層を用意するステップと、炭化ケイ素層を約３００℃以上の温度まで加熱するステップと、加熱された炭化ケイ素層内へ注入の方向と結晶軸との間が約２°未満の注入角度で、ドーパントイオンを注入するステップと、注入されたイオンを活性化するために炭化ケイ素層を約３０，０００℃・時間未満の時間温度積でアニールするステップとを含む。

Description

本出願は、２０１３年７月２６日に出願された「Ｃｏｎｔｒｏｌｌｅｄ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ Ｉｎｔｏ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｕｓｉｎｇ Ｃｈａｎｎｅｌｉｎｇ Ａｎｄ Ｄｅｖｉｃｅｓ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇ Ｃｏｎｔｒｏｌｌｅｄ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ Ｉｎｔｏ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｕｓｉｎｇ Ｃｈａｎｎｅｌｉｎｇ」と題された米国仮特許出願第６１／８５８，９２６号の利益および優先権を主張し、本仮特許出願の開示はその全体が参照により本明細書に組み込まれる。
本発明は、半導体デバイスの作製に関し、より詳細には半導体デバイスを作製するためのイオン注入に関する。
イオン注入は、ウェーハに特定のドーパントを添加することによって半導体ウェーハの電子的特性を変更するのに使用することができる半導体デバイスの作製技法である。より詳細には、従来のイオン注入では、ウェーハへ注入される所望のイオン種は、イオン化され、所定の運動エネルギーに加速され、イオン注入ターゲットチャンバ内に装荷された半導体ウェーハの表面に向かってイオンビームとして導かれ得る。所定の運動エネルギーに基づいて、所望のイオン種は、ある深さまで半導体ウェーハに侵入することができる。このようにして、イオンを半導体ウェーハ内へ埋め込む（すなわち、注入する）ことができ、それによって、半導体ウェーハの電気的特性を変えることができる。
一部の実施形態は、半導体構造を形成する方法を提供する。本方法は、結晶軸を有する炭化ケイ素層を用意するステップと、炭化ケイ素層を約３００℃以上の温度まで加熱するステップと、注入の方向と結晶軸との間が約２°未満の注入角度で、加熱された炭化ケイ素層へドーパントイオンを注入するステップと、注入されたイオンを活性化するために約３０，０００℃・時間未満の時間温度積で炭化ケイ素層をアニールするステップと、を含む。
注入角度は、一部の実施形態では０．１°よりも大きくてもよい。一部の実施形態では、注入角度は、０．１°〜１°、および一部の実施形態では０．１°〜５°であってもよい。
炭化ケイ素層は、約２°〜１０°のオフ角を有する軸外し（ｏｆｆ−ａｘｉｓ）炭化ケイ素層を含んでもよい。
本方法は、注入されたイオンが０°の注入角度で注入された場合に有する深さと比較して、炭化ケイ素層内の注入されたイオンの深さを低減させるように注入角度を制御するステップをさらに含むことができる。
本方法は、注入中に炭化ケイ素層を約５００℃以上の温度に維持するステップ、および一部の実施形態では注入中に炭化ケイ素層を約１０００℃以上の温度に維持するステップをさらに含んでもよい。
ドーパントイオンを注入するステップは、注入されたイオンが０．１μｍよりも深く１．０μｍよりも浅い深さを有するように制御しながら、約１００ｋｅＶ以下の注入エネルギーでドーパントイオンを注入するステップを含むことができる。一部の実施形態では、ドーパントイオンは、注入されたイオンが０．２μｍよりも深く０．５μｍよりも浅い深さを有するように制御しながら、約１００ｋｅＶ以下の注入エネルギーで注入されてもよい。
さらなる実施形態では、ドーパントイオンを注入するステップは、注入されたイオンが０．１μｍよりも深く１．０μｍよりも浅い深さを有するように制御しながら、約５０ｋｅＶ以下の注入エネルギーでドーパントイオンを注入するステップ、およびさらなる実施形態では、注入されたイオンが０．２μｍよりも深く０．５μｍよりも浅い深さを有するように制御しながら、約５０ｋｅＶ以下の注入エネルギーでドーパントイオンを注入するステップを含む。
さらなる実施形態では、ドーパントイオンを注入するステップは、注入されたイオンが０．１μｍよりも深く１．０μｍよりも浅い深さを有するように制御しながら、約３０ｋｅＶ以下の注入エネルギーでドーパントイオンを注入するステップ、およびさらなる実施形態では、注入されたイオンが０．２μｍよりも深く０．３μｍよりも浅い深さを有するように制御しながら、約３０ｋｅＶ以下の注入エネルギーでドーパントイオンを注入するステップを含む。
さらなる実施形態では、ドーパントイオンを注入するステップは、注入されたイオンが０．１μｍよりも深く０．５μｍよりも浅い深さを有するように制御しながら、約１０ｋｅＶ以下の注入エネルギーでドーパントイオンを注入するステップを含む。
注入されたイオンは、室温で注入された場合に注入されたイオンが有する深さよりも浅い深さを炭化ケイ素層内に有することができる。
炭化ケイ素層は、ドーパントイオンが注入されるときに、スクリーニング層がなくてもよい。
本方法は、炭化ケイ素層の一部を露出させるマスクを炭化ケイ素層上に設けるステップであって、マスクが、チャネリングのない場合に同一の注入深さを得るのに必要なエネルギーレベルで行われる注入に対して普通ならば必要とされる厚さの半分未満の厚さを有し、ドーパントイオンを注入するステップがマスクを介してドーパントイオンを注入するステップを含む、ステップをさらに含むことができる。
一部の実施形態による電子デバイスは、第１の導電型および第１のドーピング濃度を有する炭化ケイ素ドリフト領域と、ドリフト領域内のウェル領域であって、第１の導電型と反対の第２の導電型を有し第２のドーピング濃度を有するウェル領域と、ウェル領域下方の深く注入された領域であって、第１のドーピング濃度よりも高く第２のドーピング濃度よりも低い第３のドーピング濃度を有する深く注入された領域と、を含む。
ドリフト領域は、第１のドーピング濃度を有するドリフト層、およびドリフト層上の第４のドーピング濃度を有する電流広がり層を含む。第４のドーピング濃度は、ドリフト層の第１のドーピング濃度よりも高く、深く注入された領域の第３のドーピング濃度よりも低くてもよい。
深く注入された領域は、電流広がり層の厚さよりも浅い深さまで延在することができる。
ドリフト層は、深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有することができる。
電流広がり層の第４のドーピング濃度は、深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高くてもよい。
電子デバイスは、深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有することができる。
電流広がり層は、約２．５μｍ〜約４．５μｍの厚さを有することができる。
電流広がり層は、約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有することができる。
ドリフト層は、約２．５μｍ〜約４．５μｍの厚さを有することができる。
ドリフト層は、約６Ｅ１５ｃｍ-3〜約２Ｅ１６ｃｍ-3のドーピング濃度を有することができる。
深く注入された領域は、ドリフト領域内へ約２．５μｍ〜約４．５μｍの深さまで延在することができる。
深く注入された領域は、約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有することができる。
一部の実施形態によるショットキーダイオードは、第１の導電型および第１のドーピング濃度を有する炭化ケイ素ドリフト領域、ならびに炭化ケイ素ドリフト領域内の深く注入された領域を含む。深く注入された領域は、第１のドーピング濃度よりも高い第２のドーピング濃度を有し、約２．５μｍ〜約４．５μｍの第１の深さまで延在し、第１の深さが炭化ケイ素ドリフト領域の厚さよりも浅い。
さらなる実施形態によるショットキーダイオードは、第１の導電型および第１のドーピング濃度を有する炭化ケイ素ドリフト層と、炭化ケイ素ドリフト層上の、第１の導電型と反対の第２の導電型を有し、第１のドーピング濃度よりも高い第２のドーピング濃度を有する炭化ケイ素エピタキシャル層であって、約２．５μｍよりも厚い厚さを有する炭化ケイ素エピタキシャル層と、炭化ケイ素ドリフト領域を貫いて炭化ケイ素ドリフト層内へ延在する深く注入された領域であって、第１の導電型を有し、第２のドーピング濃度よりも低い第３のドーピング濃度を有する深く注入された領域と、を含む。
電子デバイスを形成する方法は、第１の導電型および第１のドーピング濃度を有し結晶軸を有する炭化ケイ素ドリフト領域を用意するステップと、ドリフト領域内に、第１の導電型と反対の第２の導電型を有し第２のドーピング濃度を有するウェル領域を形成するステップと、ウェル領域下方の深く注入された領域を形成するためにドーパントイオンを注入するステップと、を含み、深く注入された領域が、第１のドーピング濃度よりも高く第２のドーピング濃度よりも低い第３のドーピング濃度を有し、イオンを注入するステップが、注入の方向と結晶軸との間が約２°未満の注入角度でドーパントイオンを注入するステップを含む。
一部の実施形態により作製することができるデバイス構造の概略ブロック図である。 一部の実施形態によるチャネリングイオン注入を示す概略図である。 室温および５００℃において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、ならびにチャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。 室温および５００℃において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された11Ｂイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、ならびにチャネリングのない11Ｂイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。 室温および５００℃において２００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、ならびにチャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。 室温において様々な注入エネルギーで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、ならびにチャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。 一部の実施形態による動作を示すブロック図である。 室温において様々な注入エネルギーで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対するＳＩＭＳ分析データを示すグラフである。 従来のＤＭＯＳＦＥＴ構造を示す概略ブロック図である。 一部の実施形態による超接合ＤＭＯＳＦＥＴ構造を示す概略ブロック図である。 図８Ａおよび図８Ｂに示すデバイスのｐ型注入下の電界のグラフである。 一部の実施形態による超接合ジャンクションバリアショットキー（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオードを示す概略ブロック図である。 さらなる実施形態による超接合ＪＢＳダイオードを示す概略ブロック図である。
ここで、本発明について、本発明の実施形態が示される添付図面を参照して、以降より完全に説明される。しかしながら、本発明は、本明細書に述べられる実施形態に限定されると解釈されるべきでない。むしろ、これらの実施形態は、本開示が完璧で完全となるように、および当業者に本発明の範囲を完全に伝えるように提供される。図面では、層および領域の厚さは、明瞭にするために誇張されている。同様の数字は、全体を通して同様の要素を指す。
用語の第１、第２などは、本明細書では諸要素を説明するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことを理解されるであろう。これらの用語は、単にある要素を別の要素と区別するために使用される。例えば、本発明の範囲から逸脱せずに、第１の要素を第２の要素と称することができ、同様に、第２の要素を第１の要素と称することができる。
本明細書で本発明の説明において使用される術語は、特定の実施形態のみを説明するためのものであり、本発明を限定することは意図されてない。本発明の説明および添付された特許請求の範囲で使用されるように、単数形「１つの（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」は、文脈で明確にそうでないと示さない限り、複数形を同様に含むことが意図されている。また、本明細書で使用されるような用語「および／または」は、関連付けられた列挙項目の１つまたは複数のすべての可能な組合せを指し、包含していることが理解されるであろう。用語「備える」および／または「備えている」は、本明細書で使用される場合、述べられる特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明記するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在もしくは追加を妨げないことをさらに理解されるであろう。
本発明の実施形態について、本発明の理想化された実施形態の概略図である断面図を参照して本明細書で説明する。そのため、例えば、製造技法および／または公差の結果として、各図の形状からの変化が予期される。したがって、本発明の実施形態は、本明細書に図示された領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造により生じる形状の偏差が含まれることになる。例えば、矩形として図示される注入領域は、典型的には、注入領域から非注入領域への２値的変化ではなく、領域のエッジで注入濃度が丸みのあるもしくは曲線状のフィーチャおよび／または勾配を有する。同様に、例えば、ボロンおよび／またはベリリウムなどの軽量元素の注入によって形成された埋め込み領域は、結果として、ある注入では、埋め込み領域と、注入が貫通して行われる表面との間の領域となり得る。したがって、各図に示す領域は、本質的に概略であって、それらの形状は、デバイスの領域の実際の形状を示すことは意図されておらず、本発明の範囲を限定することは意図されていない。
別段の定義がなければ、技術的および科学的用語を含む、本発明の実施形態を開示するのに使用される用語はすべて、本発明が属する当業者によって通常理解されるものと同一の意味を有し、必ずしも本発明が記載される時点で知られている特定の定義に限定されない。したがって、これらの用語は、そのような時点の後に生み出される等価な用語を含むことができる。通常使用される辞書で定義されるような用語は、本明細書におけるおよび関連する技術の文脈における用語の意味と矛盾しない意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化されたまたは過度に形式的な意味において解釈されないことをさらに理解されるであろう。本明細書に述べられる刊行物、特許出願、特許、および他の参考文献はすべて、その全体が参照により組み込まれる。
炭化ケイ素における半導体デバイスの作製は、ひとつには高い温度が多くのデバイス作製プロセスに必要となるため困難である。例えば、成長温度およびアニール温度は、炭化ケイ素では、シリコンなどの他の材料系よりも著しく高い。加えて、炭化ケイ素デバイスの作製は、炭化ケイ素内のドーパント原子の高い熱的安定性によってより困難になる。具体的には、炭化ケイ素内のドーパント原子の高い熱的安定性は、シリコンを主成分とするデバイス作製における通常のドーピング技法であるドーパント拡散が炭化ケイ素では一般に有用ではないことを意味する。
したがって、炭化ケイ素デバイスを作製する際に、多くの場合、エピタキシャル成長／再成長およびイオン注入などの他の技法を使用して炭化ケイ素内にドープ領域を形成する必要がある。
炭化ケイ素内にドープ領域を形成するためにエピタキシャル成長／再成長およびリソグラフィを使用することは、有用ではあるが、時間がかかり費用がかかる。また、そのような技法は、時間のかかる位置合わせステップをしばしば必要とし、デバイス作製に必要とされる領域をすべて形成するのに適していないことがある。
イオン注入は、炭化ケイ素層の一部分を選択的にドープするための柔軟で便利な方法である。イオン注入プロセスでは、ドーパントイオンは、通常ｋｅＶまたはＭｅＶを単位として表わされる高エネルギーに加速され、半導体格子に向かって導かれる。注入は、格子に侵入し、格子内のどこかにとどまるようになる。ドーズ量と呼ばれる、半導体層へ注入されたイオンの数は、通常１平方ｃｍ当たり（ｃｍ-2）のイオンによって表わされる。層の一部をマスクすることによって選択的な注入が行われ、イオンが層のマスクされた部分に侵入するのを防ぐ。
しかしながら、イオン注入は、あるよく知られている欠点を有する。具体的には、ドーパントイオンが半導体層へ注入される場合、イオンは半導体層の結晶格子に照射損傷をもたらす。格子損傷を修復するために、（例えば、１２００℃よりも高い、場合によっては１６００℃よりも高い）比較的高い温度で構造をアニールしなければならない。高温アニールおよび／または長いアニール時間にもかかわらず、一部の格子損傷は、残留する場合がある。
さらに、従来のイオン注入は、深い注入領域、または深さにおいて高レベルのドーピング均一性を必要とする領域の形成に使用するには魅力的でない場合がある。注入レンジは、注入されたイオンの平均深さを指す。注入されたイオンの深さは、注入のエネルギーと直接関係し、すなわち、より高いエネルギーで半導体層へ注入されたイオンは、より深く層に入る傾向がある。したがって、深い注入領域の形成は、高エネルギー注入を必要とする。しかしながら、格子損傷も、注入のエネルギーと直接関係があり、より高いエネルギーの注入は、やはりより低いエネルギーの注入よりも多くの格子損傷を引き起こす傾向がある。また、高エネルギーの注入は、厚いマスク層を必要とし、この厚いマスク層が、注入の望ましくないシャドーイングの原因となる場合がある。
本明細書で使用されるように、注入深さは、注入領域の深さを指し、この注入領域の深さは、ピークの注入濃度が生じる深さよりも深い。具体的には、注入深さは、本明細書では、注入されたドーパントの濃度が１０14ｃｍ-3未満になる深さを指す。ｐｎ接合の位置は、近隣領域のドーピングレベルによって影響を受けるため、注入深さは、注入領域によって形成されたｐｎ接合の接合深さに対応しない場合があることに留意されたい。
さらに、深さにおける良好なドーピング均一性を有する注入領域を形成するために、複数のエネルギーおよびドーズ量によって複数の注入ステップを行う必要がある。各注入ステップによって、構造を作製するのに必要とされる時間および費用が増加する。
本発明の実施形態は、結果として格子損傷を低減するより低いエネルギー注入を使用して深さにおいて極めて均一な注入領域を炭化ケイ素内に制御可能に形成するために、注入チャネリングを使用することができるという認識に基づく。一部の実施形態によると、チャネリング注入の深さは、高温で注入を行うことによって制御することができ、これによって、注入の深さを低減させることができる。また、注入の深さは、注入の角度を変えることによって制御することができる。格子損傷を減らすことによって、注入後のアニールの温度および／または時間を低減することができ、これによって、作製のスループットを増加させ、および／または作製費用を減らすことができる。
一部の材料では、比較的高温（例えば、最大１８００℃）でのイオン注入によって、損傷の回復、構造変更、化学反応の増大、および／または注入された種の拡散向上などのいくつかの利点が提供されることがある。例えば、炭化ケイ素（ＳｉＣ）基板への高温のイオン注入によって、室温でのイオン注入と比べて、注入された種の活性化効率の向上、注入された層のシート抵抗の低減、キャリア移動度の向上、および／または炭化ケイ素基板に対する損傷の低減が提供されることがある。
さらに、高温の注入は、時間とともに、より少ない変動を示し、よりよい信頼性を有する、より安定したデバイスにつながる可能性がある。
チャネリングは、イオンが半導体の結晶軸に沿って注入されるときに遭遇する現象である。イオンが結晶格子へ注入される場合、注入されるイオンは、それらが結晶格子内の原子に衝突するときに散乱する傾向がある（衝突散乱と呼ばれる）。注入の方向が結晶格子の主軸に対して斜角に配向している場合、格子内の原子は、注入の方向に対してランダムな分布を有するように見える。したがって、注入されたイオンと結晶格子内の原子との間の衝突の可能性は、深さの増加とともにかなり一様である。しかしながら、注入の方向が結晶格子の主軸に近い場合、結晶格子内の原子は、注入の方向に対して「整列している」ように見え、注入されたイオンは、結晶構造によって生成されたチャネルを進むように見える。これによって、特に半導体層の表面の近くで、注入されたイオンと結晶格子内の原子との間の衝突の可能性が低減する。その結果、注入の深さが大幅に増加する。
注入の深さが注入領域の所望の深さよりも深い場合があるため、通常、注入の深さがチャネリングによって増加することは望ましくない。従来の技法を使用して、チャネリング注入の深さを制御するのが難しいためである。したがって、例えば、炭化ケイ素の処理では、半導体層の結晶軸に近い角度でイオンを注入する場合、注入される層の上に二酸化シリコンなどの犠牲層を形成すること、およびアモルファス層を通して半導体層に注入することが普通である。スクリーン層は、注入されたイオンの方向をランダム化する効果を有し、それによって、下にある格子構造のチャネリング効果を低減させる。
一般に、注入の方向が炭化ケイ素結晶の結晶軸の約２°以内にある場合は、チャネリングが炭化ケイ素内で起こる。注入の方向が炭化ケイ素結晶の結晶軸の約２°を超える場合は、格子内の原子は、注入の方向に対してランダムに分布しているように見え、これによってチャネリング効果が低減する。本明細書で使用されるように、用語「注入角度」は、注入の方向と、ｃ軸または＜０００１＞軸などの、イオンが注入される半導体層の結晶軸との間の角度を指す。したがって、炭化ケイ素層のｃ軸に対して約２°未満の注入角度は、チャネリングをもたらすと予想される。
一部の実施形態は、炭化ケイ素内の浅いおよび／または深い注入領域の注入のためにチャネリング注入を利用する。チャネリング注入の深さは、注入の温度を制御することによって、および／または半導体層の結晶軸に対して注入の方向を精密に制御することによって制御され得る。
本明細書に記載された実施形態を使用して形成することができる例示的な構造が図１に示されている。図１に示すデバイス１０は、イオン注入によって形成することができる様々な領域を有するＭＯＳＦＥＴデバイスである。しかしながら、例えば、金属半導体電界効果トランジスター（ＭＥＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ショットキーダイオード、ＰＩＮダイオードなどを含む多くの様々な種類の半導体デバイスの様々な領域を形成するために、本明細書に開示された実施形態を有利に用いることができることを認識されるであろう。さらに、図１のデバイス１０のある層は、特定の導電型（すなわち、ｎ型またはｐ型）を有するとして記載されているが、層の導電型を逆にしてもよい（例えば、ｎ型として指定された層および／または領域がｐ型であってもよく、その逆であってもよい）ことを認識されるであろう。
例示的な構造１０は、ｎ＋基板２０上のｎ型ドリフト層２２を含む。基板２０は、例えば、６Ｈポリタイプを有する単結晶炭化ケイ素層を含んでもよいが、他のポリタイプが使用されてもよい。さらに、基板は、約２°〜約１０°の軸外し配向を有してもよい。すなわち、炭化ケイ素結晶の六方晶系構造のｃ軸は、基板表面に垂直の方向に対してわずかに傾いていてもよい。
ｎ型ドリフト層２２は、約１Ｅ１４ｃｍ-3〜約５Ｅ１６ｃｍ-3のドーピング濃度を有してもよい。
Ｐ型ウェル１４は、ドリフト層の上部表面に設けられる。ｐ型ウェル１４は、例えば、アルミニウムおよび／またはボロンイオンなどのｐ型ドーパントによって約１Ｅ１６ｃｍ-3〜１Ｅ１９ｃｍ-3の濃度にドープされてもよい。ｐ型ウェル１４は、約０．３μｍ〜約１．２μｍの接合深さを有する。深いｐ領域３４は、ｐ型ウェル１４の直下に形成される。深いｐ型領域３４は、例えば、アルミニウムおよび／またはボロンイオンなどのｐ型ドーパントによってｐ型ウェル１４の濃度よりも高い濃度にドープされてもよい。
Ｐガードリング３８は、ドリフト層２２の表面でデバイスの周辺に形成される。Ｐガードリング３８は、約０．５〜約１．５μｍの深さに形成されてもよく、例えば、アルミニウムおよび／またはボロンイオンなどのｐ型ドーパントによって約１Ｅ１５ｃｍ-3〜約１Ｅ１６ｃｍ-3の濃度にドープされてもよい。チャネリングによって形成された深い注入を有するデバイスの場合は、ガードリングも深い注入によって形成されるべきである。したがって、これらのデバイスのガードリングの深さは、従来の０．５μｍ〜１．５μｍの深さとは対照的に、約２．５μｍ〜約４．５μｍであってもよい。
接合型電界効果トランジスター（ＪＦＥＴ）領域３２は、ｐ型ウェル１４間に形成される。ＪＦＥＴ領域３２の厚さは、約０．５μｍ〜約１．５μｍであってもよく、例えば、窒素および／またはリンイオンなどのｎ型ドーパントによって約１Ｅ１５ｃｍ-3〜約５Ｅ１７ｃｍ-3の濃度にドープされてもよい。
ｎ＋ソース領域１６は、ｐウェル領域１４内に形成され、ｎ＋ソース領域とＪＦＥＴ領域との間のチャネル領域１５を画成するためにＪＦＥＴ領域３２から離間されている。ｎ＋ソース領域１６は、例えば、窒素および／またはリンイオンなどのｎ型ドーパントによって約５Ｅ１８ｃｍ-3〜１Ｅ２１ｃｍ-3の濃度にドープされてもよい。ｎ＋ソース領域１６は、約０．２μｍ〜１．２μｍの深さを有してもよい。
チャネル領域１５に所望のｐ型ドーパントまたはｎ型ドーパントを注入して、所望のしきい電圧を得ることができる。具体的には、チャネル領域１５は、例えば、アルミニウムおよび／またはボロンイオンなどのｐ型ドーパントによって約１Ｅ１７ｃｍ-3〜２Ｅ１８ｃｍ-3の濃度にドープされてもよい。チャネル領域１５は、約５０ｎｍ〜３００ｎｍの深さを有してもよい。
ｐ＋ウェルコンタクト領域１８は、ｎ＋ソース領域に隣接してｐウェル領域１４内に形成される。ｐ＋ウェルコンタクト領域１８は、約０．２μｍ〜１．２μｍの深さを有してもよく、例えば、アルミニウムおよび／またはボロンイオンなどのｐ型ドーパントによって約５Ｅ１８ｃｍ-3〜１Ｅ２１ｃｍ-3の濃度にドープされてもよい。
二酸化シリコンなどのゲート絶縁体２５は、ドリフト層２２上に設けられ、ｎ＋ソース層１６からチャネル領域１５およびＪＦＥＴ領域３２上に延在する。金属被覆層を有するポリシリコンを含むことがあるゲートコンタクト２４は、ゲート絶縁体２５上にある。
ソースオーミックコンタクト２６は、ｎ＋ソース領域１６およびｐ＋ウェルコンタクト領域１８上に形成され、ドレインオーミックコンタクト２８は、基板２０上に形成される。
電流がドリフト層２２を横切って、ソースコンタクト３２からドレインコンタクト２８まで流れるように、十分な電圧をゲートコンタクト２４に印加して、チャネル領域１５に反転層を生成することができ、それによってソース領域１６からのｎ型キャリアがウェル領域１４を通過し、ドリフト領域２２および基板２０を横切ってドレインコンタクト２８まで達することができる。
前述の議論から理解されるように、図１のデバイス１０の領域の多くは、有利には選択的イオン注入によって形成することができる。例えば、ウェル領域１４、ソース領域１６、ウェルコンタクト領域１８、ＪＦＥＴ領域３２およびチャネル領域１５は、すべてイオン注入を使用して形成することができる。これらの領域は、大きく変わる深さおよびドーピング濃度を有する。通常、ＪＦＥＴ領域３２およびウェル領域１４などのより深い領域は、チャネリング効果を低減させる／防ぐために二酸化シリコンマスク層を用いて複数の注入ステップを使用して形成される。
例えば、従来のデバイス処理レシピは、深いｐ型の注入を必要とすることがある。３６０ｋｅＶでの27Ａｌイオンの注入は、特に分布の端部（ＥＯＤ：Ｅｎｄ ｏｆ Ｄｉｓｔｒｉｂｕｔｉｏｎ）で、すなわちイオンの最深侵入部で、ならびに注入パターンの側部で、受け入れがたいほど高いレベルの格子損傷を結果として生じることが分かった。その結果、注入を行うのに１０倍を超える時間を必要とする、二重イオン化された27Ａｌ＋＋イオンの複数の注入ステップを使用して、深いｐ型領域３４を形成する必要があった。また、チャネル注入およびＪＦＥＴ領域注入は、ＥＯＤおよび注入パターンの側部に受け入れがたいレベルの格子損傷をこうむる。一部の実施形態によって、低エネルギーイオン注入を使用して、炭化ケイ素内に深い注入を形成することが可能となる。
一部の実施形態によると、チャネリングイオン注入を使用して、炭化ケイ素半導体デバイス内に１つまたは複数のドープ領域を形成することができる。図２を参照すると、エピタキシャル層２２が形成される炭化ケイ素基板２０にイオン５０が注入されてもよい。注入の方向は、基板２０およびエピタキシャル層２２の六方晶系半導体格子のｃ軸と実質的に平行であってもよい。本明細書で使用されるように、実質的に平行とは、注入の方向が半導体格子のｃ軸の方向と２°未満異なることを意味する。
上記のように、炭化ケイ素基板２０およびその上に形成されたエピタキシャル層２２は、例えば、２°〜１０°のオフ角配向を有してもよい。したがって、図２に示すように、炭化ケイ素基板２０のｃ軸５２は、基板のオフ角と等しい傾斜角に基板２０を傾けることによって注入５０の進行方向と一直線に並ぶことができる。注入の角度は、基板と注入ビームを位置合わせするためにラザフォード後方散乱を使用して、（例えば、０．１°の分解能で）厳密に制御することができる。
注入マスク（図示せず）は、注入されることになるエピタキシャル層の領域を画成するために、エピタキシャル層２２上に設けられてもよい。
高温イオン注入は、例えば、「Ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ａｐｐａｒａｔｕｓ ａｎｄ ｍｅｔｈｏｄｓ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ ｕｓｉｎｇ ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ」と題する本出願の譲受人に譲渡された米国特許第７，５４７，８９７号に記載されるような装置で行われてもよく、本特許の開示は、あたかも完全に本明細書で述べられるかのように参照により本明細書に組み込まれる。
一部の実施形態によると、炭化ケイ素デバイス構造内の様々なドープ領域は、最初にスクリーン層を通過することなく、チャネリング効果が生じるように炭化ケイ素層の結晶軸と実質的に一直線になって炭化ケイ素層へイオンを直接注入することによって形成することができる。注入は、室温よりも高い、注入の所望の深さを提供するように選択された温度で行われてもよい。
また、注入の深さは、注入方向に対するウェーハの傾斜角および注入温度を精密に制御することによって制御されてもよい。例えば、注入の温度を増加させることによって、チャネリング注入の深さを低減させることが可能な場合がある。結晶軸に対してわずかに傾いた角度、例えば、０°よりも大きく約２°よりも小さな角度でイオンを注入することによって、注入の深さをさらに制御することができる。
図３は、室温および５００℃において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、ならびにチャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。図３で、曲線３０２は、チャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを表わし、曲線３０４は、室温において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対するＳＩＭＳ分析データを表わし、曲線３０６は、５００℃において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対するＳＩＭＳ分析データを表わす。
図３で分かるように、チャネリング注入（曲線３０４および３０６）は、両方とも非チャネリング注入（曲線３０２）よりも著しく深い深さを有する。さらに、５００℃で行われたチャネリング注入（曲線３０６）は、室温で行われたチャネリング注入（曲線３０４）よりも著しく浅い深さを有する。
同様に、図４は、室温および５００℃において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された11Ｂイオンに対するＳＩＭＳ分析データ、ならびにチャネリングのない11Ｂイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。図４で、曲線４０２は、チャネリングのない11Ｂイオンの注入に対するＴＲＩＭシミュレーションデータを表わし、曲線４０４は、室温において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された11Ｂイオンに対するＳＩＭＳ分析データを表わし、曲線４０６は、５００℃において１００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された11Ｂイオンに対するＳＩＭＳ分析データを表わす。
図４で分かるように、チャネリング注入（曲線４０４および４０６）は、両方とも非チャネリング注入（曲線４０２）よりも著しく深い深さを有する。さらに、５００℃で行われたチャネリング注入（曲線４０６）は、室温（曲線４０４）で行われたチャネリング注入よりもわずかに浅い深さであるが、より良好なドーピング均一性を有する。
図５Ａは、さらなる実験（ＳＩＭＳ）およびシミュレーション（ＴＲＩＭ）結果を示す。具体的には、図５Ａは、室温および５００℃において２００ｋｅＶで４Ｈ−ＳｉＣウェーハにチャネリングによって注入された27Ａｌイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、ならびにチャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。曲線５０２Ｃ〜５０８Ｃ、５０２Ｕ〜５０８Ｕ、および５１０は、下記の表１に示す条件に対応する。
Figure 2016530712
図５Ａで分かるように、２００ｋｅＶの注入エネルギーでは、均一性の高いドーピングが、約０．２μｍ〜１．２μｍの深さでチャネリング注入に対して得られている。しかしながら、ドーズ量が１Ｅ１２ｃｍ-2から５Ｅ１３ｃｍ-2に増加すると、約０．４μｍの深さに第２のピークが現われ始め、ドーピング濃度が深さとともに落ち始めることに留意されたい。これは、高いフルエンスのドーパントイオンによって引き起こされる格子損傷の増加に起因する可能性がある。したがって、ドーズ量を高くするとともに、注入されたイオンを活性化することがますます困難になり、活性化パーセントの低下を招く。
曲線５１０によって示すように、高温注入は、首尾よく注入の深さを約０．４μｍだけ低減させた。
図５Ｂは、室温において様々な注入エネルギーで４Ｈ−ＳｉＣウェーハにチャネリングによって１Ｅ１３ｃｍ-2のドーズ量が注入された27Ａｌイオンに対する二次イオン質量分析法（ＳＩＭＳ）分析データ、およびチャネリングのない27Ａｌイオンの注入に対するＴＲＩＭシミュレーションデータを示すグラフである。曲線５２２Ｕ〜５２８Ｕおよび５３２Ｃ〜５３８Ｃは、下記の表２に示す条件に対応する。
Figure 2016530712
注入深さが注入エネルギーの増加に正比例して増加し、第２のピークが現れていないことに留意されたい。
また、注入深さは、注入の傾斜角を注意深く制御することによって制御することができる。注入中の回転角も、チャネリング注入のドーパント分布に影響することがある。
一部の実施形態によると、炭化ケイ素層に、２°未満の注入角度で、約１００ｋｅＶ未満の注入エネルギーで、および３００℃を超える温度でイオンを注入し、約１μｍ未満の、場合によっては約０．５μｍ未満の、場合によっては約０．３μｍ未満の、場合によっては約０．２μｍ未満の、および場合によっては約０．１μｍ未満の深さを有する注入領域を設けることができる。一部の実施形態では、注入は、４００℃を超える温度で、一部の実施形態では６００℃を超える温度で、一部の実施形態では１０００℃を超える温度で、および一部の実施形態では１１００℃を超える温度で行われてもよい。場合によっては、炭化ケイ素層は、１°未満の、場合によっては０．５°未満の、場合によっては０．１°〜０．５°の、場合によっては０．１°未満の注入角度で注入されてもよい。
一部の実施形態では、イオンは、１Ｅ１３ｃｍ-2未満のドーズ量で注入されてもよい。
特定の理論によって拘束されたくないが、イオン注入が半導体層に対して行われる場合に、２つのタイプの欠陥が半導体層へ導入されると現在信じられている。第１のタイプの欠陥（タイプＩ欠陥）は、注入されたイオンが半導体層の格子構造における原子の結合を壊す場合に引き起こされる。第２のタイプの欠陥（タイプＩＩ欠陥）は、注入されたイオンが半導体格子内の電気的に活性な位置に静止した状態にならない場合があるため、注入されたイオン自体の位置における欠陥である。アニールは、イオン注入によって引き起こされた格子損傷を修復し、また、注入されたイオンが半導体格子の電気的に活性なサイトへ移動するように促す。高温注入は、タイプＩ欠陥の発生を低減させる傾向があるが、チャネリングは、タイプＩＩ欠陥の発生を低減させる傾向がある。
したがって、高温チャネリング注入を使用して注入された半導体層は、低エネルギーの、高温チャネリング注入によって引き起こされる格子損傷が少なくなるため同様の深さの注入に対して普通ならば必要とされるものよりも著しく低い可能性がある時間および／または温度でのアニールが必要であってもよい。場合によっては、アニールの時間温度積は、同様の深さの注入に対して普通ならば必要とされるものの十分の一未満であってもよい。特定の実施形態では、半導体層は、注入されたチャネリングイオンを活性化するために約１０００℃未満の温度で約３０時間未満の時間アニールされてもよい。
特定の実施形態では、注入角度は、制御可能な結果を得るように０．１°以内の精度で制御されてもよい。そのような精度は、例えば、Ｖａｒｉａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ａｓｓｏｃｉａｔｅｓ， Ｇｌｏｕｃｅｓｔｅｒ ＭＡ， ＵＳＡによって製造されたＶＩＩＳＴａ８１０イオン注入装置によって得られる。
シリコンデバイス処理では、高温チャネリングイオン注入は、炭化ケイ素における高温チャネリングイオン注入と同様の効果を有するとは期待されないことに留意されたい。シリコンは、一般に炭化ケイ素ほど堅牢ではなく、したがって、注入がチャネリングの場合でさえ、炭化ケイ素よりもイオン注入中の格子損傷により敏感である。この格子損傷は、チャネルを閉じる傾向があり、注入の深さを制限する。しかしながら、炭化ケイ素でさえ、ドーズ量が増加するとともに、格子損傷がチャネリング注入の注入深さを制限する可能性があることに留意されたい。例えば、M. Janson, et al., "Channeled Implants in 6H Silicon Carbide," Mat. Sci. For. Vols. 338-342 (2000), pp, 889-892は、高エネルギー（＞１ＭｅＶ）チャネリング注入に対する注入深さのドーズ量依存性について記載している。Jansonらは、１．５ＭｅＶの注入エネルギーでは、27Ａｌ注入の注入レンジが、約１１×１０12ｃｍ-2でドーズ量に依存するようになり始めると指摘している。図５Ａから分かるように、４Ｈ−ＳｉＣにおいて２００ｋｅＶの注入に対して同様の効果を観察することができる。
さらに、その結晶構造により、注入後に、シリコンは、炭化ケイ素よりも良好な結晶学的な復元を受ける。具体的には、シリコンは、格子内で垂直に構成されたダイヤモンド立方晶系結晶構造を有する。したがって、シリコン原子をアモルファス化する高エネルギー注入を使用することは、シリコンに関しては好ましい。その場合、シリコンの結晶構造は、アニールによって復元することができる。一方、炭化ケイ素は、横方向に構成された六方晶系構造を有する。例えば、炭化ケイ素におけるエピタキシャル結晶成長は、横方向のステップフローメカニズムによって生じる。したがって、格子を、所望のポリタイプに復元することが高温アニールによってでさえ困難なため、炭化ケイ素格子をアモルファス化することは望ましくない。
図６は、一部の実施形態による炭化ケイ素層を注入するための動作を示すブロック図である。図示するように、一部の実施形態による動作は、炭化ケイ素層を用意するステップ（ブロック６０２）と、炭化ケイ素層を、４００℃を超える、場合によっては６００℃を超える、場合によっては１０００℃を超える、および場合によっては１１００℃を超える温度まで加熱するステップ（ブロック６０４）と、約２°未満の注入角度で、加熱された炭化ケイ素層へドーパントイオンを注入するステップ（ブロック６０６）と、注入されたイオンを活性化するために炭化ケイ素層をアニールするステップ（ブロック６０８）と、を含む。具体的には、炭化ケイ素層は、注入されたイオンを活性化するために約３０，０００℃・時間未満の時間温度積でアニールされてもよい。例えば、１０００℃で３０時間実行されるアニールは、３０，０００℃・時間の温度時間積を有する。場合によっては、炭化ケイ素層は、注入されたイオンを活性化するために約２５，０００℃・時間未満の時間温度積でアニールされてもよく、場合によっては、炭化ケイ素層は、注入されたイオンを活性化するために約２０，０００℃・時間未満の時間温度積でアニールされてもよい。
一部の実施形態では、炭化ケイ素層は、１２００℃未満の、場合によっては１１００℃未満の、場合によっては１０００℃未満の、および場合によっては６００℃未満の温度でアニールされてもよい。
炭化ケイ素にチャネリング注入を組み込んだパワー半導体素子の一部のさらなる実施形態について次に記載する。縦型パワーデバイスでは、デバイスの阻止電圧の定格は、ドリフト領域の厚さおよびドーピングによって決定される。典型的には、設計段階中に、所望の阻止電圧の定格が選択され、次に、ドリフト領域の厚さおよびドーピングが所望の阻止電圧の定格に基づいて選ばれる。
縦型パワー半導体デバイスが逆阻止（すなわち、非導通）モードで動作する場合、ドリフト領域の電界プロファイルは、ＰＮ接合近くに電界のピークが現れる三角形である。ドリフト領域のオン抵抗を低減させるために、ドリフト領域のドーピング濃度を増加させることが望ましい。しかしながら、ドリフト領域のドーピング濃度が増加するとともに、阻止動作モードにおけるドリフト領域のピーク電界も増加する。ピーク電界の増加は、阻止モードにおけるデバイスの降伏電圧を低減させる。したがって、阻止電圧とドリフト層のドーピングレベルとの間の関係によりそのようなデバイスに対するオン抵抗と阻止電圧との間にトレードオフがある。しかしながら、所望の阻止電圧に対して、ドリフト抵抗を最小化するドリフト層ドーピングおよびドリフト層厚さの最適な選択がある場合がある。これは、４Ｈ−ＳｉＣに対する一次元ユニポーラ限界として知られている。
一部の実施形態は、接合バリアショットキー（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）およびＰＮショットキー組合せ（ＭＰＳ：Ｍｅｒｇｅｄ ＰＮ−Ｓｃｈｏｔｔｋｙ）ダイオードを含むショットキーダイオード、ＤＭＯＳＦＥＴ、ならびにＵＭＯＳＦＥＴなどのユニポーラ縦型パワーデバイス、ＢＪＴなどの抵抗を、典型的にはドリフト層またはドリフト領域である電圧支持領域の抵抗によって課された一次元限界を超えて、低減させる。これは、ドリフト領域と反対極性の深い注入（例えば、２．５μｍ〜５μｍ以上の深さに注入されたイオン）を使用することによって実現することができる。これらの注入領域は、阻止動作モードにおいてドリフト領域の電荷を相殺することができる。この特徴を有するパワー半導体デバイスは、超接合デバイスとして知られている。超接合デバイスでは、阻止モードにおける電界は、もはや三角形でも一次元でもなく、デバイスがどのように設計されているかに応じて、電界のピークを接合から移動させることができる。これによって、ドリフト領域のドーピングを、一次元ユニポーラ限界によって典型的に許容されるものを上回って増加させることが可能な場合がある。したがって、ドリフト領域の抵抗を、同一または同様の電圧定格に対して従来の縦型デバイスよりも小さくすることができる。
本明細書に記載される実施形態によるデバイスは、深いイオン注入を使用して形成された、ドリフト領域とは反対極性タイプの領域を含む点で従来のデバイスと異なることがある。本明細書に記載されるように、深い注入は、チャネリング注入を使用することによって実現されてもよい。本明細書に記載されるようなチャネリングイオン注入条件の使用によって、注入されたＳｉＣ層の品質を改善することができ、それによって、結果として得られるデバイスのよりよい性能および／または安定性が可能となり得る。
注入領域を深く形成する高い注入エネルギーの使用は、チャネリングを使用して促進されてもよい。通常、高エネルギー注入は、注入されたイオンの横方向分布の増大、ならびに高エネルギー注入の結果として半導体格子へ導入されるエンドオブレンジ欠陥（ＥＲＤ：ｅｎｄ−ｏｆ−ｒａｎｇｅ ｄｅｆｅｃｔ）密度の増加のためにデバイス性能に有害であると考えられている。注入レンジを増加させるためにチャネリングを使用することによって、ＥＲＤを低減させることができ、注入の横方向分布も低減させることができ、これによってよりよいプロセス制御およびより小さなフィーチャサイズが実現される。加えて、注入エネルギーが、同様の注入レンジを実現するために普通ならば必要とされるものよりも低くてもよいため、チャネリング注入が行われる場合に、より薄い注入マスクを使用することができる。場合によっては、注入マスクは、同様の注入レンジを得るために普通ならば必要とされる厚さの半分未満であってもよい。
例えば、チャネリングのないＳｉＣで３．５μｍの接合深さを実現するためには、５ＭｅＶの注入エネルギーで注入を行う必要がある。その注入エネルギーに対して、５．０μｍの厚さを有するＳｉＯ2マスクが必要である。対照的に、チャネリングによって、３．５μｍの接合深さを、７５０ｋｅＶの注入エネルギーで27Ａｌイオンのチャネリング注入を使用して実現することができる。そのような注入エネルギーに対して、５．０μｍ未満の厚さを有するＳｉＯ2を使用することができる。場合によっては、マスクは、３μｍ未満の、および場合によっては２μｍ未満の厚さを有することができる。一部の実施形態では、１．４μｍの厚さを有するマスクを、７５０ｋｅＶの注入エネルギーでのチャネリング注入に対する注入マスクとして使用することができる。したがって、一部の実施形態では、マスクは、同様の接合深さを得るのに非チャネリング注入に対して必要とされるマスク厚さの６０％未満の、および場合によっては同様の接合深さを得るのに非チャネリング注入に対して必要とされる厚さの４０％未満の厚さを有してもよい。一部の実施形態では、同様の接合深さを得るのに非チャネリング注入に対して必要とされる厚さの３０％未満の厚さを有するマスクを、チャネリング注入に対する注入マスクとして使用することができる。
エンドオブレンジ欠陥は、デバイス性能に大きな影響を及ぼすと考えられている。チャネリングは、ＥＲＤを低減させるため、チャネリングの使用は、デバイス性能に著しい影響を及ぼすことがある。さらに、炭化ケイ素格子の相対的強度のために、炭化ケイ素は、シリコンなどの従来の半導体材料よりもはるかにうまく重大な格子損傷なしにチャネリング注入に対処すると予想される。
比較的低いエネルギー、例えば約１０ｋｅＶ以下でのチャネリング注入については、注入レンジを制限するほとんどのイオン衝突は、核衝突、すなわち格子内の原子核との衝突であると考えられている。これは、半導体結晶格子が受ける注入損傷の量を増加させる。反対に、比較的高いエネルギーの（すなわち、より深い）チャネリング注入に対しては、注入されたイオンは、半導体格子内の電子雲と比較的多く衝突し、結果として格子損傷が比較的少なくなると考えられている。したがって、格子損傷の見地から、チャネリング注入は、非チャネリング注入とは非常に異なった振舞いをする。非チャネリング注入については、注入によって引き起こされる格子損傷の量は、一般に注入エネルギーとともに増加する。したがって、チャネリング注入は、非常に深い、例えば、２．５μｍ以上の注入領域の形成に特によく適している可能性がある。
図７は、二次イオン質量分析法（ＳＩＭＳ）によって測定されるような、ｃ軸に沿った４Ｈ−ＳｉＣウェーハ内のチャネリング注入された27Ａｌの分布を示す。注入は、室温で、３００、５００および７５０ｋｅＶのエネルギーレベルによって、およびそれぞれの場合で１Ｅ１３ｃｍ-2のドーズ量で行われた。具体的には、曲線７００は、３００ｋｅＶのエネルギーで注入されたＡｌ原子の測定された分布を示し、曲線７０２は、５００ｋｅＶのエネルギーで注入されたＡｌ原子の測定された分布を示し、曲線７０４は、７５０ｋｅＶのエネルギーで注入されたＡｌ原子の測定された分布を示す。
図７に示す注入は、ＳｉＣウェーハの表面のすぐ上のＳｉＯ2スクリーン層なしに行われた。そのような注入エネルギーに対して、チャネリングのない27Ａｌに対する予期される侵入深さＲｐは、３００ｋｅＶに対してＲｐ＝０．３３μｍ、５００ｋｅＶに対してＲｐ＝０．５２μｍ、７５０ｋｅＶに対してＲｐ＝０．７１μｍである。このチャネリング条件は、注入されるＡｌ原子を約７Ｅ１６ｃｍ-3の平坦な濃度でウェーハ内へ約４倍深く延在させることができ、これは深いｐ型のドーピングレベルにとっては妥当なものである。
図７は、チャネリング注入によって得られる注入領域が高レベルのドーピング均一性を有することができることを示す。具体的には、一部の実施形態では、大きな深さを超えて約２５％未満だけそのピークの分布と異なる分布を有する単一の注入領域を得ることができる。例えば、図７の曲線７００（３００ｋｅＶの注入に対応する）は、約１μｍの深さを超えて約９Ｅ１７ｃｍ-3から約７Ｅ１７ｃｍ-3まで変わるドーピング濃度を有する注入領域を表わす。図７の曲線７０２（５００ｋｅＶの注入に対応する）は、約１．５μｍの深さを超えて約９Ｅ１７ｃｍ-3から約７Ｅ１７ｃｍ-3まで変わるドーピング濃度を有する注入領域を表わす。図７の曲線７０４は、約１．７５μｍの深さを超えて約８．５Ｅ１７ｃｍ-3から約６Ｅ１７ｃｍ-3まで変わるドーピング濃度を有する注入領域を表わす。
上記のように、チャネリング注入プロセスは、あるタイプの注入装置では制御するのが困難である。イオンチャネリングプロセスでは、特に大口径のウェーハを処理する場合に、イオン注入装置におけるイオンビームの高度の平行度、およびイオンビームの方向に対するウェーハの精密な配向が必要となる。これらのパラメータの厳格な制御によって首尾一貫したドーピング分布が可能となることがあり、このことは、適切で再現可能な結果を実現するのに役立つ。本明細書に記載されるようなチャネリング注入を使用することによって、指定されたシート抵抗を実現するために複数の注入をする必要性を低減させることもできる。
チャネリングを利用しない場合は、高い注入エネルギーを使用して、深い注入を得ることが可能な場合がある。例えば、深いｐ型の注入は、３６０ｋｅＶの注入エネルギーで単一状態の27Ａｌイオンの注入を使用して得ることができる。注入は、ターゲットウェーハ内で注入されたイオンの再現可能な分布を得るために、ｃ軸から（１１−２０）軸の方へ約４度オフの配向にターゲットウェーハを保持しながら、「スクリーン」ＳｉＯ2層を使用して行うことができる。しかしながら、そのような注入条件によって、結果として、イオンの分布の端部（ＥＯＤ）における受け入れがたいほど高度の格子損傷、ならびに横方向の側部損傷が生じることがある。
ＳｉＣを主成分とするデバイスの一部のフィーチャを形成するためにｃ軸に沿ってチャネリング注入を使用することによって、深いドーパント分布を得るのに必要とされる注入条件の数を低減させ、同時に格子損傷を低減させることができる。また、格子損傷が低減することによって、ポスト注入アニール温度および／またはアニール時間を低減させることができる。
１２００Ｖの逆阻止電圧に定格された超接合ＤＭＯＳＦＥＴ構造が図８Ａおよび図８Ｂに示されている。具体的には、図８Ａは、従来の１２００ＶＳｉＣ ＤＭＯＳＦＥＴ構造８００Ａを示し、一方図８Ｂは、深いｐ型のチャネリング注入を使用して、一部の実施形態により形成された超接合ＤＭＯＳＦＥＴ構造８００Ｂを示す。
図８Ａを参照すると、従来のＤＭＯＳＦＥＴ構造８００Ａは、ｎ＋基板８０２、および基板８０２上の約８Ｅ１５ｃｍ-3のドーピング濃度を有するｎ型ドリフト層８０４を含むことができる。ドリフト層８０４は、約７．５μｍの厚さを有する。約２．５μｍの厚さおよび約２Ｅ１６ｃｍ-3のドーピング濃度を有するｎ型広がり層８０６がドリフト層８０４上にある。ｎ型広がり層８０６のドーピング濃度は、ドリフト層８０４のドーピング濃度よりも高い。ドリフト層８０４およびｎ型広がり層８０６は、ともにデバイス８００Ａのドリフト領域を形成することができる。
ｐ＋ウェル領域８０８は、ｎ型広がり層８０６内に形成され、ｎ＋ソース領域８１０は、ｐ＋ウェル領域８０８内に形成される。ｎ＋ソース領域８１０は、約１Ｅ２０ｃｍ-3よりも高いドーピング濃度を有するように縮退してドープされている。同様に、ｐ＋ウェル領域８０８は、約１Ｅ２０ｃｍ-3よりも高いドーピング濃度を有するように縮退してドープされている。ｎ＋ソース層８１０およびｐ＋ウェル層８０８のドーピング濃度は、それぞれｎ型電流広がり層８０６、ＪＦＥＴ領域８１２およびドリフト層８０４のドーピング濃度よりも高い。
ｎ型ＪＦＥＴ注入領域８１２は、ｐ＋ウェル領域８０８に隣接してｎ型広がり層８０６内に形成される。ｎ型ＪＦＥＴ領域は、ｎ型電流広がり層８０６のドーピング濃度よりも高いドーピング濃度を有する。ゲート絶縁層８２０は、ｎ型広がり層８０６上にあり、ゲートコンタクト８１４は、ゲート絶縁層８２０上にある。ソースコンタクト８１８は、ｎ＋ソース領域８１０上に形成され、ｐ＋ウェル領域８０８と接触する。ドレインコンタクト８２２は、基板８０２上に形成される。
図８Ｂに示すＤＭＯＳＦＥＴ構造８００Ｂは、図８Ａに示すＤＭＯＳＦＥＴ構造と同様の構造を有するが、チャネリング注入を使用することによって、構造内に追加の／異なるフィーチャを形成することができる。具体的には、構造８００Ｂは、ｐ＋ウェル８０８直下に深いｐ注入領域８５０を含む。深いｐ注入領域８５０は、約１Ｅ１７ｃｍ-3のドーピング濃度を有してもよい。
深いｐ注入領域８５０は、ドリフト領域内へ約４．５μｍの深さまで延在してもよい。しかしながら、深いｐ型層８５０は、ｎ型広がり層８４６を完全に貫いて延在するほど深くなくてもよい。
また、構造８００Ｂは、より薄い、より高度にドープされたドリフト層８４４、およびより厚い、より高度にドープされたｎ型広がり層８４６を有する。ｎ型広がり層８４６およびドリフト層８４４は両方とも、約５μｍの厚さを有することができる。
すなわち、ドリフト層８４４よりも多量にドープされたｎ型広がり層８４６は、深いｐ注入領域８５０よりも構造内へより深く延在するように形成されてもよく、この深いｐ注入領域８５０は、ｎ型広がり層８４６およびドリフト層８４４の両方よりも多量にドープされている。
領域８５０内の深いｐ型注入がドリフト領域内の電荷を相殺するため、ドリフト領域の頂部部分（すなわち、ｎ型広がり層８４６）は、普通ならば従来の構造に対して可能となるよりも多量にドープされ得る。これによって、デバイス８００Ｂは、所与の阻止電圧に対して普通ならば可能となるものよりも低いオン抵抗を有することができる。具体的には、デバイス８００Ｂは、広がり層８４６ならびにドリフト層８４４においてより高いドーピングを有する。オン抵抗は、これらの両方の層の抵抗によって決定され、したがって、オン抵抗は、図８Ｂに示すデバイス構造８００Ｂでは低減する。
ドリフト領域の（深いｐ注入領域８５０下方の）底部部分も、従来の構造の対応する部分よりも多量に、例えば、約１．５Ｅ１６ｃｍ-3にドープされてもよい。
一部の実施形態では、深いｐ注入領域８５０は、２〜５μｍの深さまで延在してもよく、１Ｅ１６ｃｍ-3〜２Ｅ１７ｃｍ-3のドーピング濃度を有してもよい。ｎ型広がり層８４６は、２〜５μｍの深さまで延在してもよく、１Ｅ１６ｃｍ-3〜２Ｅ１７ｃｍ-3のドーピング濃度を有してもよい。ドリフト層８４４は、０〜１０μｍの厚さを有してもよく、６Ｅ１５ｃｍ-3〜２Ｅ１６ｃｍ-3のドーピング濃度を有してもよい。
深いｐ型注入領域は、上記のようなチャネリングイオン注入によって形成されてもよい。具体的には、深いｐ型注入領域は、注入の方向とドリフト層の結晶軸との間が約２°未満の注入角度で、炭化ケイ素ドリフト領域へドーパントイオンを注入すること、および注入されたイオンを活性化するために約３０，０００℃・時間未満の時間温度積で炭化ケイ素層をアニールすることによって形成されてもよい。
注入角度は、一部の実施形態では０．１°よりも大きくてもよい。一部の実施形態では、注入角度は、０．１°〜１°、および一部の実施形態では０．１°〜５°であってもよい。４．５μｍの注入深さを実現するために、注入は、０°の注入角度および９００ｋｅＶ以上の注入エネルギーによって室温で行われてもよい。
深いｐ型注入は、注入されたイオンを活性化するために上記のように約３０，０００℃・時間未満の時間温度積でアニールされてもよい。
２Ｄシミュレーションを使用して計算された１２００Ｖの阻止モード動作でのデバイスのドリフト領域内の電界が、図９に示されている。具体的には、曲線９０２は、図８Ａに示す従来のデバイス構造における電界のグラフであり、一方曲線９０４は、図８Ｂに示すデバイス構造における電界のグラフである。
曲線９０２によって示すように、図８Ａの従来のデバイス構造は、略三角形状の電界を有し、ピーク電界が約１μｍの深さの接合で現われている。図８Ｂの超接合デバイスでは、曲線９０４によって示す電界は、最初の４．５μｍについては略台形であり、ピーク電界は従来のデバイスよりも低い。
また、デバイスシミュレーションは、図８Ａの従来のデバイス構造は、２５℃で３ｍΩｃｍ2および１５０℃で４．４ｍΩｃｍ2の比オン抵抗を有するが、図８Ｂの超接合デバイス構造は、２５℃で２．５ｍΩｃｍ2および１５０℃で３．３ｍΩｃｍ2の比オン抵抗を有することを示す。オン抵抗の大きな減少は、超接合デバイスに対するより多量のドリフトドーピングによると考えられる。
本発明概念の実施形態は、限定されることなく、トレンチＭＯＳＦＥＴ、ＪＢＳおよびＭＰＳダイオード、図８Ｂに示す構造と同様の深いＰ注入および２層ドリフト領域を有するＪＦＥＴまたはＩＧＢＴを含む、多くの様々なタイプのパワー半導体デバイスに適用することができる。
さらに、本発明概念の実施形態は、限定されることなく、トレンチＭＯＳＦＥＴ、ＪＢＳおよびＭＰＳダイオード、単層ドリフト領域を有するＪＦＥＴまたはＩＧＢＴを含む、多くの様々なタイプのパワー半導体デバイスに適用することができる。
例えば、図１０は、ｎ＋基板１００２上のｎ型ドリフト層１００４内に形成された深いｐ型注入領域１００６を含むショットキーダイオードを示す。深いｐ型注入層１００６は、約１Ｅ１７ｃｍ-3のドーピング濃度で約２．５μｍ〜４．５μｍの深さを有してもよい。深いｐ型注入領域１００６は、約５μｍの（すなわち、深いｐ型注入領域１００６の深さよりも厚い）厚さおよび約７Ｅ１６ｃｍ-3のドーピング濃度を有するｎ型ドリフト層１００４内に形成されてもよい。陽極１０２２は、ドリフト層１００４上に形成され、陰極コンタクト１０２０は、基板１００２上に形成される。
また、一部の実施形態による超接合デバイスは、（窒素またはリンなどの）ｎ型ドーパントの深いチャネリング注入を使用して作製することができる。この場合、相殺するｐ型層は、エピタキシャル成長を使用して形成される。この一例が図１１に示され、この図は、ｎ＋基板１０４０上のｎ型ドリフト層１０４６を含むショットキーダイオード構造を示す。ｎ型ドリフト層１０４６は、７Ｅ１６ｃｍ-3のドーピング濃度を有する。１Ｅ１７ｃｍ-3のドーピング濃度を有するｐ型エピタキシャル層１０４４は、ｎ型ドリフト層１０４６の上に形成される。ドリフト層１０４６およびｐ型エピタキシャル層１０４４の全体の厚さは、約５μｍである。約７Ｅ１６ｃｍ-3の正味のドーピング濃度を有する深いｎ型注入領域１０４２は、ｐ型エピタキシャル層１０４４を貫いて、ｎ型ドリフト層１０４６内へ延在する。深いｎ型注入領域１０４２は、約２．５μｍ〜約４．５μｍの深さを有してもよい。
上記の説明および図面に関連して、多くの様々な実施形態について本明細書で開示した。これらの実施形態のすべての組合せおよびサブ組合せを文字通りに記載し示すことは、必要以上にくどくなることが理解されるであろう。したがって、実施形態はすべて、任意の仕方および／または組合せで組み合わせることができ、図面を含む本明細書は、本明細書に記載される各実施形態のすべての組合せおよびサブ組合せについての、ならびにそれらを作り使用するやり方およびプロセスについての完全な書面による明細を構成すると解釈されるものとし、いかなるそのような組合せまたはサブ組合せに対する主張をも支持するものとする。
図面および明細書では、典型的な実施形態について開示され、特定の用語が用いられているが、それらは、限定するためではなく、単に包括的で記述的な意味において使用され、本発明概念の範囲は、以下の特許請求の範囲に述べられている。

Claims (57)

  1. 結晶軸を有する炭化ケイ素層を用意するステップと、
    前記炭化ケイ素層を約３００℃以上の温度まで加熱するステップと、
    注入の方向と前記結晶軸との間が約２°未満の注入角度で、前記加熱された炭化ケイ素層へドーパントイオンを注入するステップと、
    前記注入されたイオンを活性化するために約３０，０００℃・時間未満の時間温度積で前記炭化ケイ素層をアニールするステップと、
    を含む、半導体構造を形成する方法。
  2. 前記注入角度が０．１°よりも大きい、請求項１に記載の方法。
  3. 前記注入角度が０．１°〜１°である、請求項１に記載の方法。
  4. 前記注入角度が０．１°〜５°である、請求項１に記載の方法。
  5. 前記炭化ケイ素層が約２°〜１０°のオフ角を有する軸外し炭化ケイ素層を含む、請求項１に記載の方法。
  6. 前記注入されたイオンが０°の注入角度で注入された場合に有する深さと比較して、前記炭化ケイ素層内の前記注入されたイオンの深さを低減させるように前記注入角度を制御するステップをさらに含む、請求項１に記載の方法。
  7. 前記注入中に前記炭化ケイ素層を約５００℃以上の温度に維持するステップをさらに含む、請求項１に記載の方法。
  8. 前記注入中に前記炭化ケイ素層を約１０００℃以上の温度に維持するステップをさらに含む、請求項１に記載の方法。
  9. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．１μｍよりも深く１．０μｍよりも浅い深さを有するように制御しながら、約１００ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項１に記載の方法。
  10. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．２μｍよりも深く０．５μｍよりも浅い深さを有するように制御しながら、約１００ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項９に記載の方法。
  11. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．１μｍよりも深く１．０μｍよりも浅い深さを有するように制御しながら、約５０ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項１に記載の方法。
  12. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．２μｍよりも深く０．５μｍよりも浅い深さを有するように制御しながら、約５０ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項１１に記載の方法。
  13. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．１μｍよりも深く１．０μｍよりも浅い深さを有するように制御しながら、約３０ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項１に記載の方法。
  14. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．２μｍよりも深く０．３μｍよりも浅い深さを有するように制御しながら、約３０ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項１３に記載の方法。
  15. 前記ドーパントイオンを注入するステップが、前記注入されたイオンが０．１μｍよりも深く０．５μｍよりも浅い深さを有するように制御しながら、約１０ｋｅＶ以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、請求項１に記載の方法。
  16. 前記注入されたイオンが、室温で注入された場合に前記注入されたイオンが有する深さよりも浅い深さを前記炭化ケイ素層内に有する、請求項１に記載の方法。
  17. 前記炭化ケイ素層は、前記ドーパントイオンが注入されるときに、スクリーニング層がない、請求項１に記載の方法。
  18. 前記炭化ケイ素層の一部を露出させるマスクを前記炭化ケイ素層上に設けるステップであって、前記マスクが、チャネリングのない場合に同一の注入深さを得るのに必要なエネルギーレベルで行われる注入に対して普通ならば必要とされる厚さの６０％未満の厚さを有し、前記ドーパントイオンを注入するステップが前記マスクを介して前記ドーパントイオンを注入する、ステップ
    をさらに含む、請求項１に記載の方法。
  19. 第１の導電型および第１のドーピング濃度を有する炭化ケイ素ドリフト領域と、
    前記ドリフト領域内のウェル領域であって、前記第１の導電型と反対の第２の導電型を有し、第２のドーピング濃度を有するウェル領域と、
    前記ウェル領域下方の深く注入された領域であって、前記第１のドーピング濃度よりも高く、前記第２のドーピング濃度よりも低い第３のドーピング濃度を有する深く注入された領域と
    を備える、電子デバイス。
  20. 前記ドリフト領域が前記第１のドーピング濃度を有するドリフト層および前記ドリフト層上の第４のドーピング濃度を有する電流広がり層を備え、
    前記第４のドーピング濃度が、前記ドリフト層の前記第１のドーピング濃度よりも高く、前記深く注入された領域の前記第３のドーピング濃度よりも低い、
    請求項１９に記載の電子デバイス。
  21. 前記深く注入された領域が前記電流広がり層の厚さよりも浅い深さまで延在する、請求項２０に記載の電子デバイス。
  22. ドリフト層が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、請求項２０に記載の電子デバイス。
  23. 前記電流広がり層の前記第４のドーピング濃度が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高い、請求項２０に記載の電子デバイス。
  24. 前記電子デバイスが、前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、請求項２０に記載の電子デバイス。
  25. 前記電流広がり層が約２．５μｍ〜約４．５μｍの厚さを有する、請求項２０に記載の電子デバイス。
  26. 前記電流広がり層が約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有する、請求項２０に記載の電子デバイス。
  27. 前記ドリフト層が約２．５μｍ〜約４．５μｍの厚さを有する、請求項２０に記載の電子デバイス。
  28. 前記ドリフト層が約６Ｅ１５ｃｍ-3〜約２Ｅ１６ｃｍ-3のドーピング濃度を有する、請求項２０に記載の電子デバイス。
  29. 前記深く注入された領域が前記ドリフト領域内へ約２．５μｍ〜約４．５μｍの深さまで延在する、請求項１９に記載の電子デバイス。
  30. 前記深く注入された領域が約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有する、請求項１９に記載の電子デバイス。
  31. 前記深く注入された領域が少なくとも約１μｍの深さを超えてピーク濃度から約２５％未満だけ異なるドーピング濃度を有する、請求項１９に記載の電子デバイス。
  32. 前記深く注入された領域が少なくとも約１．５μｍの深さを超えてピーク濃度から約２５％未満だけ異なるドーピング濃度を有する、請求項１９に記載の電子デバイス。
  33. 前記深く注入された領域が少なくとも約１．７５μｍの深さを超えてピーク濃度から約２５％未満だけ異なるドーピング濃度を有する、請求項１９に記載の電子デバイス。
  34. 第１の導電型および第１のドーピング濃度を有する炭化ケイ素ドリフト領域と、
    前記炭化ケイ素ドリフト領域内の深く注入された領域であって、前記第１のドーピング濃度よりも高い第２のドーピング濃度を有し、約２．５μｍ〜約４．５μｍの第１の深さまで延在し、前記第１の深さが前記炭化ケイ素ドリフト領域の厚さよりも浅い、深く注入された領域と
    を備えるショットキーダイオード。
  35. 炭化ケイ素ドリフト領域が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、請求項３４に記載のショットキーダイオード。
  36. 前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、請求項３４に記載のショットキーダイオード。
  37. 前記深く注入された領域が前記ドリフト領域内へ約２．５μｍ〜約４．５μｍの深さまで延在する、請求項３４に記載のショットキーダイオード。
  38. 前記深く注入された領域が約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有する、請求項３４に記載のショットキーダイオード。
  39. 第１の導電型および第１のドーピング濃度を有する炭化ケイ素ドリフト層と、
    前記炭化ケイ素ドリフト層上の、前記第１の導電型と反対の第２の導電型を有し、前記第１のドーピング濃度よりも高い第２のドーピング濃度を有する炭化ケイ素エピタキシャル層であって、約２．５μｍよりも厚い厚さを有する、炭化ケイ素エピタキシャル層と、
    炭化ケイ素ドリフト領域を貫いて、前記炭化ケイ素ドリフト層内へ延在する深く注入された領域であって、前記第１の導電型を有し、前記第２のドーピング濃度よりも低い第３のドーピング濃度を有する、深く注入された領域と
    を備えるショットキーダイオード。
  40. 第１の導電型および第１のドーピング濃度を有し、結晶軸を有する炭化ケイ素ドリフト領域を用意するステップと、
    前記ドリフト領域内のウェル領域を形成するステップであって、前記ウェル領域が、前記第１の導電型と反対の第２の導電型を有し、第２のドーピング濃度を有する、ステップと、
    前記第２の導電型を有し、前記第１のドーピング濃度よりも高く、前記第２のドーピング濃度よりも低い第３のドーピング濃度を有する、前記ウェル領域下方の深く注入された領域を形成するためにドーパントイオンを注入するステップであって、注入の方向と前記結晶軸との間が約２°未満の注入角度で、前記ドーパントイオンを注入するステップを含む、ステップと
    を含む、電子デバイスを形成する方法。
  41. 前記注入角度が０．１°よりも大きい、請求項４０に記載の方法。
  42. 前記注入角度が０．１°〜１°である、請求項４０に記載の方法。
  43. 前記ドリフト領域が前記第１のドーピング濃度を有するドリフト層を備え、前記方法が、前記ドリフト層上の第４のドーピング濃度を有する電流広がり層を形成するステップをさらに含み、
    前記第４のドーピング濃度が前記ドリフト層の前記第１のドーピング濃度よりも高く、前記深く注入された領域の前記第３のドーピング濃度よりも低い、
    請求項３９に記載の方法。
  44. 前記ドーパントイオンを注入するステップが前記電流広がり層の厚さよりも浅い深さまで前記ドーパントイオンを注入するステップを含む、請求項４３に記載の方法。
  45. ドリフト層が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、請求項４３に記載の方法。
  46. 前記電流広がり層の前記第４のドーピング濃度が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高い、請求項４３に記載の方法。
  47. 前記電子デバイスが、前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、請求項４３に記載の方法。
  48. 前記電流広がり層が約２．５μｍ〜約４．５μｍの厚さを有する、請求項４３に記載の方法。
  49. 前記電流広がり層が約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有する、請求項４３に記載の方法。
  50. 前記ドリフト層が約０μｍ〜約１０μｍの厚さを有する、請求項４３に記載の方法。
  51. 前記ドリフト層が約６Ｅ１５ｃｍ-3〜約２Ｅ１６ｃｍ-3のドーピング濃度を有する、請求項４３に記載の方法。
  52. 前記深く注入された領域が前記ドリフト層内へ約２．５μｍ〜約４．５μｍの深さまで延在する、請求項３９に記載の方法。
  53. 前記深く注入された領域が約１Ｅ１６ｃｍ-3〜約２Ｅ１７ｃｍ-3のドーピング濃度を有する、請求項３９に記載の方法。
  54. 前記深く注入された領域が前記ウェル領域と接触する、請求項３９に記載の方法。
  55. 炭化ケイ素層と、
    注入されたドーパント原子を含有する前記炭化ケイ素層内の注入領域であって、約２．５μｍ〜約４．５μｍの深さまで炭化ケイ素層内へ延在し、少なくとも約１μｍの深さを超えてピーク濃度から約２５％未満だけ異なるドーピング濃度を有する、注入領域と
    を備える、製造物品。
  56. 前記注入領域が少なくとも約１．５μｍの深さを超えてピーク濃度から約２５％未満だけ異なるドーピング濃度を有する、請求項５５に記載の物品。
  57. 前記注入領域が少なくとも約１．７５μｍの深さを超えてピーク濃度から約２５％未満だけ異なるドーピング濃度を有する、請求項５６に記載の物品。
JP2016530071A 2013-07-26 2014-07-25 炭化ケイ素への制御されたイオン注入 Active JP6391689B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361858926P 2013-07-26 2013-07-26
US61/858,926 2013-07-26
US14/281,384 2014-05-19
US14/281,384 US9768259B2 (en) 2013-07-26 2014-05-19 Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
PCT/US2014/048202 WO2015013620A1 (en) 2013-07-26 2014-07-25 Controlled ion implantation into silicon carbide

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018154705A Division JP7015750B2 (ja) 2013-07-26 2018-08-21 炭化ケイ素への制御されたイオン注入

Publications (2)

Publication Number Publication Date
JP2016530712A true JP2016530712A (ja) 2016-09-29
JP6391689B2 JP6391689B2 (ja) 2018-09-19

Family

ID=52389745

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016530071A Active JP6391689B2 (ja) 2013-07-26 2014-07-25 炭化ケイ素への制御されたイオン注入
JP2018154705A Active JP7015750B2 (ja) 2013-07-26 2018-08-21 炭化ケイ素への制御されたイオン注入
JP2021202470A Pending JP2022031923A (ja) 2013-07-26 2021-12-14 炭化ケイ素への制御されたイオン注入

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018154705A Active JP7015750B2 (ja) 2013-07-26 2018-08-21 炭化ケイ素への制御されたイオン注入
JP2021202470A Pending JP2022031923A (ja) 2013-07-26 2021-12-14 炭化ケイ素への制御されたイオン注入

Country Status (4)

Country Link
US (4) US9768259B2 (ja)
EP (2) EP4009380A3 (ja)
JP (3) JP6391689B2 (ja)
WO (2) WO2015013628A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6123941B1 (ja) * 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法
JP2019046793A (ja) * 2017-08-08 2019-03-22 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ イオン注入装置及び半導体デバイスの製造方法
JP2019145791A (ja) * 2018-02-16 2019-08-29 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 炭化ケイ素から成る半導体ボディを備えた半導体装置
US10453687B2 (en) 2017-07-12 2019-10-22 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2020013905A (ja) * 2018-07-18 2020-01-23 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
US10741686B2 (en) 2015-09-14 2020-08-11 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
JP2020205295A (ja) * 2019-06-14 2020-12-24 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
JP2021507531A (ja) * 2017-12-21 2021-02-22 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． パワー・シリコン・カーバイドｍｏｓｆｅｔデバイス及び関連する方法
KR102664606B1 (ko) 2018-07-18 2024-05-10 스미도모쥬기가이 이온 테크놀로지 가부시키가이샤 이온주입방법 및 이온주입장치

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US20150236151A1 (en) * 2014-02-18 2015-08-20 General Electric Company Silicon carbide semiconductor devices, and methods for manufacturing thereof
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
JP6610653B2 (ja) * 2015-02-20 2019-11-27 住友電気工業株式会社 炭化珪素半導体装置
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP6325743B2 (ja) * 2015-03-11 2018-05-16 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換装置
US9735769B1 (en) * 2015-10-02 2017-08-15 The United States Of America As Represented By The Secretary Of The Navy Controlling current or mitigating electromagnetic or radiation interference effects using multiple and different semi-conductive channel regions generating structures
DE102015117821B4 (de) 2015-10-20 2021-09-09 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
US10505032B2 (en) * 2015-10-30 2019-12-10 The Hong Kong University Of Science And Technology Semiconductor device with III-nitride channel region and silicon carbide drift region
JP6477912B2 (ja) * 2015-11-12 2019-03-06 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
DE102016113129B3 (de) 2016-07-15 2017-11-09 Infineon Technologies Ag Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
TWI604619B (zh) 2016-09-02 2017-11-01 新唐科技股份有限公司 二極體、接面場效電晶體以及半導體元件
US9929284B1 (en) 2016-11-11 2018-03-27 Cree, Inc. Power schottky diodes having local current spreading layers and methods of forming such devices
US10269951B2 (en) * 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
US10510905B2 (en) 2017-07-06 2019-12-17 Cree, Inc. Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region
US11069804B2 (en) 2018-08-31 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Integration of HVLDMOS with shared isolation region
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10867797B2 (en) 2019-02-07 2020-12-15 Cree, Inc. Methods and apparatuses related to shaping wafers fabricated by ion implantation
US11171248B2 (en) 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
DE102019114312A1 (de) * 2019-05-28 2020-12-03 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US11139394B2 (en) * 2019-08-30 2021-10-05 Semiconductor Components Industries, Llc Silicon carbide field-effect transistors
CN110473872A (zh) * 2019-10-14 2019-11-19 派恩杰半导体（杭州）有限公司 一种带有多数载流子二极管的碳化硅mos器件
US11152503B1 (en) * 2019-11-05 2021-10-19 Semiq Incorporated Silicon carbide MOSFET with wave-shaped channel regions
US10950695B1 (en) * 2019-11-05 2021-03-16 Semiq Incorporated Silicon carbide planar MOSFET with wave-shaped channel regions
CN111146290B (zh) * 2019-11-29 2023-08-08 湖南国芯半导体科技有限公司 一种碳化硅vdmos器件的元胞结构及其制作方法
DE102019135490A1 (de) 2019-12-20 2021-06-24 Infineon Technologies Ag Ionenstrahl-implantationsverfahren und halbleitervorrichtung
US11469333B1 (en) * 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管
US11600724B2 (en) 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
IT202100002336A1 (it) * 2021-02-03 2022-08-03 St Microelectronics Srl Dispositivo elettronico a conduzione verticale comprendente un diodo jbs e relativo procedimento di fabbricazione
US20240128323A1 (en) * 2021-02-22 2024-04-18 The Research Foundation for the State Universtiy of New York Metal oxide semiconductor field effect transistors (mosfet) including deep p-wells and methods of forming same
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN115458604B (zh) * 2022-10-24 2023-06-30 中芯越州集成电路制造(绍兴)有限公司 Mosfet器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2005340465A (ja) * 2004-05-26 2005-12-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2011211212A (ja) * 2007-02-28 2011-10-20 Denso Corp 炭化珪素半導体装置の製造方法
JP2013138245A (ja) * 2013-02-27 2013-07-11 Toshiba Corp 炭化珪素半導体装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138406A (en) 1989-04-04 1992-08-11 Eaton Corporation Ion implantation masking method and devices
US5155369A (en) 1990-09-28 1992-10-13 Applied Materials, Inc. Multiple angle implants for shallow implant
JP2875380B2 (ja) 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
US5543637A (en) 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
JP3158973B2 (ja) 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
SE9704149D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
JP3428459B2 (ja) 1998-09-01 2003-07-22 富士電機株式会社 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法
EP1128443B1 (en) 1998-10-09 2009-12-30 The Kansai Electric Power Co., Inc. Field-effect semiconductor device and fabrication method thereof
AU5475100A (en) 1999-06-09 2000-12-28 International Rectifier Corporation Dual epitaxial layer for high voltage vertical conduction power mosfet devices
JP2001332508A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
US6618418B2 (en) 2001-11-15 2003-09-09 Xerox Corporation Dual III-V nitride laser structure with reduced thermal cross-talk
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
EP1742250A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Power field effect transistor and manufacturing method thereof
JP5044117B2 (ja) 2005-12-14 2012-10-10 関西電力株式会社 炭化珪素バイポーラ型半導体装置
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US7547897B2 (en) 2006-05-26 2009-06-16 Cree, Inc. High-temperature ion implantation apparatus and methods of fabricating semiconductor devices using high-temperature ion implantation
US8049272B2 (en) 2006-06-16 2011-11-01 Cree, Inc. Transistors having implanted channel layers and methods of fabricating the same
JP4189415B2 (ja) 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7910458B2 (en) 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
TW200847448A (en) 2007-05-30 2008-12-01 Intersil Inc Junction barrier schottky diode
US8421148B2 (en) 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
US7772621B2 (en) 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
CN102187463A (zh) 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法
JP4719314B2 (ja) * 2009-01-30 2011-07-06 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5300658B2 (ja) * 2009-08-26 2013-09-25 三菱電機株式会社 半導体装置及びその製造方法
US8809871B2 (en) * 2010-10-29 2014-08-19 Panasonic Corporation Semiconductor element and semiconductor device
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5845714B2 (ja) * 2011-08-19 2016-01-20 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5745997B2 (ja) 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
US8969913B2 (en) * 2011-12-23 2015-03-03 Taiwan Semiconductor Maufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2005340465A (ja) * 2004-05-26 2005-12-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2011211212A (ja) * 2007-02-28 2011-10-20 Denso Corp 炭化珪素半導体装置の製造方法
JP2013138245A (ja) * 2013-02-27 2013-07-11 Toshiba Corp 炭化珪素半導体装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
E. MORVAN, ET AL.: "Channeling implantations of Al+ into 6H silicon carbide", APPLIED PHYSICS LETTERS, vol. 74, no. 26, JPN7017001371, 28 June 1999 (1999-06-28), US, pages 3990 - 3992, XP012023013, ISSN: 0003545833, DOI: 10.1063/1.124246 *
HISAYOSHI ITOH, ET AL.: "Characterization of residual defects in cubic silicon carbide subjected to hot-implantation and subs", JOURNAL OF APPLIED PHYSICS, vol. 82, no. 11, JPN7017001372, 1 December 1997 (1997-12-01), US, pages 5339 - 5347, XP012042896, ISSN: 0003545834, DOI: 10.1063/1.366301 *
M.POSSELT,ET AL.: "Influence of dynamic annealing on the shape of channeling implantation profiles in Si and SiC", JOURNAL OF APPLIED PHYSICS, vol. 93, no. 2, JPN7017004203, 15 January 2003 (2003-01-15), US, pages 1004 - 1013, XP012058832, ISSN: 0003705674, DOI: 10.1063/1.1533092 *
M.S.JANSON, ET AL.: "Ion implantation range distributions in silicon carbide", JOURNAL OF APPLIED PHYSICS, vol. 93, no. 11, JPN7017001373, 1 June 2003 (2003-06-01), US, pages 8903 - 8909, XP012058632, ISSN: 0003545835, DOI: 10.1063/1.1569666 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741686B2 (en) 2015-09-14 2020-08-11 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
JP2018060855A (ja) * 2016-10-03 2018-04-12 富士電機株式会社 縦型半導体装置およびその製造方法
US10181514B2 (en) 2016-10-03 2019-01-15 Fuji Electric Co., Ltd. Vertical semiconductor device and manufacturing method thereof
JP6123941B1 (ja) * 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法
US10453687B2 (en) 2017-07-12 2019-10-22 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2019046793A (ja) * 2017-08-08 2019-03-22 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ イオン注入装置及び半導体デバイスの製造方法
JP7197304B2 (ja) 2017-08-08 2022-12-27 インフィネオン テクノロジーズ アーゲー イオン注入装置及び半導体デバイスの製造方法
JP2021507531A (ja) * 2017-12-21 2021-02-22 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． パワー・シリコン・カーバイドｍｏｓｆｅｔデバイス及び関連する方法
JP7254083B2 (ja) 2017-12-21 2023-04-07 ウルフスピード インコーポレイテッド パワー・シリコン・カーバイドｍｏｓｆｅｔデバイス及び関連する方法
JP7150633B2 (ja) 2018-02-16 2022-10-11 インフィニオン テクノロジーズ アクチエンゲゼルシャフト 炭化ケイ素から成る半導体ボディを備えた半導体装置
JP2019145791A (ja) * 2018-02-16 2019-08-29 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 炭化ケイ素から成る半導体ボディを備えた半導体装置
JP2020013905A (ja) * 2018-07-18 2020-01-23 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
US11830703B2 (en) 2018-07-18 2023-11-28 Sumitomo Heavy Industries Ion Technology Co, Ltd. Ion implantation method and ion implanter
KR102664606B1 (ko) 2018-07-18 2024-05-10 스미도모쥬기가이 이온 테크놀로지 가부시키가이샤 이온주입방법 및 이온주입장치
JP2020205295A (ja) * 2019-06-14 2020-12-24 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置

Also Published As

Publication number Publication date
US9768259B2 (en) 2017-09-19
JP7015750B2 (ja) 2022-02-03
WO2015013620A1 (en) 2015-01-29
US20150028351A1 (en) 2015-01-29
US20150028350A1 (en) 2015-01-29
US20180069083A1 (en) 2018-03-08
US9484413B2 (en) 2016-11-01
JP2018201036A (ja) 2018-12-20
WO2015013628A3 (en) 2015-11-05
JP2022031923A (ja) 2022-02-22
EP3025372A1 (en) 2016-06-01
US20170084700A1 (en) 2017-03-23
EP4009380A3 (en) 2022-10-12
WO2015013628A2 (en) 2015-01-29
EP3025372A4 (en) 2017-03-08
US10103230B2 (en) 2018-10-16
US10217824B2 (en) 2019-02-26
JP6391689B2 (ja) 2018-09-19
EP3025372B1 (en) 2021-12-15
EP4009380A2 (en) 2022-06-08

Similar Documents

Publication Publication Date Title
JP7015750B2 (ja) 炭化ケイ素への制御されたイオン注入
JP7322126B2 (ja) イオン注入チャネリング技術により形成される超接合パワーシリコンカーバイド半導体デバイス及び関連方法
US9716006B2 (en) Semiconductor device manufacturing method and semiconductor device
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP2004247545A (ja) 半導体装置及びその製造方法
EP3552239A1 (en) Power semiconductor devices having gate trenches and buried termination structures and related methods
Zhong et al. Design and experimental demonstration of 1.35 kV SiC super junction Schottky diode
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
KR100965968B1 (ko) Ｍｏｓｆｅｔ 및 ｍｏｓｆｅｔ의 제조 방법
US9905655B2 (en) Method for reducing bipolar degradation in an SIC semiconductor device and semiconductor device
JP2015216182A (ja) 半導体装置及びその製造方法
JP2024055914A (ja) 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法
KR20100123589A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN111771259B (zh) 通过Al/Be共注入p型掺杂碳化硅的方法
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
Schustereder Challenges for ion implantation in power device processing
KR20170044478A (ko) 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170501

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180821

R150 Certificate of patent or registration of utility model

Ref document number: 6391689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250