JP2020205295A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2020205295A
JP2020205295A JP2019110870A JP2019110870A JP2020205295A JP 2020205295 A JP2020205295 A JP 2020205295A JP 2019110870 A JP2019110870 A JP 2019110870A JP 2019110870 A JP2019110870 A JP 2019110870A JP 2020205295 A JP2020205295 A JP 2020205295A
Authority
JP
Japan
Prior art keywords
type
region
silicon carbide
sic substrate
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019110870A
Other languages
English (en)
Inventor
慎一郎 松永
Shinichiro Matsunaga
慎一郎 松永
祐治 木内
Yuji Kiuchi
祐治 木内
皓洋 小山
Akihiro Koyama
皓洋 小山
米澤 喜幸
Yoshiyuki Yonezawa
喜幸 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Mitsubishi Electric Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2019110870A priority Critical patent/JP2020205295A/ja
Publication of JP2020205295A publication Critical patent/JP2020205295A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】活性化アニール前後での不純物のドーズ量の減少を抑制することができる炭化珪素半導体装置を提供すること。【解決手段】n-型炭化珪素層内にp型領域を形成するにあたって、SiC基板のおもて面からn-型炭化珪素層に、1段もしくは異なる加速電圧で複数段に分けて所定の総ドーズ量となるようにp型不純物であるアルミニウムをイオン注入する。このイオン注入は、SiC基板のおもて面から0.18μm以上0.35μm未満の深さ位置を飛程として行う。このイオン注入によるp型不純物の総ドーピング濃度分布60は、上記飛程の深さ位置の範囲内でピーク濃度を示す。その後の活性化アニールにおいてSiC基板中のp型不純物はほぼ移動しない。活性化アニール後のp型領域の、イオン注入面から0.1μm以下の部分60a中に存在するp型ドーパントのドーズ量は、n-型炭化珪素層にイオン注入されたp型不純物の総ドーズ量の10%未満である。【選択図】図3

Description

この発明は、炭化珪素半導体装置に関する。
炭化珪素(SiC)では、アルミニウム(Al)等のp型不純物の熱拡散が起きにくい。このため、SiCからなる半導体基板(以下、SiC基板とする)にp型不純物のイオン注入により形成するp型領域を、SiC基板のイオン注入面から所定深さまでのドーパント(アクセプタ)濃度を一定に保った、いわゆるBOX(矩形)型のドーパント濃度分布にするために、異なる加速電圧で複数段(複数回)に分けてp型不純物をイオン注入することが知られている。
複数段のイオン注入の加速電圧をそれぞれ変えることで、各イオン注入で形成されるドーピング濃度分布においてドーピング濃度が最大値(ピーク濃度)を示す深さ位置(イオン注入面からの平均距離:飛程)をそれぞれ変えることができる。イオン注入の飛程は加速電圧に基づいておおよそ予測可能であり、かつイオン注入の加速電圧は精密に制御可能であることから、p型領域を設計通りのドーパント濃度分布に制御可能である。
耐圧構造を構成するp型領域を形成する方法として、不純物をアルミニウムとし、加速電圧を350keVとした1段階のイオン注入によりp型領域を形成することで、イオン注入した不純物を活性化させるための活性化アニールで生じたダメージ層を除去するエッチング量のマージンを大きくして、当該p型領域中のp型不純物を所定ドーズ量に維持する方法が提案されている(例えば、下記特許文献1参照)。
下記特許文献1では、ダメージ層を除去するエッチング量のマージンを大きくするために、深さ方向の不純物濃度がピーク(以下、ピーク濃度(最大値)とする)となる深さ位置(以下、ピーク深さとする)をSiC基板のイオン注入面から0.35μmより深い位置にし、かつ、SiC基板のイオン注入面の表面領域の不純物濃度のピーク濃度の1/10以下となるように、上記条件の1段階のイオン注入によりp型領域を形成している。
また、耐圧構造を構成するp型領域を形成する別の方法として、加速電圧の異なる複数段のイオン注入により、深さ方向に隣接する高濃度領域および低濃度領域を1組とする複数組のp型領域を形成する方法が提案されている(例えば、下記特許文献2参照。)。これら高濃度領域および低濃度領域は、それぞれ、ピーク濃度と、当該ピーク濃度のピーク深さから深い方向へ向かうにしたがって不純物濃度が低くなるテールと、を有する。
特開2012−129492号公報 国際公開第2012/056705号
炭化珪素半導体装置の実際の製造工程では、SiCにイオン注入しただけでは不純物は活性化されないため、不純物のイオン注入後、不純物をドーパント(ドナーまたはアクセプタ)として活性化させるための高温度の活性化アニール(熱処理)を行う。従来よりSiC中の不純物はほぼ移動しないと言われているが、特定の条件(不純物種、結晶面方位、ドーピング量)では、活性化アニール時にSiC中の不純物の移動量が従来知られているよりも大きくなることが発明者の鋭意研究により判明した。
この問題は、SiCにイオン注入される不純物の総ドーズ量が少なくなるほど、不純物のイオン注入を行うエピタキシャル層のドーパント濃度が低いほど、また、イオン注入する不純物がアルミニウムである場合や、イオン注入面がSiCの(0001)面、いわゆるSi面である場合に、顕著にあらわれることが確認されている。具体的には、これらSiC中の不純物の移動量が大きくなる条件で形成される構造として、例えば、炭化珪素半導体装置のエッジ終端領域に配置される接合終端拡張(JTE:Junction Termination Extension)構造が挙げられる。
また、SiC中の不純物の移動量が大きくなることで、活性化アニール後にSiC中に残る不純物のドーズ量がイオン注入した不純物のドーズ量よりも少なくなることが判明した。この現象がJTE構造で起きた場合は、設計通りの耐圧が得られない。また、JTEを構成するp型領域中の不純物のドーズ量の減少による耐圧低下分を見越して、設計上の耐圧が所望の耐圧以上となるように、SiC基板(半導体チップ)の面積に対するエッジ終端領域の占有面積を広くした場合、1枚の半導体ウエハから得られるチップ数が減少するため、1チップあたりの作製(製造)コストが上昇する。
この発明は、上述した従来技術による問題点を解消するため、活性化アニール前後での不純物のドーズ量の減少を抑制することができる炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、炭化珪素からなる第1導電型炭化珪素層と、第2導電型領域と、を備え、次の特徴を有する。前記第2導電型領域は、前記第1導電型炭化珪素層の表面から所定深さに達する。前記第2導電型領域は、第2導電型ドーパントを所定ドーズ量で含む。前記第2導電型ドーパントはアルミニウムである。
前記第2導電型領域の第2導電型ドーパント濃度分布は、前記第1導電型炭化珪素層の前記表面から0.18μm以上0.35μm未満の深さ位置でドーパント濃度の最大値を示す。前記第2導電型領域の、前記第1導電型炭化珪素層の前記表面から0.1μm以下の部分に存在する前記第2導電型ドーパントのドーズ量は、前記第2導電型領域の中の前記第2導電型ドーパントの総ドーズ量の10%未満である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第2導電型領域の第2導電型ドーパント濃度の最大値は、1×1017/cm3以上であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第1導電型炭化珪素層の第1導電型ドーパント濃度は、1×1016/cm3以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第1導電型炭化珪素層の前記表面は(0001)面であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、半導体基板に、素子の主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、が設けられている。前記第1導電型炭化珪素層は、前記半導体基板を構成し、前記終端領域において前記半導体基板のおもて面を前記表面で形成する。前記終端領域において、前記第1導電型炭化珪素層に、外側に配置されるほど第2導電型ドーパント濃度を低くした複数の前記第2導電型領域を隣接して配置した耐圧構造が設けられていることを特徴とする。
本発明にかかる炭化珪素半導体装置によれば、イオン注入後に行う活性化アニール時に第2導電型領域中の第2導電型ドーパントが半導体基板から外部へ拡散されることを抑制することができるため、活性化アニール前後での第2導電型領域中の不純物のドーズ量の減少を抑制することができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図1の切断線A−A’における断面構造を示す断面図である。 図1のJTE構造を構成するp型領域を形成するためにイオン注入されるp型不純物のドーピング濃度分布の一例を示す特性図である。 図3の総ドーピング濃度分布を形成するためのイオン注入条件の一例を示す図表である。 実施例のp型領域中のp型不純物のドーズ量と耐圧との関係を示す特性図である。 従来例のp型領域のドーパント濃度分布を示す特性図である。 BOX型のドーパント濃度分布を有するp型領域を形成するための一般的なイオン注入条件の一例を示す図表である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
(概要)
本発明者は、p型領域を、SiC基板のイオン注入面から所定深さまでのドーパント(アクセプタ)濃度を一定に保ったBOX(矩形)型のドーパント濃度分布にしなくても、活性化アニール時に当該p型領域中のp型不純物のドーズ量の減少を抑制して、当該p型領域中のp型不純物のドーズ量を設計範囲内に維持することで、炭化珪素半導体装置の設計条件からの特性変動(例えば耐圧低下)を抑制することができることを見出した。本発明は、後述する実験1,2による知見と理論考察に基づいてなされたものである。
(実施の形態)
実施の形態にかかる炭化珪素半導体装置の製造方法によって作製(製造)される炭化珪素半導体装置の構造の一例について説明する。図1は、実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図2は、図1の切断線A−A’における断面構造を示す断面図である。図2には、活性領域10に配置された複数の単位セル(素子の構成単位)のうちの最も外側(チップ端部側)の単位セルからチップ端部までを示す。
図3は、図1のJTE構造を構成するp型領域を形成するためにイオン注入されるp型不純物のドーピング濃度分布の一例を示す特性図である。図4は、図3の総ドーピング濃度分布60を形成するためのイオン注入条件の一例を示す図表である。図3には、イオン注入ごとのp型不純物の活性化アニール前のドーピング濃度分布61,62およびその総ドーピング濃度分布60をシミュレーションした結果を示す。図3の横軸はSiC基板40のおもて面(イオン注入面)からの深さであり、縦軸はドーピング濃度である。
図1,2に示す実施の形態にかかる炭化珪素半導体装置50は、炭化珪素(SiC)からなる半導体基板(SiC基板(半導体チップ))40に、所定の素子構造を有する半導体素子が配置された活性領域10と、所定の耐圧構造が配置されたエッジ終端領域20と、を備える。活性領域10は、縦型MOSFETがオン状態のときに主電流が流れる領域である。活性領域10は、例えば略矩形状の平面形状を有する。活性領域10の周囲は、エッジ終端領域20に囲まれている。
エッジ終端領域20は、活性領域10とSiC基板40の側面(チップ端部)との間の領域であり、SiC基板40のおもて面側の電界を緩和して耐圧を保持する。耐圧とは、半導体装置が誤動作や破壊を起こさない限界の電圧である。エッジ終端領域20には、接合終端拡張(JTE)構造30や、フィールドリミッティングリング(FLR:Field Limiting Ring)等の耐圧構造が配置される。ここでは、エッジ終端領域20にJTE構造30が配置された場合を例に説明する。
活性領域10には、配置された所定の素子構造を有する半導体素子として、例えばトレンチゲート構造の縦型MOSFETが配置されている。トレンチゲート構造は、SiC基板40のおもて面から所定深さに達するトレンチ7の内部にゲート絶縁膜8を介してゲート電極9が埋め込まれた構造を有する。隣り合うトレンチ7間(メサ領域)には、縦型MOSFETのp型ベース領域4、n+型ソース領域5およびp++型コンタクト領域6がそれぞれ選択的に設けられている。
SiC基板40は、例えば、炭化珪素からなるn+型出発基板41上にn-型ドリフト領域2、n型電流拡散領域3およびp型ベース領域4となる各炭化珪素層42,43を順にエピタキシャル成長させてなる。n-型炭化珪素層(第1導電型炭化珪素層)42のドーパント(ドナー)濃度は、例えば、1×1016/cm3以下程度であり、耐圧を20kV以上とするには、好ましくは1×1014/cm3以上4×1014/cm3以下程度である。SiC基板40のおもて面(n-型炭化珪素層42側の表面)の結晶面方位は、例えば(0001)面、いわゆるSi面であることが好ましい。その理由は、上述した課題が顕著にあらわれるため、本発明の効果が大きく得られるからである。
トレンチ7は、深さ方向に、SiC基板40のおもて面からp型炭化珪素層43を貫通してn-型炭化珪素層42に達する。深さ方向とは、SiC基板40のおもて面から裏面(n+型出発基板41側の面)へ向かう方向である。n+型出発基板41は、n+型ドレイン領域1として機能する。p型ベース領域4は、活性領域10において、SiC基板40のおもて面側に設けられている。p型ベース領域4は、活性領域10から外側へ後述する段差21まで延在している。
+型ソース領域5およびp++型コンタクト領域6は、SiC基板40のおもて面とp型ベース領域4との間に、p型ベース領域4に接して設けられている。n+型ソース領域5およびp++型コンタクト領域6は、SiC基板40のおもて面の、後述する段差21よりも活性領域10側の部分(以下、第1面とする)40aに露出されている。n+型ソース領域5は、p++型コンタクト領域6よりもトレンチ7側に配置され、トレンチ7の側壁のゲート絶縁膜8を介してゲート電極9に対向する。
-型ドリフト領域2は、p型ベース領域4よりもSiC基板40の裏面側に設けられている。n-型ドリフト領域2とp型ベース領域4との間に、n-型ドリフト領域2およびp型ベース領域4に接してn型電流拡散領域3が設けられている。n型電流拡散領域3は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層(CSL:Current Spreading Layer)である。n型電流拡散領域3は、メサ領域に配置され、例えばトレンチ7に隣接する。
n型電流拡散領域3の内部には、第1〜3p+型領域11〜13がそれぞれ選択的に設けられている。第1p+型領域11は、深さ方向に、トレンチ7の底面に対向する。第1p+型領域11は、p型ベース領域4とn型電流拡散領域3との界面よりも深い位置に、p型ベース領域4と離れて配置されている。最も外側の第1p+型領域11(以下、最外周の第1p+型領域11aとする)は、後述する段差21よりも外側まで延在し、SiC基板40のおもて面の後述する第2面40bに露出されている。
第2p+型領域12は、メサ領域に、第1p+型領域11およびトレンチ7から離れて設けられている。第2p+型領域12は、p型ベース領域4に接する。第3p+型領域13は、最外周の第1p+型領域11aとp型ベース領域4との間に配置され、最外周の第1p+型領域11aおよびp型ベース領域4に接する。第3p+型領域13は、最も外側のトレンチ7aから後述する段差21まで延在している。第1,2p+型領域11,12は、トレンチ7の底面のゲート絶縁膜8への電界集中を緩和する機能を有する。
層間絶縁膜14は、ゲート電極9を覆うように、活性領域10においてSiC基板40のおもて面全面に設けられている。ソース電極15は、層間絶縁膜14に開口されたコンタクトホールを介してn+型ソース領域5およびp++型コンタクト領域6に接し、これらの領域に電気的に接続されている。ソース電極15は、後述するフィールド酸化膜22上に延在していてもよい。SiC基板40の裏面(n+型出発基板41の裏面)には、ドレイン電極16が設けられている。
エッジ終端領域20に、例えば、エッジ終端領域20の全域にわたってp型炭化珪素層43が除去されることで、SiC基板40のおもて面を、第1面(活性領域10の部分)40aよりもエッジ終端領域20の部分(以下、第2面とする)40bで低くした(ドレイン側に凹ませた)段差21が形成されていてもよい。段差21が形成されていることで、SiC基板40のおもて面の、段差21よりも外側の第2面40bにはn-型炭化珪素層42が露出されている。
SiC基板40のおもて面の第2面40bの、活性領域10側には、最外周の第1p+型領域11aが露出されている。SiC基板40のおもて面のうち、第1面40aと第2面40bとの間の部分(段差21のメサエッジ:以下、第3面とする)40cには、p型ベース領域4および第3p+型領域13が露出されている。SiC基板40のおもて面の第2,3面40b,40cに露出とは、SiC基板40のおもて面の第2,3面40b,40cの表面領域に配置され、フィールド酸化膜22に接することである。
また、SiC基板40のおもて面の第2面40bの表面領域には、最外周の第1p+型領域11aよりも外側に、第1p+型領域11aに隣接してJTE構造30が設けられている。JTE構造30は、外側に配置されるほどドーパント(アクセプタ)濃度を低くした複数のp型領域(ここでは2つ。以下、活性領域10側から第1,2JTE領域(第2導電型領域)31,32とする)を隣接して配置した耐圧構造である。第1,2JTE領域31,32のp型ドーパント濃度は、n-型炭化珪素層42(n-型ドリフト領域)のn-型ドーパント濃度よりも高い。第1,2JTE領域31,32のp型ドーパント濃度は、最外周の第1p+型領域11aのp+型ドーパント濃度よりも低い。
第1JTE領域31は、最外周の第1p+型領域11aの外側に隣接している。第2JTE領域32は、第1JTE領域31の外側に隣接している。第1,2JTE領域31,32とn-型ドリフト領域2とのpn接合で、エッジ終端領域20での所定耐圧が確保される。JTE構造30を構成する複数のp型領域(第1,2JTE領域31,32)は、それぞれ、SiC基板40のおもて面の第2面40bからn-型炭化珪素層42へのp型不純物のイオン注入により形成される。
JTE構造30を構成するp型領域は、SiC基板40のおもて面の後述する第2面40bからn-型炭化珪素層42に、1段もしくは異なる加速電圧で複数段(複数回)に分けてp型不純物をイオン注入した後に、当該イオン注入したp型不純物をドーパント(アクセプタ)として活性化させる活性化アニールを行うことで形成される。JTE構造30を構成するp型領域を形成するためのイオン注入に用いるp型不純物は、例えばアルミニウム(Al)である。図3には、p型不純物の活性化アニール前のドーピング濃度分布61,62およびその総ドーピング濃度分布60を示す。
JTE構造30を構成するp型領域を形成するためにイオン注入されたp型不純物の活性化アニール前の総ドーピング濃度分布60は、SiC基板40のおもて面の第2面40bから0.1μmを超える部分60bでドーピング濃度が最大値(ピーク濃度)を示す。複数段のイオン注入でp型領域を形成する場合、p型不純物の活性化アニール前の総ドーピング濃度分布60に、ピーク濃度となる箇所が複数(図3では2つ)存在していてもよい。複数段のイオン注入でp型領域を形成した場合の総ドーピング濃度分布60においてピーク濃度となる箇所は、複数段のイオン注入のうちの1つ以上のイオン注入それぞれの飛程の深さ位置である。
また、JTE構造30を構成するp型領域を形成するためにイオン注入されたp型不純物の活性化アニール前の総ドーピング濃度分布60は、SiC基板40のおもて面の第2面40bから0.1μm以下の深さの部分60aにおいては、ドーピング濃度の最も浅いピーク深さから第2面40bへ向かうにしたがってドーピング濃度が低くなる勾配を有する。p型不純物の活性化アニール前の総ドーピング濃度分布60は、SiC基板40のおもて面の第2面40bから0.1μmを超える部分60bにおいては、ガウス分布(図3)となっていてもよいし、BOX型(不図示)となっていてもよい。
JTE構造30を構成するp型領域を形成するにあたって、SiC基板40のおもて面の第2面40bから、活性化アニール時に生じるSiC基板40中でのp型不純物の移動量(おおよそ0.18μm)以上の深さ位置でかつ0.35μm未満の深さ位置を飛程として、1段もしくは異なる加速電圧で複数段に分けてp型不純物をイオン注入することで、上述したp型不純物の活性化アニール前の総ドーピング濃度分布60を有する1つのp型領域が形成される。
p型不純物としてアルミニウムをイオン注入してp型領域を形成するにあたって、イオン注入の飛程をイオン注入面から0.35μm以上とすると、p型不純物の活性化アニール前のドーピング濃度分布61,62のピーク深さが深くなりすぎて、深さ方向の分布幅が広がってしまう。一方、本実施の形態のように、イオン注入の飛程がイオン注入面から0.35μm未満の深さ位置となるように加速電圧を250keV以下程度とすることで、p型不純物の活性化アニール前のドーピング濃度分布61,62を、深さ方向の分布幅の拡がりを抑えながら、ピーク濃度が高い状態に保つことができる。
具体的には、JTE構造30を構成するp型領域を形成するにあたって、SiC基板40のおもて面の第2面40bから0.18μm以上0.35μm未満の深さ位置を飛程として、加速電圧の異なる複数段のイオン注入を行う。これに加えて、SiC基板40のおもて面の第2面40bから0.18μm未満を飛程として、JTE構造30を構成するp型領域を形成するイオン注入を行わない。例えば、ドーパントをアルミニウムとする場合、イオン注入の加速電圧を150keV以上に限定し、イオン注入を150keV未満の加速電圧では行わないことで、SiC基板40のおもて面の第2面40bから0.18μm以上の深さ位置を飛程としたイオン注入を実現可能である。
すなわち、例えば、後述する従来例のp型領域100の形成方法(以下、従来方法とする)におけるイオン注入条件(図6,7参照)のうち、少なくともSiC基板のおもて面から0.18μm未満の深さ位置を飛程とする4,5段目(80keV,30keV)のイオン注入を省略し、かつ0.35μm以上の深さ位置を飛程とする1段目(350keV)のイオン注入を省略して、2,3段目のイオン注入のみを行えばよい。図3には、図4の1段,2段のイオン注入ごとのp型不純物の活性化アニール前のドーピング濃度分布61,62およびその総ドーピング濃度分布60をシミュレーションした結果を示している。
ここで1つのp型領域を形成するための各段のイオン注入ごとのp型不純物の活性化アニール前のドーピング濃度分布61,62のピーク濃度が1×1017/cm3以上となるように、かつこれらのドーピング濃度分布61,62を積算した総ドーピング濃度分布60のドーズ量が従来方法のp型不純物の活性化アニール前の総ドーピング濃度分布110のドーズ量と略同じとなるように、各段のイオン注入ごとのドーズ量を調整する。これにより、本実施の形態において、従来方法のイオン注入条件よりもイオン注入の段数が少なくても、エッジ終端領域20の耐圧を、従来例のp型領域100中のp型不純物の総ドーズ量の設計値に基づいて決定される設計上の耐圧と同程度にすることができ、かつ従来例の実際の耐圧よりも高くすることができる。その理由は、次の通りである。
従来例では、後述するように活性化アニールによりp型領域100中のp型不純物の総ドーズ量が減少する。このため、従来例のエッジ終端領域の耐圧は、p型領域100を形成するためにイオン注入したp型不純物の総ドーズ量の設計値に基づいて決定される設計上の耐圧よりも低くなる。一方、実施の形態においては、SiC基板40のおもて面の第2面40bから0.18μm未満の深さ位置を飛程とする4,5段のイオン注入を行わないことで、活性化アニール時、SiC基板40中を移動するp型不純物はSiC基板40中で止まり、SiC基板40の外部へはほぼ移動しない。これによって、従来方法と比べて、活性化アニール時に生じるp型領域中のp型不純物の総ドーズ量の減少を抑制することができるからである。
具体的には、活性化アニール後のp型領域の、SiC基板40のおもて面の第2面40bから0.1μm以下の深さの部分60a中に存在するp型ドーパント(活性化されたp型不純物)のドーズ量は、当該p型領域を形成するためにn-型炭化珪素層42にイオン注入されたp型不純物(活性化されていないp型不純物)の総ドーズ量の10%未満である。このため、活性化アニール後のp型領域の、SiC基板40のおもて面の第2面40bから0.1μmを超える部分60b中に存在するp型ドーパントの総ドーズ量を、活性化アニール前のp型領域中のp型不純物の総ドーズ量の90%以上に維持することができる。これにより、イオン注入したp型不純物の総ドーズ量の設計値に基づいて決定される設計上の耐圧を実現することができる。
より具体的には、活性化アニール後のp型領域中のp型不純物の総ドーズ量は、例えば5×1012/cm2以上7×1012/cm2以下程度であることが好ましい(図5に矢印Bで示す範囲)。このため、p型不純物の総ドーズ量が上記範囲内もしくは上記範囲内よりも若干多くなるように、p型不純物を複数段に分けてイオン注入する。本実施の形態においては、上述したように活性化アニール時にp型不純物がSiC基板40の外部へほぼ移動しないため、活性化アニール後のp型領域中のp型不純物の総ドーズ量は、イオン注入したp型不純物の総ドーズ量とほぼ同じである。したがって、イオン注入したp型不純物の総ドーズ量と、p型不純物をイオン注入するn-型炭化珪素層42のn型ドーパント濃度と、に基づいて得られる耐圧の最大値に近い耐圧を実現することができる。
図示省略するが、その後の活性化アニールにより、JTE構造30を構成するp型領域のドーパント濃度分布は、SiC基板40のおもて面の第2面40bから所定深さまでの間において、p型不純物の活性化アニール前の総ドーピング濃度分布60と異なるドーパント濃度分布となる。JTE構造30を構成するp型領域のドーパント濃度分布は、SiC基板40のおもて面の第2面40bから0.1μm以下の深さの部分において、従来例の同部分101aよりも低いドーピング濃度を有する。また、JTE構造30を構成するp型領域のドーパント濃度分布は、SiC基板40のおもて面の第2面40bから0.18μm以上0.35μm未満の深さ位置をピーク深さとし、かつp型不純物の活性化アニール前の総ドーピング濃度分布60よりも高いピーク濃度を有する。
JTE構造30を構成するp型領域のドーパント濃度分布が活性化アニール前後で異なる理由は、活性化アニールにより、SiC基板40のおもて面の第2面40bから浅い深さ位置に存在するp型不純物が深い方向へ移動して所定深さ付近に到達し、SiC基板40のおもて面の第2面40bから深い位置に存在するp型不純物が浅い方向へ移動して同様に当該所定深さ付近に到達することで、当該所定深さのp型不純物が多くなり、当該所定深さでピーク濃度となるからであると推測される。
SiC基板40中のp型不純物が活性化アニールにより移動して到達する上記所定深さを決定する条件は、イオン注入されたp型不純物の総ドーズ量、p型不純物の活性化アニール前の総ドーピング濃度分布60のピーク濃度およびピーク深さである。具体的には、例えば、JTE構造30を構成する所定のp型ドーパント濃度のp型領域を形成する場合、SiC基板40中のp型不純物が活性化アニールにより移動して到達する上記所定深さを決定する条件は、活性化アニール前に行う各段のイオン注入で生じるピーク深さから±0.18μm程度の広がりで拡散させた濃度分布の重ね合わせとなる。
また、図2中、SiC基板40のおもて面の第2面40bの表面領域には、SiC基板40の側面(すなわちチップ端部)に露出されるように、JTE構造30と離れて、n+型ストッパ領域33が選択的に設けられている。SiC基板40のおもて面の第2面40bの、JTE構造30およびn+型ストッパ領域33が露出された部分以外の部分には、n-型ドリフト領域2が露出されている。SiC基板40のおもて面の第2,3面40b,40cはフィールド酸化膜22に覆われている。
以上、説明したように、実施の形態によれば、SiC基板の内部に1つのp型領域を形成するにあたって、SiC基板のイオン注入面から0.18μm以上0.35μm未満の深さ位置を飛程としてp型不純物をイオン注入することで、その後の活性化アニール時にp型領域中のp型不純物がSiC基板から外部へ拡散されることを抑制することができる。SiC基板へのp型不純物のイオン注入は、SiC基板のイオン注入面から上記深さ位置の範囲内を飛程とすればよく、1段もしくは異なる加速電圧で複数段に分けて行うことができる。このため、設計条件ごとに各イオン注入の加速電圧およびドーズ量を調整することにより、p型領域中のp型不純物の総ドーズ量を制御して設計範囲内に維持しやすい。
このようにp型領域中のp型不純物の総ドーズ量を制御しやすいことで、プロセスマージンや設計マージンを必要以上に確保する必要がない。このため、例えば、1つ以上のp型領域によって構成されるJTE構造の各p型領域をそれぞれ設計通りの寸法で形成してエッジ終端領域を最小の長さ(幅)にするとともに、当該JTE構造の各p型領域をそれぞれ設計範囲内の総ドーズ量で形成してエッジ終端領域の耐圧を設計通りに設定することができる。このため、設計値からの耐圧変動や耐圧低下を抑制することができ、信頼性を向上させることができる。また、耐圧低下分を見越してエッジ終端領域の長さを広くする必要がないため、1チップあたりの作製コストを低減させることができる。
(実験1)
次に、JTE構造30を構成するp型領域中のp型不純物のドーズ量とエッジ終端領域20の耐圧との関係について検証した。図5は、実施例のp型領域中のp型不純物のドーズ量と耐圧との関係を示す特性図である。図5の横軸は上述した実施の形態にかかる炭化珪素半導体装置(以下、実施例とする)のJTE構造30を構成するp型領域中のp型不純物のドーズ量の設計値であり、縦軸は実施例のエッジ終端領域20の耐圧である。
実施例のJTE構造30を構成するp型領域中のp型不純物のドーズ量(以下、単に「p型領域中のp型不純物のドーズ量」とする)およびn-型炭化珪素層42のn型ドーパント濃度を種々変更して、エッジ終端領域20の耐圧をシミュレーションした結果を図5に示す。図5には、n-型炭化珪素層42のn型ドーパント濃度ごとに、p型領域中のp型不純物のドーズ量とエッジ終端領域20の耐圧との関係を示す。
図5に示す結果から、p型領域中のp型不純物の所定ドーズ量(図5では6×1012/cm2付近)で、エッジ終端領域20の耐圧が最大値(最大耐圧値)となることが確認された。また、p型領域中のp型不純物のドーズ量が上記所定ドーズ量よりも高くなるほど、または、p型領域中のp型不純物のドーズ量が上記所定ドーズ量よりも低くなるほど、エッジ終端領域20の耐圧が低くなることが確認された。また、n-型炭化珪素層42のドーパント濃度を低くするほど、エッジ終端領域20の耐圧が高くなることが確認された。
これらの結果から、p型領域中のp型不純物のドーズ量と、n-型炭化珪素層42のドーパント濃度と、を制御することで、エッジ終端領域20の耐圧を制御可能であることがわかる。上述したように、実施の形態においては、活性化アニール前後でのp型領域中のp型不純物のドーズ量の低下を抑制することができることで、p型領域中のp型不純物のドーズ量を設計通りに制御して設計範囲内に維持しやすいため、エッジ終端領域20の耐圧を設計通りに設定可能である。
この実験1では、p型領域中のp型不純物のドーズ量とエッジ終端領域20の耐圧との関係について、n-型炭化珪素層42のn型ドーパント濃度が4×1014/cm3以下の試料を用いて検証している。n-型炭化珪素層42のn型ドーパント濃度が実験1の試料と異なる場合、エッジ終端領域20の最大耐圧値は変化するが、上記実験1で検証したエッジ終端領域20の耐圧の、p型領域中のp型不純物のドーズ量依存性(図5)は、n-型炭化珪素層42のn型ドーパント濃度が1×1016/cm3以下である場合も同様に得られる。その理由は、次の通りである。
-型炭化珪素層42のn型ドーパント濃度ごとに、上記実験1の試料と同様にp型領域中のp型不純物に最適なドーズ量(以下、最適ドーズ量とする)が存在する。この最適ドーズ量とは、エッジ終端領域20が最大耐圧値を示すときの、p型領域中のp型不純物のドーズ量である。そして、p型領域中のp型不純物のドーズ量が最適ドーズ量未満である場合、低い印加電圧でJTE構造30を構成するp型領域の全域に空乏領域が拡がりきってしまい、エッジ終端領域20の耐圧が低下する。すなわち、p型領域中のp型不純物のドーズ量が最適ドーズ量よりも高くなるほど、エッジ終端領域20の耐圧が低くなる。
一方、p型領域中のp型不純物のドーズ量が最適ドーズ量を超える場合、JTE構造30を構成するp型領域に空乏領域が拡がりにくく、その拡がりが狭くなることで、半導体基板とのおもて面に平行な方向(横方向)の電界強度が高くなりすぎて、エッジ終端領域20の耐圧が低下する。すなわち、p型領域中のp型不純物のドーズ量が最適ドーズ量よりも低くなるほど、エッジ終端領域20の耐圧が低くなる。このように、p型領域中のp型不純物の最適ドーズ量を基準にして、上記実験1で検証したエッジ終端領域20の耐圧とp型領域中のp型不純物のドーズ量との関係と同じ結果となるからである。
(実験2)
次に、活性化アニールによるSiC中のp型不純物の移動量について検証した。図6は、従来例のp型領域のドーパント濃度分布を示す特性図である。p型領域100で構成された一般的なJTE構造を備えた従来の炭化珪素半導体装置(以下、従来例とする)を作製した。従来例のp型領域100は、複数段のイオン注入および活性化アニールにより、BOX型のドーパント濃度分布となるように形成した。従来例の、活性化アニール後のp型領域100のドーパント濃度分布101以外の構成は、上述した実施例と同様である。
この従来例の活性化アニール後のp型領域100のドーパント濃度分布101を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した結果を図6に示す。従来例のp型領域100を形成するためのイオン注入は、p型不純物(ドーパント)をアルミニウムとし、イオン注入面をSiC基板のSi面とし、イオン注入段数を5段とした。従来例のp型領域100を形成するためp型不純物の複数段のイオン注入条件(加速電圧およびドーズ量)の一例を図7に示す。
図7は、BOX型のドーパント濃度分布を有するp型領域を形成するための一般的なイオン注入条件の一例を示す図表である。図7の1段〜5段のイオン注入ごとのp型不純物の活性化アニール前のドーピング濃度分布111〜115およびその総ドーピング濃度分布110をシミュレーションした結果を、活性化アニール後のp型領域100のドーパント濃度分布101に重ねて図6に示す。図6の横軸はSiC基板のイオン注入面からの深さであり、縦軸は濃度である。
図6に示すように、加速電圧の異なる1段〜5段のイオン注入により、それぞれ、SiC基板のイオン注入面(深さ=0μm)から異なる深さ位置にピーク濃度を有するp型不純物のドーピング濃度分布111〜115が形成された。これらのp型不純物の活性化アニール前のドーピング濃度分布111〜115を積算した総ドーピング濃度分布110は、最も深いドーピング濃度分布111と、最も浅いドーピング濃度分布115と、の間(イオン注入面から0.5μm程度の深さ位置までの間)でドーパント濃度がほぼ均一なBOX型になることが確認された。
図示省略するが、p型不純物の活性化アニール前の総ドーピング濃度分布は、SIMSにより測定した場合においても、図6のシミュレーションによる総ドーピング濃度分布110とほぼ同じBOX型になることが確認されている。このようにp型不純物の活性化アニール前の総ドーピング濃度分布110がBOX型になるようにp型不純物を多段階にイオン注入したとしても、その後の活性化アニールにより、従来例の活性化アニール後のp型領域100のドーパント濃度分布101がBOX型を維持しないことが確認された。
具体的には、従来例の活性化アニール後のp型領域100のドーパント濃度分布101は、SiC基板のイオン注入面付近から0.1μm以下の深さまでの部分101aで、ドーパント濃度の最小値がほぼ一定に保たれた平坦な濃度分布になることが確認された。SIMSの特性上、SiC基板の最表面は汚染による影響を含む部分であり、実際のドーパント濃度を反映していないため無視をする。また、従来例のp型領域100のドーパント濃度は、SiC基板のイオン注入面付近から0.1μm以下の深さまでの部分101aで、p型不純物の活性化アニール前の総ドーピング濃度分布110よりも大幅に低くなることが確認された。
また、従来例の活性化アニール後のp型領域100のドーパント濃度分布101は、SiC基板のイオン注入面から0.1μmを超える部分101bでピーク濃度を示し、当該ピーク濃度の深さ位置(ピーク深さ)101dを頂点とするガウス分布となることが確認された。すなわち、従来例の活性化アニール後のp型領域100のドーパント濃度分布101は、BOX型にならない。なお、従来例の活性化アニール後のp型領域100のドーパント濃度分布101のピーク深さ101dは0.27μm程度であった。また、従来例の活性化アニール後のp型領域100のドーパント濃度分布101のピーク深さ101dでのピーク濃度は、p型不純物の活性化アニール前の総ドーピング濃度分布110よりも高くなることが確認された。
その理由は、p型不純物の活性化アニール前の総ドーピング濃度分布110がBOX型となるようにp型不純物を複数段にイオン注入したとしても、その後の活性化アニールにより、SiC基板のイオン注入面から浅い深さ位置に存在するp型不純物が深い方向へ移動して所定深さの範囲101cに到達し、SiC基板のイオン注入面から深い位置に存在するp型不純物が浅い方向へ移動して同様に所定深さの範囲101cに到達することで、当該所定深さの範囲101cのp型不純物が多くなり、当該所定深さの範囲101c内のピーク深さ101dでピーク濃度となるからであると推測される。
また、従来例のp型領域100中のp型不純物のドーズ量は、活性化アニール後に大幅に少なくなることが確認された。その理由は、活性化アニールにより、SiC基板のイオン注入面から浅い深さ位置に存在するp型不純物がSiC基板のイオン注入面から外部へと移動し、SiC基板のイオン注入面上のフィールド酸化膜等の絶縁膜中に拡散されてしまうためと推測される。従来例のp型領域100中のp型不純物のドーズ量が少なくなることで、従来例のエッジ終端領域の耐圧が設計値よりも低くなることが確認された。
なお、図6中において、従来例の活性化アニール後のp型領域100のドーパント濃度分布101にピーク濃度となる箇所が2つ存在するように見えるのは、SIMSによる検出結果の揺れである。実際には、従来例の活性化アニール後のp型領域100のドーパント濃度分布101は、1つのピーク深さ101dでピーク濃度を示している。図6において従来例の活性化アニール後のp型領域100のドーパント濃度分布101の実際のピーク深さ101dは、2つ存在するピーク濃度のうちでドーパント濃度が最も高いピーク濃度(一方のピーク濃度よりもSiC基板のイオン注入面から深い側のピーク濃度)を示している箇所である。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、SiC基板の内部に1つのp型領域を形成するにあたって、複数段に分けて行うすべてのイオン注入の飛程がSiC基板のイオン注入面から0.18μm以上0.35μm未満の深さに位置していればよく、イオン注入の段数は設計条件に合わせて種々変更可能である。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
1 n+型ドレイン領域
2 n-型ドリフト領域
3 n型電流拡散領域
4 p型ベース領域
5 n+型ソース領域
6 p++型コンタクト領域
7,7a トレンチ
8 ゲート絶縁膜
9 ゲート電極
10 活性領域
11,11a,12,13 p+型領域
14 層間絶縁膜
15 ソース電極
16 ドレイン電極
20 エッジ終端領域
21 SiC基板のおもて面の段差
22 フィールド酸化膜
30 JTE構造
31,32 JTE構造を構成するp型領域(第1,2JTE領域)
33 n+型ストッパ領域
40 SiC基板
40a〜40c SiC基板のおもて面の第1〜3面
41 n+型出発基板
42 n-型炭化珪素層
43 p型炭化珪素層
50 炭化珪素半導体装置
60 p型不純物の活性化アニール前の総ドーピング濃度分布
60a,60b p型不純物の活性化アニール前の総ドーピング濃度分布の一部分
61,62 イオン注入ごとのp型不純物の活性化アニール前のドーピング濃度分布
100 従来例のp型領域
101 従来例の活性化アニール後のp型領域の、SIMS分析で測定されたドーパント濃度分布
101a 従来例の活性化アニール後のp型領域のドーパント濃度分布の、SiC基板のイオン注入面付近から0.1μm以下の深さまでの部分
101b 従来例の活性化アニール後のp型領域のドーパント濃度分布の、SiC基板のイオン注入面から0.1μmを超える部分
101c 従来例の活性化アニール後のp型領域のドーパント濃度分布のピーク濃度の深さ位置の範囲
101d 従来例の活性化アニール後のp型領域のドーパント濃度分布のピーク深さ
110 従来例のp型不純物の活性化アニール前の総ドーピング濃度分布
111〜115 従来例の、イオン注入ごとのp型不純物の活性化アニール前のドーピング濃度分布

Claims (5)

  1. 炭化珪素からなる第1導電型炭化珪素層と、
    前記第1導電型炭化珪素層の表面から所定深さに達する、第2導電型ドーパントを所定ドーズ量で含む第2導電型領域と、
    を備え、
    前記第2導電型ドーパントはアルミニウムであり、
    前記第2導電型領域の第2導電型ドーパント濃度分布は、前記第1導電型炭化珪素層の前記表面から0.18μm以上0.35μm未満の深さ位置でドーパント濃度の最大値を示し、
    前記第2導電型領域の、前記第1導電型炭化珪素層の前記表面から0.1μm以下の部分に存在する前記第2導電型ドーパントのドーズ量は、前記第2導電型領域の中の前記第2導電型ドーパントの総ドーズ量の10%未満であることを特徴とする炭化珪素半導体装置。
  2. 前記第2導電型領域の第2導電型ドーパント濃度の最大値は、1×1017/cm3以上であることを特徴とする請求項1に記載の炭化珪素半導体装置。
  3. 前記第1導電型炭化珪素層の第1導電ドーパント濃度は、1×1016/cm3以下であることを特徴とする請求項1または2に記載の炭化珪素半導体装置。
  4. 前記第1導電型炭化珪素層の前記表面は(0001)面であることを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置。
  5. 半導体基板に設けられた、素子の主電流が流れる活性領域と、
    前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
    前記半導体基板を構成し、前記終端領域において前記半導体基板のおもて面を前記表面で形成する前記第1導電型炭化珪素層と、
    前記終端領域において、前記第1導電型炭化珪素層に設けられた、外側に配置されるほど第2導電型ドーパント濃度を低くした複数の前記第2導電型領域を隣接して配置した耐圧構造と、
    を備えることを特徴とする請求項1〜4のいずれか一つに記載の炭化珪素半導体装置。
JP2019110870A 2019-06-14 2019-06-14 炭化珪素半導体装置 Pending JP2020205295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019110870A JP2020205295A (ja) 2019-06-14 2019-06-14 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019110870A JP2020205295A (ja) 2019-06-14 2019-06-14 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2020205295A true JP2020205295A (ja) 2020-12-24

Family

ID=73837514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019110870A Pending JP2020205295A (ja) 2019-06-14 2019-06-14 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP2020205295A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023149131A1 (ja) * 2022-02-02 2023-08-10 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056705A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子およびその製造方法
JP2012129492A (ja) * 2010-11-26 2012-07-05 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014170866A (ja) * 2013-03-05 2014-09-18 Hitachi Power Semiconductor Device Ltd 半導体装置
JP2015216182A (ja) * 2014-05-09 2015-12-03 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドCree Inc. 炭化ケイ素への制御されたイオン注入
JP2017139441A (ja) * 2016-02-01 2017-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056705A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子およびその製造方法
JP2012129492A (ja) * 2010-11-26 2012-07-05 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014170866A (ja) * 2013-03-05 2014-09-18 Hitachi Power Semiconductor Device Ltd 半導体装置
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドCree Inc. 炭化ケイ素への制御されたイオン注入
JP2015216182A (ja) * 2014-05-09 2015-12-03 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JP2017139441A (ja) * 2016-02-01 2017-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023149131A1 (ja) * 2022-02-02 2023-08-10 富士電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP2013062344A (ja) 半導体装置およびその製造方法
US11901443B2 (en) Semiconductor device and manufacturing method
JP6698697B2 (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
JP7182850B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7432071B2 (ja) 半導体装置およびその製造方法
JP2016063072A (ja) 半導体装置の製造方法
CN103250254A (zh) 沟槽栅极功率半导体装置及其制造方法
JPWO2015015808A1 (ja) 炭化珪素半導体装置およびその製造方法
KR20100064556A (ko) 반도체 소자 및 그 제조 방법
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20160012879A (ko) 반도체 장치
US11251299B2 (en) Silicon carbide semiconductor device and manufacturing method of same
JP2024024105A (ja) 半導体装置
JP2021190496A (ja) 半導体装置
TW201511135A (zh) 半導體裝置之製造方法
US11094787B2 (en) Method of manufacturing semiconductor device and semiconductor device
US11424351B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2020205295A (ja) 炭化珪素半導体装置
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
JP7106476B2 (ja) 半導体装置およびその製造方法
US20240234496A1 (en) Method of manufacturing silicon carbide semiconductor device
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
JP2022072843A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20221027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240619