JP2019145791A - 炭化ケイ素から成る半導体ボディを備えた半導体装置 - Google Patents

炭化ケイ素から成る半導体ボディを備えた半導体装置 Download PDF

Info

Publication number
JP2019145791A
JP2019145791A JP2019025443A JP2019025443A JP2019145791A JP 2019145791 A JP2019145791 A JP 2019145791A JP 2019025443 A JP2019025443 A JP 2019025443A JP 2019025443 A JP2019025443 A JP 2019025443A JP 2019145791 A JP2019145791 A JP 2019145791A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor device
dopant
dopant species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019025443A
Other languages
English (en)
Other versions
JP7150633B2 (ja
Inventor
シュルツェ ハンス−ヨアヒム
Hans-Joachim Schulze
シュルツェ ハンス−ヨアヒム
ライナー シュテーグナー アンドレ
Rainer Stegner Andre
ライナー シュテーグナー アンドレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019145791A publication Critical patent/JP2019145791A/ja
Application granted granted Critical
Publication of JP7150633B2 publication Critical patent/JP7150633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】本開示は、ＳｉＣ半導体ボディ（１０２）を有する半導体装置（１００）に関する。【解決手段】このＳｉＣ半導体ボディ（１０２）は、第１の導電型の第１の半導体領域（１０４）と第２の導電型の第２の半導体領域（１０６）とを有する。第１の半導体領域（１０４）は、ＳｉＣ半導体ボディ（１０２）の第１の表面（１０８）に電気的に接触させられており、第２の半導体領域（１０６）とｐｎ接合（１１０）を形成している。第１の半導体領域（１０４）および第２の半導体領域（１０６）は、第１の表面（１０８）に対し直角を成す垂直方向（ｙ）で上下に配置されている。第１の半導体領域（１０４）は、第１のドーパント種と第２のドーパント種とを有する。【選択図】図１

Description

本発明は、炭化ケイ素ＳｉＣから成る半導体装置に関する。
例えばＳｉＣ電力用半導体電界効果トランジスタまたはＳｉＣ電力用半導体ダイオードなどのようなＳｉＣ半導体装置に対しては、特定の動作寿命期間中、信頼性に関する要求が課される。ＳｉＣ半導体装置の信頼性は動作中、様々な劣化メカニズムによって損なわれるおそれがある。
本開示は、ＳｉＣ半導体装置の信頼性を向上させることを目的としたものである。
本開示は、ＳｉＣ半導体ボディを有する半導体装置に関する。このＳｉＣ半導体ボディは、第１の導電型の第１の半導体領域と、第２の導電型の第２の半導体領域と、を有する。第１の半導体領域は、ＳｉＣ半導体ボディの第１の表面に電気的に接触させられており、第２の半導体領域とｐｎ接合を形成している。第１の半導体領域および第２の半導体領域は、第１の表面に対し直角を成す垂直方向で上下に配置されている。第１の半導体領域は、第１のドーパント種と第２のドーパント種とを有する。
実施例を理解するために添付の図面が用いられ、それらは本開示に含まれており、本開示の一部分を成すものである。それらの図面は実施例を具体的に示したものにすぎず、明細書と共にそれらの実施例を説明するために用いられる。以下の詳細な説明からただちに、さらなる実施例および意図する利点のうち多くのものが明らかになる。図面に示された要素および構造は、必ずしも互いに原寸の比率どおりに描かれたものではない。同じ参照符号は、同じまたは互いに対応する要素および構造を指している。
実施例による半導体装置におけるＳｉＣ半導体ボディの概略断面図である。 実施例による半導体装置におけるＳｉＣ半導体ボディの概略断面図である。 実施例による半導体装置におけるＳｉＣ半導体ボディの概略断面図である。 実施例による半導体装置におけるＳｉＣ半導体ボディの概略断面図である。 第１の半導体領域における重畳された濃度特性を具体的に示す概略的なグラフである。 第１の半導体領域における重畳された濃度特性を具体的に示す概略的なグラフである。 第１の半導体領域における重畳された濃度特性を具体的に示す概略的なグラフである。 第１の半導体領域における重畳された濃度特性を具体的に示す概略的なグラフである。 ディープトレンチゲート電極を備え一方の側にトランジスタチャネルを含むストライプ状のトランジスタセルを有する１つの実施形態による半導体装置の１区間を概略的に示す水平方向断面図である。 図６Ａによる半導体装置の区間を断面ラインＢ−Ｂに沿って概略的に示す垂直方向断面図である。 プレーナ型ゲート構造を有する１つの実施形態による半導体装置の１区間を概略的に示す垂直方向断面図である。 シャロートレンチゲート構造を有する１つの実施形態による半導体装置の１区間を概略的に示す垂直方向断面図である。 ディープトレンチゲート構造を有するさらに別の実施形態による半導体装置の１区間を概略的に示す垂直方向断面図である。
以下の詳細な説明では添付の図面が参照され、それらの図面は本開示の一部分を成すものであり、具体的に説明する目的でそれらの図面には特定の実施例が示されている。これに関連して、「上面」、「底面」、「前面」、「背面」、「前方の」、「後方の」等のように方向を表す用語は、上述の図面の向きに合わせて適用される。実施例の構成要素は様々な向きで配置することができるので、方向を表す用語は説明の都合上用いられるにすぎず、決してそれに限定するものとして捉えるべきではない。
自明のとおり、さらに別の実施例も存在しており、構造的または論理的な変更を、その際に特許請求の範囲により定義されたものから逸脱することなく、実施例に加えることができる。このかぎりでは、実施例の説明はそれに限定しようというものではない。特に、文脈から他のことが明らかではないかぎり、以下で説明されている実施例の要素を、説明されているそれらの実施例のうち他の実施例の要素と組み合わせることができる。
「有する」、「含有する」、「含む」、「備えている」等の用語は以下では、一方では言及した要素または特徴が存在することを表し、他方ではさらに別の要素または特徴が存在することを排除しない、という非制限的な用語である。不定冠詞および定冠詞は、文脈から一義的に他のことが明らかではないかぎり、複数も単数も含む。
１つの実施例によれば、半導体装置はＳｉＣ半導体ボディを有する。このＳｉＣ半導体ボディは、第１の導電型の第１の半導体領域と、第２の導電型の第２の半導体領域と、を有する。第１の半導体領域は、ＳｉＣ半導体ボディの第１の表面に電気的に接触させられており、第２の半導体領域とｐｎ接合を形成している。第１の半導体領域および第２の半導体領域は、第１の表面に対し直角を成す垂直方向で上下に配置されている。第１の半導体領域は、第１のドーパント種と第２のドーパント種とを有する。
１つの実施例によれば、第１のドーパント種から最も近いバンド端までのエネルギーギャップは２５０ｍｅＶよりも小さく、第２のドーパント種から最も近いバンド端までのエネルギーギャップは２５０ｍｅＶよりも大きい。第３のドーパント種が第１の半導体領域内に存在する場合には、このドーパント種から最も近いバンド端までのエネルギーギャップも、２５０ｍｅＶよりも大きくすることができる。最も近いバンド端を例えば、ドーパント種がＳｉＣ半導体ボディの結晶格子に組み込まれた状態の価電子帯バンド端とすることができる。ドーパント種が組み込まれた状態の２つのバンド端のうちいずれのバンド端のほうが、ＳｉＣのバンドギャップ内でドーパント種のエネルギー準位にエネルギー的により近くに位置しているのか次第では、最も近いバンド端を、ドーパント種がＳｉＣ半導体ボディの結晶格子に組み込まれた状態の伝導帯バンド端とすることもできる。
例えばＳｉＣ半導体ボディを、単結晶の炭化ケイ素（ＳｉＣ）例えば２Ｈ−ＳｉＣ（２ＨポリタイプのＳｉＣ）、６Ｈ−ＳｉＣ、または１５Ｒ−ＳｉＣから構築することができる。１つの実施例によれば、ＳｉＣ半導体ボディの材料は４Ｈ−ＳｉＣである。この場合に、および以下の説明において、ある構成要素がある材料に「由来する」またはある材料から「構築されている」、ということが意味し得るのは、言及した構成要素が製造許容偏差の範囲内でドーピング以外はその材料から成る、ということである。
第１の表面はＳｉＣ半導体ボディの前面を成すことができ、平坦またはリブ状にすることができる。リブ状の第１の表面を、成長方向に対するＳｉＣ半導体ボディの主格子面の傾斜により生じたものとすることができる。第１の表面の平らな区間またはリブ状の第１の表面の中央平面への法線によって、垂直方向が規定される。垂直方向を、成長方向に沿って延在させることができる。リブ状の第１の表面のケースであればこの表面は、それぞれ垂直方向に対して斜めにすなわち傾斜して延在する同一平面上の複数の表面区間を含むことができる。垂直方向に対し直角を成す方向が、あるいは別の表現をすれば、第１の表面の平らな区間に対し平行な、またはリブ状の第１の表面の中央平面に対し平行な方向が、横（水平）方向である。
１つの実施例によれば、第１の導電型はｐ型であり、第２の導電型はｎ型である。別の実施例によれば、第１の導電型はｐ型であり、第２の導電型はｎ型である。
半導体装置を例えば、ＩＧＦＥＴ（絶縁ゲート型電界効果トランジスタinsulated gate field effect transistor）とすることができ、例えば電力用ＭＯＳＦＥＴのようなＭＯＳＦＥＴ（金属酸化物半導体ＦＥＴmetal oxide semiconductor FET）とすることができ、ここで略語ＭＯＳＦＥＴには、金属のゲート電極を備えたＦＥＴのほか、半導体材料から成るゲート電極を備えたＦＥＴも含まれる。半導体装置を、ＭＣＤ（ＭＯＳ制御型ダイオードMOS controlled diode）とすることもでき、またはＳｉＣ電力用半導体ダイオードのようなｐｎダイオードとすることができる。同様に半導体装置をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタinsulated gate bipolar transistor）とすることができ、またはＪＦＥＴ（接合型電界効果トランジスタjunction field effect transistor）とすることもできる。例示的に挙げたこれらの構成素子タイプのほか、当然ながら他のバイポーラ型の構成素子タイプも、またはｐｎフリーホイールダイオードが集積されたユニポーラ型の構成素子タイプも、ここで説明する教示に従った半導体装置として形成することができる。この目的で半導体装置を、例えば負荷電流を案内するチップ平面の相応の設計仕様によって、少なくとも１Ａの負荷電流を流すように構成することができる。
第１の半導体領域と第２の半導体領域との間に形成されたｐｎ接合は、例えば以下のようなｐｎ接合である。すなわちこのｐｎ接合を介して、半導体装置の特定の動作モード中、例えばダイオードの順方向動作中または反転ダイオードの順方向動作中、例えばＦＥＴのボディ−ドレインダイオードなどの順方向動作中、電荷キャリアが第２の半導体領域に注入され、次いでそれらの電荷キャリアは第２の半導体領域内で再結合することができる。かくして第１の半導体領域を、ダイオードとして構成された半導体装置であれば、例えばアノード領域（カソード領域）としてＳｉＣ半導体ボディの第１の表面に形成することができる。このケースでは第２の半導体領域を、ドリフトゾーンおよびカソード領域（アノード領域）として構成することができる。同様に第１の半導体領域をボディ領域として、またはボディの導電型であり注入のために使用可能なさらに別の半導体領域として、形成することができ、例えばＦＥＴまたはＩＧＢＴのトレンチ底部における誘電体に対する電気的遮蔽領域として、形成することができる。このケースでは第２の半導体領域をドリフトゾーンとして、または電流分布ゾーンとしても、構成することができる。
１つの実施例によれば、第１のドーパント種はアルミニウム（Ａｌ）に相当する。別の選択肢として、またはこれに加えて、第２のドーパント種はホウ素（Ｂ）またはガリウム（Ｇａ）に相当する。
１つの実施例によれば、第１の半導体領域は、第１の導電型である第３のドーパント種を有する。第３のドーパント種は第２のドーパント種とは異なる。例えば第２のドーパント種はＢであり、第３のドーパント種はＧａであり、またはその逆である。さらに考えられるのは、第１のドーパント種はアルミニウムである一方、第２のドーパント種としてホウ素を、第３のドーパント種としてガリウムを、第１の半導体領域内に形成できるようにすることである。
ホウ素とガリウムとの組み合わせによるドーピングは、特に以下の点で有利なものとなり得る。すなわち、一方では双方ともに深いところに位置するエネルギー準位を有するドーパントとして用いられ、ただし他方ではこれら双方は著しく異なる拡散特性を有するので、例えば特にホウ素の深い拡散の作用を、注入されるドーパント量のそれ相応の選定によって選択することができ、それによって最終状態において結果としてドリフトゾーンに生じるホウ素ドーピングが、好ましくは窒素ドーピングを介して行われる調整されたドナードーピングよりもかなり下に位置するように、つまりは結果として生じる所期のｎ型ドーピングが妨げられないようにする。これに加え、エネルギー準位がそれぞれ異なる深さにある２つのドーパントを組み合わせることによって、上述のようにして形成されたｐ型ドーピング層の再結合特性を緻密に最適化することができる。
１つの実施例によれば、ＳｉＣのバンドギャップ内でＳｉＣ半導体ボディに組み込まれた状態の第２のドーパント種のエネルギー準位は、５０ｍｅＶを超えて、または１００ｍｅＶを超えて、または２００ｍｅＶですら超えて、第１のドーパント種のエネルギー準位よりもバンドギャップ中心に近いところに位置する。第３のドーパント種が第１の半導体領域内に形成されている場合であれば、ＳｉＣのバンドギャップ内でＳｉＣ半導体ボディに組み込まれた状態の第３のドーパント種のエネルギー準位も、５０ｍｅＶを超えて、または１００ｍｅＶを超えて、または２００ｍｅＶでさえ超えて、第１のドーパント種のエネルギー準位よりもバンドギャップ中心に近いところに位置させることができる。
上述の例によって例えば、第１の半導体領域から第２の半導体領域への電荷キャリアの注入低減を実現することができる。このことは、第２のドーパント種およびオプションとして第３のドーパント種の再結合作用によって達成され、これらのドーパント種は第１のドーパント種と比べると、バンドギャップ内においていっそう深いところに位置し、かついっそう強い再結合作用を有しており、しかも非空乏化状態においても、つまり例えば順方向動作中、第１のドーパント種よりも低いドーピング活性度を有する。このようにすることで、第１の半導体領域が単にただ１つのドーパント種だけしか有しておらず、または第１のドーパント種と第２のドーパント種とを有してはいない、択一的な半導体装置と比較して、例えば第２の半導体領域への電荷キャリア注入を、注入低減と再結合増加とにより少なくすることができる。第２の半導体領域への電荷キャリア注入が低減されることによって例えば、基底面すなわち平行に延在する平坦な層において再結合に起因して積層欠陥が成長することにより半導体装置が劣化してしまうことが少なくなる、という技術的利点が実現される。このような積層欠陥によって電荷の搬送が妨げられ、個々の半導体装置の順方向電圧および順方向抵抗に悪影響が及ぼされる。かかる積層欠陥は例えば、熱力学的に安定した３Ｃポリタイプが、格子定数に制約されて４Ｈまたは６Ｈの環境に含まれているものを表す可能性がある。このためここで述べた教示によって、ＳｉＣ半導体装置の信頼性を向上させることができる。
図１の概略断面図には、半導体装置１００の１つの実施例が描かれている。半導体装置１００はＳｉＣ半導体ボディ１０２を有する。ＳｉＣ半導体ボディ１０２は、第１の導電型の第１の半導体領域１０４と、第２の導電型の第２の半導体領域１０６と、を有する。第１の半導体領域１０４を、上述の第１の半導体領域とすることができる。同様に第２の半導体領域１０６を、上述の第２の半導体領域とすることができる。
第１の半導体領域１０４は、ＳｉＣ半導体ボディ１０２の第１の表面１０８に電気的に接触させられている。電気コンタクトは、単に第１のコンタクトＫ１として描かれている。第１のコンタクトＫ１は例えば導電性構造であって、この構造は、互いに電気的に接続された導電性素子例えばコンタクトラグ、金属化路および接続パッドなどを含むことができる。導電性素子自体は、導電性材料例えば金属、金属シリサイド、金属合金、高濃度ドーピングされた半導体、またはこれらの組み合わせから成る。これらの導電性素子は例えば、半導体装置１００において第１の表面１０８の上に形成された金属化領域および配線領域の一部分である。ＩＧＢＴとして形成された半導体装置１００のケースであれば、第１のコンタクトＫ１をエミッタコンタクトとすることができる。ＦＥＴまたはＪＦＥＴとして形成された半導体装置１００のケースであれば、第１のコンタクトＫ１をソースコンタクトとすることができる。ダイオードまたはサイリスタとして形成された半導体装置１００のケースであれば、第１のコンタクトＫ１をアノードコンタクト（カソードコンタクト）とすることができる。
第１の半導体領域１０４は、第２の半導体領域１０６とｐｎ接合１１０を形成している。第１の半導体領域１０４および第２の半導体領域１０６は、第１の表面１０８に対し直角を成す垂直方向ｙで上下に配置されている。
第２の半導体領域１０６は、ＳｉＣ半導体ボディ１０２において第１の表面１０８とは反対側の第２の表面１１２に電気的に接触させられている。電気コンタクトは、単に第２のコンタクトＫ２として描かれている。第２のコンタクトＫ２については、第１のコンタクトＫ１との関連で述べた上記の記載が、内容的に同じように当てはまる。ＩＧＢＴとして形成された半導体装置１００のケースであれば、第２のコンタクトＫ２をコレクタコンタクトとすることができる。ＦＥＴまたはＪＦＥＴとして形成された半導体装置１００のケースであれば、第２のコンタクトＫ２をドレインコンタクトとすることができる。ダイオードまたはサイリスタとして形成された半導体装置１００のケースであれば、第２のコンタクトＫ２をカソードコンタクト（アノードコンタクト）とすることができる。
図２の概略断面図に示されている半導体装置１００の実施例によれば、第１の半導体領域１０４は、ＳｉＣ半導体ボディ１０２の垂直方向ｙに沿って垂直方向の広がりｄを有する。この実施例によれば、第１の表面１０８から出発して、深さｔ＝０からｔ＝ｄ／２までのＳｉＣ半導体ボディ１０２の第１の深さ範囲１１４では、第１の導電型のドーパントの少なくとも６０％またはそれどころか少なくとも８０％が、第１のドーパント種に相当する。第１のドーパント種の第１の導電型のドーパントは、比較的浅いエネルギー準位を有することができる。ｔ＝ｄ／２からｔ＝ｄまでの第２の深さ範囲１１５では、第１の導電型のドーパントの少なくとも３０％またはそれどころか少なくとも５０％が、第２のドーパント種に相当する。第１の導電型の第２のドーパント種は、それぞれ深いところに位置するエネルギー準位を有し得る１つまたは２つのドーパントを含むことができる。特に、第２のドーパント種のドーパントは不純物を除きもっぱら１つまたはもっぱら２つのドーパントによって形成されている、というようにすることができる。第１の深さ範囲１１４は例えば第１の半導体領域１０４の上部であり、第２の深さ範囲１１５は第１の半導体領域１０４の下部である。
第１の半導体領域１０４の第１の深さ範囲１１４において、第１の導電型のドーパント量を、すなわち第１の導電型のドーパント種全体に関するドーパント量をｑ１で表し、第１および第２のドーパント種の量を、ｑ１１およびｑ１２で表すならば、第１の深さ範囲１１４において以下が成り立つ。すなわち、
ｑ１１／ｑ１＞０．６ （１）
第２の深さ範囲１１５において、第１の半導体領域１０４の第１の導電型のドーパント量を、すなわち第１の導電型のドーパント種全体に関するドーパント量をｑ２で表し、第１および第２のドーパント種の量を、ｑ２１およびｑ２２で表すならば、第２の深さ範囲１１５において以下が成り立つ。すなわち、
ｑ２２／ｑ２＞０．３ （２）
第１の深さ範囲１１４におけるドーパント量は、垂直方向に沿ってｔ＝０からｔ＝ｄ／２までの第１の深さ範囲１１４において積分されたドーパント濃度を表し、すなわち例えばｃｍ２といった単位面積あたりのドーパント量を表す。第２の深さ範囲１１５におけるドーパント量は、垂直方向に沿ってｔ＝ｄ／２からｔ＝ｄまでの第２の深さ範囲１１５において積分されたドーパント濃度を表し、すなわち例えばｃｍ２といった単位面積あたりのドーパント量を表す。この実施例によれば、再結合のために用いられる第２のドーパント種は平均的に、第１のドーパント種よりもｐｎ接合１１０の近くに配置されている。換言すれば、第２のドーパント種の大部分の割合は、第１のドーパント種の大部分の割合よりもｐｎ接合１１０の近くに配置されており、ただし「大部分」とは、個々のドーパント種の量の少なくとも５０％、特に少なくとも８０％を意味するものとすることができる。本願の場合には一般に用語「平均的に」を、個々のドーパント種の大部分の割合に当てはめることができる。よって、第１のドーパント種に起因するとみなせる電荷キャリア注入は、第２のドーパント種が平均的にそれよりも深く配置されていることからすれば、この第２のドーパント種の再結合作用によって減少させることができる。このことによって、半導体装置の信頼性に有利な作用を及ぼすことができる。
１つの実施例によれば、第１の深さ範囲１１４における第１のドーパント種の最大ドーパント濃度は、第２の深さ範囲１１５における第２のドーパント種の最大ドーパント濃度よりも高い。
さらに別の実施例によれば、第１の深さ範囲１１４における第１のドーパント種の最大ドーパント濃度は、第２の深さ範囲１１５における第２のドーパント種の最大ドーパント濃度よりも低い。なお、ドーパント濃度のこのような分布は注入条件にとってクリティカルなものではない、とすることができ、その理由は、中性状態においてエネルギー準位が深いところに位置する場合には、導入されるドーパントの比較的僅かな割合だけしか電気的に活性ではなく、したがって電荷キャリア注入には比較的僅かにしか寄与しないからである。
図３の概略断面図に示された半導体装置１００の実施例によれば、ＳｉＣ半導体ボディ１０２の第１の表面１０８に隣接する第１の半導体領域１０４の第１の部分１１８における第１のドーパント種の平均ドーパント濃度
Figure 2019145791
 は、第２のドーパント種の平均ドーパント濃度
Figure 2019145791
 よりも高い。第２の半導体領域１０６に隣接する第１の半導体領域１０４の第２の部分１１９において、第２のドーパント種の平均ドーパント濃度
Figure 2019145791
 は、第１のドーパント種の平均ドーパント濃度
Figure 2019145791
 よりも高い。平均ドーパント濃度によって、個々の領域におけるドーパント濃度の平均値が表される。
よって、第１の部分１１８では、すなわちｔ＝０からｔ＝ｔｒｅｆまでの深さ範囲では、
Figure 2019145791
 が成り立つ。ただし、ｔｒｅｆは基準深さを表し、この深さにおいて第１の部分１１８は垂直方向ｙに沿って第２の部分１１９に隣接する。
同様に第２の部分１１９では、すなわちｔ＝ｔｒｅｆからｔ＝ｄまでの深さ範囲では、
Figure 2019145791
 成り立つ。ただしｃ１は、比較的浅いエネルギー準位を有するドーパント（例えば窒素原子）であり、ｃ２は、比較的深いエネルギー準位を有する１つまたは複数のドーパント（例えばホウ素および／またはガリウム）である。
この実施例において上述の式（３）および（４）が満たされているかぎりは、上述の領域よりも狭い深さ範囲において、注入条件例えば用いられる注入エネルギーおよびアニーリング条件などに応じて、それぞれ逆の特性を生じさせてもよい。同様に、第１の部分内のいずれの深さについても、ｃ１（ｔ）＞ｃ２（ｔ）を満たすことができ、他方、第２の部分内のいずれの深さについても、ｃ２（ｔ）＞ｃ１（ｔ）を満たすことができる。
図２による実施例に関連して述べたように、図３による実施例の場合にも、再結合のために用いられる第２のドーパント種は平均的に、第１のドーパント種よりもｐｎ接合１１０の近くに配置されている。したがってこの実施例の場合にも、図２の実施例に関連して説明した利点を達成することができる。
例えば基準深さｔｒｅｆは、ＳｉＣ半導体ボディ１０２への第１の半導体領域１０４の垂直方向の広がりｄの５０％〜８０％の範囲内にあり、つまりこの実施例によれば、
０．５ ｄ≦ｔｒｅｆ≦０．８ ｄ （５）
が成り立つ。
１つの実施例によれば、第１の半導体領域はｐ型ドーピングされており、第２の半導体領域はｎ型ドーピングされている。ｐ型ドーピングされた第１の半導体領域に隣接するｎ型ドーピングされたドリフトゾーンの一部分において、ホウ素によるｎ型ドーピングの部分的な補償を生じさせることができる。その結果、ドリフトゾーン内のホウ素の付加的な拡散中心に基づき、電荷キャリア移動度が減少するようになる。しかも部分的なドーパント補償によって、正味のバックグラウンド電荷が低減される。これによって有利には、ブレークダウン耐性を高めることができる。しかもドリフトゾーンにおける付加的なホウ素ドーピングによって、悪影響を及ぼす結晶欠陥の伝播に対して有利な作用を及ぼすことができる。
図４の概略図に例えば具体的に示されている１つの実施例によれば、第１のドーパント種はアルミニウムであり、第２のドーパント種はホウ素であり、第１の半導体領域１０４の第１の部分領域１１８１と、第１の部分領域１１８１に対し垂直方向ｙで離間された第２の領域１１８２と、において、アルミニウムの濃度ｃＡｌはホウ素の濃度ｃＢよりも高い。第１の部分領域１１８１と第２の部分領域１１８２との間に第３の部分領域１１８３が設けられており、この領域ではホウ素の濃度ｃＢがアルミニウムの濃度ｃＡｌよりも高い。このようにすれば例えば、第１の半導体領域１０４を形成する際のＡｌ注入の数を、ドーパント種Ａｌが優位である垂直方向に離間された部分領域同士をドーパント種Ｂが優位である領域を介して互いに電気的に接続することによって、低減することができる。したがって、ＳｉＣにおいてホウ素はＡｌに比べて強く拡散することを考慮すれば、第１の半導体領域１０４を形成する際の注入の総数を低減することができる。例えば第１の部分領域１１８１および第２の領域１１８２におけるアルミニウムの最大濃度は、第３の部分領域１１８３におけるホウ素の最大濃度よりも高い。第２の部分領域１１８２の下方に続けて、第１の半導体領域１０４の１つまたは複数のさらに別の部分領域を、例えば図２による第２の部分領域１１５の一部分を、設けることができる。オプションとして、これらの部分領域のうちの１つまたは複数に付加的に、ドーパント種ガリウムを含めることができる。
図５Ａ〜図５Ｄには、第１の半導体領域１０４を形成するためのドーパント濃度の特性が示されている。これらの図面によれば、第１の半導体領域１０４を形成する注入の特性が、深さｔへの垂直方向の広がりに対して描かれている。
図５Ａのグラフによれば、Ａｌ濃度ｃ１Ａｌの第１の特性と、Ａｌ濃度ｃ１Ａｌのこの第１の特性に比べて深いところに位置するＢ濃度ｃ１Ｂの第１の特性と、の重畳によって、第１の半導体領域１０４が形成される。濃度ｃ１Ａｌが濃度ｃ１Ｂよりも高い深さ範囲は、例えば図３における実施例の第１の部分１１８に相当し、濃度ｃ１Ｂが濃度ｃ１Ａｌよりも高い深さ範囲は、例えば図３における実施例の第２の部分１１９に相当する。当然ながら第１の半導体領域１０４を、それぞれ異なる深さに最大値がある複数のＡｌ注入特性を重畳することから、構築することもできる。同様に第１の半導体領域１０４を、それぞれ異なる深さに最大値がある複数のＢ注入特性を重畳することから、構築することもできる。このことは、図５Ｂ〜図５Ｄに描かれたさらに別の例示的な特性についても同様に当てはまる。第２の半導体領域１０６におけるドーパント濃度ｃｃの特性は、図５Ａ〜図５Ｄにおいては例えば一定の特性として描かれている。オプションとして、これらの部分領域のうちの一方にまたは両方共に、付加的にドーパント種ガリウムを含めることができる。
図５Ｂのグラフによれば、Ａｌ濃度ｃ１Ａｌの第１の特性と、Ａｌ濃度ｃ１Ａｌのこの第１の特性に比べて深いところに位置するＡｌ濃度ｃ２Ａｌの第２の特性と、濃度ｃ２Ａｌの最大値の深さの領域に最大値があるＢ濃度ｃ１Ｂの第１の特性と、の重畳によって、第１の半導体領域１０４が形成される。Ａｌ濃度ｃ２Ａｌの第２の特性を、ガリウムドーピング特性によって置き換えることまたは補うこともできる。
図５Ｃのグラフによれば、Ａｌ濃度ｃ１Ａｌの第１の特性と、Ａｌ濃度ｃ１Ａｌのこの第１の特性に比べて深いところに位置するＡｌ濃度ｃ２Ａｌの第２の特性と、濃度ｃ２Ａｌの最大値よりも深いところに最大値があるＢ濃度ｃ１Ｂの第１の特性と、の重畳によって、第１の半導体領域１０４が形成される。Ａｌ濃度ｃ２Ａｌの第２の特性を、ガリウムドーピング特性によって置き換えることまたは補うこともできる。
図５Ｄのグラフによれば、Ａｌ濃度ｃ１Ａｌの第１の特性と、Ａｌ濃度ｃ１Ａｌのこの第１の特性に比べて深いところに位置するＧａ濃度ｃ１Ｇａの第１の特性と、の重畳によって、第１の半導体領域１０４が形成される。濃度ｃ１Ａｌが濃度ｃ１Ｇａよりも高い深さ範囲は、例えば図３における実施例の第１の部分１１８に相当し、濃度ｃ１Ｇａが濃度ｃ１Ａｌよりも高い深さ範囲は、例えば図３における実施例の第２の部分１１９に相当する。ホウ素に比べてガリウムは、半導体ボディの深部へと急速に拡散する部分を有していない。このことは、図５Ａ〜図５Ｃの特性ｃ１Ｂにおける末端部分から識別することができ、これは図５Ｄの特性ｃ１Ｇａには欠けている。特性ｃ１Ｂにおけるこのような末端部分によって、ホウ素によるｎ型ドーパントの部分的なドーパント補償が生じる。その結果、ホウ素の付加的な拡散中心に基づき、電荷キャリア移動度の減少が生じる。しかも部分的ドーパント補償によって、正味のバックグラウンド電荷が低減される。これによって有利には、ブレークダウン耐性を高めることができ、かつ欠陥伝播を低減することができるけれども、この作用によってＭＯＳＦＥＴのスイッチオン抵抗が僅かに高まる可能性があり、そのため３つのドーパントすなわちＡｌ、ＧａおよびＢすべての組み合わせによって、半導体チップの電気特性の最適化の可能性を実現することもできる。
図６Ａおよび図６Ｂには、ストライプ状のトランジスタセルＴＣとディープトレンチゲート構造１５０とを備えたＳｉＣ半導体ボディ１０２を含む半導体装置５００が示されている。
ＳｉＣ半導体ボディ１０２は第１の表面１０８を前面に有しており、この表面は同一平面上の複数の表面区間を含むことができ、これによってリブ状の第１の表面を形成することができる。第１の表面１０８を主格子面と一致させることができ、または格子面例えば（０００１）格子面に対し角度偏差αで斜めに延在させることができ、この場合、角度偏差を最大で１２°例えば約４°とすることができる。
図示されている実施形態の場合には、＜０００１＞結晶方向が法線Ｎに対し角度偏差αだけ傾斜させられている。＜１１−２０＞結晶方向は、水平面に対し同じ角度偏差αだけ傾斜させられている。＜１−１００＞結晶方向は、断面に対し直交している。
ＳｉＣ半導体ボディ１０２は、第１の表面１０８に対し平行な第２の表面１１２を背面に有する。
ＳｉＣ半導体ボディ１０２内に形成されたドリフト構造１３０は、第２の表面１１２に隣接する少なくとも１つの高濃度ドーピングされたコンタクト層１３９と、第１の表面１０８と高濃度ドーピングされたコンタクト層１３９との間に位置する第２の導電型の低濃度ドーピングされたドリフトゾーン１３１と、を含む。オプションとして、ドリフトゾーン１３１と高濃度ドーピングされたコンタクト層１３９との間に、さらに緩衝層を組み込むことができ、この緩衝層は、平均的にドリフトゾーン１３１内のドーピング濃度よりも高く、かつコンタクト層１３９内のドーピング濃度よりも低いドーピング濃度を有しており、これら両方のゾーンと同じ導電型を有する。
高濃度ドーピングされたコンタクト層１３９は、ドリフトゾーン１３１と同じ導電型であり、結晶から鋸引きされたもしくは結晶から切断された基板区間とすることができ、またはかかる基板区間を含むことができ、または完全にエピタキシャル法により生じさせることができる。コンタクト層１３９は、第２の表面１１２とじかに隣接させることのできる第２の負荷電極３２０とオーム接触を形成している。第２の表面１１２に沿ってコンタクト層１３９のドーピング濃度は、第２の負荷電極３２０との低抵抗接触を形成するのに十分に高い。
ドリフトゾーン１３１を、エピタキシによりコンタクト層１３９上で成長させられる層において形成することができる。ドリフトゾーン１３１における平均ドーパント濃度は、例えば少なくとも１０１５ｃｍ−３から最大５×１０１６ｃｍ−３の範囲内にある。ドリフトゾーン１３１およびコンタクト層１３９のほか、ドリフト構造１３０はさらに別のドーピング領域を含むことができ、例えばフィールドストップゾーン、阻止ゾーンもしくはバリアゾーン、および／またはドリフトゾーン１３１の導電型の電流拡散ゾーン、および／または相補的な導電型のアイランド状、柱状および／またはストライプ状の領域を含むことができる。
ＳｉＣ半導体ボディ１０２の前面におけるトランジスタセルＴＣは、ゲート構造１５０に沿って形成されており、それらのゲート構造１５０は、第１の表面１０８からＳｉＣ半導体ボディ１０２中へ延びており、その際にＳｉＣ半導体ボディ１０２のメサ型区間１９０によって、隣り合うゲート構造１５０が互いに分離されている。
第１の水平方向ｘ１に沿ったゲート構造１５０の長手方向の広がりは、第１の水平方向に対し直交しかつ長手方向の広がりと交差する第２の水平方向ｘ２に沿ったゲート構造１５０の幅よりも大きい。ゲート構造１５０を縦型トレンチとすることができ、このトレンチは、トランジスタセルＴＣを含むセルフィールド領域の一方の側から反対側まで延びている。ゲート構造１５０の長さを数１００μｍまでとすることができ、または数ｍｍまで、またはそれどころか数ｃｍまでとすることができる。
別の実施例によればゲート構造１５０を、それぞれセルフィールド領域の一方の側から反対側まで延びる平行なラインに沿って形成することができ、その際にそれぞれ同じラインに沿って互いに分離された多数のゲート構造１５０が形成されている。ゲート構造１５０は、格子の網目にメサ型区間１９０が設けられた格子を形成することもできる。
ゲート構造１５０を互いに等間隔に離間させることができ、それらが同じ幅を有することができ、かつ／または規則的なパターンを形成することができる。ゲート構造１５０の中央から中央の間隔を、少なくとも１μｍから最大で１０μｍの範囲内にあるものとすることができ、例えば少なくとも２μｍから最大で５μｍの範囲内にあるものとすることができる。ゲート構造１５０の垂直方向の広がりを、少なくとも３００ｎｍから最大で５μｍとすることができ、例えば少なくとも５００ｎｍから最大で２μｍの範囲内にあるものとすることができる。
ゲート構造１５０の側壁を、第１の表面１０８に対し垂直に配向することができ、または垂直方向に対しいくらか傾斜させることができ、その際に互いに対向する側壁を、互いに平行または斜めに延在させることができる。１つの実施形態によれば、ゲート構造１５０の幅は、第１の表面１０８から離れるにつれて減少する。例えば一方の側壁は角度偏差αだけ逸れており、他方の側壁は法線Ｎから−αだけ逸れている。
メサ型区間１９０は、互いに対向する２つのメサ型側壁１９１，１９２を有しており、これらの側壁は、隣り合う２つのゲート構造１５０にじかに隣接している。少なくとも１つの第１のメサ型側壁１９１は、電荷キャリア移動度が高い格子面に位置しており、例えば４Ｈ−ＳｉＣのケースでは（１１−２０）格子面いわゆるＡ面に位置している。第１のメサ型側壁１９１に対向する第２のメサ型側壁１９２を、角度偏差αの２倍だけ、例えば約８°だけ、該当する格子面に対し傾斜させることができる。
ゲート構造１５０は導電性ゲート電極１５５を有しており、この電極は、高濃度ドーピングされた多結晶ケイ素層、１つまたは複数の部分から成る金属構造、またはこれらの両方を有することができる。ケイ素層をゲート金属化部と電気的に接続することができ、このゲート金属化部はゲート端子を成しており、またはかかるゲート端子と電気的に接続または結合されている。
ゲート構造１５０の少なくとも一方の側に沿って、ゲート誘電体１５９によりゲート電極１５５がＳｉＣ半導体ボディ１０２から分離されている。ゲート誘電体１５９は半導体誘電体を有することができ、例を挙げると熱成長または堆積させられた半導体酸化物例えば酸化ケイ素、半導体窒化物例えば堆積または熱成長させられた窒化ケイ素、半導体酸窒化物例えば酸窒化ケイ素、堆積させられた他の誘電体材料、またはここで挙げた材料の任意の組み合わせを有することができる。ゲート誘電体１５９の層厚を例えば、トランジスタセルＴＣの閾値電圧が１Ｖ〜８Ｖの範囲内にあるように選定することができる。
ゲート構造１５０は、もっぱらゲート電極１５５およびゲート誘電体１５９だけを有することができ、またはそれらのゲート電極１５５およびゲート誘電体１５９に加えて、さらに別の導電性および誘電性の構造例えばフィールドプレートおよびアイソレーション誘電体を有することができる。
メサ型区間１９０において、ＳｉＣ半導体ボディ１０２の前面に向かってソース領域１１１が形成されており、この領域を第１の表面１０８と個々のメサ区間１９０の第１のメサ型側壁１９１とに直接、隣接させることができる。この場合、各メサ型区間１９０は、ＳｉＣ半導体ボディ１０２内で互いに結合された区間またはＳｉＣ半導体ボディ１０２内で互いに分離された少なくとも２つの区間を含む１つのソース領域１１１を有することができ、この領域は、メサ型区間１９０に隣接するコンタクトまたはトレンチコンタクトを介して、低抵抗で互いに電気的に接続されている。
さらにメサ型区間１９０はドーピング領域１２０を含み、この領域はソース領域１１１をドリフト構造１３０から分離し、ドリフト構造１３０と第１のｐｎ接合ｐｎ１を形成し、かつソース領域１１１と第２のｐｎ接合ｐｎ２を形成している。ドーピング領域１２０は、第１の負荷電極３１０とオーム接触を形成している。
図示の実施例の場合、ドーピング領域１２０は、低濃度ドーピングされたボディ領域１２１と高濃度ドーピングされた遮蔽領域１２２とを含む。
ボディ領域１２１は、第１のメサ型側壁１９１とじかに隣接している。トランジスタセルＴＣのスイッチオン状態において、ボディ領域１２１内でゲート構造１５０に沿って、ソース領域１１１をドリフト構造１３０と接続する反転チャネルが形成される。ボディ領域１２１の垂直方向の広がりは、トランジスタセルＴＣのチャネル長に相当し、これを例えば２００ｎｍ〜１５００ｎｍとすることができる。
阻止状態において高い電界強度が生じた場合にゲート構造１５０の底部（いわゆるトレンチボトム）の保護を保証する遮蔽領域１２２が、ボディ領域１２１と第２のメサ型側壁１９２との間に形成されており、これをボディ領域１２１にじかに隣接させることができる。遮蔽領域１２２の垂直方向の広がりを、ボディ領域１２１の垂直方向の広がりよりも大きくすることができ、例えばゲート構造１５０の垂直方向の広がりよりも大きくすることができる。遮蔽領域１２２の一部分を、ゲート構造１５０の底部と第２の表面１１２との間に直線的に形成することができ、ゲート構造１５０を第２の負荷電極３２０の電位に対し遮蔽することができる。第２のメサ型側壁１９２に沿った遮蔽領域１２２における最大ドーパント濃度ｐ１２は、第１のメサ型側壁１９１に沿ったボディ領域１２１における最大ドーパント濃度ｐ１１よりも高く、例えば少なくとも２倍またはそれどころか５倍高い。
第１の負荷電極３１０はソース端子Ｓを成すことができ、またはソース端子Ｓと電気的に接続または結合することができる。背面に設けられた第２の負荷電極３２０はドレイン端子Ｄを成すことができ、またはドレイン端子Ｄと電気的に接続または結合することができる。
１つの実施例によれば、トランジスタセルＴＣは、ｐ型ドーピングされたボディ領域１２１とｎ型ドーピングされたソース領域１１１とｎ型ドーピングされたドリフトゾーン１３１とを備えたｎチャネルＦＥＴセルである。別の実施形態によれば、トランジスタセルＴＣは、ｎ型ドーピングされたボディ領域１２１とｐ型ドーピングされたソース領域１１１とｐ型ドーピングされたドリフトゾーン１３１とを備えたｐチャネルＦＥＴセルである。
半導体装置５００のスイッチオン状態において第１の負荷電極３１０と第２の負荷電極３２０との間でＳｉＣ半導体ボディ１０２を通って流れる負荷電流は、ゲート誘電体１５９に沿って誘導される反転チャネル内でボディ領域１２１を通過する。ボディ領域１２１内のドーパント濃度に比べて遮蔽領域１２２内のドーパント濃度が高いことから、絶対的な限界データ内で動作しているとき、第２のメサ型側壁１９２に沿った反転チャネルの形成が抑圧され、これによって特に、阻止状態において高い電界強度が生じた場合にゲート構造１５０の底部の保護が提供される。この領域は特に、阻止状態においてゲート構造１５０の底部を保護する役割を果たすので、深いところに位置するエネルギー準位を有するドーパントによってこの領域をドーピングするのが特に有利である。この領域によって、自由電荷キャリアが比較的僅かにしか注入されないようになるのが望ましいことから、このことは導通状態において、上述のドーパントが比較的僅かにしか活性化されないことにより格別優れた手法で保証され、ただしゲート構造１５０の底部に対する保護作用において損失を甘受しなくてもよく、その理由は、深いところに位置するエネルギー準位を有するそれらの原子は、それらが空間電荷ゾーン内に入るとただちに、再びほぼ完全に活性化されるからである。
図７には、ＳｉＣ半導体ボディ１０２の前面にプレーナ型ゲート構造１５０を備えた半導体装置５００が示されている。この場合、１つのセルフィールド領域内において個々のゲート構造１５０が、そのゲート構造１５０に対して対称に形成された２つのトランジスタセルＴＣに対応づけられている。
ゲート構造１５０は、導電性ゲート電極１５５と、第１の表面１０８上にじかに形成されていてゲート電極１５５をＳｉＣ半導体ボディ１０２から分離するゲート誘電体１５９と、を含む。第１の表面１０８からＳｉＣ半導体ボディ１０２中に延びているドーピング領域１２０は、２つの隣り合うゲート構造１５０のそれぞれ２つの隣り合うトランジスタセルＴＣに対応づけられている。これら２つのトランジスタセルＴＣのソース領域１１１は、第１の表面１０８からドーピング領域１２０中に延びている。ドーピング領域１２０はコンタクト領域１２９を有しており、このコンタクト領域１２９においてドーパント濃度は、コンタクト領域１２９外側のドーピング領域１２０の主領域におけるドーパント濃度よりも高く、さらにこのコンタクト領域１２９は、ソース領域１１１間で第１の表面１０８に隣接することができる。ドーピング領域１２０の主領域は、トランジスタセルＴＣのボディ領域１２１を形成している。
ドリフトゾーン１３１とコンタクト層１３９とを含むドリフト構造１３０によって、トランジスタセルＴＣがＳｉＣ半導体ボディ１０２の第２の表面１１２から分離されており、この場合、ドリフトゾーン１３１は、隣り合うボディ領域１２１間でゲート電極１５５の下方において、第１の表面１０８に達することができる。
スイッチオン状態でトランジスタセルＴＣは、ボディ領域１２１のチャネル領域においてゲート誘電体１５９に沿って横方向の反転チャネルを形成し、この反転チャネルによってソース領域１１１が、第１の表面１０８に隣接するドリフト構造１３０の区間と、例えばドリフトゾーン１３１と接続される。
中間層誘電体２１０によってゲート電極１５５が、ＳｉＣ半導体ボディ１０２の前面に設けられた第１の負荷電極３１０から分離される。中間層誘電体２１０の開口部におけるコンタクト３１５によって、第１の負荷電極３１０がコンタクト領域１２９およびソース領域１１１と接続される。
図８の場合には、ほぼＶ字型の垂直方向断面を有するシャロートレンチ内に、ゲート構造１５０が形成されている。ゲート電極１５５を、ほぼ等しい層厚でトレンチの側壁および底部に沿って延ばすことができる。隣り合うゲート構造１５０間におけるＳｉＣ半導体ボディ１０２のメサ型区間１９０は、第１の表面１０８に沿って形成されたソース領域１１１と、それらのソース領域１１１とドリフト構造１３０との間のドーピング領域１２０と、を含み、この場合、ドーピング領域１２０はそれぞれ、いっそう低濃度でドーピングされたボディ領域１２１と、いっそう高濃度でドーピングされたコンタクト領域１２９と、を有することができる。
図９の半導体装置５００は、第１の表面１０８からＳｉＣ半導体ボディ１０２中へ延びるゲート構造１５０を有しており、この場合、ゲート構造１５０の側壁は第１の表面１０８に対し垂直に延在している。隣り合うゲート構造１５０間のＳｉＣ半導体ボディ１０２のメサ型区間１９０に、ドーピング領域１２０が形成されており、このドーピング領域１２０は、ドリフト構造１３０と第１のｐｎ接合ｐｎ１を形成しており、かつ第１の表面１０８に沿って形成されたソース領域１１１と第２のｐｎ接合ｐｎ２を形成している。
中間層誘電体２１０によって、ゲート構造１５０のゲート電極１５５が第１の負荷電極３１０から分離される。隣り合うゲート構造１５０間において、トレンチコンタクト３１６が第１の負荷電極３１０からメサ型区間１９０中に延びており、ＳｉＣ半導体ボディ１０２と側方で接触し、かつソース領域１１１を第１の負荷電極３１０と接続している。ＳｉＣ半導体ボディ１０２内におけるトレンチコンタクト３１６の区間の垂直方向の広がりを、ゲート構造１５０の垂直方向の広がりとほぼ一致させることができる。
ドーピング領域１２０の一部分を、それぞれトレンチコンタクト３１６の下方に形成することができ、これによってトレンチコンタクト３１６をドリフト構造１３０から分離することができる。ドーピング領域１２０のいっそう高濃度にドーピングされたコンタクト領域１２９が、トレンチコンタクト３１６にじかに続くようにすることができる。
図６Ａ〜図９に示した実施例は、図１〜図５Ｄに示した半導体装置１００の例示的なＦＥＴであり、その際に図６Ｂ、図７、図８、図９におけるボディ領域１２１を、図１に関連して説明した第１の半導体領域１０４に対応させることができる。同様に図６Ｂにおける遮蔽領域１２２も、図１に関連して説明した第１の半導体領域１０４に対応させることができる。また、ボディ領域１２１も遮蔽領域１２２も、図１に関連して説明した第１の半導体領域１０４のように構築することができる。さらに図６Ｂ、図７、図８、図９におけるドリフトゾーン１３１を、例えば図１に関連して説明した第２の半導体領域１０６に対応させることができる。
本明細書において特定の実施形態について具体的に示して説明してきたけれども、当業者であればわかるように、図示し説明したそれら特定の実施形態を、本発明の保護範囲から逸脱することなく、数多くの代替構成および／または均等構成によって置き換えることができる。本願は、本明細書で述べた特定の実施形態のいかなる適合または変形もカバーするものである。したがって本発明は、特許請求の範囲およびそれらの均等物によってのみ限定される。

Claims (19)

  1. 半導体装置（１００）であって、前記半導体装置（１００）は、
    第１の導電型の第１の半導体領域（１０４）と、第２の導電型の第２の半導体領域（１０６）と、を含むＳｉＣ半導体ボディ（１０２）を有しており、
    前記第１の半導体領域（１０４）は、前記ＳｉＣ半導体ボディ（１０２）の第１の表面（１０８）に電気的に接触させられており、前記第２の半導体領域（１０６）とｐｎ接合（１１０）を形成しており、
    前記第１の半導体領域（１０４）および前記第２の半導体領域（１０６）は、前記第１の表面（１０８）に対し直角を成す垂直方向（ｙ）で上下に配置されており、
    前記第１の半導体領域（１０４）は、第１のドーパント種と第２のドーパント種とを有しており、
    前記第１のドーパント種から最も近いバンド端までのエネルギーギャップは、２５０ｍｅＶよりも小さく、
    前記第２のドーパント種から最も近いバンド端までのエネルギーギャップは、２５０ｍｅＶよりも大きい、
    半導体装置（１００）。
  2. 前記第１のドーパント種は、アルミニウムであり、前記第２のドーパント種は、ホウ素またはガリウムである、
    請求項１記載の半導体装置（１００）。
  3. 前記第１の半導体領域（１０４）は、さらに、前記第１の導電型の第３のドーパント種も有しており、
    前記第２のドーパント種は、ホウ素またはガリウムであり、
    前記第３のドーパント種は、ホウ素およびガリウムのうち前記第２のドーパント種とは異なる種に相当する、
    請求項１または２記載の半導体装置（１００）。
  4. 前記第１の半導体領域（１０４）は、前記ＳｉＣ半導体ボディ（１０２）の垂直方向（ｙ）に沿って垂直方向の広がりｄを有しており、
    前記第１の半導体領域（１０４）において、前記第１の表面（１０８）から出発して０からｄ／２までの第１の深さ範囲（１１４）では、前記第１の導電型のドーパントの少なくとも６０％が前記第１のドーパント種に相当し、ｄ／２からｄまでの第２の深さ範囲（１１５）では、前記第１の導電型のドーパントの少なくとも３０％が前記第２のドーパント種に相当する、
    請求項１から３までのいずれか１項記載の半導体装置（１００）。
  5. 前記第１の深さ範囲（１１４）における前記第１のドーパント種の最大ドーパント濃度は、前記第２の深さ範囲（１１５）における前記第２のドーパント種の最大ドーパント濃度よりも高い、
    請求項４記載の半導体装置（１００）。
  6. 前記第１の深さ範囲（１１４）における前記第１のドーパント種の最大ドーパント濃度は、前記第２の深さ範囲（１１５）における前記第２のドーパント種の最大ドーパント濃度よりも低い、
    請求項４記載の半導体装置（１００）。
  7. 前記ＳｉＣ半導体ボディ（１０２）の前記第１の表面（１０８）に隣接する前記第１の半導体領域（１０４）の第１の部分（１１８）における前記第１のドーパント種の平均ドーパント濃度
    Figure 2019145791
     は、前記第２のドーパント種の平均ドーパント濃度
    Figure 2019145791
     よりも高く、
    前記第２の半導体領域（１０６）に隣接する前記第１の半導体領域（１０４）の第２の部分（１１９）における前記第２のドーパント種の平均ドーパント濃度
    Figure 2019145791
     は、前記第１のドーパント種のドーパント濃度
    Figure 2019145791
     よりも高い、
    請求項１から６までのいずれか１項記載の半導体装置（１００）。
  8. 前記第１の部分（１１８）は、前記第１の表面（１０８）から出発して深さｔにおいて前記第２の部分（１１９）に移行しており、
    前記深さｔは、前記ＳｉＣ半導体ボディ（１０２）への前記第１の半導体領域（１０４）の垂直方向侵入深さ（ｄ）の５０％〜８０％の範囲内にある、
    請求項７記載の半導体装置（１００）。
  9. 前記第２の半導体領域（１０６）は、ドリフトゾーンである、
    請求項１から８までのいずれか１項記載の半導体装置（１００）。
  10. 前記ドリフトゾーンは、第１の領域と、前記第１の領域よりも低濃度でドーピングされた第２の領域と、を有しており、
    前記ドリフトゾーンの前記第１の領域は、前記第１の半導体領域と前記ドリフトゾーンの前記第２の領域との間に配置されている、
    請求項９記載の半導体装置（１００）。
  11. 前記第１の半導体領域（１０４）は、ｐ型ドーピングされており、前記第２の半導体領域（１０６）は、ｎ型ドーピングされている、
    請求項１から１０までのいずれか１項記載の半導体装置（１００）。
  12. ｐ型ドーピングされた前記第１の半導体領域（１０４）に隣接するｎ型ドーピングされたドリフトゾーンの部分において、ホウ素によるｎ型ドーピングの部分的な補償が行われる、
    請求項１１記載の半導体装置（１００）。
  13. 前記第１の半導体領域（１０４）の、第１の部分領域（１１８１）と前記第１の部分領域（１１８１）に対し垂直方向に離間された第２の部分領域（１１８２）とにおいて、前記第１のドーパント種の濃度が前記第２のドーパント種の濃度を上回っており、
    前記第１の部分領域（１１８１）と前記第２の部分領域（１１８２）との間に、第３の部分領域（１１８３）が位置しており、前記第３の部分領域において、前記第２のドーパント種の濃度が前記第１のドーパント種の濃度を上回っている、
    請求項１から１２までのいずれか１項記載の半導体装置（１００）。
  14. 前記第１の部分領域（１１８１）および前記第２の部分領域（１１８２）における前記第１のドーパント種の最大濃度は、前記第３の部分領域（１１８３）における前記第２のドーパント種の最大濃度よりも高い、
    請求項１３記載の半導体装置（１００）。
  15. 前記半導体装置（１００）は、さらに、
    前記ＳｉＣ半導体ボディ（１０２）の前記第１の表面（１０８）に設けられた第１の負荷端子と、
    前記ＳｉＣ半導体ボディの第２の表面に設けられた第２の負荷端子と、
    を有しており、
    前記半導体装置は、少なくとも１Ａの負荷電流を流すように構成されている、
    請求項１から１４までのいずれか１項記載の半導体装置（１００）。
  16. 前記半導体装置は、絶縁ゲート型電界効果トランジスタＩＧＦＥＴであり、前記第１の半導体領域（１０４）は、ゲート誘電体に隣接するボディ領域である、
    請求項１から１５までのいずれか１項記載の半導体装置（１００）。
  17. 前記半導体装置は、絶縁ゲート型電界効果トランジスタＩＧＦＥＴであり、前記第１の半導体領域（１０４）は、ゲート誘電体に隣接するボディ領域よりも深く前記ＳｉＣ半導体ボディ（１０２）中に達している、
    請求項１から１５までのいずれか１項記載の半導体装置（１００）。
  18. 前記ＩＧＦＥＴの前記ゲート誘電体は、ゲートトレンチ内に形成されており、前記ボディ領域は、前記ゲートトレンチの第１の側壁に隣接しており、
    前記第１の側壁は、前記ゲートトレンチの第２の側壁と対向しており、前記第１の領域は、前記ゲートトレンチの前記第２の側壁に隣接している、
    請求項１７記載の半導体装置（１００）。
  19. 前記半導体装置（１００）は、電力用半導体ダイオードであり、前記第１の領域は、アノード領域である、
    請求項１から１５までのいずれか１項記載の半導体装置（１００）。
JP2019025443A 2018-02-16 2019-02-15 炭化ケイ素から成る半導体ボディを備えた半導体装置 Active JP7150633B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018103550.0A DE102018103550B4 (de) 2018-02-16 2018-02-16 Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102018103550.0 2018-02-16

Publications (2)

Publication Number Publication Date
JP2019145791A true JP2019145791A (ja) 2019-08-29
JP7150633B2 JP7150633B2 (ja) 2022-10-11

Family

ID=67481809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019025443A Active JP7150633B2 (ja) 2018-02-16 2019-02-15 炭化ケイ素から成る半導体ボディを備えた半導体装置

Country Status (4)

Country Link
US (1) US10943979B2 (ja)
JP (1) JP7150633B2 (ja)
CN (1) CN110164960A (ja)
DE (1) DE102018103550B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021210600A1 (ja) * 2020-04-17 2021-10-21

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE102019106087B3 (de) 2019-03-11 2020-06-18 Infineon Technologies Ag Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren
US11664434B2 (en) * 2020-11-13 2023-05-30 Wolfspeed, Inc. Semiconductor power devices having multiple gate trenches and methods of forming such devices
CN115458604B (zh) * 2022-10-24 2023-06-30 中芯越州集成电路制造(绍兴)有限公司 Mosfet器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224861A (ja) * 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置
JP2002519851A (ja) * 1998-06-08 2002-07-02 クリー インコーポレイテッド 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
US20090114969A1 (en) * 2007-11-06 2009-05-07 Denso Corporation Silicon carbide semiconductor device and related manufacturing method
US20150008446A1 (en) * 2013-07-02 2015-01-08 General Electric Company Semiconductor devices and methods of manufacture
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素への制御されたイオン注入

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210013A (ja) * 1999-11-15 2001-08-03 Hitachi Ltd データ再生装置
JP2004247545A (ja) * 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US10211304B2 (en) 2013-12-04 2019-02-19 General Electric Company Semiconductor device having gate trench in JFET region
JP6395502B2 (ja) * 2014-08-20 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
WO2017071635A1 (en) * 2015-10-30 2017-05-04 The Hong Kong University Of Science And Technology Semiconductor device with iii-nitride channel region and silicon carbide drift region
DE102016104256B3 (de) 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand
CN107634094B (zh) * 2017-08-29 2020-01-21 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224861A (ja) * 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置
JP2002519851A (ja) * 1998-06-08 2002-07-02 クリー インコーポレイテッド 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
US20090114969A1 (en) * 2007-11-06 2009-05-07 Denso Corporation Silicon carbide semiconductor device and related manufacturing method
US20150008446A1 (en) * 2013-07-02 2015-01-08 General Electric Company Semiconductor devices and methods of manufacture
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素への制御されたイオン注入
JP2018201036A (ja) * 2013-07-26 2018-12-20 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素への制御されたイオン注入

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021210600A1 (ja) * 2020-04-17 2021-10-21
WO2021210600A1 (ja) * 2020-04-17 2021-10-21 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7229428B2 (ja) 2020-04-17 2023-02-27 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Also Published As

Publication number Publication date
DE102018103550A1 (de) 2019-08-22
US10943979B2 (en) 2021-03-09
CN110164960A (zh) 2019-08-23
US20190259841A1 (en) 2019-08-22
JP7150633B2 (ja) 2022-10-11
DE102018103550B4 (de) 2021-08-12

Similar Documents

Publication Publication Date Title
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
JP7150633B2 (ja) 炭化ケイ素から成る半導体ボディを備えた半導体装置
US7723783B2 (en) Semiconductor device
JP5586887B2 (ja) 半導体装置及びその製造方法
US10418445B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
US20090085064A1 (en) Heterojunction semiconductor device and method
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
US20190165163A1 (en) Semiconductor device
JP6550869B2 (ja) 半導体装置
US20120037924A1 (en) Junction Field-Effect Transistor
US11282926B2 (en) Semiconductor device with a semiconductor body of silicon carbide
US20200111903A1 (en) Semiconductor Device and Manufacturing Method Thereof
US10777674B2 (en) Semiconductor device
CN111066148A (zh) 半导体装置
US20240258425A1 (en) Semiconductor device and method for manufacturing the same
US11437470B2 (en) Silicon carbide semiconductor component
US20240097020A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US12119399B2 (en) Semiconductor device including vertical MOSFET and Schottky barrier diode
US12040361B2 (en) Semiconductor device
EP3223316A1 (en) Wide bandgap power semiconductor device and method for manufacturing such a device
US9905554B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
TW201901748A (zh) 具有改善的傳導性和高的反向偏壓效能的垂直功率電晶體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211220

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7150633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150