JP2024055914A - 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 - Google Patents
炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP2024055914A JP2024055914A JP2024024223A JP2024024223A JP2024055914A JP 2024055914 A JP2024055914 A JP 2024055914A JP 2024024223 A JP2024024223 A JP 2024024223A JP 2024024223 A JP2024024223 A JP 2024024223A JP 2024055914 A JP2024055914 A JP 2024055914A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- carbide semiconductor
- type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 421
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 415
- 239000000758 substrate Substances 0.000 title claims abstract description 252
- 239000004065 semiconductor Substances 0.000 title claims abstract description 173
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 10
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 8
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 8
- 229910052791 calcium Inorganic materials 0.000 claims description 8
- 239000011575 calcium Substances 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- 229910052749 magnesium Inorganic materials 0.000 claims description 8
- 239000011777 magnesium Substances 0.000 claims description 8
- 229910052706 scandium Inorganic materials 0.000 claims description 8
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 8
- 229910052720 vanadium Inorganic materials 0.000 claims description 8
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910052748 manganese Inorganic materials 0.000 claims 1
- 239000011572 manganese Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 26
- 208000030963 borderline personality disease Diseases 0.000 abstract 2
- 206010006475 bronchopulmonary dysplasia Diseases 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 157
- 238000000137 annealing Methods 0.000 description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 28
- 230000008646 thermal stress Effects 0.000 description 27
- 230000033001 locomotion Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 230000007547 defect Effects 0.000 description 11
- 150000002431 hydrogen Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000000149 penetrating effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000006104 solid solution Substances 0.000 description 4
- 238000005728 strengthening Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】BPDが貫通BPDに変換されることを低減する炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素エピタキシャル基板100は、第1導電型の炭化珪素半導体基板1と、炭化珪素半導体基板1のおもて面に設けられた、炭化珪素半導体基板1より低不純物濃度の第1導電型の第1半導体層2と、炭化珪素半導体基板1のおもて面から所定の深さに設けられた、炭化珪素半導体基板1より炭素、珪素以外の異種元素密度が高い異種元素高密度領域24と、を備える。【選択図】図1
Description
この発明は、炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン(Si)単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、PiNダイオード(P-intrinsic-N diode)やバイポーラトランジスタ、さらに、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)は、いわゆるバイポーラ型デバイスである。これら素子は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数kHzが、IGBTでは20kHz程度の周波数がその使用限界である。一方、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電解効果トランジスタ)は、大電流は取れないものの、数MHzまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンIGBTやパワーMOSFETなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素(SiC)が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、SiCは化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用でき、また、最大電界強度もシリコンより1桁以上大きいからである。SiCはシリコンにおける材料限界を超える可能性大であることから、パワー半導体用途で今後の伸長が大きく期待される。
図14は、従来の炭化珪素エピタキシャル基板の構造を示す断面図である。従来の炭化珪素半導体装置では、単結晶4H-SiC(四層周期六方晶の炭化珪素)からなるn+型炭化珪素基板101のおもて面上にエピタキシャル成長により、n型炭化珪素エピタキシャル層102が設けられた炭化珪素エピタキシャル基板200が用いられる。n型炭化珪素エピタキシャル層102は、エピタキシャル成長により形成されるため高純度で、ドーパント濃度、膜厚を所望の値に制御することが可能である。このn型炭化珪素エピタキシャル層102内にSBD、MOSFET、IGBTやPiNダイオードなどのデバイス構造が作成される。炭化珪素エピタキシャル基板の内部には、基底面転位(BPD:Basal Plane Dislocation)120、122、貫通刃状転位(TED:Threading Edge Dislocation)121等の結晶欠陥が存在している。
図15は、従来の炭化珪素基板の構造を示す断面図である。図15に示すように、n+型炭化珪素基板101の内部には基底面転位120と呼ばれる欠陥が102~103/cm2のオーダーの密度で含まれている。基底面転位120の大部分は、n型炭化珪素エピタキシャル層102をエピタキシャル成長させる際に、貫通刃状転位121に変換されるが、一部はn型炭化珪素エピタキシャル層102を貫通する貫通BPD122となる(図14参照)。
貫通BPD122がn型炭化珪素エピタキシャル層102に存在すると、MOSFET、IGBTやPiNダイオードなどのデバイスをバイポーラ動作させると、n型炭化珪素エピタキシャル層102内の貫通BPD122から三角形状の積層欠陥(SF:Stacking Fault)が拡大する。積層欠陥は抵抗成分になるため、MOSFET、IGBTやPiNダイオードなどのデバイスで順方向オン電圧が増加してしまう。
この発明は、上述した従来技術による問題点を解消するため、BPDが貫通BPDに変換されることを低減する炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板は、次の特徴を有する。第1導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層が設けられる。前記炭化珪素半導体基板のおもて面から所定の深さに、前記炭化珪素半導体基板より炭素、珪素以外の異種元素の密度が高い異種元素高密度領域が設けられる。
また、この発明にかかる炭化珪素エピタキシャル基板は、上述した発明において、前記異種元素高密度領域の厚さは、0.1μm以上、1.0μm以下であることを特徴とする。
また、この発明にかかる炭化珪素エピタキシャル基板は、上述した発明において、前記異種元素高密度領域内の異種元素の密度は、1×1014/cm3以上、1×1018/cm3以下であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第1導電型の炭化珪素半導体基板のおもて面から所定の深さに、前記炭化珪素半導体基板より異種元素の密度が高い異種元素高密度領域が設けられる。前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層が設けられる。前記第1半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第2導電型の第2半導体層が設けられる。前記第2半導体層の表面に第1電極が設けられる。前記炭化珪素半導体基板の裏面に第2電極が設けられる。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板の製造方法は、次の特徴を有する。まず、第1導電型の炭化珪素半導体基板のおもて面に、異種元素を0.1μm以上の深さでイオン注入する第1工程を行う。次に、前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層をエピタキシャル成長により形成する第2工程を行う。
また、この発明にかかる炭化珪素エピタキシャル基板の製造方法は、上述した発明において、前記異種元素は、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。第1導電型の炭化珪素半導体基板のおもて面に、異種元素を0.1μm以上の深さで照射する第1工程を行う。次に、前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層をエピタキシャル成長により形成する第2工程を行う。次に、前記第1半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第1導電型の第2半導体層を形成する第3工程を行う。次に、前記第2半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第2導電型の第3半導体層を形成する第4工程を行う。次に、前記第3半導体層の表面に第1電極を形成する第5工程を行う。次に、前記炭化珪素半導体基板の裏面に第2電極を形成する第6工程を行う。
上述した発明によれば、炭化珪素エピタキシャル基板は、n+型炭化珪素基板内に異種元素の密度が高い領域を設けている。異種元素は転位が移動する際の障害となり、転位の移動を妨げているため、熱応力がかかってもBPD中の結晶欠陥が拡大せず、BPDがTEDに変換されやすくなり、BPDの変換効率が向上する。
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、BPDが貫通BPDに変換されることを低減するという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。+および-を含めたnやpの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の内、最初に炭化珪素エピタキシャル基板を説明する。図1は、実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の内、最初に炭化珪素エピタキシャル基板を説明する。図1は、実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。
図1に示すように、炭化珪素エピタキシャル基板100はn+型炭化珪素基板1とn型炭化珪素エピタキシャル層2とを備える。n型炭化珪素エピタキシャル層2は、n+型炭化珪素基板1のおもて面に設けられ、n+型炭化珪素基板1より不純物濃度の低いエピタキシャル成長により形成された半導体層である。
n+型炭化珪素基板1は内部には、n+型炭化珪素基板1のおもて面から所定の深さに異種元素高密度領域24が設けられている。異種元素高密度領域24は、異種元素23の密度がn+型炭化珪素基板1よりも高くなっている領域である。異種元素高密度領域24は、例えば0.1μm以上1μm以下の膜厚hであることが好ましい。
実施の形態の炭化珪素エピタキシャル基板100は、異種元素高密度領域24内の異種元素23が基底面転位20の移動を妨げるため、n+型炭化珪素基板1内の基底面転位20が貫通刃状転位21に変換される割合を増加させ、貫通基底面転位に変換される割合を減少させ、BPD変換効率を改善している。BPD変換効率は、基底面転位20が貫通刃状転位21に変換される割合であり、BPD変換効率が高いほど基底面転位20が貫通刃状転位21に多く変換され、この結果、貫通基底面転位に変換される数が減少し、三角形状の積層欠陥も減少し、順方向オン電圧が増加することを減少できる。
異種元素23は、密度が高いほど基底面転位20の移動を妨げる効果は高いが、過剰に導入するとその上に成膜するn型炭化珪素エピタキシャル層2の欠陥が増大するため、1×1014/cm3以上、1×1018/cm3以下であることが好ましい。
実施の形態にかかる炭化珪素エピタキシャル基板は以下のように製造される。図2および図3は、実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である。まず、n+型炭化珪素基板1を用意する。n+型炭化珪素基板1の内部には、基底面転位20と呼ばれる欠陥が102~103/cm2のオーダーの密度で含まれている。ここまでの状態が図2に記載される。
次に、n+型炭化珪素基板1のおもて面から異種元素25をイオン注入することにより、SiC結晶中の異種元素23を導入し、異種元素高密度領域24を形成する。異種元素25は、例えば、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄等を使用できる。異種元素25は、炭化珪素を構成する珪素原子及び炭素原子と大きさが大きく異なることが好ましい。また、n型炭化珪素エピタキシャル層2をエピタキシャル成長させる前のエッチングにより除去されないように、異種元素25のイオン注入は、異種元素がn+型炭化珪素基板1のおもて面から0.1μm以上の深さまで注入されるようにすることが好ましい。ここまでの状態が図3に記載される。
次に、n+型炭化珪素基板1上に、n型の不純物の窒素(N)をドーピングしながら、n型炭化珪素エピタキシャル層2となる炭化珪素エピタキシャル層を堆積する。n型炭化珪素エピタキシャル層2を成膜する面はSi面でもよいし、C面でもよいし、それ以外の面でもよいが、実施の形態ではSi面を用いる。以上のようにして、図1に示す実施の形態の炭化珪素エピタキシャル基板100が製造される。
次に発明者らが提案するBPDが貫通するモデルについて詳細に説明する。図4は、従来の炭化珪素エピタキシャル基板での貫通BPD変換を示す図である。図4(a)~(d)は、炭化珪素エピタキシャル基板200の断面図である。図4(a)に示すように、n+型炭化珪素基板101の表面近傍には2本部分転位(Si(g))と(C(g))とその間の微細な積層欠陥(図4(a)のハッチング部分)からなるBPD120が存在している。次に、図4(b)に示すように、n型炭化珪素エピタキシャル層2をエピタキシャル成長させる前に熱応力がかかると、BPD120内の部分転位の内、Siコア部分転位Si(g)が矢印A方向に移動し、積層欠陥が拡大する。次に、図4(c)に示すように、熱応力がかかった状態でおもて面を水素エッチングすると、表面は水素エッチングにより除去されるが、同時にその下では積層欠陥が矢印A方向に拡大する。次に、図4(d)に示すように、n型炭化珪素エピタキシャル層(不図示)をエピタキシャル成長させる。図4(d)で点線Cは、n+型炭化珪素基板101とn型炭化珪素エピタキシャル層との界面を示す。図4(d)に示すように、エピタキシャル成長の開始により、積層欠陥がわずかに縮小するが、縮小しきらずに貫通BPD122となってしまう。一方、積層欠陥が十分縮小していると、エピタキシャル成長時には部分転位の交差滑りが起き、TEDに変換する。
発明者らはモデルを検証するために、熱応力によってどの程度BPDが貫通するかを調べた。熱応力はエピタキシャル成長炉の温度分布によって与えている。発明者らはエピタキシャル成長の昇温時に温度を一定に保ったアニール時間を設けることで、熱応力を印加し、貫通BPD数を比較した。図5は、通常昇温でのエピタキシャル成長炉の温度プロファイルを示すグラフであり、図6は、アニール時間を設けたエピタキシャル成長炉の温度プロファイルを示すグラフである。図5および図6において、横軸は時間を示し、単位は分である。また、縦軸は温度を示し、単位は℃である。
図5は、n型炭化珪素エピタキシャル層2をエピタキシャル成長する際の温度プロファイルである。図5に示すように、n+型炭化珪素基板1をエピタキシャル成長炉内に入れて、1600℃まで昇温を行い、水素(H2)エッチングを行った後、n型炭化珪素エピタキシャル層2をエピタキシャル成長させ、成長後降温させている。
図6は、エピタキシャル成長の前にアニール時間を設けた温度プロファイルである。図5に示すように、n+型炭化珪素基板1をエピタキシャル成長炉内に入れて、900℃まで昇温して、60分間アニールを行う。この後、図5と同様に、n+型炭化珪素基板1をエピタキシャル成長炉内に入れて、1600℃まで昇温を行い、水素(H2)エッチングを行った後、n型炭化珪素エピタキシャル層2をエピタキシャル成長させ、成長後降温させている。
図7は、実験により得られたアニール時間と貫通BPD数との関係を示すグラフである。図7において、横軸はアニール時間を示し、単位は分である。また、縦軸は半導体ウェハあたりの貫通BPDの数を示し、単位は個である。図7では、エピタキシャル成長の前にアニール時間の温度と時間を変化させた場合の貫通BPD数を示している。図7に示すように、アニール時間が長いほど、つまり、アニールによる熱応力を長時間かけるほど、半導体ウェハあたりの貫通BPDの数が増えている。
さらに発明者らはウェハ面内の貫通BPDの増加箇所について調べた。図8は、貫通BPD増加箇所を示す炭化珪素半導体基板の上面図である。図8は、昇温時のアニールを1250℃で30分間行った場合の炭化珪素半導体基板において、昇温時のアニールを行わなかった炭化珪素半導体基板と比較して、面積1×1.4mm2の矩形の中で貫通BPDが2個以上増加した箇所を示している。図8において、昇温中にアニールしない場合と比べ、貫通BPDが2個以上増加した箇所は円で囲まれた部分に集中している。
発明者らがウェハ面内の温度分布より計算した熱応力の分布(不図示)と図8とを比べると、貫通BPDが増加した箇所は、シアストレス(熱応力)が強い箇所となっていることが分かった。以上の実験結果から、発明者らは提案するモデルについて、アニールによる熱応力を長時間かけるほど、半導体ウェハあたりの貫通BPDの数が増えることを検証した。
続いて発明者らは本モデルに基づき、以下の貫通BPDの低減手法を提案する。すなわち、例え熱応力が加わったとしても部分転位が移動しないようにすることにより、積層欠陥の拡大を抑制し、貫通BPD数を減少させる。部分転位の移動を妨げるために、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄等をイオン注入して、n+型炭化珪素基板1の中に異種元素高密度領域24を形成している。金属工学でよく知られているように、異種元素による固溶強化機構によって転位のすべり運動が抑制される。異種元素は対象元素と大きさが異なるほど、より強固に運動を抑制することができる。
図9は、実施の形態にかかる炭化珪素エピタキシャル基板でのTED変換を示す図である。図9(a)~(d)は、炭化珪素エピタキシャル基板20の断面図である。図9(a)に示すように、n+型炭化珪素基板1の表面近傍には2本部分転位(Si(g))と(C(g))とその間の微細な積層欠陥(図9(a)のハッチング部分)からなるBPD20が存在している。次に、図9(b)に示すように、n型炭化珪素エピタキシャル層2をエピタキシャル成長させる前に熱応力がかかる場合でも、実施の形態にかかる炭化珪素エピタキシャル基板では、異種元素23の固溶強化機構により、部分転位Si(g)が動くことがないため、積層欠陥は拡大しない。次に、図9(c)に示すように、熱応力がかかった状態でおもて面を水素エッチングしても、表面は水素エッチングにより除去されるが異種元素23は除去されず残りピンニング効果は継続するため、結晶欠陥は拡大しない。次に、図9(d)に示すように、n型炭化珪素エピタキシャル層(不図示)をエピタキシャル成長させる。図9(d)で点線Cは、n+型炭化珪素基板101とn型炭化珪素エピタキシャル層との界面を示す。図4(d)に示すように、エピタキシャル成長開始により、積層欠陥が縮小し、BPD20がTED21に変換される。
以上、説明したように、実施の形態の炭化珪素エピタキシャル基板は、n+型炭化珪素基板内に異種元素の密度が高い領域を設けている。異種元素は転位が移動する際の障害となり、転位の移動を妨げているため、熱応力がかかってもBPD中の積層欠陥が拡大せず、BPDがTEDに変換されやすくなり、BPDの変換効率が向上する。
次に、実施の形態にかかる炭化珪素エピタキシャル基板を用いた炭化珪素半導体装置として、炭化珪素PiNダイオードを例に説明する。図10は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
図10に示すように、炭化珪素半導体装置は、n+型炭化珪素基板(第1導電型の炭化珪素半導体基板)1のおもて面に、n型炭化珪素エピタキシャル層(第1導電型の第1半導体層)2と、p型炭化珪素層(第2導電型の第2半導体層)3と、を順に積層してなる炭化珪素基板を用いて構成される。
n+型炭化珪素基板1は、例えば窒素がドーピングされた炭化珪素単結晶基板であり、炭化珪素のポリタイプとしては3C-SiC、4H-SiC、6H-SiCなどがある。実施の形態では、n+型炭化珪素基板1は内部には、n+型炭化珪素基板1のおもて面から所定の深さに異種元素23の密度がn+型炭化珪素基板1より高い異種元素高密度領域24が設けられている。
n型炭化珪素エピタキシャル層2は、n+型炭化珪素基板1より低キャリア濃度で、例えば窒素がドーピングされているドリフト層である。また、n型炭化珪素エピタキシャル層2上にp型炭化珪素層3が設けられ、n+型炭化珪素基板1の裏面には、カソード電極6が設けられ、p型炭化珪素層3の表面にアノード電極5が設けられる。
さらに、n+型炭化珪素基板1とn型炭化珪素エピタキシャル層2との間に少数キャリアの短ライフタイム層となるバッファ層を設ける形態としてもよい。バッファ層は、例えば窒素(N)を高濃度にドーピングした炭化珪素エピタキシャル層(以下、高密度窒素層)や、窒素にホウ素(B)、バナジウム(V)、チタン(Ti)、鉄(Fe)、クロム(Cr)等の異種元素を同時添加(コドープ)した炭化珪素エピタキシャル層(以下、コドープ層)であってもよい。バッファ層を設けることで、p層より注入されたホールがバッファ層内で再結合し、n+型炭化珪素基板1に到達することが防止され、n+型炭化珪素基板1からの積層欠陥の発生を防ぐことができる。
また、さらに異種元素をイオン注入する前に、十分にBPD中の積層欠陥を縮小させるために、500℃以上の均一な温度下でアニールを行ってもよい。SiCの積層欠陥は温度不安定であり、外部応力や紫外線照射がない状態ではおよそ500℃以上で縮小することが知られている。
(実施の形態にかかる炭化珪素半導体装置の製造方法)
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、PiNダイオードを作製(製造)する場合を例に説明する。図11および図12は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、PiNダイオードを作製(製造)する場合を例に説明する。図11および図12は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
まず、n+型炭化珪素基板1を用意して、上述したように、異種元素高密度領域24を有する炭化珪素エピタキシャル基板を製造する(図2および図3参照)。ここまでの状態が図11に記載される。
次に、n型炭化珪素エピタキシャル層2上に、エピタキシャル成長により、p型炭化珪素層3を堆積させる。ここで、p型炭化珪素層3は、p型の不純物のイオン注入により、n型炭化珪素エピタキシャル層2の表面に形成することもできる。ここまでの状態が図12に記載される。次に、イオン注入によってそれぞれ形成された拡散領域を活性化させるための活性化アニール(熱処理)を行う。
次に、例えば、チタン(Ti)とアルミニウム(Al)をp型炭化珪素層3の表面に成膜することで、アノード電極5を形成する。次に、例えば、ニッケル(Ni)をn+型炭化珪素基板1の裏面に成膜して、熱処理することでカソード電極6を形成する。このようにして、図10に示す縦型PiNダイオードが完成する。
上記実施の形態では、PiNダイオードを例に説明してきたが、本発明は、炭化珪素MOSFETの内蔵ダイオードにも適用可能である。図13は、トレンチ型の炭化珪素MOSFETの構造を示す断面図である。
図13において、符号31~42、48は、それぞれn+型炭化珪素基板、n-型ドリフト層、第1p+型領域、第2p+型領域、n型領域、p型ベース層、n+型ソース領域、p+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、トレンチである。トレンチ型の炭化珪素MOSFETでも、n+型炭化珪素基板31は内部には、n+型炭化珪素基板1のおもて面から所定の深さに異種元素23の密度がn+型炭化珪素基板31より高い異種元素高密度領域24が設けられている。このようなトレンチゲート構造のような縦型MOSFETは、ソース-ドレイン間にボディーダイオードとしてp型ベース層36とn-型ドリフト層32とで形成される内蔵ダイオード(寄生pnダイオード)を内蔵する。
このようなMOSFETでは、電流がMOSチャネルを流れるモード(同期整流モード)の他に、図13の矢印Aのように電流が内蔵ダイオードに流れるモード(バイポーラモード)が存在する。PiNダイオードの場合と同様に、バイポーラモードでは、n-型ドリフト層32内ホール密度が所定値を超えると、n-型ドリフト層32内の貫通BPDより積層欠陥が拡大し、素子の抵抗が増加することにより、順方向電圧(Vf)劣化が発生する。
このため、実施の形態では、BPDの変換効率が向上した異種元素高密度領域を有する炭化珪素エピタキシャル基板を用いる。これにより、PiNダイオードの場合と同様にMOSFETにおいても、n+型炭化珪素基板31に積層欠陥が発生することを抑制し、性能劣化を抑えることができる。
さらにPiNダイオードの場合と同様にn+型炭化珪素基板31とn-型ドリフト層32との間に少数キャリアの短ライフタイム層となるバッファ層が設けられる形態としてもよい。バッファ層は、高密度窒素層やコドープ層であってもよい。バッファ層を設けることで、pn界面から注入されたホールがバッファ層内で再結合し、n+型炭化珪素基板31に到達することが防止され、n+型炭化珪素基板31からの積層欠陥の発生を防ぐことができる。
以上、説明したように、実施の形態にかかる炭化珪素装置は、BPDの変換効率が向上した異種元素高密度領域を有する炭化珪素エピタキシャル基板を用いることで、炭化珪素半導体装置の順方向に高電流が印加されても、積層欠陥が拡大することを抑制できる。このため、順方向オン電圧が増加することのない高信頼性を有した炭化珪素半導体装置を提供できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第1導電型をp型とし、第2導電型をn型としたが、本発明は第1導電型をn型とし、第2導電型をp型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や電気自動車のインバータなどに使用されるパワー半導体装置に有用である。
1、101 n+型炭化珪素基板
2、102 n型炭化珪素エピタキシャル層
3 p型炭化珪素層
5 アノード電極
6 カソード電極
20、120 基底面転位(BPD)
21、121 貫通刃状転位(TED)
22、122 貫通基底面転位(貫通BPD)
23 SiC中の異種元素
24 異種元素高密度領域
25 異種元素
31 n+型炭化珪素基板
32 n-型ドリフト層
33 第1p+型領域
34 第2p+型領域
35 n型領域
36 p型ベース層
37 n+型ソース領域
38 p+型コンタクト領域
39 ゲート絶縁膜
40 ゲート電極
41 層間絶縁膜
42 ソース電極
48 トレンチ
100、200 炭化珪素エピタキシャル基板
2、102 n型炭化珪素エピタキシャル層
3 p型炭化珪素層
5 アノード電極
6 カソード電極
20、120 基底面転位(BPD)
21、121 貫通刃状転位(TED)
22、122 貫通基底面転位(貫通BPD)
23 SiC中の異種元素
24 異種元素高密度領域
25 異種元素
31 n+型炭化珪素基板
32 n-型ドリフト層
33 第1p+型領域
34 第2p+型領域
35 n型領域
36 p型ベース層
37 n+型ソース領域
38 p+型コンタクト領域
39 ゲート絶縁膜
40 ゲート電極
41 層間絶縁膜
42 ソース電極
48 トレンチ
100、200 炭化珪素エピタキシャル基板
この発明は、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法に関する。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン(Si)単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、PiNダイオード(P-intrinsic-N diode)やバイポーラトランジスタ、さらに、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)は、いわゆるバイポーラ型デバイスである。これら素子は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数kHzが、IGBTでは20kHz程度の周波数がその使用限界である。一方、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電解効果トランジスタ)は、大電流は取れないものの、数MHzまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンIGBTやパワーMOSFETなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素(SiC)が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、SiCは化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用でき、また、最大電界強度もシリコンより1桁以上大きいからである。SiCはシリコンにおける材料限界を超える可能性大であることから、パワー半導体用途で今後の伸長が大きく期待される。
図14は、従来の炭化珪素エピタキシャル基板の構造を示す断面図である。従来の炭化珪素半導体装置では、単結晶4H-SiC(四層周期六方晶の炭化珪素)からなるn+型炭化珪素基板101のおもて面上にエピタキシャル成長により、n型炭化珪素エピタキシャル層102が設けられた炭化珪素エピタキシャル基板200が用いられる。n型炭化珪素エピタキシャル層102は、エピタキシャル成長により形成されるため高純度で、ドーパント濃度、膜厚を所望の値に制御することが可能である。このn型炭化珪素エピタキシャル層102内にSBD、MOSFET、IGBTやPiNダイオードなどのデバイス構造が作成される。炭化珪素エピタキシャル基板の内部には、基底面転位(BPD:Basal Plane Dislocation)120、122、貫通刃状転位(TED:Threading Edge Dislocation)121等の結晶欠陥が存在している。
図15は、従来の炭化珪素基板の構造を示す断面図である。図15に示すように、n+型炭化珪素基板101の内部には基底面転位120と呼ばれる欠陥が102~103/cm2のオーダーの密度で含まれている。基底面転位120の大部分は、n型炭化珪素エピタキシャル層102をエピタキシャル成長させる際に、貫通刃状転位121に変換されるが、一部はn型炭化珪素エピタキシャル層102を貫通する貫通BPD122となる(図14参照)。
貫通BPD122がn型炭化珪素エピタキシャル層102に存在すると、MOSFET、IGBTやPiNダイオードなどのデバイスをバイポーラ動作させると、n型炭化珪素エピタキシャル層102内の貫通BPD122から三角形状の積層欠陥(SF:Stacking Fault)が拡大する。積層欠陥は抵抗成分になるため、MOSFET、IGBTやPiNダイオードなどのデバイスで順方向オン電圧が増加してしまう。
この発明は、上述した従来技術による問題点を解消するため、高信頼性を有する炭化珪素半導体装置および炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、裏面電極と接する第1導電型の炭化珪素半導体基板と、おもて面電極と接する第2導電型の半導体層と、前記炭化珪素半導体基板と前記半導体層との間に設けられた、前記炭化珪素半導体基板よりも低不純物濃度の第1導電型のドリフト層と、を備える炭化珪素半導体装置の製造方法であって、前記炭化珪素半導体基板内に炭素、珪素と大きさが異なる異種元素をイオン注入する異種元素注入工程と、第2導電型の不純物のイオン注入により、前記半導体層を形成する不純物注入工程と、を含み、前記異種元素は、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、または鉄のいずれかである。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板の製造方法は、第1導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の上に設けられた炭化珪素エピタキシャル層と、を備える炭化珪素エピタキシャル基板の製造方法であって、前記炭化珪素半導体基板内に炭素、珪素と大きさが異なる異種元素をイオン注入する異種元素注入工程と、前記異種元素注入工程よりも前に、前記炭化珪素半導体基板を500℃以上に加熱する工程と、を含み、前記異種元素は、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、または鉄のいずれかである。
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法によれば、高信頼性を有する効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。+および-を含めたnやpの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の内、最初に炭化珪素エピタキシャル基板を説明する。図1は、実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の内、最初に炭化珪素エピタキシャル基板を説明する。図1は、実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。
図1に示すように、炭化珪素エピタキシャル基板100はn+型炭化珪素基板1とn型炭化珪素エピタキシャル層2とを備える。n型炭化珪素エピタキシャル層2は、n+型炭化珪素基板1のおもて面に設けられ、n+型炭化珪素基板1より不純物濃度の低いエピタキシャル成長により形成された半導体層である。
n+型炭化珪素基板1は内部には、n+型炭化珪素基板1のおもて面から所定の深さに異種元素高密度領域24が設けられている。異種元素高密度領域24は、異種元素23の密度がn+型炭化珪素基板1よりも高くなっている領域である。異種元素高密度領域24は、例えば0.1μm以上1μm以下の膜厚hであることが好ましい。
実施の形態の炭化珪素エピタキシャル基板100は、異種元素高密度領域24内の異種元素23が基底面転位20の移動を妨げるため、n+型炭化珪素基板1内の基底面転位20が貫通刃状転位21に変換される割合を増加させ、貫通基底面転位に変換される割合を減少させ、BPD変換効率を改善している。BPD変換効率は、基底面転位20が貫通刃状転位21に変換される割合であり、BPD変換効率が高いほど基底面転位20が貫通刃状転位21に多く変換され、この結果、貫通基底面転位に変換される数が減少し、三角形状の積層欠陥も減少し、順方向オン電圧が増加することを減少できる。
異種元素23は、密度が高いほど基底面転位20の移動を妨げる効果は高いが、過剰に導入するとその上に成膜するn型炭化珪素エピタキシャル層2の欠陥が増大するため、1×1014/cm3以上、1×1018/cm3以下であることが好ましい。
実施の形態にかかる炭化珪素エピタキシャル基板は以下のように製造される。図2および図3は、実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である。まず、n+型炭化珪素基板1を用意する。n+型炭化珪素基板1の内部には、基底面転位20と呼ばれる欠陥が102~103/cm2のオーダーの密度で含まれている。ここまでの状態が図2に記載される。
次に、n+型炭化珪素基板1のおもて面から異種元素25をイオン注入することにより、SiC結晶中の異種元素23を導入し、異種元素高密度領域24を形成する。異種元素25は、例えば、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄等を使用できる。異種元素25は、炭化珪素を構成する珪素原子及び炭素原子と大きさが大きく異なることが好ましい。また、n型炭化珪素エピタキシャル層2をエピタキシャル成長させる前のエッチングにより除去されないように、異種元素25のイオン注入は、異種元素がn+型炭化珪素基板1のおもて面から0.1μm以上の深さまで注入されるようにすることが好ましい。ここまでの状態が図3に記載される。
次に、n+型炭化珪素基板1上に、n型の不純物の窒素(N)をドーピングしながら、n型炭化珪素エピタキシャル層2となる炭化珪素エピタキシャル層を堆積する。n型炭化珪素エピタキシャル層2を成膜する面はSi面でもよいし、C面でもよいし、それ以外の面でもよいが、実施の形態ではSi面を用いる。以上のようにして、図1に示す実施の形態の炭化珪素エピタキシャル基板100が製造される。
次に発明者らが提案するBPDが貫通するモデルについて詳細に説明する。図4は、従来の炭化珪素エピタキシャル基板での貫通BPD変換を示す図である。図4(a)~(d)は、炭化珪素エピタキシャル基板200の断面図である。図4(a)に示すように、n+型炭化珪素基板101の表面近傍には2本部分転位(Si(g))と(C(g))とその間の微細な積層欠陥(図4(a)のハッチング部分)からなるBPD120が存在している。次に、図4(b)に示すように、n型炭化珪素エピタキシャル層2をエピタキシャル成長させる前に熱応力がかかると、BPD120内の部分転位の内、Siコア部分転位Si(g)が矢印A方向に移動し、積層欠陥が拡大する。次に、図4(c)に示すように、熱応力がかかった状態でおもて面を水素エッチングすると、表面は水素エッチングにより除去されるが、同時にその下では積層欠陥が矢印A方向に拡大する。次に、図4(d)に示すように、n型炭化珪素エピタキシャル層(不図示)をエピタキシャル成長させる。図4(d)で点線Cは、n+型炭化珪素基板101とn型炭化珪素エピタキシャル層との界面を示す。図4(d)に示すように、エピタキシャル成長の開始により、積層欠陥がわずかに縮小するが、縮小しきらずに貫通BPD122となってしまう。一方、積層欠陥が十分縮小していると、エピタキシャル成長時には部分転位の交差滑りが起き、TEDに変換する。
発明者らはモデルを検証するために、熱応力によってどの程度BPDが貫通するかを調べた。熱応力はエピタキシャル成長炉の温度分布によって与えている。発明者らはエピタキシャル成長の昇温時に温度を一定に保ったアニール時間を設けることで、熱応力を印加し、貫通BPD数を比較した。図5は、通常昇温でのエピタキシャル成長炉の温度プロファイルを示すグラフであり、図6は、アニール時間を設けたエピタキシャル成長炉の温度プロファイルを示すグラフである。図5および図6において、横軸は時間を示し、単位は分である。また、縦軸は温度を示し、単位は℃である。
図5は、n型炭化珪素エピタキシャル層2をエピタキシャル成長する際の温度プロファイルである。図5に示すように、n+型炭化珪素基板1をエピタキシャル成長炉内に入れて、1600℃まで昇温を行い、水素(H2)エッチングを行った後、n型炭化珪素エピタキシャル層2をエピタキシャル成長させ、成長後降温させている。
図6は、エピタキシャル成長の前にアニール時間を設けた温度プロファイルである。図5に示すように、n+型炭化珪素基板1をエピタキシャル成長炉内に入れて、900℃まで昇温して、60分間アニールを行う。この後、図5と同様に、n+型炭化珪素基板1をエピタキシャル成長炉内に入れて、1600℃まで昇温を行い、水素(H2)エッチングを行った後、n型炭化珪素エピタキシャル層2をエピタキシャル成長させ、成長後降温させている。
図7は、実験により得られたアニール時間と貫通BPD数との関係を示すグラフである。図7において、横軸はアニール時間を示し、単位は分である。また、縦軸は半導体ウェハあたりの貫通BPDの数を示し、単位は個である。図7では、エピタキシャル成長の前にアニール時間の温度と時間を変化させた場合の貫通BPD数を示している。図7に示すように、アニール時間が長いほど、つまり、アニールによる熱応力を長時間かけるほど、半導体ウェハあたりの貫通BPDの数が増えている。
さらに発明者らはウェハ面内の貫通BPDの増加箇所について調べた。図8は、貫通BPD増加箇所を示す炭化珪素半導体基板の上面図である。図8は、昇温時のアニールを1250℃で30分間行った場合の炭化珪素半導体基板において、昇温時のアニールを行わなかった炭化珪素半導体基板と比較して、面積1×1.4mm2の矩形の中で貫通BPDが2個以上増加した箇所を示している。図8において、昇温中にアニールしない場合と比べ、貫通BPDが2個以上増加した箇所は円で囲まれた部分に集中している。
発明者らがウェハ面内の温度分布より計算した熱応力の分布(不図示)と図8とを比べると、貫通BPDが増加した箇所は、シアストレス(熱応力)が強い箇所となっていることが分かった。以上の実験結果から、発明者らは提案するモデルについて、アニールによる熱応力を長時間かけるほど、半導体ウェハあたりの貫通BPDの数が増えることを検証した。
続いて発明者らは本モデルに基づき、以下の貫通BPDの低減手法を提案する。すなわち、例え熱応力が加わったとしても部分転位が移動しないようにすることにより、積層欠陥の拡大を抑制し、貫通BPD数を減少させる。部分転位の移動を妨げるために、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄等をイオン注入して、n+型炭化珪素基板1の中に異種元素高密度領域24を形成している。金属工学でよく知られているように、異種元素による固溶強化機構によって転位のすべり運動が抑制される。異種元素は対象元素と大きさが異なるほど、より強固に運動を抑制することができる。
図9は、実施の形態にかかる炭化珪素エピタキシャル基板でのTED変換を示す図である。図9(a)~(d)は、炭化珪素エピタキシャル基板20の断面図である。図9(a)に示すように、n+型炭化珪素基板1の表面近傍には2本部分転位(Si(g))と(C(g))とその間の微細な積層欠陥(図9(a)のハッチング部分)からなるBPD20が存在している。次に、図9(b)に示すように、n型炭化珪素エピタキシャル層2をエピタキシャル成長させる前に熱応力がかかる場合でも、実施の形態にかかる炭化珪素エピタキシャル基板では、異種元素23の固溶強化機構により、部分転位Si(g)が動くことがないため、積層欠陥は拡大しない。次に、図9(c)に示すように、熱応力がかかった状態でおもて面を水素エッチングしても、表面は水素エッチングにより除去されるが異種元素23は除去されず残りピンニング効果は継続するため、結晶欠陥は拡大しない。次に、図9(d)に示すように、n型炭化珪素エピタキシャル層(不図示)をエピタキシャル成長させる。図9(d)で点線Cは、n+型炭化珪素基板101とn型炭化珪素エピタキシャル層との界面を示す。図4(d)に示すように、エピタキシャル成長開始により、積層欠陥が縮小し、BPD20がTED21に変換される。
以上、説明したように、実施の形態の炭化珪素エピタキシャル基板は、n+型炭化珪素基板内に異種元素の密度が高い領域を設けている。異種元素は転位が移動する際の障害となり、転位の移動を妨げているため、熱応力がかかってもBPD中の積層欠陥が拡大せず、BPDがTEDに変換されやすくなり、BPDの変換効率が向上する。
次に、実施の形態にかかる炭化珪素エピタキシャル基板を用いた炭化珪素半導体装置として、炭化珪素PiNダイオードを例に説明する。図10は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
図10に示すように、炭化珪素半導体装置は、n+型炭化珪素基板(第1導電型の炭化珪素半導体基板)1のおもて面に、n型炭化珪素エピタキシャル層(第1導電型の第1半導体層)2と、p型炭化珪素層(第2導電型の第2半導体層)3と、を順に積層してなる炭化珪素基板を用いて構成される。
n+型炭化珪素基板1は、例えば窒素がドーピングされた炭化珪素単結晶基板であり、炭化珪素のポリタイプとしては3C-SiC、4H-SiC、6H-SiCなどがある。実施の形態では、n+型炭化珪素基板1は内部には、n+型炭化珪素基板1のおもて面から所定の深さに異種元素23の密度がn+型炭化珪素基板1より高い異種元素高密度領域24が設けられている。
n型炭化珪素エピタキシャル層2は、n+型炭化珪素基板1より低キャリア濃度で、例えば窒素がドーピングされているドリフト層である。また、n型炭化珪素エピタキシャル層2上にp型炭化珪素層3が設けられ、n+型炭化珪素基板1の裏面には、カソード電極6が設けられ、p型炭化珪素層3の表面にアノード電極5が設けられる。
さらに、n+型炭化珪素基板1とn型炭化珪素エピタキシャル層2との間に少数キャリアの短ライフタイム層となるバッファ層を設ける形態としてもよい。バッファ層は、例えば窒素(N)を高濃度にドーピングした炭化珪素エピタキシャル層(以下、高密度窒素層)や、窒素にホウ素(B)、バナジウム(V)、チタン(Ti)、鉄(Fe)、クロム(Cr)等の異種元素を同時添加(コドープ)した炭化珪素エピタキシャル層(以下、コドープ層)であってもよい。バッファ層を設けることで、p層より注入されたホールがバッファ層内で再結合し、n+型炭化珪素基板1に到達することが防止され、n+型炭化珪素基板1からの積層欠陥の発生を防ぐことができる。
また、さらに異種元素をイオン注入する前に、十分にBPD中の積層欠陥を縮小させるために、500℃以上の均一な温度下でアニールを行ってもよい。SiCの積層欠陥は温度不安定であり、外部応力や紫外線照射がない状態ではおよそ500℃以上で縮小することが知られている。
(実施の形態にかかる炭化珪素半導体装置の製造方法)
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、PiNダイオードを作製(製造)する場合を例に説明する。図11および図12は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、PiNダイオードを作製(製造)する場合を例に説明する。図11および図12は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
まず、n+型炭化珪素基板1を用意して、上述したように、異種元素高密度領域24を有する炭化珪素エピタキシャル基板を製造する(図2および図3参照)。ここまでの状態が図11に記載される。
次に、n型炭化珪素エピタキシャル層2上に、エピタキシャル成長により、p型炭化珪素層3を堆積させる。ここで、p型炭化珪素層3は、p型の不純物のイオン注入により、n型炭化珪素エピタキシャル層2の表面に形成することもできる。ここまでの状態が図12に記載される。次に、イオン注入によってそれぞれ形成された拡散領域を活性化させるための活性化アニール(熱処理)を行う。
次に、例えば、チタン(Ti)とアルミニウム(Al)をp型炭化珪素層3の表面に成膜することで、アノード電極5を形成する。次に、例えば、ニッケル(Ni)をn+型炭化珪素基板1の裏面に成膜して、熱処理することでカソード電極6を形成する。このようにして、図10に示す縦型PiNダイオードが完成する。
上記実施の形態では、PiNダイオードを例に説明してきたが、本発明は、炭化珪素MOSFETの内蔵ダイオードにも適用可能である。図13は、トレンチ型の炭化珪素MOSFETの構造を示す断面図である。
図13において、符号31~42、48は、それぞれn+型炭化珪素基板、n-型ドリフト層、第1p+型領域、第2p+型領域、n型領域、p型ベース層、n+型ソース領域、p+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、トレンチである。トレンチ型の炭化珪素MOSFETでも、n+型炭化珪素基板31は内部には、n+型炭化珪素基板1のおもて面から所定の深さに異種元素23の密度がn+型炭化珪素基板31より高い異種元素高密度領域24が設けられている。このようなトレンチゲート構造のような縦型MOSFETは、ソース-ドレイン間にボディーダイオードとしてp型ベース層36とn-型ドリフト層32とで形成される内蔵ダイオード(寄生pnダイオード)を内蔵する。
このようなMOSFETでは、電流がMOSチャネルを流れるモード(同期整流モード)の他に、図13の矢印Aのように電流が内蔵ダイオードに流れるモード(バイポーラモード)が存在する。PiNダイオードの場合と同様に、バイポーラモードでは、n-型ドリフト層32内ホール密度が所定値を超えると、n-型ドリフト層32内の貫通BPDより積層欠陥が拡大し、素子の抵抗が増加することにより、順方向電圧(Vf)劣化が発生する。
このため、実施の形態では、BPDの変換効率が向上した異種元素高密度領域を有する炭化珪素エピタキシャル基板を用いる。これにより、PiNダイオードの場合と同様にMOSFETにおいても、n+型炭化珪素基板31に積層欠陥が発生することを抑制し、性能劣化を抑えることができる。
さらにPiNダイオードの場合と同様にn+型炭化珪素基板31とn-型ドリフト層32との間に少数キャリアの短ライフタイム層となるバッファ層が設けられる形態としてもよい。バッファ層は、高密度窒素層やコドープ層であってもよい。バッファ層を設けることで、pn界面から注入されたホールがバッファ層内で再結合し、n+型炭化珪素基板31に到達することが防止され、n+型炭化珪素基板31からの積層欠陥の発生を防ぐことができる。
以上、説明したように、実施の形態にかかる炭化珪素装置は、BPDの変換効率が向上した異種元素高密度領域を有する炭化珪素エピタキシャル基板を用いることで、炭化珪素半導体装置の順方向に高電流が印加されても、積層欠陥が拡大することを抑制できる。このため、順方向オン電圧が増加することのない高信頼性を有した炭化珪素半導体装置を提供できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第1導電型をp型とし、第2導電型をn型としたが、本発明は第1導電型をn型とし、第2導電型をp型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や電気自動車のインバータなどに使用されるパワー半導体装置に有用である。
1、101 n+型炭化珪素基板
2、102 n型炭化珪素エピタキシャル層
3 p型炭化珪素層
5 アノード電極
6 カソード電極
20、120 基底面転位(BPD)
21、121 貫通刃状転位(TED)
22、122 貫通基底面転位(貫通BPD)
23 SiC中の異種元素
24 異種元素高密度領域
25 異種元素
31 n+型炭化珪素基板
32 n-型ドリフト層
33 第1p+型領域
34 第2p+型領域
35 n型領域
36 p型ベース層
37 n+型ソース領域
38 p+型コンタクト領域
39 ゲート絶縁膜
40 ゲート電極
41 層間絶縁膜
42 ソース電極
48 トレンチ
100、200 炭化珪素エピタキシャル基板
2、102 n型炭化珪素エピタキシャル層
3 p型炭化珪素層
5 アノード電極
6 カソード電極
20、120 基底面転位(BPD)
21、121 貫通刃状転位(TED)
22、122 貫通基底面転位(貫通BPD)
23 SiC中の異種元素
24 異種元素高密度領域
25 異種元素
31 n+型炭化珪素基板
32 n-型ドリフト層
33 第1p+型領域
34 第2p+型領域
35 n型領域
36 p型ベース層
37 n+型ソース領域
38 p+型コンタクト領域
39 ゲート絶縁膜
40 ゲート電極
41 層間絶縁膜
42 ソース電極
48 トレンチ
100、200 炭化珪素エピタキシャル基板
Claims (7)
- 第1導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層と、
前記炭化珪素半導体基板のおもて面から所定の深さに設けられた、前記炭化珪素半導体基板より炭素、珪素以外の異種元素の密度が高い異種元素高密度領域と、
を備えることを特徴とする炭化珪素エピタキシャル基板。 - 前記異種元素高密度領域の厚さは、0.1μm以上、1.0μm以下であることを特徴とする請求項1に記載の炭化珪素エピタキシャル基板。
- 前記異種元素高密度領域内の異種元素密度は、1×1014/cm3以上、1×1018/cm3以下であることを特徴とする請求項1または2に記載の炭化珪素エピタキシャル基板。
- 第1導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面から所定の深さに設けられた、前記炭化珪素半導体基板より炭素、珪素以外の異種元素の密度が高い異種元素高密度領域と、
前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層と、
前記第1半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第2導電型の第2半導体層と、
前記第2半導体層の表面に設けられた第1電極と、
前記炭化珪素半導体基板の裏面に設けられた第2電極と、
を備えることを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素半導体基板のおもて面に、炭素、珪素以外の異種元素を0.1μm以上の深さでイオン注入する第1工程と、
前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層をエピタキシャル成長により形成する第2工程と、
を含むことを特徴とする炭化珪素エピタキシャル基板の製造方法。 - 前記異種元素は、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガンまたは鉄であることを特徴とする請求項5に記載の炭化珪素エピタキシャル基板の製造方法。
- 第1導電型の炭化珪素半導体基板のおもて面に、炭素、珪素以外の異種元素を0.1μm以上の深さで照射する第1工程と、
前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1半導体層をエピタキシャル成長により形成する第2工程と、
前記第1半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第1導電型の第2半導体層を形成する第3工程と、
前記第2半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第2導電型の第3半導体層を形成する第4工程と、
前記第3半導体層の表面に第1電極を形成する第5工程と、
前記炭化珪素半導体基板の裏面に第2電極を形成する第6工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024024223A JP2024055914A (ja) | 2019-03-27 | 2024-02-21 | 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019061968A JP7443669B2 (ja) | 2019-03-27 | 2019-03-27 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2024024223A JP2024055914A (ja) | 2019-03-27 | 2024-02-21 | 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019061968A Division JP7443669B2 (ja) | 2019-03-27 | 2019-03-27 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024055914A true JP2024055914A (ja) | 2024-04-19 |
Family
ID=72604721
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019061968A Active JP7443669B2 (ja) | 2019-03-27 | 2019-03-27 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2024024223A Pending JP2024055914A (ja) | 2019-03-27 | 2024-02-21 | 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019061968A Active JP7443669B2 (ja) | 2019-03-27 | 2019-03-27 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11201218B2 (ja) |
JP (2) | JP7443669B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7023882B2 (ja) * | 2019-02-04 | 2022-02-22 | 株式会社東芝 | 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置 |
CN112701030B (zh) * | 2020-12-28 | 2021-11-23 | 瀚天天成电子科技(厦门)有限公司 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
GB2613871A (en) * | 2021-12-17 | 2023-06-21 | Anvil Semiconductors Ltd | Reducing electrical activity of defects in silicon carbide grown on silicon |
WO2023157972A1 (ja) * | 2022-02-21 | 2023-08-24 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
WO2024100958A1 (ja) * | 2022-11-10 | 2024-05-16 | 信越半導体株式会社 | 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7138668B2 (en) * | 2003-07-30 | 2006-11-21 | Nissan Motor Co., Ltd. | Heterojunction diode with reduced leakage current |
JP2007246350A (ja) | 2006-03-16 | 2007-09-27 | Mitsubishi Materials Corp | SiC基板の製造方法及びSiC基板並びに半導体装置 |
JP5343889B2 (ja) | 2010-02-19 | 2013-11-13 | 株式会社デンソー | 炭化珪素基板の製造方法 |
JP6295537B2 (ja) | 2013-07-17 | 2018-03-20 | 住友金属鉱山株式会社 | 炭化珪素基板ならびに半導体素子 |
JP6706786B2 (ja) | 2015-10-30 | 2020-06-10 | 一般財団法人電力中央研究所 | エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置 |
JP6930113B2 (ja) | 2017-01-20 | 2021-09-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6911453B2 (ja) | 2017-03-28 | 2021-07-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2019
- 2019-03-27 JP JP2019061968A patent/JP7443669B2/ja active Active
-
2020
- 2020-03-10 US US16/814,554 patent/US11201218B2/en active Active
-
2024
- 2024-02-21 JP JP2024024223A patent/JP2024055914A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2020161735A (ja) | 2020-10-01 |
US20200312966A1 (en) | 2020-10-01 |
JP7443669B2 (ja) | 2024-03-06 |
US11201218B2 (en) | 2021-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2024055914A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 | |
US9064840B2 (en) | Insulated gate bipolar transistors including current suppressing layers | |
JP5771678B2 (ja) | 高電力絶縁ゲート・バイポーラ・トランジスタ | |
JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
EP2198460A1 (en) | Insulated gate bipolar conduction transistors (ibcts) and related methods of fabrication | |
KR20080011021A (ko) | SiC 결정의 질을 향상시키는 방법 및 SiC 반도체소자 | |
JP6113298B2 (ja) | 半導体装置の製造方法、および、半導体装置 | |
US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
JPWO2013141141A1 (ja) | 半導体装置の製造方法 | |
JPWO2013141221A1 (ja) | 半導体装置の製造方法 | |
JP2011109018A (ja) | バイポーラ半導体素子 | |
JP2015056644A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
WO2013119548A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
JP2003264288A (ja) | 半導体装置 | |
JP2004039842A (ja) | 半導体装置およびその製造方法 | |
JP2022038594A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2000188406A (ja) | 炭化けい素ショットキーバリアダイオードおよびその製造方法 | |
JP2012004318A (ja) | バイポーラ半導体素子 | |
JPH11307467A (ja) | 炭化けい素半導体素子の製造方法 | |
JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240315 |