CN112701030B - 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 - Google Patents
一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 Download PDFInfo
- Publication number
- CN112701030B CN112701030B CN202011581436.6A CN202011581436A CN112701030B CN 112701030 B CN112701030 B CN 112701030B CN 202011581436 A CN202011581436 A CN 202011581436A CN 112701030 B CN112701030 B CN 112701030B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- epitaxial growth
- substrate
- mask layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000009643 growth defect Effects 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 46
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims abstract description 7
- 239000007853 buffer solution Substances 0.000 claims abstract description 6
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005406 washing Methods 0.000 claims abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 5
- 239000007924 injection Substances 0.000 claims abstract description 5
- 230000002378 acidificating effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 92
- 239000000872 buffer Substances 0.000 claims description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 230000007547 defect Effects 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
- H01L21/0415—Making n- or p-doped regions using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明涉及一种降低碳化硅外延生长缺陷的方法及碳化硅衬底，所述方法包括：步骤10：碳化硅衬底的注入面表面沉积500‑800nm的SiO2作为掩膜层，对刻蚀窗口下掩膜层进行刻蚀，完成刻蚀后，对光刻胶进行清洗；步骤20：对上一步获得的碳化硅衬底的所述注入面进行N元素的高温离子注入，形成高N区域；步骤30：完成N元素的高温离子注入后，使用酸性缓冲液进行清洗，洗去掩膜层，得到经过处理的碳化硅衬底，以其作为外延生长的基片。该方法可以阻止常规碳化硅衬底中BPD延伸扩展导致的外延生长堆垛层错(SF)的形成，提高外延生长的质量。
Description
技术领域
本发明涉及碳化硅外延生长技术，尤其是一种降低碳化硅外延生长缺陷的方法及碳化硅衬底。
背景技术
碳化硅SiC是第三代半导体材料，在智能电网、电动汽车、轨道交通、新能源并网、开关电源、工业电机以及家用电器等领域得到应用，并展现出良好的发展前景。与传统硅功率器件制作工艺不同的是，碳化硅功率器件不能直接制作在碳化硅单晶材料上，必须在导通型单晶衬底上额外生长高质量的外延材料，并在外延层上制造各类器件。因此，获得高质量的碳化硅外延层非常重要。
对于SiC双极器件，在正向偏置电压的条件下，基面位错(BPD)将会导致外延生长堆垛层错(SF)的产生，而SF则是导致SiC双极器件产生致命退化的主要缺陷。
现有技术中的SiC外延生长工艺，如果需要大幅降低漂移层中BPD的密度，则需要生长较厚的高氮掺杂缓冲层，约为5-10μm。但这将会给SiC的连续外延生长带两个严重的问题，一是高氮掺杂缓冲层的工艺条件较为特殊，长时间高氮掺杂缓冲层的生长将会导致CVD设备配件寿命的大幅降低；二是进行高氮掺杂缓冲层的生长会不可避免地提高CVD炉内的背景浓度，长时间的高氮掺杂缓冲层生长则会导致炉内背景浓度严重偏高，这就会直接导致接下的漂移层浓度不可控，且漂移层的浓度均匀性也将变差。
发明内容
本发明的目的是为了克服现有的碳化硅外延生长容易产生堆垛层错(SF)的问题，提供一种降低碳化硅外延生长缺陷的方法，该方法可以阻止常规碳化硅衬底中BPD延伸扩展导致的外延生长堆垛层错(SF)的形成。
发明人认为，为保证SiC双极性器件不产生致命退化有两种思路：一是在SiC的外延层的过程中要避免衬底中BPD继续延续到外延层中，即通过一些特殊外延结构完成BPD向刃位错(TED)的转化；二是减少BPD向SF的扩展。本发明提出的方法可不进行高氮掺杂缓冲层的生长或只需生长较薄的高氮掺杂缓冲层，厚度可以为0.2μm-5μm，优选为0.2μm-0.5μm，有效避免了因为长时间的高氮掺杂缓冲层生长而带来的不利影响。并且通过对晶片的氮离子注入处理，将衬底中的BPD转化为刃位错(TED)结构，达到阻止衬底中BPD延伸扩展的目的，从而降低堆垛层错(SF)的产生。
具体方案如下：
一种降低碳化硅外延生长缺陷的方法，包括以下步骤：
步骤10：提供具有注入面的碳化硅衬底，在所述注入面表面沉积500-800nm的SiO2作为掩膜层，然后在所述掩膜层表面涂覆光刻胶，在掩膜板下经过曝光并显影形成掩膜层刻蚀窗口，对刻蚀窗口下掩膜层进行刻蚀，完成刻蚀后，对所述光刻胶进行清洗；
步骤20：对上一步获得的碳化硅衬底的所述注入面进行N元素的高温离子注入，使所述注入面上对应所述刻蚀窗口的位置形成高N区域，所述高N区域的N浓度至少要大于5E18cm-3，所述高N区域的深度至少大于0.1μm；
步骤30：完成N元素的高温离子注入后，使用酸性缓冲液进行清洗，洗去掩膜层，得到经过处理的碳化硅衬底，以其作为外延生长的基片。进一步的，步骤30中经过处理的碳化硅衬底，在进行后续外延生长时去除刻蚀步骤，以防止N原子的析出。
进一步的，在步骤30之后还包括步骤40：在步骤30得到的经过处理的碳化硅衬表面生长高氮掺杂缓冲层，所述高氮掺杂缓冲层厚度为0.2μm-5μm，N浓度大于1E18cm-3，以其作为外延生长的基片。
进一步的，在步骤40之后重复步骤10至步骤40，其中第m次进行步骤10时的对掩膜层刻蚀窗口进行调整，使之与前一次的掩膜层刻蚀窗口形成互补图案，m为大于1的正整数，在所述碳化硅衬底上形成N个所述高氮掺杂缓冲层的层叠结构。
进一步的，在步骤10之前还包括步骤1，在所述碳化硅衬底上生长的一个高氮掺杂缓冲层，所述高氮掺杂缓冲层厚度为0.2μm-5μm，N浓度大于1E18cm-3。
进一步的，在步骤40之后重复步骤1至步骤40，其中第m次进行步骤10时的对掩膜层刻蚀窗口进行调整，使之与前一次的掩膜层刻蚀窗口形成互补图案，m为大于1的正整数，在所述碳化硅衬底上形成N个所述高氮掺杂缓冲层的层叠结构。
进一步的，步骤10中，完成刻蚀后，对所述光刻胶进行清洗，并在清洗后的衬底表面均匀沉积20-60nm厚的SiO2作为保护层。
进一步的，所述高温离子注入的温度为950-1100℃；
任选的，掩膜层刻蚀窗口为栅格结构；
任选的，所述高N区域的N浓度≥1E19cm-3，所述高N区域的深度≥0.2μm。
进一步的，所述高氮掺杂缓冲层厚度为0.2μm-0.5μm。
本发明还保护所述降低碳化硅外延生长缺陷的方法，制备得到的碳化硅衬底，所述碳化硅衬底表面为刃位错结构，在所述刃位错结构上进行外延生长能够降低堆垛层错的产生。
有益效果：本发明中，所述降低碳化硅外延生长缺陷的方法在碳化硅衬底表面形成高N区域，可有效降低外延层中BPD密度，防止外延生长中产生堆垛层错，提高外延生长质量。
优选地，在碳化硅衬底形成多个高氮掺杂缓冲层，该缓冲层局部分布高N区域，缓冲层为TED结构，可以阻止衬底中BPD延伸扩展的目的，从而降低堆垛层错(SF)的产生。
附图说明
为了更清楚地说明本发明的技术方案，下面将对附图作简单的介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1是本发明一个实施例1提供的掩膜层刻蚀窗口示意图之一；
图2是本发明一个实施例1提供的掩膜层刻蚀窗口示意图之二；
图3是本发明一个实施例1提供的碳化硅衬底结构示意图；
图4是本发明一个实施例1提供的碳化硅检测结果图；
图5是本发明一个对比例1提供的碳化硅检测结果图。
具体实施方式
下面给出本发明中使用的部分术语的定义，其他未述及的术语具有本领域所公知的定义和含义：
本发明中，具有注入面的碳化硅衬底为常规市售碳化硅单晶片，一般皆具有不同密度的BPD结构。
互补图案，是指两个图案的正投影不重合，正投影叠加可组成完整的平面。例如，在本发明一个实施例中，以图1作为掩膜层刻蚀窗口，其中空白部分为窗口，对应该区域的碳化硅可在高温离子注入时形成高N区域；在下一次重复步骤10时，采用如图2所示图案作为掩膜层刻蚀窗口，其中灰色部分为二氧化硅掩膜层，空白部分为窗口，对应空白的碳化硅可在高温离子注入时形成高N区域。通过对掩膜层图案的调整，可以沿碳化硅纵深方向形成高N区域错位分布，从而有效防止BPD向SF的扩展。图1和图2提供的栅格状为优选结构，该结构可以在沿平行于注入面的方向形成高N区域间隔结构，为BPD向刃位错(TED)的转化奠定基础。
本发明中，步骤10中，完成刻蚀后，对所述光刻胶进行清洗，并在清洗后的衬底表面均匀沉积20-60nm厚的SiO2作为保护层，这是由于高温离子注入时，距离衬底20-60nm范围内的离子浓度分布不均，使用较薄的SiO2作为保护层，可以保证碳化硅衬底上形成浓度和深度均一的高N区域，有利于进一步降低堆垛层错(SF)的产生。
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。实施例中未注明具体技术或条件者，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。在下面的实施例中，如未明确说明，“％”均指重量百分比。
实施例中采用的碳化硅衬底为常规具有BPD结构的市售碳化硅。
实施例1
步骤1：在碳化硅衬底上生长高氮掺杂缓冲层。该缓冲层厚度为0.5μm，N浓度大于1E18cm-3。
步骤10：再在衬底表面沉积700nm左右的SiO2作为掩膜层，然后在掩膜层表面涂覆光刻胶，在掩膜板下经过曝光并显影形成掩膜层刻蚀窗口，使用湿法刻蚀的方法对刻蚀窗口下掩膜层进行刻蚀(其中刻蚀窗口的区域如图1所示，空白部分对应的碳化硅将会被进行离子注入，窗口形状可根据后续器件形状进行设计)。完成刻蚀后，对光刻胶进行清洗。再次在衬底表面沉积50nm的SiO2作为保护层。
步骤20：对衬底进行N元素的高温离子注入(温度为1000℃)，形成高N区域，进一步提高衬底部分区域的掺杂浓度，其浓度为1E19cm-3)，深度为0.2μm。
步骤30：衬底在完成离子注入后，使用HF缓冲液进行清洗，洗去作为保护层和掩膜层的SiO2。
重复步骤1至步骤30。不过在重复步骤10时，对刻蚀窗口进行调整，调整为如图2所示，灰色区域为二氧化硅，对应位置的碳化硅被遮盖，将不会进行离子注入。在之后的每次重复过程中，都由图1和图2两种刻蚀窗口交替进行。
图3所示为重复五次的碳化硅衬底剖面图，该碳化硅衬底可进行常规SiC外延生长流程。图3中，1为常规碳化硅衬底部分，具有多个BPD结构，2为高氮掺杂缓冲层，为TED结构，一共5层，21表示高N区域。
将本实施例处理后的衬底进行常规SiC外延生长，并对外延层进行检测，结果如图4所示，可以看到，经过处理后的碳化硅衬底进行外延生长，没有BPD缺陷，说明原有衬底中的BPD缺陷被5层含有多个高N区域的高氮掺杂缓冲层阻断。
实施例2
步骤10：再在衬底表面沉积700nm左右的SiO2作为掩膜层，然后在掩膜层表面涂覆光刻胶，在掩膜板下经过曝光并显影形成掩膜层刻蚀窗口，使用湿法刻蚀的方法对刻蚀窗口下掩膜层进行刻蚀(其中刻蚀窗口的区域如图1所示，空白部分对应的碳化硅将会被进行离子注入，窗口形状可根据后续器件形状进行设计)。完成刻蚀后，对光刻胶进行清洗。再次在衬底表面沉积50nm的SiO2作为保护层。
步骤20：对衬底进行N元素的高温离子注入(温度为1000℃)，形成高N区域，进一步提高衬底部分区域的掺杂浓度，其浓度为1E19cm-3)，深度为0.2μm。
步骤30：衬底在完成离子注入后，使用HF缓冲液进行清洗，洗去作为保护层和掩膜层的SiO2。
在完成上述结构生长后，可进行常规SiC外延生长流程。在常规的SiC外延生长流程中需去除刻蚀步骤，以防止N原子的析出。对外延层进行检测，发现经过处理后的碳化硅衬底进行外延生长，外延层中的BPD密度显著降低，可以满足常规外延生长的需要。
实施例3
步骤10：再在衬底表面沉积700nm左右的SiO2作为掩膜层，然后在掩膜层表面涂覆光刻胶，在掩膜板下经过曝光并显影形成掩膜层刻蚀窗口，使用湿法刻蚀的方法对刻蚀窗口下掩膜层进行刻蚀(其中刻蚀窗口的区域如图1所示，空白部分对应的碳化硅将会被进行离子注入，窗口形状可根据后续器件形状进行设计)。完成刻蚀后，对光刻胶进行清洗。再次在衬底表面沉积50nm的SiO2作为保护层。
步骤20：对衬底进行N元素的高温离子注入(温度为1000℃)，形成高N区域，进一步提高衬底部分区域的掺杂浓度，其浓度为1E19cm-3)，深度为0.2μm。
步骤30：衬底在完成离子注入后，使用HF缓冲液进行清洗，洗去作为保护层和掩膜层的SiO2。
步骤40：再在衬底上生长高氮掺杂缓冲层。该缓冲层厚度为0.5μm，浓度大于1E18cm-3。
可选地，重复步骤10至步骤40，其重复次数依据衬底中的BPD密度而定，密度越高重复次数越多，重复次数m在1到10次之间。需特别指出的是，由于高氮掺杂缓冲层的生长温度较高，所以无需在离子注入后进行高温激活步骤，即无需退火。
常规的离子注入技术中，都需要在注入离子后对材料进行1300-1600℃高温，之后进行降温退火以激活所注入的离子。本实施例中，步骤40的高氮掺杂缓冲层生长过程中，同步完成对高N区域的离子激活。
在完成上述结构生长后，可进行常规SiC外延生长流程。
对比例1
在碳化硅衬底表面生长一层0.5μm高氮掺杂缓冲层后直接进行常规SiC外延层生长，并对外延层进行检测，结果如图5所示，可以看到，经过处理后的碳化硅衬底进行外延生长，外延层中有大量的BPD缺陷(圆点所示位置)，说明仅仅采用0.5μm厚的高氮掺杂缓冲层，无法阻断BPD缺陷延伸。
经过多次试验，采用增大高氮掺杂缓冲层厚度的方式，可以一定程度降低外延层中的BPD缺陷，一般需要5-10μm的高氮掺杂缓冲层才能显著降低BPD密度，然而不能杜绝外延层中BPD的产生。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (6)
1.一种降低碳化硅外延生长缺陷的方法，其特征在于：包括以下步骤：
步骤10：提供具有注入面的碳化硅衬底，在所述注入面表面沉积500-800nm的SiO2作为掩膜层，然后在所述掩膜层表面涂覆光刻胶，在掩膜板下经过曝光并显影形成掩膜层刻蚀窗口，对刻蚀窗口下掩膜层进行刻蚀，完成刻蚀后，对所述光刻胶进行清洗；
步骤20：对上一步获得的碳化硅衬底的所述注入面进行N元素的高温离子注入，所述高温离子注入的温度为950-1100℃，使所述注入面上对应所述刻蚀窗口的位置形成高N区域，所述高N区域的N浓度至少要大于5E18 cm-3，所述高N区域的深度至少大于0.1μm；
步骤30：完成N元素的高温离子注入后，使用酸性缓冲液进行清洗，洗去掩膜层，得到经过处理的碳化硅衬底，以其作为外延生长的基片；在步骤30之后还包括步骤40：在步骤30得到的经过处理的碳化硅衬底表面生长高氮掺杂缓冲层，所述高氮掺杂缓冲层厚度为0.2μm-5μm，N浓度大于1E18 cm-3，以其作为外延生长的基片；
在步骤40之后重复步骤10至步骤40，其中第m次进行步骤10时对掩膜层刻蚀窗口进行调整，使之与前一次的掩膜层刻蚀窗口形成互补图案，m为大于1的正整数，在所述碳化硅衬底上形成N个所述高氮掺杂缓冲层的层叠结构。
2.根据权利要求1所述降低碳化硅外延生长缺陷的方法，其特征在于：步骤30中经过处理的碳化硅衬底，在进行后续外延生长时去除刻蚀步骤，以防止N原子的析出。
3.根据权利要求1或2所述降低碳化硅外延生长缺陷的方法，其特征在于：步骤10中，完成刻蚀后，对所述光刻胶进行清洗，并在清洗后的衬底表面均匀沉积20-60nm厚的SiO2作为保护层。
4.根据权利要求1或2所述降低碳化硅外延生长缺陷的方法，其特征在于：掩膜层刻蚀窗口为栅格结构。
5.根据权利要求1或2所述降低碳化硅外延生长缺陷的方法，其特征在于：所述高N区域的N浓度≥1E19 cm-3，所述高N区域的深度≥0.2μm。
6.根据权利要求1或2所述降低碳化硅外延生长缺陷的方法，其特征在于：所述高氮掺杂缓冲层厚度为0.2μm-0.5μm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011581436.6A CN112701030B (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
| CN202111074030.3A CN113782422A (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011581436.6A CN112701030B (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111074030.3A Division CN113782422A (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112701030A CN112701030A (zh) | 2021-04-23 |
| CN112701030B true CN112701030B (zh) | 2021-11-23 |
Family
ID=75512853
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011581436.6A Active CN112701030B (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
| CN202111074030.3A Pending CN113782422A (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111074030.3A Pending CN113782422A (zh) | 2020-12-28 | 2020-12-28 | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN112701030B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113913931A (zh) * | 2021-09-30 | 2022-01-11 | 瀚天天成电子科技（厦门）有限公司 | 一种具有p型缓冲层的外延结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150053A (zh) * | 2006-09-20 | 2008-03-26 | 财团法人工业技术研究院 | 氮化物半导体基板及其制造方法 |
| US20200312966A1 (en) * | 2019-03-27 | 2020-10-01 | Fuji Electric Co., Ltd. | Silicon carbide epitaxial substrate, method of manufacturing thereof, silicon carbide semiconductor device, and method of manufacturing thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988126B1 (ko) * | 2008-09-18 | 2010-10-18 | 고려대학교 산학협력단 | 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드 |
-
2020
- 2020-12-28 CN CN202011581436.6A patent/CN112701030B/zh active Active
- 2020-12-28 CN CN202111074030.3A patent/CN113782422A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150053A (zh) * | 2006-09-20 | 2008-03-26 | 财团法人工业技术研究院 | 氮化物半导体基板及其制造方法 |
| US20200312966A1 (en) * | 2019-03-27 | 2020-10-01 | Fuji Electric Co., Ltd. | Silicon carbide epitaxial substrate, method of manufacturing thereof, silicon carbide semiconductor device, and method of manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112701030A (zh) | 2021-04-23 |
| CN113782422A (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5393772B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN108807154B (zh) | 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 | |
| US7186626B2 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| US4098618A (en) | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation | |
| US20080318359A1 (en) | Method of manufacturing silicon carbide semiconductor substrate | |
| CN112701030B (zh) | 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底 | |
| DE102019106124A1 (de) | Bilden von Halbleitervorrichtungen in Siliciumcarbid | |
| US7718515B2 (en) | Method for fabricating semiconductor device | |
| CN113506720B (zh) | 一种晶圆背面平整度改善的方法 | |
| JP2003128494A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN109728087B (zh) | 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法 | |
| CN110079859A (zh) | 一种SiC基GaN外延片的剥离方法 | |
| CN110797391B (zh) | 肖特基二极管的制备方法 | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| US20220050062A1 (en) | Method for evaluating defect in monoclinic gallium oxide | |
| CN101802979B (zh) | 化合物半导体衬底、化合物半导体衬底的制造方法以及半导体器件 | |
| CN113471138B (zh) | 半导体基底的制备方法及半导体器件 | |
| JP3089732B2 (ja) | 化合物半導体のエピタキシャル成長方法 | |
| EP2724362B1 (en) | Semiconductor device and method for growing semiconductor crystal | |
| CN113257911B (zh) | 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法 | |
| US20230102558A1 (en) | Three-color 3d dram stack and methods of making | |
| CN115863171A (zh) | 氮化镓晶体管结构及其制备方法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| CN116207163A (zh) | 一种氧化镓横向肖特基二极管的结构及制造方法 | |
| CN117080058A (zh) | 一种提升igbt器件可靠性的工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 361001 floor 1, block B, Jianye Building, No.96, Xiangxing Road, industrial zone, torch hi tech Zone (Xiang'an), Xiamen City, Fujian Province Patentee after: Hantiantiancheng Electronic Technology (Xiamen) Co.,Ltd. Address before: 361001 floor 1, block B, Jianye Building, No.96, Xiangxing Road, industrial zone, torch hi tech Zone (Xiang'an), Xiamen City, Fujian Province Patentee before: EPIWORLD INTERNATIONAL CO.,LTD. |