CN115863171A - 氮化镓晶体管结构及其制备方法 - Google Patents
氮化镓晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN115863171A CN115863171A CN202211544476.2A CN202211544476A CN115863171A CN 115863171 A CN115863171 A CN 115863171A CN 202211544476 A CN202211544476 A CN 202211544476A CN 115863171 A CN115863171 A CN 115863171A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- epitaxial layer
- gan epitaxial
- transistor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请公开了氮化镓晶体管结构及其制备方法，其中，氮化镓晶体管结构包括：N+GaN衬底层，具有正面和背面；N‑GaN外延层，位于N+GaN衬底层的正面；P‑GaN外延层，位于N‑GaN外延层的表面，所述P‑GaN外延层上具有两个间隔分布的沟道；N+GaN外延层，位于所述沟道上；GaN缓冲层，设置在所述P‑GaN外延层和N+GaN外延层的表面；Si3N4绝缘层，位于所述GaN缓冲层的表面；凹口，形成在GaN缓冲层和Si3N4绝缘层上，两个沟道与凹口底部相对应；SiO2栅介质层，形状在所述Si3N4绝缘层的表面且覆盖住所述凹口；栅电极、源电极和漏电极。本申请引入P‑GaN岛双电流孔机制，可以提高击穿电压，有利于抑制氮化镓晶体管结构潜在穿透和临界雪崩击穿。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及氮化镓晶体管结构及其制备方法。
背景技术
氮化镓(GaN)半导体材料具有宽带隙、高临界击穿场强、高饱和漂移速度以及低能量损耗等突出优点，尤其适合制作高温、高频、大功率和抗辐射电子器件，在5G通信、智能电网、高速轨道交通、新能源汽车、消费类电子等领域具有广阔的前景。在当前节能减排和低碳环保的发展要求下，新一代GaN功率器件产业发展需求不断上升。
针对氮化镓晶体管结构，如何在更高的反向阻塞电压下有效抑制过早穿隧和高电场诱发的雪崩击穿现象是当前需要解决的问题。
发明内容
本发明针对上述问题，提出了氮化镓晶体管结构及其制备方法。
本发明采取的技术方案如下：
一种氮化镓晶体管结构的制备方法，包括以下步骤：
S1、提供N+GaN衬底，在N+GaN衬底正面形成N-GaN外延层，在N-GaN外延层的表面形成P-GaN外延层；
S2、在P-GaN外延层表面定向刻蚀出两个沟道；
S3、在所述沟道上外延生长出N+GaN外延层；
S4、在P-GaN外延层和N+GaN外延层表面生长出GaN缓冲层；
S5、在GaN缓冲层表面形成Si3N4绝缘层；
S6、在Si3N4绝缘层和GaN缓冲层形成凹口，所述凹口的底部与两个沟道相对应；
S7、在Si3N4绝缘层表面沉积出SiO2栅介质层，SiO2栅介质层覆盖住所述凹口；
S8、在SiO2栅介质层表面刻蚀并蒸镀形成栅电极；通过光刻与刻蚀工艺，使P-GaN外延层表面露出，在P-GaN外延层露出区域蒸镀形成源电极；在N+GaN衬底背面蒸镀形成漏电极。
本申请加工得到氮化镓晶体管结构中，P-GaN外延层在两个沟道之间的部分形成P-GaN岛，本申请通过引入P-GaN岛来构建两个有利于缓解电流扼流效应的电流孔。P-GaN岛上的沟槽门进一步促进了直接门对通道的控制，通过栅压对P-GaN岛的反型通道触发显著的泄露电流穿通，以达到限制器件的击穿，这一设计能够增强正向偏置中的电流传导，并实现反向偏置中更均匀的损耗。在没有P-GaN岛的参考器件中，电流孔中心的损耗减弱，这会导致在高反向偏置时产生大量的泄漏电流，本申请引入P-GaN岛双电流孔机制，可以有效改善上述现象，其主要机制在于由于P-GaN岛的插入，双孔径通道中的n型掺杂浓度相应增加，以降低通道电阻，适应更高的电流。此外，引入P-GaN外延层后，由于中间P-GaN岛于下方的结区延升，有利于降低两边P-GaN外延层下方的电场，使器件中拥有更均匀的电场分布，可以很好地缓解高反向偏压下参考器件中可能发生的高电场诱发的临界雪崩击穿。由于电荷平衡，P-GaN外延层与N+GaN外延层接触中的p-n结耗损更强，电子势垒增强，有利于抑制潜在穿透和临界雪崩击穿。
实际运用时，可以通过ICP刻蚀机在P-GaN外延层表面加工出沟道。
实际运用时，可以通过光刻与刻蚀工艺，去除多余的Si3N4绝缘层和GaN缓冲层来形成凹口，以及来使P-GaN外延层表面露出。
实际运用时，实际运用时，可以用化学气相沉积或物理气相沉积方法，将形成SiO2栅介质层。
实际运用时，可以各电极可以通过紫外光刻机和电子束蒸镀设备制得。
于本发明其中一实施例中，所述步骤S1中，N-GaN外延层的厚度为1-2um，P-GaN外延层的厚度为0.8-1um。
于本发明其中一实施例中，所述步骤S1中，通过MOCVD工艺加工出所述N-GaN外延层和P-GaN外延层，在加工N-GaN外延层时，沉积温度为1000-1100℃，在加工P-GaN外延层时，沉积温度为1000-1200℃。
于本发明其中一实施例中，所述步骤S4中，通过低温分子束外延(MBE)生长出所述GaN缓冲层。
于本发明其中一实施例中，Si3N4绝缘层的厚度为100-300nm。
于本发明其中一实施例中，所述步骤S5中，通过低压化学气相沉积(LPCVD)制备Si3N4绝缘层，其中，以氨气作为N源，以二氯二氢硅作为与Si源。
于本发明其中一实施例中，所述步骤S7中，SiO2栅介质层的沉积温度为100-600℃，在沉积完成后，在氮气氛围下退火，其中，退火温度为200-500℃，退火时间为30-60min。
本申请还公开了一种氮化镓晶体管结构，包括：
N+GaN衬底层，具有正面和背面；
N-GaN外延层，位于N+GaN衬底层的正面；
P-GaN外延层，位于N-GaN外延层的表面，所述P-GaN外延层上具有两个间隔分布的沟道；
N+GaN外延层，位于所述沟道上；
GaN缓冲层，设置在所述P-GaN外延层和N+GaN外延层的表面；
Si3N4绝缘层，位于所述GaN缓冲层的表面；
凹口，形成在GaN缓冲层和Si3N4绝缘层上，两个沟道与凹口底部相对应；
SiO2栅介质层，形状在所述Si3N4绝缘层的表面且覆盖住所述凹口；
栅电极，位于所述SiO2栅介质层的表面；
源电极，位于所述P-GaN外延层的表面；以及
漏电极，位于所述N+GaN衬底层的背面。
于本发明其中一实施例中，N-GaN外延层的厚度为1-2um，P-GaN外延层的厚度为0.8-1um。
于本发明其中一实施例中，Si3N4绝缘层的厚度为100-300nm。
本发明的有益效果是：本申请加工得到氮化镓晶体管结构中，P-GaN外延层在两个沟道之间的部分形成P-GaN岛，本申请通过引入P-GaN岛来构建两个有利于缓解电流扼流效应的电流孔。P-GaN岛上的沟槽门进一步促进了直接门对通道的控制，通过栅压对P-GaN岛的反型通道触发显著的泄露电流穿通，以达到限制器件的击穿，这一设计能够增强正向偏置中的电流传导，并实现反向偏置中更均匀的损耗。在没有P-GaN岛的参考器件中，电流孔中心的损耗减弱，这会导致在高反向偏置时产生大量的泄漏电流，本申请引入P-GaN岛双电流孔机制，可以有效改善上述现象，其主要机制在于由于P-GaN岛的插入，双孔径通道中的n型掺杂浓度相应增加，以降低通道电阻，适应更高的电流。此外，引入P-GaN外延层后，由于中间P-GaN岛于下方的结区延升，有利于降低两边P-GaN外延层下方的电场，使器件中拥有更均匀的电场分布，可以很好地缓解高反向偏压下参考器件中可能发生的高电场诱发的临界雪崩击穿。由于电荷平衡，P-GaN外延层与N+GaN外延层接触中的p-n结耗损更强，电子势垒增强，有利于抑制潜在穿透和临界雪崩击穿。
附图说明
图1是本发明氮化镓晶体管结构的截面示意图。
图中各附图标记为：
1、N+GaN衬底层；2、N-GaN外延层；3、P-GaN外延层；31、沟道；4、N+GaN外延层；5、GaN缓冲层；6、Si3N4绝缘层；7、凹口；8、SiO2栅介质层；9、栅电极；10、源电极；11、漏电极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合各附图，对本发明做详细描述。
如图1所示，本实施例公开了一种氮化镓晶体管结构，包括：
N+GaN衬底层1，具有正面和背面；
N-GaN外延层2，位于N+GaN衬底层的正面；
P-GaN外延层3，位于N-GaN外延层的表面，P-GaN外延层上具有两个间隔分布的沟道31；
N+GaN外延层4，位于沟道31上；
GaN缓冲层5，设置在P-GaN外延层3和N+GaN外延层4的表面；
Si3N4绝缘层6，位于GaN缓冲层5的表面；
凹口7，形成在GaN缓冲层5和Si3N4绝缘层6上，两个沟道与凹口底部相对应；
SiO2栅介质层8，形状在Si3N4绝缘层6的表面且覆盖住凹口7；
栅电极9，位于SiO2栅介质层8的表面；
源电极10，位于P-GaN外延层3的表面；以及
漏电极11，位于N+GaN衬底层1的背面。
本实施例的氮化镓晶体管结构中，P-GaN外延层在两个沟道之间的部分形成P-GaN岛，本申请通过引入P-GaN岛来构建两个有利于缓解电流扼流效应的电流孔。P-GaN岛上的沟槽门进一步促进了直接门对通道的控制，通过栅压对P-GaN岛的反型通道触发显著的泄露电流穿通，以达到限制器件的击穿，这一设计能够增强正向偏置中的电流传导，并实现反向偏置中更均匀的损耗。在没有P-GaN岛的参考器件中，电流孔中心的损耗减弱，这会导致在高反向偏置时产生大量的泄漏电流，本申请引入P-GaN岛双电流孔机制，可以有效改善上述现象，其主要机制在于由于P-GaN岛的插入，双孔径通道中的n型掺杂浓度相应增加，以降低通道电阻，适应更高的电流。此外，引入P-GaN外延层后，由于中间P-GaN岛于下方的结区延升，有利于降低两边P-GaN外延层下方的电场，使器件中拥有更均匀的电场分布，可以很好地缓解高反向偏压下参考器件中可能发生的高电场诱发的临界雪崩击穿。由于电荷平衡，P-GaN外延层与N+GaN外延层接触中的p-n结耗损更强，电子势垒增强，有利于抑制潜在穿透和临界雪崩击穿。
于本实施例中，N-GaN外延层2的厚度为1-2um，P-GaN外延层3的厚度为0.8-1um。
于本实施例中，Si3N4绝缘层6的厚度为100-300nm。
本实施例还公开了氮化镓晶体管结构的制备方法，包括以下步骤：
S1、提供N+GaN衬底1，在N+GaN衬底1正面形成N-GaN外延层2，在N-GaN外延层2的表面形成P-GaN外延层3；
S2、在P-GaN外延层3表面定向刻蚀出两个沟道31；
S3、在沟道31上外延生长出N+GaN外延层4；
S4、在P-GaN外延层3和N+GaN外延层4表面生长出GaN缓冲层5；
S5、在GaN缓冲层5表面形成Si3N4绝缘层6；
S6、在Si3N4绝缘层6和GaN缓冲层5形成凹口7，凹口7的底部与两个沟道31相对应；
S7、在Si3N4绝缘层6表面沉积出SiO2栅介质层8，SiO2栅介质层8覆盖住凹口7；
S8、在SiO2栅介质层8表面刻蚀并蒸镀形成栅电极9；通过光刻与刻蚀工艺，使P-GaN外延层表面露出，在P-GaN外延层露出区域蒸镀形成源电极10；在N+GaN衬底背面蒸镀形成漏电极11。
实际运用时，可以通过ICP刻蚀机在P-GaN外延层表面加工出沟道。
实际运用时，可以通过光刻与刻蚀工艺，去除多余的Si3N4绝缘层和GaN缓冲层来形成凹口，以及来使P-GaN外延层表面露出。
实际运用时，实际运用时，可以用化学气相沉积或物理气相沉积方法，将形成SiO2栅介质层。
实际运用时，可以各电极可以通过紫外光刻机和电子束蒸镀设备制得。
于本实施例中，步骤S1中，通过MOCVD工艺加工出N-GaN外延层和P-GaN外延层，在加工N-GaN外延层时，沉积温度为1000-1100℃，在加工P-GaN外延层时，沉积温度为1000-1200℃。实际运用时，可以采用Veeco的K465iMOCVD外延设备加工N-GaN外延层和P-GaN外延层。
于本实施例中，步骤S4中，通过低温分子束外延(MBE)生长出GaN缓冲层。
于本实施例中，步骤S5中，通过低压化学气相沉积(LPCVD)制备Si3N4绝缘层，其中，以氨气作为N源，以二氯二氢硅作为与Si源。
于本实施例中，步骤S7中，SiO2栅介质层的沉积温度为100-600℃，在沉积完成后，在氮气氛围下退火，其中，退火温度为200-500℃，退火时间为30-60min。
于本实施例中，步骤S1中，在P-GaN外延层加工完成后，还包括对GaN片进行清洗步骤，具体的清洗步骤包括：
依次使用丙酮、异丙醇和乙醇超声清洗5min，然后用去离子水冲洗，以除去表面油渍和表面附着颗粒；
将冲洗后的GaN片放入浓硫酸中煮10min，以去除重有机物污染和部分金属杂质；
使用标准缓冲氧化刻蚀剂BOE溶液在20～25℃下进行清洗，以去除GaN片氧化层并抑制表面氧化膜再形成；
使用HCl和H2O2溶液煮15min，最后用去离子水冲洗干净后用氮气吹干。
于本实施例中，步骤S8中，各电极的制备步骤如下：
a.对材料(步骤S7后得到的结构)进行光刻胶涂敷，并用紫外光刻机进行曝光，使材料中需要镀源电极和漏电极极位置的光刻胶被显影去除；
b.使用电子束蒸镀仪对材料表面整面进行金属蒸镀；
c.把蒸镀完成的材料放置在光阻剥离液中，光刻胶及光刻胶上方的金属会被一并去除，其余金属作为器件的源电极和漏电极被留下；
d.更换光罩版，使曝光图形变为栅极，重复上述蒸镀步骤，使材料的栅电极的位置上被镀上金属，形成栅电极。
以上所述仅为本发明的优选实施例，并非因此即限制本发明的专利保护范围，凡是运用本发明说明书及附图内容所作的等效结构变换，直接或间接运用在其他相关的技术领域，均同理包括在本发明的保护范围内。
Claims (10)
1.一种氮化镓晶体管结构的制备方法，其特征在于，包括以下步骤：
S1、提供N+GaN衬底，在N+GaN衬底正面形成N-GaN外延层，在N-GaN外延层的表面形成P-GaN外延层；
S2、在P-GaN外延层表面定向刻蚀出两个沟道；
S3、在所述沟道上外延生长出N+GaN外延层；
S4、在P-GaN外延层和N+GaN外延层表面生长出GaN缓冲层；
S5、在GaN缓冲层表面形成Si3N4绝缘层；
S6、在Si3N4绝缘层和GaN缓冲层形成凹口，所述凹口的底部与两个沟道相对应；
S7、在Si3N4绝缘层表面沉积出SiO2栅介质层，SiO2栅介质层覆盖住所述凹口；
S8、在SiO2栅介质层表面刻蚀并蒸镀形成栅电极；通过光刻与刻蚀工艺，使P-GaN外延层表面露出，在P-GaN外延层露出区域蒸镀形成源电极；在N+GaN衬底背面蒸镀形成漏电极。
2.如权利要求1所述的氮化镓晶体管结构的制备方法，其特征在于，所述步骤S1中，N-GaN外延层的厚度为1-2um，P-GaN外延层的厚度为0.8-1um。
3.如权利要求2所述的氮化镓晶体管结构的制备方法，其特征在于，所述步骤S1中，通过MOCVD工艺加工出所述N-GaN外延层和P-GaN外延层，在加工N-GaN外延层时，沉积温度为1000-1100℃，在加工P-GaN外延层时，沉积温度为1000-1200℃。
4.如权利要求1所述的氮化镓晶体管结构的制备方法，其特征在于，所述步骤S4中，通过低温分子束外延生长出所述GaN缓冲层。
5.如权利要求1所述的氮化镓晶体管结构的制备方法，其特征在于，Si3N4绝缘层的厚度为100-300nm。
6.如权利要求5所述的氮化镓晶体管结构的制备方法，其特征在于，所述步骤S5中，通过低压化学气相沉积制备Si3N4绝缘层，其中，以氨气作为N源，以二氯二氢硅作为与Si源。
7.如权利要求1所述的氮化镓晶体管结构的制备方法，其特征在于，所述步骤S7中，SiO2栅介质层的沉积温度为100-600℃，在沉积完成后，在氮气氛围下退火，其中，退火温度为200-500℃，退火时间为30-60min。
8.一种氮化镓晶体管结构，其特征在于，包括：
N+GaN衬底层，具有正面和背面；
N-GaN外延层，位于N+GaN衬底层的正面；
P-GaN外延层，位于N-GaN外延层的表面，所述P-GaN外延层上具有两个间隔分布的沟道；
N+GaN外延层，位于所述沟道上；
GaN缓冲层，设置在所述P-GaN外延层和N+GaN外延层的表面；
Si3N4绝缘层，位于所述GaN缓冲层的表面；
凹口，形成在GaN缓冲层和Si3N4绝缘层上，两个沟道与凹口底部相对应；
SiO2栅介质层，形状在所述Si3N4绝缘层的表面且覆盖住所述凹口；
栅电极，位于所述SiO2栅介质层的表面；
源电极，位于所述P-GaN外延层的表面；以及
漏电极，位于所述N+GaN衬底层的背面。
9.如权利要求8所述的氮化镓晶体管结构，其特征在于，N-GaN外延层的厚度为1-2um，P-GaN外延层的厚度为0.8-1um。
10.如权利要求8所述的氮化镓晶体管结构，其特征在于，Si3N4绝缘层的厚度为100-300nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211544476.2A CN115863171A (zh) | 2022-12-04 | 2022-12-04 | 氮化镓晶体管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211544476.2A CN115863171A (zh) | 2022-12-04 | 2022-12-04 | 氮化镓晶体管结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115863171A true CN115863171A (zh) | 2023-03-28 |
Family
ID=85669647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211544476.2A Pending CN115863171A (zh) | 2022-12-04 | 2022-12-04 | 氮化镓晶体管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863171A (zh) |
-
2022
- 2022-12-04 CN CN202211544476.2A patent/CN115863171A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5186661B2 (ja) | 化合物半導体装置 | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| US7985637B2 (en) | Manufacturing method for compound semiconductor device and etching solution | |
| CN105932041B (zh) | N面GaN基鳍式高电子迁移率晶体管及制作方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| WO2022116915A1 (zh) | 一种半导体器件及其应用与制造方法 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| JP2015072975A (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
| TW202025258A (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN110797391B (zh) | 肖特基二极管的制备方法 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN105609551A (zh) | 立体多槽栅增强型hemt器件及其制备方法 | |
| CN115863171A (zh) | 氮化镓晶体管结构及其制备方法 | |
| CN115274851A (zh) | 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法 | |
| CN115692184A (zh) | 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法 | |
| CN113363255B (zh) | 一种半导体器件及其制备方法 | |
| CN116344612B (zh) | 垂直功率器件及其制作方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN117878161A (zh) | 氮化镓异质结功率二极管及其制备方法 | |
| CN106783982B (zh) | 一种集成式高压碳化硅达林顿管及其制作方法 | |
| CN106298893B (zh) | 射频横向双扩散金属氧化物半导体器件的制作方法 | |
| CN116130523A (zh) | 一种pin结垂直二极管及其制备方法 | |
| CN113540230A (zh) | 半导体器件及其制作方法 | |
| CN114171387A (zh) | 基于p型栅的增强型hemt及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |