CN106783982B - 一种集成式高压碳化硅达林顿管及其制作方法 - Google Patents

一种集成式高压碳化硅达林顿管及其制作方法 Download PDF

Info

Publication number
CN106783982B
CN106783982B CN201611247137.2A CN201611247137A CN106783982B CN 106783982 B CN106783982 B CN 106783982B CN 201611247137 A CN201611247137 A CN 201611247137A CN 106783982 B CN106783982 B CN 106783982B
Authority
CN
China
Prior art keywords
region
emitter
base
mesa
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611247137.2A
Other languages
English (en)
Other versions
CN106783982A (zh
Inventor
元磊
李钊君
宋庆文
汤晓燕
张艺蒙
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201611247137.2A priority Critical patent/CN106783982B/zh
Publication of CN106783982A publication Critical patent/CN106783982A/zh
Application granted granted Critical
Publication of CN106783982B publication Critical patent/CN106783982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

本发明公开了一种集成式高压碳化硅达林顿管及其制作方法,属于微电子技术领域。以提高驱动管电流增益,同时使得工艺简单,降低成本。包括:N+发射区,设置在所述基区上表面,包括呈倾斜槽型的器件沟槽,呈倾斜槽型的器件隔离区和呈垂直槽型的发射区台面;器件沟槽设置在N+发射区,且延伸至N‑集电区上部;器件隔离区设置在N+发射区,且延伸至N‑集电区上部;隔离区注入层,设置在器件隔离区下表面,且位于N‑集电区内。

Description

一种集成式高压碳化硅达林顿管及其制作方法
技术领域
本发明属于微电子技术领域,涉及半导体器件,特别是一种集成式高压碳化硅达林顿管及其制作方法。
背景技术
随着电力电子技术的快速发展,大功率半导体器件的需求越来越显著。由于材料的限制,传统的硅器件特性已经到达它的理论极限,碳化硅是最近十几年来迅速发展起来的宽禁带半导体材料,它具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点,能够适用于大功率、高温及抗辐照等应用领域。其中,基于氧化层的MOSFET(英文为:Metal-Oxide-Semiconductor Field-Effect Transistor,中文简称:半导体场效晶体管)的开关器件的电流处置能力较小,同时不适合高温环境(200-350℃)的应用。
碳化硅双极型晶体管属于常关的双极型载流子器件,它避开了碳化硅MOSFET遇到的栅氧问题,理论工作温度能达到500℃以上。同时,和其他开关器件相比,其制作工艺比较成熟。已在开关稳压电源、电能转换、汽车电子以及功率放大器等方面取得了广泛的应用。
然而,碳化硅双极型晶体管的研制仍然存在很多问题。作为电流驱动开关器件,为了减少驱动电路的功率损耗,提高BJTs的电流增益很重要。在过去十年里,已经报道了一些增加电流增益的方法:例如双基极外延层,薄的基区结构,DLP热氧化以及超结晶体管。然而,双基极结构需要额外的外延生长和精密的刻蚀工艺,薄基区结构可能会导致低的击穿电压。因此,没有一个实际的新型结构可以同时提高器件性能并且易于制造。
综上所述,现有的碳化硅达林顿管存在驱动管电流处置能力较小,且制作工艺复杂,导致成本比较高的问题。
发明内容
本发明的目的在于针对上述存在的问题,提出一种集成式高压碳化硅达林顿管及其制作方法,以提高驱动管电流增益,同时使得工艺简单,降低成本。
本发明实施例提供一种集成式高压碳化硅达林顿管,包括:
N+衬底;
N+缓冲层,设置在所述N+衬底上表面;
N-集电区,设置在所述N+缓冲层上表面;
基区,设置在所述N-集电区上表面;
N+发射区,设置在所述基区上表面,包括呈倾斜槽型的器件沟槽,呈倾斜槽型的器件隔离区和呈垂直槽型的发射区台面;
基极P+注入区,设置在所述发射区台面下表面,且位于所述基区内;
所述器件沟槽设置在所述N+发射区,且延伸至所述N-集电区上部;
所述器件隔离区设置在所述N+发射区,且延伸至所述N-集电区上部;
隔离区注入层,设置在所述器件隔离区下表面,且位于所述N-集电区内;
氧化层,覆盖所述器件沟槽区,所述发射区台面和所述器件隔离区,并且在所述发射区台面上开设有接触孔;
基极接触金属,设置在所述基极P+注入区上表面,且位于所述发射区台面内,与所述氧化层相连;
发射极接触金属,分别设置在所述N+发射区上表面和覆盖有所述氧化层的所述器件沟槽区的上表面,设置在所述N+发射区上表面的所述发射极接触金属连接覆盖所述器件隔离区和覆盖所述发射区台面上的所述氧化层,设置在所述器件沟槽区的上表面两边分别连接覆盖所述发射区台面上的所述氧化层;
互连金属层,设置在覆盖所述发射极接触金属的所述器件沟槽区上表面,并一侧连接覆盖所述发射区台面的所述基极接触金属;
集电极,位于所述N+衬底下表面。
优选地,以所述发射区台面中心为分界线,将所述发射区台面分为第一发射区台面和第二发射区台面,其中,所述第一发射区台面与所述器件隔离区之间的距离大于所述第二发射区台面与所述器件隔离区之间的距离;
将所述第一发射区台面和所述器件沟槽区确定为驱动管,将所述第二发射区台面和与所述器件隔离区相接区域确定为输出管;
所述驱动管的面积与所述输出管的面积比为1:5。
优选地,所述器件沟槽的深度介于3.6~5.1μm之间,底部宽度介于1~2μm之间,倾斜角度介于15°~30°之间。
本发明实施例还提供一种集成式高压碳化硅达林顿管的制作方法,包括:
采用ICP刻蚀工艺,对N+发射区进行刻蚀,分别形成发射区台面,侧壁倾斜的有源区第一沟槽结构和第一隔离区;
在基区中进行第一次离子注入,所述第一次离子注入后的所述基区形成基极p+注入区;
采用ICP刻蚀工艺,对所述基区进行刻蚀,分别形成侧壁倾斜的有源区第二沟槽结构和第二隔离区;所述第一沟槽结构和所述第二沟槽结构组成器件沟槽,所述第一隔离区和所述第二隔离区组成器件隔离区;
在N-集电区中的所述器件隔离区底部进行第二次离子注入,所述第二次离子注入后的所述集电区形成隔离区注入层;
其中,所述侧壁倾斜角度介于15°~30°之间,所述第一沟槽刻蚀深度介于1.6~2.1μm之间,所述第二沟槽结构刻蚀深度介于2~3μm之间,注入离子为铝离子,注入温度650℃;所述第一次离子注入深度为0.25μm,离子掺杂浓度1×1020cm-3,所述第二次离子注入深度为0.5μm,离子掺杂浓度1×1020cm-3
优选地,所述采用ICP刻蚀工艺,对N+发射区进行刻蚀之前,还包括:
在N+衬底上生长厚度为3.5~6μm、氮离子掺杂浓度为8×1017~5×1018cm-3的N+缓冲层;
在所述N+缓冲层上生长厚度为95~105μm、氮离子掺杂浓度为8×1013~6×1014cm-3的N-集电区层;
在所述N-集电区外延生长厚度为0.8~1.2μm、铝离子掺杂浓度8×1016~8×1017cm-3的基区;
在所述基区上生长厚度为1.5~2μm、氮离子掺杂浓度为1×1019~2×1019cm-3的N+发射区层;
其中,所述N+缓冲层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述N-集电区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述基区的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝;所述N+发射区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
优选地,所述第二次离子注入后的所述集电区形成隔离区注入层之后,还包括:
在所述器件沟槽区,所述发射区台面和所述器件隔离区的上表面淀积SiO2后,进行光刻,在所述发射区台面上刻蚀接触孔;
在所述发射区台面上淀积合金,形成基极接触金属;
在所述器件沟槽上表面和所述发射区台面沉淀金属,形成发射极接触金属;
在形成所述发射极接触金属的所述器件沟槽上表面和位于所述基极p+注入区上表面的所述基极接触金属上表面沉淀金属,形成互连金属层。
本发明实施例中,提供了一种集成式高压碳化硅达林顿管及其制作方法,由于增加了具有倾斜角度的有源区器件沟槽,增大了加速电子在基区输运的电场,从而提高了器件的基区传输效率和电流增益,提高了驱动管电流增益;采用了具有倾斜角度的器件隔离区,并且在器件隔离区底部的外延层注入Al离子形成了P+注入层,从而缓解了电场集中效应,提高了击穿电压,避免了提前击穿;同时,由于驱动管和输出管是在同一晶片制作完成的,使得制作工艺简单且成本低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种集成式高压碳化硅达林顿管结构示意图;
图2A~图2L为本发明实施例提供的制作集成式高压碳化硅达林顿管工艺示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的一致集成式高压碳化硅达林顿管结构示意图,如图1所示,本发明实施例提供的一种集成式高压碳化硅达林顿管结构主要包括:金属发射极112、氧化层109、互连金属层113、基极接触金属110、基极P+注入区106、N+发射区105、基区104、器件沟槽、发射台面区、器件隔离区107、隔离区注入层108、N-集电区103、N+缓冲层102、N+衬底101和集电极111。
以下结合图1,对本发明实施例提供的集成式高压碳化硅达林顿管的具体结构进行详细介绍:
位于集电极111上的N+衬底101,N+缓冲层102,设置在N+衬底101上表面;N-集电区103,设置在N+缓冲层102上表面;基区104,设置在N-集电区103上表面。
具体地,N+发射区105,设置在基区104上表面,包括呈倾斜槽型的器件沟槽区,呈倾斜槽型的器件隔离区107和呈垂直槽型的发射区台面;进一步地,基极P+注入区106,设置在发射区台面下表面,且位于基区104内;器件沟槽设置在N+发射区105,且延伸至N-集电区103上部;器件隔离区107设置在N+发射区105,且延伸至N-集电区103上部;隔离区注入层108,设置在器件隔离区107下表面,且位于N-集电区103内。
具体地,氧化层109,覆盖器件沟槽区,发射区台面和器件隔离区107,并且在发射区台面上开设有接触孔;基极接触金属110,设置在基极P+注入区106上表面,且位于发射区台面内,与氧化层109相连;发射极接触金属112,分别设置在N+发射区105上表面和覆盖有氧化层109的器件沟槽区的上表面,和N+发射区105上表面的发射极接触金属112连接覆盖器件隔离区107和覆盖发射区台面上的氧化层109,设置在器件隔离区107的上表面两边分别连接覆盖发射区台面上的氧化层109;互连金属层113,设置在覆盖发射极接触金属112的器件沟槽区上表面,并一侧连接覆盖发射区台面的基极接触金属110。
需要说明的是,N+衬底101为高掺杂的N型碳化硅衬底片;缓冲层102的厚度是3.5~6μm、氮离子掺杂浓度是8×1017~5×1018cm-3;N-集电区103的厚度是95~105μm、氮离子掺杂浓度为8×1013~6×1014cm-3;基区104的厚度是0.8~1.2μm、铝离子掺杂浓度8×1016~8×1017cm-3;发射区105的厚度是1.5~2μm、氮离子掺杂浓度为1×1019~2×1019cm-3的;在发射区105右侧是厚度为3.6~5.1μm的器件隔离区107;在基区104和N-集电区103最左侧是厚度为2~3μm的器件隔离区107;在裸露的基区104表面是由高剂量离子注入形成的厚度为0.25μm,铝离子掺杂浓度为1×1020cm-3的两个基极P+注入区106;在N-集电区103两侧的器件隔离区107底部是高剂量离子注入形成的厚度为0.5μm,铝离子掺杂浓度为1×1020cm-3的两个P+注入区;在基极P+注入区106上面由厚度分别为100nm/100nm/300nm的Ni/Ti/Al合金形成基极接触金属110;在N-集电区103、基区104和发射区105垂直方向有一个隔离刻蚀形成的深度为3.6~5.1μm、侧壁倾斜角度为15°~30°的器件沟槽,其上面淀积厚度为500nm的氧化层109;在器件沟槽表面的氧化层上及发射区105表面上为500nm的Ni金属形成的金属发射极112。
图2A~图2L为本发明实施例提供的制作集成式高压碳化硅达林顿管工艺示意图。基于相同的发明构思,以下以实施例一~三并结合附图2A~图2L,对本发明实施例提供的一种集成式高压碳化硅达林顿管制作方法进行详细介绍。
第1步,在N+衬底101片上外延生长N+缓冲层102。具体地,如图2A所示,先对N+衬底101进行RCA标准清洗;再在N+衬底101片正面上用低压热壁化学气相淀积法外延生长厚度为3.5μm、氮离子掺杂浓度为8×1017cm-3的N+缓冲层102。
需要说明的是,N+缓冲层102的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
需要说明的是,RCA标准清洗法是1965年由Kern和Puotinen等人在N.J.Princeton的RCA实验室首创的,并由此而得名。RCA是一种典型的、至今仍为最普遍使用的湿式化学清洗法,该清洗法主要包括以下几种清洗液。
(1)、SPM:H2SO4/H2O2120~150℃SPM具有很高的氧化能力,可将金属氧化后溶于清洗液中,并能把有机物氧化生成CO2和H2O。用SPM清洗硅片可去除硅片表面的重有机沾污和部分金属,但是当有机物沾污特别严重时会使有机物碳化而难以去除。
(2)、HF(DHF):HF(DHF)20~25℃DHF可以去除硅片表面的自然氧化膜,因此,附着在自然氧化膜上的金属将被溶解到清洗液中,同时DHF抑制了氧化膜的形成。因此可以很容易地去除硅片表面的Al,Fe,Zn,Ni等金属,DHF也可以去除附着在自然氧化膜上的金属氢氧化物。用DHF清洗时,在自然氧化膜被腐蚀掉时,硅片表面的硅几乎不被腐蚀。
(3)、APM(SC-1):NH4OH/H2O2/H2O 30~80℃由于H2O2的作用,硅片表面有一层自然氧化膜(SiO2),呈亲水性,硅片表面和粒子之间可被清洗液浸透。由于硅片表面的自然氧化层与硅片表面的Si被NH4OH腐蚀,因此附着在硅片表面的颗粒便落入清洗液中,从而达到去除粒子的目的。在NH4OH腐蚀硅片表面的同时,H2O2又在氧化硅片表面形成新的氧化膜。
(4)、HPM(SC-2):HCl/H2O2/H2O 65~85℃用于去除硅片表面的钠、铁、镁等金属沾污。在室温下HPM就能除去Fe和Zn。
清洗的一般思路是首先去除硅片表面的有机沾污,因为有机物会遮盖部分硅片表面,从而使氧化膜和与之相关的沾污难以去除;然后溶解氧化膜,因为氧化层是"沾污陷阱",也会引入外延缺陷;最后再去除颗粒、金属等沾污,同时使硅片表面钝化。
第2步,在N+缓冲层102上外延生长N-集电区103,具体地,如图2B所示,在N+缓冲层102上用低压热壁化学气相淀积法外延生长厚度为95μm、氮离子掺杂浓度为8×1013cm-3的N-集电区103。
需要说明的是,N-集电区103的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
第3步,在N-集电区103上外延生长基区104。具体地,如图2C所示,在N-集电区103上用低压热壁化学气相淀积法外延生长厚度为0.8μm、铝离子掺杂浓度为8×1016cm-3的基区104。
需要说明的是,基区104的生长工艺条件是:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
第4步,在基区104上外延生长N+发射区105。具体地,如图2D所示,在基区104上用低压热壁化学气相淀积法外延生长厚度为1.5μm、氮离子掺杂浓度为1×1019cm-3的N+发射区105。
需要说明的是,N+发射区105的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体包括硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
第5步,刻蚀沟槽和N+发射区105台面。具体地,如图2E所示,采用ICP刻蚀工艺,对N+发射区105进行刻蚀,分别形成呈倾斜槽型的器件沟槽,呈倾斜槽型的器件隔离区107和呈垂直槽型的发射区台面。需要说明的是,刻蚀的侧壁倾斜角度均为15°,深度为1.6μm。
需要说明的是,ICP(英文为:inductively coupled plasma,中文为:感应耦合等离子体)刻蚀工艺:是微机电系统器件加工中的关键技术之一,由于其控制精度高、大面积刻蚀均匀性好,刻蚀垂直度好,污染少和刻蚀表面平整光滑等优点,常用于刻蚀高深宽比结构。
第6步,在基区104中多次选择性铝离子注入,形成基区104的基极P+注入区106。具体地,如图2F所示,包括以下步骤:
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为基极P+注入区106铝离子注入的阻挡层,并通过光刻和刻蚀形成基极P+注入区106;
(6.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(6.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
第7步,刻蚀器件沟槽和器件隔离区107。具体地,如图2G所示,采用ICP刻蚀工艺,对基区104进行刻蚀,分别形成侧壁倾斜的有源区器件沟槽结构和器件隔离区107,刻蚀的侧壁倾斜角度均为15°,深度为2μm。
第8步,在N-集电区103中多次选择性铝离子注入,形成隔离区底部的隔离区注入层108。具体地,如图2H所示,包括以下步骤:
(8.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为隔离区隔离区注入层108铝离子注入的阻挡层,并通过光刻和刻蚀形成隔离区的隔离区注入层108;
(8.2)在650℃的温度下进行4次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(8.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
第9步,淀积形成氧化层109。具体地,如图2I所示,采用低压化学汽相淀积方式在整个结构表面淀积SiO2后,进行光刻,并刻蚀出接触窗口。
第10步,淀积形成基极接触金属110。具体地,如图2J所示,包括以下步骤:
(10.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成基极接触金属110;
(10.2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成接触金属层;
(10.3)在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
第11步,淀积形成集电极111。具体地,如图2K所示,对整个碳化硅片背面淀积500nm的Ni金属,在1050℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
第12步,淀积形成发射极接触金属112。具体地,如图2L所示,对驱动管的沟槽表面和输出管的N+发射区105表面分别淀积500nm的Ni金属,作为发射极的接触金属112,在1050℃下,氮气气氛中退火3分钟形成发射极接触金属112。
第13步,通过互连金属层连接驱动管与输出管。具体地,如图1所示。
在驱动管的发射极和输出管的基极上淀积500nm厚的Ni金属,作为互连金属层。
实施例二
步骤1,在N+衬底101片上外延生长N+缓冲层102。具体地,如图2A所示,先对N+衬底101进行RCA标准清洗;再在N+衬底101片正面上用低压热壁化学气相淀积法外延生长厚度为5μm、氮离子掺杂浓度为1×1018cm-3的N+缓冲层102。
需要说明的是,N+缓冲层102的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
步骤2,在N+缓冲层102上外延生长N-集电区103。具体地,如图2B所示,在N+缓冲层102上用低压热壁化学气相淀积法外延生长厚度为100μm、氮离子掺杂浓度为2×1014cm-3的N-集电区103。
需要说明的是,N-集电区103的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤3,在N-集电区103上外延生长基区104。具体地,如图2C所示,在N-集电区103上用低压热壁化学气相淀积法外延生长厚度为1μm、铝离子掺杂浓度为5×1017cm-3的基区104。
需要说明的是,基区104的生长条件是:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤4,在基区104上外延生长N+发射区105。具体地,如图2D所示,在基区104上用低压热壁化学气相淀积法外延生长厚度为1.7μm、氮离子掺杂浓度为1.5×1019cm-3的N+发射区105。
需要说明的是,N+发射区105的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤5,刻蚀沟槽和N+发射区105台面。具体地,如图2E所示,采用ICP刻蚀工艺,对N+发射区105进行刻蚀,分别形成侧壁倾斜的有源区沟槽结构和N+发射区105台面,刻蚀的侧壁倾斜角度均为22°,深度为1.8μm。
步骤6,在基区104中多次选择性铝离子注入,形成基区104基极P+注入区106。具体地,如图2F所示,包括以下步骤:
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为基极P+注入区106铝离子注入的阻挡层,并通过光刻和刻蚀形成基极P+注入区106;
(6.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(6.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤7,刻蚀器件沟槽和器件隔离区107。具体地,如图2G所示,采用ICP刻蚀工艺,对基区104进行刻蚀,分别形成侧壁倾斜的有源区器件沟槽结构和器件隔离区107,刻蚀的侧壁倾斜角度为22°,深度为2.5μm。
步骤8,在N-集电区103中多次选择性铝离子注入,形成隔离区底部的隔离区注入层108。具体地,如图2H所示,包括以下步骤:
(8.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为隔离区隔离区注入层108铝离子注入的阻挡层,并通过光刻和刻蚀形成隔离区的隔离区注入层108;
(8.2)在650℃的温度下进行4次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(8.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤9,淀积形成氧化层109。具体地,如图2I所示,采用低压化学汽相淀积方式在整个结构表面淀积SiO2后,进行光刻,并刻蚀出接触窗口。
步骤10,淀积形成基极接触金属110。具体地,如图2J所示,包括以下步骤:
(10.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成基极接触金属110;
(10.2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成接触金属层;
(10.3)在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤11,淀积形成集电极111。具体地,如图2K所示,对整个碳化硅片背面淀积500nm的Ni金属,在1050℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤12,淀积形成发射极接触金属112。具体地,如图2L所示,对驱动管的沟槽表面和输出管的N+发射区105表面分别淀积500nm的Ni金属,作为发射极的接触金属层,在1050℃下,氮气气氛中退火3分钟形成发射极接触金属112。
步骤13,通过互连金属层连接驱动管与输出管。具体地,如图1所示。
在驱动管的发射极和输出管的基极上淀积500nm厚的Ni金属,作为互连金属层。
实施例三
步骤A,在N+衬底101片上外延生长N+缓冲层102。具体地,如图2A所示,先对N+型衬底101进行RCA标准清洗;再在N+衬底101片正面上用低压热壁化学气相淀积法外延生长厚度为6μm、氮离子掺杂浓度为5×1018cm-3的N+缓冲层102。
需要说明的是,N+缓冲层102的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
步骤B,在N+缓冲层102上外延生长N-集电区103,具体地,如图2B所示,在N+缓冲层102上用低压热壁化学气相淀积法外延生长厚度为105μm、氮离子掺杂浓度为6×1014cm-3的N-集电区103。
需要说明的是,N-集电区103的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤C,在N-集电区103上外延生长基区104。具体地,如图2C所示,在N-集电区103上用低压热壁化学气相淀积法外延生长厚度为1.2μm、铝离子掺杂浓度为8×1017cm-3的基区104。
需要说明的是,基区104的生长工艺条件是:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤D,在基区104上外延生长N+发射区105。具体地,如图2D所示,在基区104上用低压热壁化学气相淀积法外延生长厚度为2μm、氮离子掺杂浓度为2×1019cm-3的N+发射区105。
需要说明的是,N+发射区105的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤E,刻蚀沟槽和N+发射区105台面。具体地,如图2E所示,采用ICP刻蚀工艺,对N+发射区105进行刻蚀,分别形成侧壁倾斜的有源区沟槽结构和N+发射区105台面,刻蚀的侧壁倾斜角度为30°,深度为2.1μm。
步骤F,在基区104中多次选择性铝离子注入,形成基区104的基极P+注入区106。具体地,如图2F所示,包括以下步骤:
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为基极P+注入区106铝离子注入的阻挡层,并通过光刻和刻蚀形成基极P+注入区106;
(6.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(6.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤G,刻蚀器件沟槽和器件隔离区107。具体地,如图2G所示,采用ICP刻蚀工艺,对基区104进行刻蚀,分别形成侧壁倾斜的有源区器件沟槽结构和器件隔离区107,刻蚀的侧壁倾斜角度均为30°,深度为3μm。
步骤H,在N-集电区103中多次选择性铝离子注入,形成隔离区底部的隔离区注入层108。具体地,如图2H所示,包括以下步骤:(8.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为隔离区隔离区注入层108铝离子注入的阻挡层,并通过光刻和刻蚀形成隔离区的隔离区注入层108;
(8.2)在650℃的温度下进行4次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(8.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤I,淀积形成氧化层109。具体地,如图2I所示,采用低压化学汽相淀积方式在整个结构表面淀积SiO2后,进行光刻,并刻蚀出接触窗口。
步骤J,淀积形成基极接触金属110。具体地,如图2J所示,包括以下步骤:
(10.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成基极接触金属110;
(10.2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成接触金属层;
(10.3)在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤K,淀积形成集电极111。具体地,如图2K所示,对整个碳化硅片背面淀积500nm的Ni金属,在1050℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤L,淀积形成发射极接触金属112。具体地,如图2L所示,对驱动管的沟槽表面和输出管的N+发射区105表面分别淀积500nm的Ni金属,作为发射极的接触金属层,在1050℃下,氮气气氛中退火3分钟形成欧姆接触电极;
步骤M,通过互连金属层连接驱动管与输出管。具体地,如图1所示。
在驱动管的发射极和输出管的基极上淀积500nm厚的Ni金属,作为互连金属层。
综上所述,本发明实施例提供了一种集成式高压碳化硅达林顿管及其制作方法,由于增加了具有倾斜角度的有源区器件沟槽,增大了加速电子在基区输运的电场,从而提高了器件的基区传输效率和电流增益,提高了驱动管电流增益;采用了具有倾斜角度的器件隔离区,并且在器件隔离区底部的外延层注入Al离子形成了P+注入层,从而缓解了电场集中效应,提高了击穿电压,避免了提前击穿;同时,由于驱动管和输出管是在同一晶片制作完成的,使得制作工艺简单且成本低。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种集成式高压碳化硅达林顿管,其特征在于,包括:
N+衬底(101);
N+缓冲层(102),设置在所述N+衬底(101)上表面;
N-集电区(103),设置在所述N+缓冲层(102)上表面;
基区(104),设置在所述N-集电区(103)上表面;
N+发射区(105),设置在所述基区(104)上表面,包括呈倾斜槽型的器件沟槽,呈倾斜槽型的器件隔离区(107)和呈垂直槽型的发射区台面;
基极P+注入区(106),设置在所述发射区台面的底面上,且位于所述基区(104)内;
所述器件沟槽设置在所述N+发射区(105),且延伸至所述N-集电区(103)上部;
所述器件隔离区(107)设置在所述N+发射区(105),且延伸至所述N-集电区(103)上部;
隔离区注入层(108),设置在所述器件隔离区(107)下表面,且位于所述N-集电区(103)内;
氧化层(109),覆盖所述器件沟槽区,所述发射区台面和所述器件隔离区(107),并且在所述发射区台面上开设有接触孔;
基极接触金属(110),设置在所述基极P+注入区(106)上表面,且位于所述发射区台面内,与所述氧化层(109)相连;
发射极接触金属(112),分别设置在所述N+发射区(105)上表面和覆盖有所述氧化层(109)的所述器件沟槽区的上表面,和所述N+发射区(105)上表面的所述发射极接触金属(112)连接覆盖所述器件隔离区(107)和覆盖所述发射区台面上的所述氧化层(109),设置在所述器件沟槽区的上表面两边分别连接覆盖所述发射区台面上的所述氧化层(109);
互连金属层(113),设置在覆盖所述发射极接触金属(112)的所述器件沟槽区上表面,并一侧连接覆盖所述发射区台面的所述基极接触金属(110);
集电极(111),位于所述N+衬底(101)下表面。
2.如权利要求1所述的碳化硅达林顿管,其特征在于,
以所述发射区台面中心为分界线,将所述发射区台面分为第一发射区台面和第二发射区台面,其中,所述第一发射区台面与所述器件隔离区(107)之间的距离大于所述第二发射区台面与所述器件隔离区(107)之间的距离;
将所述第一发射区台面和所述器件沟槽区确定为驱动管,将所述第二发射区台面和与所述器件隔离区(107)相接区域确定为输出管;
所述驱动管的面积与所述输出管的面积比为1:5。
3.如权利要求1所述的碳化硅达林顿管,其特征是,所述器件沟槽的深度介于3.6~5.1μm之间,底部宽度介于1~2μm之间,倾斜角度介于15°~30°之间。
4.一种根据权利要求1至3任一项所述的集成式高压碳化硅达林顿管的制作方法,其特征在于,包括:
采用ICP刻蚀工艺,对N+发射区进行刻蚀,分别形成发射区台面,侧壁倾斜的有源区第一沟槽结构和第一隔离区;
在基区中进行第一次离子注入,所述第一次离子注入后的所述基区形成基极P+注入区;
采用ICP刻蚀工艺,对所述基区进行刻蚀,分别形成侧壁倾斜的有源区第二沟槽结构和第二隔离区;所述第一沟槽结构贯穿所述N+发射区直至所述基区的第二沟槽结构,所述第二沟槽结构贯穿所述基区直至所述N-集电区内,所述第一沟槽结构和所述第二沟槽结构组成器件沟槽,所述第一隔离区和所述第二隔离区组成器件隔离区;
在N-集电区中的所述器件隔离区底部进行第二次离子注入,所述第二次离子注入后的所述集电区形成隔离区注入层;
其中,所述侧壁倾斜角度介于15°~30°之间,所述第一沟槽刻蚀深度介于1.6~2.1μm之间,所述第二沟槽结构刻蚀深度介于2~3μm之间,注入离子为铝离子,注入温度650℃;所述第一次离子注入深度为0.25μm,离子掺杂浓度1×1020cm-3,所述第二次离子注入深度为0.5μm,离子掺杂浓度1×1020cm-3
5.如权利要求4所述的方法,其特征在于,所述采用ICP刻蚀工艺,对N+发射区进行刻蚀之前,还包括:
在N+衬底上生长厚度为3.5~6μm、氮离子掺杂浓度为8×1017~5×1018cm-3的N+缓冲层;
在所述N+缓冲层上生长厚度为95~105μm、氮离子掺杂浓度为8×1013~6×1014cm-3的N-集电区层;
在所述N-集电区外延生长厚度为0.8~1.2μm、铝离子掺杂浓度8×1016~8×1017cm-3的基区;
在所述基区上生长厚度为1.5~2μm、氮离子掺杂浓度为1×1019~2×1019cm-3的N+发射区层;
其中,所述N+缓冲层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述N-集电区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述基区的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝;所述N+发射区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
6.如权利要求4所述的方法,其特征在于,所述第二次离子注入后的所述集电区形成隔离区注入层之后,还包括:
在所述器件沟槽区,所述发射区台面和所述器件隔离区的上表面淀积SiO2后,进行光刻,在所述发射区台面上刻蚀接触孔;
在所述发射区台面上淀积合金,形成基极接触金属;
在所述器件沟槽上表面和所述发射区台面沉淀金属,形成发射极接触金属;
在形成所述发射极接触金属的所述器件沟槽上表面和位于所述基极p+注入区上表面的所述基极接触金属上表面沉淀金属,形成互连金属层。
CN201611247137.2A 2016-12-29 2016-12-29 一种集成式高压碳化硅达林顿管及其制作方法 Active CN106783982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611247137.2A CN106783982B (zh) 2016-12-29 2016-12-29 一种集成式高压碳化硅达林顿管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611247137.2A CN106783982B (zh) 2016-12-29 2016-12-29 一种集成式高压碳化硅达林顿管及其制作方法

Publications (2)

Publication Number Publication Date
CN106783982A CN106783982A (zh) 2017-05-31
CN106783982B true CN106783982B (zh) 2019-12-06

Family

ID=58929174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611247137.2A Active CN106783982B (zh) 2016-12-29 2016-12-29 一种集成式高压碳化硅达林顿管及其制作方法

Country Status (1)

Country Link
CN (1) CN106783982B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790975A (en) * 1980-11-27 1982-06-05 Nec Corp Composite type power transistor
EP0145256A1 (en) * 1983-11-10 1985-06-19 Fuji Electric Co., Ltd. Darlington transistor pair units
US4866500A (en) * 1986-09-26 1989-09-12 Zaidan Hojin Handotai Kankyu Shinkokai Integrated light-triggered and light-quenched static induction thyristor and making method thereof
CN201402808Y (zh) * 2009-05-07 2010-02-10 无锡固电半导体股份有限公司 发电机励磁装置用单电阻达林顿管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790975A (en) * 1980-11-27 1982-06-05 Nec Corp Composite type power transistor
EP0145256A1 (en) * 1983-11-10 1985-06-19 Fuji Electric Co., Ltd. Darlington transistor pair units
US4866500A (en) * 1986-09-26 1989-09-12 Zaidan Hojin Handotai Kankyu Shinkokai Integrated light-triggered and light-quenched static induction thyristor and making method thereof
CN201402808Y (zh) * 2009-05-07 2010-02-10 无锡固电半导体股份有限公司 发电机励磁装置用单电阻达林顿管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fabrication and characterization of high current gain (β=430)and high power (23A-500V) 4H-SiC Hybrid Darlington bipolar Transistor;Yanbin Luo等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20041231;第2211-2216页 *
Intertwined design:A novel lithographic method to realize area efficient high-voltage SiC BJTs and Darlington Transistors;Hossein Elahipanah等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20161130;第4366-4372页 *

Also Published As

Publication number Publication date
CN106783982A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN110518070B (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN105789047A (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN108417493A (zh) 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
US20180358451A1 (en) Method of manufacturing power semiconductor device
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN106876471B (zh) 双槽umosfet器件
CN106783982B (zh) 一种集成式高压碳化硅达林顿管及其制作方法
CN112382655B (zh) 一种宽禁带功率半导体器件及制备方法
CN106601734B (zh) 一种整体型碳化硅达林顿管及其制作方法
CN113823673A (zh) 基于超晶格结构的增强型GaN HEMT器件及其制备方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺
CN104900701A (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant