CN104900701A - 带有双区浮动结的碳化硅umosfet器件及制作方法 - Google Patents
带有双区浮动结的碳化硅umosfet器件及制作方法 Download PDFInfo
- Publication number
- CN104900701A CN104900701A CN201510190692.5A CN201510190692A CN104900701A CN 104900701 A CN104900701 A CN 104900701A CN 201510190692 A CN201510190692 A CN 201510190692A CN 104900701 A CN104900701 A CN 104900701A
- Authority
- CN
- China
- Prior art keywords
- region
- floating junction
- doping content
- thickness
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title abstract 2
- 229920001296 polysiloxane Polymers 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 5
- 239000007924 injection Substances 0.000 claims abstract description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 63
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 51
- 229910052757 nitrogen Inorganic materials 0.000 claims description 42
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 claims description 32
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 31
- -1 thickness is 100nm Inorganic materials 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 28
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 24
- 229910000077 silane Inorganic materials 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 23
- 238000004026 adhesive bonding Methods 0.000 claims description 20
- 239000012159 carrier gas Substances 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000001294 propane Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 8
- 230000013011 mating Effects 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 150000002739 metals Chemical group 0.000 claims description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 4
- 230000002146 bilateral effect Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种带有双区浮动结的碳化硅UMOSFET器件及其制备方法，该器件自下往上依次包括漏极、N+衬底、一次N-漂移区、P+离子注入区和二次N-漂移区，二次N-漂移区上设有槽栅介质，槽栅介质内设有多晶硅，槽栅介质两侧对称设有P-外延层和源区接触，源区接触位于P-外延层上端，源区接触上端及其一侧均设有源极，两侧源极之间设有钝化层和栅极，钝化层位于栅极两侧，P+离子注入区分为上下对齐的两部分，P+离子注入区为水平分布的双区浮动结。本发明增加了双区浮动结，且浮动结上半部分掺杂浓度比下半部分掺杂浓度高，这样即保护了沟槽底部的拐角的提前击穿，同时也提高了器件的击穿电压。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种带有双区浮动结的碳化硅UMOSFET器件及制作方法。
背景技术
目前，基于硅材料的功率电子器件已经在电子工业领域得到了广泛的应用，但是在高温大功率领域，不断成熟的工艺技术以及不断优化的器件设计都使得硅功率器件接近其理论极限，而SiC材料的功率电子器件由于其自身材料的优势，使其可以在高温、高频、高辐射的应用环境中正常工作。
在SiC功率器件中，功率MOSFET是电压控制型功率器件，具有栅极驱动电路简单，开关时间短，功率密度大，转换效率高的特点，广泛的应用于各种电力电子系统。
SiC功率MOSFET的器件结构主要分为两种，一种是双注入型的MOSFET(VDMOSFET)，另一种是沟槽型的MOSFET(UMOSFET)，与VDMOSFET相比，UMOSFET的沟道位于垂直方向，在高阻断电压应用方面，芯片的面积较小，并且UMOSFET的制造可以通过外延工艺形成P阱和n+源区，注入损伤比较小，由于UMOSFET不存在JFET区域，使得其导通电阻较低。但UMOSFET结构本身也存在问题，其中比较重要的一点是，在承受电压时，场强最大处常位于沟槽底部的拐角处，所以击穿点通常也在沟槽底部的拐角处，为了充分利用SiC材料的高击穿电场的特性，避免在SiC击穿之前栅氧化层的击穿，必须对其采取相应的保护措施。
发明内容
为解决上述问题，本发明提供了一种带有双区浮动结的碳化硅UMOSFET器件及制作方法。
为实现上述目的，本发明采取的技术方案为：
带有双区浮动结的碳化硅UMOSFET器件，自下往上依次包括漏极、N+衬底、一次N-漂移区、P+离子注入区和二次N-漂移区，二次N-漂移区上设有槽栅介质，槽栅介质内设有多晶硅，槽栅介质两侧对称设有P-外延层和源区接触，源区接触位于P-外延层上端，源区接触上端及其一侧均设有源极，两侧源极之间设有钝化层和栅极，钝化层位于栅极两侧，P+离子注入区分为上下对齐的两部分，形状相同，P+离子注入区的上半部分为铝离子注入，掺杂浓度为2×1017cm-3-7×1017cm-3，深度为0.5μm，下半部分为铝离子注入，掺杂浓度为1×1016cm-3-2×1017cm-3，深度为0.5μm，P+离子注入区同时存在于沟槽的两侧，P+离子注入区为水平分布的双区浮动结。
优选的，所述槽栅介质为SiO2，厚度为100nm，多晶硅2为ploySi，深度为2.9μm，宽度为2.8μm，通过淀积填充整个沟槽结构。
优选的，所述N+衬底是厚度为200μm-500μm，氮离子掺杂浓度为5×1018cm-3-1×1020cm-3的N型碳化硅衬底片；一次N-漂移层为厚度为10μm-20μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的N型碳化硅外延层。
优选的，所述二次N-漂移层是厚度为2μm-3μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的N型碳化硅外延层；P-外延层是最大厚度为2.5μm-3μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P型碳化硅外延层；源区接触是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层。
为解决上述问题，本发明还提供了一种带有双区浮动结的碳化硅UMOSFET器件的制备方法，包括如下步骤：
S1、取厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N+碳化硅衬底片进行RCA标准清洗，在清洗后的衬底片上外延生长厚度为厚度为10μm-20μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的一次N-漂移区；
S2、在650℃下，以铝作为掩膜，在一次N-漂移区上进行两次选择性铝离子注入，注入区上半部分掺杂浓度为6×1017cm-3，深度为0.5μm，下半部分掺杂浓度为8×1016cm-3，深度为0.5μm离子注入后在硅烷气氛下进行退火，退火温度为1650℃，退火时间为10min，形成所述P+离子注入区；
S3、在P+离子注入区和一次N-漂移层上面进行二次N-漂移区生长，厚度为2μm-3μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3；
S4、在二次N-漂移层上生长一层最大厚度为2.5μm-3μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P-外延层；
S5、在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层，作为N+源区层；
S6、磁控溅射一层的Ti膜作为ICP刻蚀掩膜，涂胶光刻，进行ICP刻蚀，刻蚀出宽度为3μm，深度为3μm的槽，去胶，去刻蚀掩膜后，清洗成光片；
S7、磁控溅射一层的Ti膜作为ICP刻蚀掩膜，涂胶光刻，进行ICP刻蚀，形成源区接触，去胶，去刻蚀掩膜后，清洗成光片；
S8、采用干氧工艺在1150℃下制备厚度为100nm的槽栅介质SiO2，然后在1050℃，N2氛围下进行退火，降低SiO2薄膜表面的粗糙度；
S9、在淀积温度为600-650℃，淀积压强为60-80Pa，反应气体为硅烷和磷化氢，载运气体为氦气的条件下，采用低压热壁化学汽相淀积法在槽栅介质SiO2上淀积polySi层后，涂胶光刻，刻蚀ploySi层，形成多晶硅，最后去胶，清洗；
S10、在器件表面淀积一层场氧或者Si3N4层，形成钝化层后，涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗；。
S11、采用电子束蒸发Ti/Ni/Au制作正面栅，源极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，在温度为1050℃，Ar气氛围中快速退火3min后，去胶，清洗。
优选的，所述步骤S1的工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
优选的，所述步骤S2的工艺条件是：注入能量为900KeV和450keV，对应的剂量为2×1012cm-2、1.2×1013cm-2，注入深度为1.0μm。
优选的，所述步骤S3的工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
优选的，所述步骤S4中外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝；步骤S5中的工艺条件为：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气；步骤S6的工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm；步骤S7的工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
本发明具有以下有益效果：
提出了一种带有双区浮动结的碳化硅UMOSFET器件，在传统的碳化硅UMOSFET器件的N-漂移区基础上增加了双区浮动结，且浮动结上半部分掺杂浓度比下半部分掺杂浓度高，这样即保护了沟槽底部的拐角的提前击穿，同时也提高了器件的击穿电压，同时与普通浮动结碳化硅UMOSFET器件相比，双区浮动结碳化硅UMOSFET器件不会引入额外的工艺步骤，为在工艺上实现提供了方便。
附图说明
图1为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的结构示意图；
图2为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S1的示意图。
图3为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S2的示意图。
图4为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S3的示意图。
图5为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S4的示意图。
图6为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S5的示意图。
图7为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S6的示意图。
图8为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S7的示意图。
图9为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S8的示意图。
图10为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S9的示意图。
图11为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S10的示意图。
图12为本发明实施例带有双区浮动结的碳化硅UMOSFET器件的制作方法中步骤S11的示意图。
具体实施方式
为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明实施例提供了一种带有双区浮动结的碳化硅UMOSFET器件，自下往上依次包括漏极11、N+衬底10、一次N-漂移区7、P+离子注入区9和二次N-漂移区8，二次N-漂移区8上设有槽栅介质3，槽栅介质3内设有多晶硅2，槽栅介质3两侧对称设有P-外延层6和源区接触5，源区接触5位于P-外延层6上端，源区接触5上端及其一侧均设有源极4，两侧源极4之间设有钝化层12和栅极1，钝化层12位于栅极1两侧，P+离子注入区9分为上下对齐的两部分，形状相同，P+离子注入区9的上半部分为铝离子注入，掺杂浓度为2×1017cm-3-7×1017cm-3，深度为0.5μm，下半部分为铝离子注入，掺杂浓度为1×1016cm-3-2×1017cm-3，深度为0.5μm，P+离子注入区同时存在于沟槽的两侧，P+离子注入区为水平分布的双区浮动结，所述槽栅介质3为SiO2，厚度为100nm，多晶硅2为ploySi，深度为2.9μm，宽度为2.8μm，通过淀积填充整个沟槽结构，所述N+衬底10是厚度为200μm-500μm，氮离子掺杂浓度为5×1018cm-3-1×1020cm-3的N型碳化硅衬底片；一次N-漂移层7为厚度为10μm-20μm，氛离子掺杂浓度为1×1015cm-3-6×1015cm-3的N型碳化硅外延层，所述二次N-漂移层8是厚度为2μm-3μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的N型碳化硅外延层；P-外延层6是最大厚度为2.5μm-3μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P型碳化硅外延层；源区接触5是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层。
如图2-12所示，本发明实施例提供了一种带有双区浮动结的碳化硅UMOSFET器件的制备方法，包括如下步骤：
S1、取厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N+碳化硅衬底片进行RCA标准清洗，在清洗后的衬底片上外延生长厚度为厚度为10μm-20μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的一次N-漂移区；
S2、在650℃下，以铝作为掩膜，在一次N-漂移区上进行两次选择性铝离子注入，注入区上半部分掺杂浓度为6×1017cm-3，深度为0.5μm，下半部分掺杂浓度为8×1016cm-3，深度为0.5μm离子注入后在硅烷气氛下进行退火，退火温度为1650℃，退火时间为10min，形成所述P+离子注入区；
S3、在P+离子注入区和一次N-漂移层上面进行二次N-漂移区生长，厚度为2μm-3μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3；
S4、在二次N-漂移层上生长一层最大厚度为2.5μm-3μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P-外延层；
S5、在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层，作为N+源区层；
S6、磁控溅射一层的Ti膜作为ICP刻蚀掩膜，涂胶光刻，进行ICP刻蚀，刻蚀出宽度为3μm，深度为3μm的槽，去胶，去刻蚀掩膜后，清洗成光片；
S7、磁控溅射一层的Ti膜作为ICP刻蚀掩膜，涂胶光刻，进行ICP刻蚀，形成源区接触，去胶，去刻蚀掩膜后，清洗成光片；
S8、采用干氧工艺在1150℃下制备厚度为100nm的槽栅介质SiO2，然后在1050℃，N2氛围下进行退火，降低SiO2薄膜表面的粗糙度；
S9、在淀积温度为600-650℃，淀积压强为60-80Pa，反应气体为硅烷和磷化氢，载运气体为氦气的条件下，采用低压热壁化学汽相淀积法在槽栅介质SiO2上淀积polySi层后，涂胶光刻，刻蚀ploySi层，形成多晶硅，最后去胶，清洗；
S1O、在器件表面淀积一层场氧或者Si3N4层，形成钝化层后，涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗；。
S11、采用电子束蒸发Ti/Ni/Au制作正面栅，源极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，在温度为1050℃，Ar气氛围中快速退火3min后，去胶，清洗。
所述步骤S1的工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。所述步骤S2的工艺条件是：注入能量为900KeV和450keV，对应的剂量为2×1012cm-2、1.2×1013cm-2，注入深度为1.0μm。所述步骤S3的工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。所述步骤S4中外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝；步骤S5中的工艺条件为：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气；步骤S6的工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm；步骤S7的工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
实施例
步骤a1，在N+碳化硅衬底片上外延生长N-漂移层；
步骤a11，对厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N+碳化硅衬底片进行RCA标准清洗，
步骤a12，在整个衬底片上外延生长厚度为10μm，氮离子掺杂浓度为6×1015cm-3的N-漂移层。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤b1，离子注入形成P+离子注入区；
步骤b11，在650℃下，以铝作为掩膜，在一次N-漂移区上进行两次选择性离子注入，注入能量为900KeV和450keV，对应的剂量为2×1012cm-2、1.2×1013cm-2，注入深度为1.0μm，注入后P+离子注入区的上半部分铝离子掺杂浓度为6×1017cm-3，P+离子注入区的下半部分铝离子掺杂浓度为8×1016cm-3；
步骤b12，离子注入后在硅烷气氛下进行退火，退火温度为1650℃，退火时间为10min。
步骤c1，使用二次外延工艺形成二次N-漂移区；
步骤c11，对SiC样片使用标准RCA工艺进行清洗；
步骤c12，在SiC样片上外延生长厚度为2μm，氮离子掺杂浓度为6×1015cm-3的N-漂移层。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤d1，外延生长P-外延层，在二次N-漂移区上生长一层厚度为3μm，铝离子掺杂浓度为2×1017cm-3的P-外延层。
其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
步骤e1，外延生长N+源区层，在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层，作为N+源区层。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤f1，刻蚀形成沟槽，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为3μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。
其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g1，刻蚀形成源区接触，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，形成源区接触孔，最后去胶，去刻蚀掩膜，清洗成光片。
其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤h1，制备槽栅介质SiO2，采用干氧工艺在1150℃下制备SiO2栅，厚度为100nm，然后在1050℃，N2氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i1，制备ploySi栅，采用低压热壁化学汽相淀积法生长ploySi填满沟槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气，然后涂胶光刻，刻蚀ploySi层，形成多晶硅栅，最后去胶，清洗。
步骤j1，制备钝化层，在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k1，制备电极，电子束蒸发Ti/Ni/Au制作正面栅，源电极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，去胶，清洗。
在背面电子束蒸发Ti/Ni/Au制作背面漏电极，然后制作正面栅，源电极，最后在Ar气氛中围快速退火3min，温度为1050℃。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.带有双区浮动结的碳化硅UMOSFET器件，其特征在于，自下往上依次包括漏极(11)、N+衬底(10)、一次N-漂移区(7)、P+离子注入区(9)和二次N-漂移区(8)，二次N-漂移区(8)上设有槽栅介质(3)，槽栅介质(3)内设有多晶硅(2)，槽栅介质(3)两侧对称设有P-外延层(6)和源区接触(5)，源区接触(5)位于P-外延层(6)上端，源区接触(5)上端及其一侧均设有源极(4)，两侧源极(4)之间设有钝化层(12)和栅极(1)，钝化层(12)位于栅极(1)两侧，P+离子注入区(9)分为上下对齐的两部分，形状相同，P+离子注入区(9)的上半部分为铝离子注入，掺杂浓度为2×1017cm-3-7×1017cm-3，深度为0.5μm，下半部分为铝离子注入，掺杂浓度为1×1016cm-3-2×1017cm-3，深度为0.5μm，P+离子注入区同时存在于沟槽的两侧，P+离子注入区为水平分布的双区浮动结。
2.根据权利要求1所述的带有双区浮动结的碳化硅UMOSFET器件，其特征在于，所述槽栅介质3为SiO2，厚度为100nm，多晶硅2为ploySi，深度为2.9μm，宽度为2.8μm，通过淀积填充整个沟槽结构。
3.根据权利要求1所述的带有双区浮动结的碳化硅UMOSFET器件，其特征在于，所述N+衬底10是厚度为200μm-500μm，氮离子掺杂浓度为5×1018cm-3-1×1020cm-3的N型碳化硅衬底片；一次N-漂移层7为厚度为10μm-20μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的N型碳化硅外延层。
4.根据权利要求1所述的带有双区浮动结的碳化硅UMOSFET器件，其特征在于，所述二次N-漂移层(8)是厚度为2μm-3μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的N型碳化硅外延层；P-外延层(6)是最大厚度为2.5μm-3μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P型碳化硅外延层；源区接触(5)是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外 延层。
5.带有双区浮动结的碳化硅UMOSFET器件的制备方法，其特征在于，包括如下步骤：
S1、取厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N+碳化硅衬底片进行RCA标准清洗，在清洗后的衬底片上外延生长厚度为厚度为10μm-20μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3的一次N-漂移区；
S2、在650℃下，以铝作为掩膜，在一次N-漂移区上进行两次选择性铝离子注入，注入区上半部分掺杂浓度为6×1017cm-3，深度为0.5μm，下半部分掺杂浓度为8×1016cm-3，深度为0.5μm离子注入后在硅烷气氛下进行退火，退火温度为1650℃，退火时间为10min，形成所述P+离子注入区；
S3、在P+离子注入区和一次N-漂移层上面进行二次N-漂移区生长，厚度为2μm-3μm，氮离子掺杂浓度为1×1015cm-3-6×1015cm-3；
S4、在二次N-漂移层上生长一层最大厚度为2.5μm-3μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P-外延层；
S5、在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层，作为N+源区层；
S6、磁控溅射一层的Ti膜作为ICP刻蚀掩膜，涂胶光刻，进行ICP刻蚀，刻蚀出宽度为3μm，深度为3μm的槽，去胶，去刻蚀掩膜后，清洗成光片；
S7、磁控溅射一层的Ti膜作为ICP刻蚀掩膜，涂胶光刻，进行ICP刻蚀，形成源区接触，去胶，去刻蚀掩膜后，清洗成光片；
S8、采用干氧工艺在1150℃下制备厚度为100nm的槽栅介质SiO2，然后在1050℃，N2氛围下进行退火，降低SiO2薄膜表面的粗糙度；
S9、在淀积温度为600-650℃，淀积压强为60-80Pa，反应气体为硅烷和磷化氢，载运气体为氦气的条件下，采用低压热壁化学汽相淀积法在槽栅介质SiO2上淀积polySi层后，涂胶光刻，刻蚀ploySi层，形成多晶硅，最后去胶， 清洗；
S10、在器件表面淀积一层场氧或者Si3N4层，形成钝化层后，涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗；
S11、采用电子束蒸发Ti/Ni/Au制作正面栅，源极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，在温度为1050℃，Ar气氛围中快速退火3min后，去胶，清洗。
6.根据权利要求5所述的带有双区浮动结的碳化硅UMOSFET器件的制备方法，其特征在于，所述步骤S1的工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
7.根据权利要求5所述的带有双区浮动结的碳化硅UMOSFET器件的制备方法，其特征在于，所述步骤S2的工艺条件是：注入能量为900KeV和450keV，对应的剂量为2×1012cm-2、1.2×1013cm-2，注入深度为1.0μm。
8.根据权利要求5所述的带有双区浮动结的碳化硅UMOSFET器件的制备方法，其特征在于，所述步骤S3的工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
9.根据权利要求5所述的带有双区浮动结的碳化硅UMOSFET器件的制备方法，其特征在于，所述步骤S4中外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝；步骤S5中的工艺条件为：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气；步骤S6的工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm；步骤S7的工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510190692.5A CN104900701B (zh) | 2015-04-18 | 2015-04-18 | 带有双区浮动结的碳化硅umosfet器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510190692.5A CN104900701B (zh) | 2015-04-18 | 2015-04-18 | 带有双区浮动结的碳化硅umosfet器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104900701A true CN104900701A (zh) | 2015-09-09 |
| CN104900701B CN104900701B (zh) | 2018-07-03 |
Family
ID=54033246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510190692.5A Active CN104900701B (zh) | 2015-04-18 | 2015-04-18 | 带有双区浮动结的碳化硅umosfet器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900701B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170837A (zh) * | 2017-06-20 | 2017-09-15 | 广微集成技术（深圳）有限公司 | 一种半导体器件及制造方法 |
| CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070272953A1 (en) * | 2006-05-29 | 2007-11-29 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for producing the same |
| CN102420251A (zh) * | 2011-12-05 | 2012-04-18 | 电子科技大学 | 一种具有非均匀浮岛结构的vdmos器件 |
| CN103915503A (zh) * | 2014-03-31 | 2014-07-09 | 电子科技大学 | 一种横向高压mos器件及其制造方法 |
-
2015
- 2015-04-18 CN CN201510190692.5A patent/CN104900701B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070272953A1 (en) * | 2006-05-29 | 2007-11-29 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for producing the same |
| CN102420251A (zh) * | 2011-12-05 | 2012-04-18 | 电子科技大学 | 一种具有非均匀浮岛结构的vdmos器件 |
| CN103915503A (zh) * | 2014-03-31 | 2014-07-09 | 电子科技大学 | 一种横向高压mos器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170837A (zh) * | 2017-06-20 | 2017-09-15 | 广微集成技术（深圳）有限公司 | 一种半导体器件及制造方法 |
| CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104900701B (zh) | 2018-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789047B (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN113571584B (zh) | 一种SiC MOSFET器件及其制备方法 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN103928532A (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| CN108257861B (zh) | 一种栅氧化层的制备方法及mos功率器件 | |
| CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| US20130137254A1 (en) | Method for manufacturing semiconductor device | |
| CN103928524B (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN108257855B (zh) | 高k栅介质层的制备方法及碳化硅MOS功率器件 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN107731894B (zh) | 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法 | |
| CN103930996A (zh) | 半导体器件 | |
| CN104900701A (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN103928346B (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 | |
| CN208589449U (zh) | 一种具有载流子存储区的沟槽栅器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |