CN103928524B - 带有n型漂移层台面的碳化硅umosfet器件及制作方法 - Google Patents
带有n型漂移层台面的碳化硅umosfet器件及制作方法 Download PDFInfo
- Publication number
- CN103928524B CN103928524B CN201410166459.9A CN201410166459A CN103928524B CN 103928524 B CN103928524 B CN 103928524B CN 201410166459 A CN201410166459 A CN 201410166459A CN 103928524 B CN103928524 B CN 103928524B
- Authority
- CN
- China
- Prior art keywords
- layers
- table top
- drift
- doping concentration
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 26
- -1 Nitrogen ion Chemical class 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 15
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 230000012010 growth Effects 0.000 claims description 21
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910000077 silane Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 11
- 238000004026 adhesive bonding Methods 0.000 claims description 10
- 239000012159 carrier gas Substances 0.000 claims description 10
- 239000001294 propane Substances 0.000 claims description 10
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 230000013011 mating Effects 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims description 3
- 238000003763 carbonization Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims 2
- 239000003292 glue Substances 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种带有N型漂移层台面的碳化硅UMOSFET器件及制作方法，该碳化硅UMOSFET器件包括栅极、多晶硅、槽栅介质、源极、源区接触、p‑外延层、N‑漂移层台面、N‑漂移层、N+衬底和漏极，其中，所述N‑漂移层台面设置在所述槽栅介质SiO2和N‑漂移层之间，所述N‑漂移层台面两侧为P‑外延层；所述N‑漂移层台面宽度小于多晶硅的宽度；N‑漂移层台面与所述N‑漂移层的掺杂浓度相同，为氮离子掺杂浓度为1×1015cm‑3～6×1015cm‑3的N型碳化硅外延层。本发明碳化硅PN结界面可以代替SiO2和碳化硅界面承受更高的耐压，这样增加了器件的可靠性。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种带有N型漂移层台面的碳化硅UMOSFET器件及制作方法。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温，高压，大功率，抗辐照的半导体器件。在功率电子领域中，功率MOSFET被广泛应用，它具有栅极驱动电路简单，开关时间短等特点。
作为功率开关，MOSFET要求有两个原则：(1)当器件处于开启导通状态时，要求器件具有很低的导通电阻；(2)当器件处于关断状态时，要求器件具有很高的反向击穿电压。但是降低导通电阻和提高击穿电压之间存在制约关系，不能同时实现。在相同击穿电压条件下，横向结构的MOSFET的漂移区在表面，存在寄生JFET区，导通电阻较大。而在垂直结构的UMOSFET中，沟道和源区都是通过外延生长形成，减少了离子注入带来的晶格损伤，另外UMOSFET消除了寄生的积累层电阻和JFET电阻，所以，在同等条件下和横向MOSFET相比，UMOSFET导通电阻明显降低。
但是在UMSOFET中，槽栅拐角处的电场集中很容易导致该处氧化层被提前击穿，对于SiC材料来说这一现象会更为严重。因为SiC具有较大的介电常数和很高的临界击穿电场，而SiO2的介电常数较小，只有SiC的约2/5，根据高斯定理，SiO2层需要承受的电场强度约为SiC的2.5倍，这使得槽栅拐角更容易发生击穿，使器件可靠性下降。
鉴于上述缺陷，本发明创作者经过长时间的研究和实践终于获得了本创作。
发明内容
本发明的目的在于提供一种带有N型漂移层台面的碳化硅UMOSFET器件及制作方法，用以克服上述技术缺陷。
为实现上述目的，本发明提供一种带有N型漂移层台面的碳化硅UMOSFET器件，其包括栅极、多晶硅、槽栅介质、源极、源区接触、P-外延层、N-漂移层台面、N-漂移层、N+衬底和漏极，其中，
所述N-漂移层台面设置在所述槽栅介质SiO2和N-漂移层之间，所述N-漂移层台面两侧为P-外延层；所述N-漂移层台面宽度小于多晶硅的宽度；
N-漂移层台面与所述N-漂移层的掺杂浓度相同，为氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型碳化硅外延层。
进一步，所述N-漂移层台面高度为1μm～2μm。
进一步，所述N-漂移层台面宽度为3μm～4μm。
进一步，所述N+衬底是厚度为200μm～500μm，氮离子掺杂浓度为5×1018cm-3～1×1020cm-3的N型碳化硅衬底片。
进一步，P-外延层是最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～1×1018cm-3的P型碳化硅外延层；源区接触是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层。
进一步，所述N-漂移层厚度为10μm～20μm。
本发明还提供一种带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，包括下述步骤：
步骤a，在N+碳化硅衬底样片上外延生长厚度约为10μm～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型漂移区；
步骤b，在N型漂移区中间刻蚀出一个台面，台面高度为1μm～2μm，台面宽度为3μm～4μm；
步骤c，在N型漂移区和N-漂移层台面上生长一层p-外延层，最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～1×1018cm-3；
步骤d，在p-外延层上生长一层N+源区层，厚度为0.5μm，掺杂浓度5×1018cm-3；
步骤e，刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被p-外延层包裹；
步骤f，刻蚀形成源区接触；
步骤g，通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；
步骤h，在槽栅内的槽栅介质SiO2上淀积polySi层；
步骤i，制备钝化层，开电极接触孔；
步骤j，蒸发金属，制备电极。
进一步，在上述步骤a中，先对厚度为200～500μm，氮离子掺杂浓度为5×1018cm-3～1×1020cm-3的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为10～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N-漂移层；其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
进一步，在上述步骤b中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1-2μm，宽3-4μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片；ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
进一步，在上述步骤c中，在N型漂移区和N-漂移层台面上生长一层厚度为3-3.5μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
与现有技术相比较本发明的有益效果在于：本发明提出了一种带有N型漂移层台面的碳化硅UMOSFET器件，在传统的槽栅介质SiO2和N-漂移层之间增加了一个N-漂移层台面。这使得P-外延层包裹了槽栅拐角，以碳化硅PN结界面代替了拐角的SiO2/SiC界面来承受反向电压，因为SiC和SiO2相比具有较高的临界击穿电场，所以碳化硅PN结界面可以代替SiO2和碳化硅界面承受更高的耐压，这样增加了器件的可靠性。
附图说明
图1为本发明带有N型漂移层台面的碳化硅UMOSFET器件的结构示意图；
图2为本发明带有N型漂移层台面的碳化硅UMOSFET器件的制作工艺流程图。
具体实施方式
以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。
请参阅图1所示，其为本发明带有N型漂移层台面的碳化硅UMOSFET的结构示意图，本发明带有N型漂移层台面的碳化硅UMOSFET器件包括栅极1、多晶硅2、槽栅介质3、源极4、源区接触5、p-外延层6、N-漂移层台面71、N-漂移层72、N+衬底8和漏极9。
所述N-漂移层台面71设置在所述槽栅介质3和N-漂移层72之间，所述N-漂移层台面71两侧为p-外延层6；所述N-漂移层台面71宽度小于多晶硅2的宽度；
在本发明中，所述槽栅介质3为SiO2，厚度为100nm，通过热氧化工艺形成；多晶硅2为ploySi，其深度为5.9μm，宽度为2.9μm，通过淀积填充整个沟槽结构。
所述N+衬底8是厚度为200μm～500μm，氮离子掺杂浓度为5×1018cm-3～1×1020cm-3的N型碳化硅衬底片；N-漂移层72是厚度为10μm～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型碳化硅外延层。
N-漂移层台面71是高度为1μm～2μm，宽度为3μm～4μm，其与所述N-漂移层72的掺杂浓度相同，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型碳化硅外延层。
P-外延层6是最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～1×1018cm-3的P型碳化硅外延层。源区接触5是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层。槽的宽度为6μm，深度为3μm，通过ICP刻蚀形成通过ICP刻蚀形成源区接触5。淀积场氧化层或者Si3N4层作为钝化层，腐蚀钝化层开电极孔。栅极1，源极4和漏极9通过电子束蒸发金属形成。
制备带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，包括下述步骤：
步骤a，在N+碳化硅衬底样片上外延生长厚度约为10μm～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型漂移区。
步骤b，在N型漂移区中间刻蚀出一个台面，台面高度为1μm～2μm，台面宽度为3μm～4μm。
步骤c，在N型漂移区和N-漂移层台面上生长一层p-外延层，最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～1×1018cm-3。
步骤d，在p-外延层上生长一层N+源区层，厚度为0.5μm，掺杂浓度5×1018cm-3。
步骤e，刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被p-外延层包裹。
步骤f，刻蚀形成源区接触。
步骤g，通过热氧化工艺制备槽栅介质SiO2，厚度为100nm。
步骤h，在槽栅内的槽栅介质SiO2上淀积polySi层。
步骤i，制备钝化层，开电极接触孔。
步骤j，蒸发金属，制备电极。
基于上述步骤的不同工艺条件的各实施方式，请参阅图2所示，各实施过程如下：
实施例一：
步骤a1，在N+碳化硅衬底片上外延生长N-漂移层，如图2中a所示，
先对厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为10μm，氮离子掺杂浓度为1×1015cm-3的N-漂移层。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤b1，在N-漂移层中间刻蚀出台面，如图2中b所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1μm，宽3μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片。
ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤c1，外延生长P-外延层，如图2中c所示。
在N型漂移区和N-漂移层台面上生长一层厚度为3μm，铝离子掺杂浓度为1×1017cm-3的P-外延层。
其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
步骤d1，外延生长N+源区层，如图2中d所示。
在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层，作为N+源区层。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤e1，刻蚀形成沟槽，如图2中e所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为6μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。
其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤f1，刻蚀形成源区接触，如图2中f所示。
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，形成源区接触孔，最后去胶，去刻蚀掩膜，清洗成光片。
其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g1，制备槽栅介质SiO2，如图2中g所示。
采用干氧工艺在1150℃下制备SiO2栅，厚度为100nm，然后在1050℃，N2氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤h1，制备ploy Si栅，如图2中h所示。
采用低压热壁化学汽相淀积法生长ploy Si填满沟槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气，然后涂胶光刻，刻蚀ploySi层，形成多晶硅栅，最后去胶，清洗。
步骤i1，制备钝化层，如图2中i所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤j1，制备电极，如图2中j所示。
电子束蒸发Ti/Ni/Au制作正面栅，源电极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，去胶，清洗。
在背面电子束蒸发Ti/Ni/Au制作背面漏电极，然后制作正面栅，源电极，最后在Ar气氛中围快速退火3min，温度为1050℃。
实施例二：
步骤a2，在N+碳化硅衬底片上外延生长N-漂移层；
先对厚度为500μm，氮离子掺杂浓度为1×1020cm-3的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为20μm，氮离子掺杂浓度为3×1015cm-3的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤b2，在N-漂移层中间刻蚀出台面；
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1.5μm，宽3.5μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤c2，外延生长P-外延层；
在N型漂移区和N-漂移层台面上生长一层厚度为3.3μm，铝离子掺杂浓度为1×1018cm-3的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
步骤d2，与实施例一的步骤d1相同。
步骤e2，与实施例一的步骤e1相同。
步骤f2，与实施例一的步骤f1相同。
步骤g2，与实施例一的步骤g1相同。
步骤h2，与实施例一的步骤h1相同。
步骤i2，与实施例一的步骤i1相同。
步骤j2，与实施例一的步骤j1相同。
实施例三：
步骤a3，在N+碳化硅衬底片上外延生长N-漂移层；
先对厚度为300μm，氮离子掺杂浓度为1×1019cm-3的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为15μm，氮离子掺杂浓度为6×1015cm-3的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
步骤b3，在N-漂移层中间刻蚀出台面；
首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高2μm，宽4μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤c3，外延生长P-外延层；
在N型漂移区和N-漂移层台面上生长一层厚度为3.5μm，铝离子掺杂浓度为5×1017cm-3的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
步骤d3，与实施例一的步骤d1相同。
步骤e3，与实施例一的步骤e1相同。
步骤f3，与实施例一的步骤f1相同。
步骤g3，与实施例一的步骤g1相同。
步骤h3，与实施例一的步骤h1相同。
步骤i3，与实施例一的步骤i1相同。
步骤j3，与实施例一的步骤j1相同。
以上所述仅为本发明的较佳实施例，对发明而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。
Claims (10)
1.一种带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，其包括栅极、多晶硅、槽栅介质、源极、源区接触、P-外延层、N-漂移层台面、N-漂移层、N+衬底和漏极，其中，
所述N-漂移层台面设置在所述槽栅介质SiO2和N-漂移层之间，所述N-漂移层台面两侧为P-外延层；所述N-漂移层台面宽度小于多晶硅的宽度；
N-漂移层台面与所述N-漂移层的掺杂浓度相同，为氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型碳化硅外延层。
2.根据权利要求1所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N-漂移层台面高度为1μm～2μm。
3.根据权利要求2所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N-漂移层台面宽度为3μm～4μm。
4.根据权利要求1或2所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N+衬底是厚度为200μm～500μm，氮离子掺杂浓度为5×1018cm-3～1×1020cm-3的N型碳化硅衬底片。
5.根据权利要求1或2所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，P-外延层是最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～1×1018cm-3的P型碳化硅外延层；源区接触是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型碳化硅外延层。
6.根据权利要求3所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N-漂移层厚度为10μm～20μm。
7.一种带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，包括下述步骤；
步骤a，在N+碳化硅衬底样片上外延生长厚度为10μm～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型漂移区；
步骤b，在N型漂移区中间刻蚀出一个台面，台面高度为1μm～2μm，台面宽度为3μm～4μm；
步骤c，在N型漂移区和N-漂移层台面上生长一层P-外延层，最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～1×1018cm-3；
步骤d，在P-外延层上生长一层N+源区层，厚度为0.5μm，掺杂浓度5×1018cm-3；
步骤e，刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被P-外延层包裹；
步骤f，刻蚀形成源区接触；
步骤g，通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；
步骤h，在槽栅内的槽栅介质SiO2上淀积polySi层；
步骤i，制备钝化层，开电极接触孔；
步骤j，蒸发金属，制备电极。
8.根据权利要求7所述的带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，在上述步骤a中，先对厚度为200～500μm，氮离子掺杂浓度为5×1018cm-3～1×1020cm-3的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为10～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N-漂移层；其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
9.根据权利要求7所述的带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，在上述步骤b中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1-2μm，宽3-4μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片；ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
10.根据权利要求7或8所述的带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，在上述步骤c中，在N型漂移区和N-漂移层台面上生长一层厚度为3-3.5μm，铝离子掺杂浓度为1×1017cm-3-1×1018cm-3的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410166459.9A CN103928524B (zh) | 2014-04-21 | 2014-04-21 | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410166459.9A CN103928524B (zh) | 2014-04-21 | 2014-04-21 | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928524A CN103928524A (zh) | 2014-07-16 |
| CN103928524B true CN103928524B (zh) | 2017-12-22 |
Family
ID=51146684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410166459.9A Active CN103928524B (zh) | 2014-04-21 | 2014-04-21 | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928524B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9755043B2 (en) * | 2014-12-04 | 2017-09-05 | Shuk-Wa FUNG | Trench gate power semiconductor field effect transistor |
| CN109244137A (zh) * | 2018-09-19 | 2019-01-18 | 电子科技大学 | 一种高可靠性SiC MOSFET器件 |
| CN109244138A (zh) * | 2018-09-19 | 2019-01-18 | 电子科技大学 | 具有良好第三象限性能的SiC MOSFET器件 |
| CN110190127A (zh) * | 2019-05-29 | 2019-08-30 | 陕西半导体先导技术中心有限公司 | 一种具有l型掩蔽层结构的碳化硅mosfet器件 |
| CN110190128B (zh) * | 2019-05-29 | 2024-03-19 | 西安电子科技大学芜湖研究院 | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458632B1 (en) * | 2001-03-14 | 2002-10-01 | Chartered Semiconductor Manufacturing Ltd. | UMOS-like gate-controlled thyristor structure for ESD protection |
| US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
| EP1981076B1 (en) * | 2006-01-30 | 2012-05-23 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
| JPWO2008062729A1 (ja) * | 2006-11-21 | 2010-03-04 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
2014
- 2014-04-21 CN CN201410166459.9A patent/CN103928524B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928524A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103928524B (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN102792446A (zh) | 用于制造碳化硅半导体器件的方法 | |
| CN107785250B (zh) | 碳化硅基肖特基接触制作方法及肖特基二极管制造方法 | |
| WO2019119959A1 (zh) | SiC肖特基二极管的制备方法及其结构 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| WO2019119958A1 (zh) | SiC功率二极管器件的制备方法及其结构 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN108257855B (zh) | 高k栅介质层的制备方法及碳化硅MOS功率器件 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN106684157A (zh) | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN107919390A (zh) | 基于wo3栅介质的金刚石场效应晶体管及制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| KR20130141339A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |