CN106684157A - 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 - Google Patents

基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 Download PDF

Info

Publication number
CN106684157A
CN106684157A CN201610601387.5A CN201610601387A CN106684157A CN 106684157 A CN106684157 A CN 106684157A CN 201610601387 A CN201610601387 A CN 201610601387A CN 106684157 A CN106684157 A CN 106684157A
Authority
CN
China
Prior art keywords
sic
field plate
passivation layer
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610601387.5A
Other languages
English (en)
Inventor
刘红侠
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610601387.5A priority Critical patent/CN106684157A/zh
Publication of CN106684157A publication Critical patent/CN106684157A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种三台阶场板终端的4H‑SiC肖特基二极管,主要解决传统场板终端的4H‑SiC肖特基二极管击穿电压小于1500V的问题。其包括N+4H‑SiC衬底(1),衬底正面设有同型的N4H‑SiC外延层(2),衬底背面设有N型的欧姆接触(3),外延层表面两侧设有三台阶形状的SiO2钝化层(4),外延层表面中间设有三台阶形状的金属场板终端(5)。该三台阶钝化层(4)的三个台阶总厚度与三台阶金属场板终端(5)的三个台阶总厚度相同。本发明由于将场板终端设为三台阶形状,使4H‑SiC肖特基二极管的击穿电压达到了2000V以上,提高了二极管的抗击穿能力,可用于大功率集成电路的制备。

Description

基于三台阶场板终端的4H-SiC肖特基二极管及制作方法
技术领域
本发明属于半导体器件技术领域,涉及宽禁带半导体材料4H-SiC的高压肖特基二极管,可用于大功率集成电路的制备。
背景技术
作为第三代半导体材料的SiC具有禁带宽度大、电子饱和速度大、临界击穿电场高等优点,因此广泛的应用在大功率器件中。由于肖特基二极管具有较低的通态压降和较高的反向击穿电压,使其成为功率电子应用中备受关注的单极器件。肖特基二极管是通过在金属和轻掺杂漂移区之间的电气非线性接触形成的二极管。传统的硅基肖特基二极管受限于硅材料禁带宽度窄,低温下载流子浓度很高,因此较高的漏电流造成器件的提前击穿。目前市场上硅基肖特基二极管的击穿电压只有几百伏;其次,由于硅的热导率较低,对于更高要求的电网,只能通过串、并联技术和复杂的电路拓扑结构来实现,这会使制造成本和电路系统的故障点提升。因此,硅基肖特基二极管很难满足电力电子系统中的大功率要求。
而SiC材料弥补了上述硅材料的缺点,使其击穿特性较硅基器件有了很大的提升。自从SiC肖特基二极管2001年进入市场,其反向击穿电压和正向导通电流从开始的300V/10A和600V/20A提升到现在的1200V。以这样的增长速度,可以预见SiC肖特基二极管可以取代硅基双极型晶体管应用在中等功率马达驱动模块等电力电子设备中。但是,传统的SiC肖特基二极管只能通过提高漂移区电阻来增加击穿电压,这种方法只能将击穿电压提高在1000V以内,这与理想的SiC材料的击穿电压有很大的差别,因此在工艺允许的情况下寻求新的器件结构来提高其击穿电压是很有必要的。目前,业界提出了相应的终端结构,包括场板、场环、斜角边缘等。其中场板终端是所有终端中最简单、工艺成本最低的终端结构,因为其只需要在普通的平面结上将金属接触延升到两侧的钝化层表面即可,不需要额外的工艺步骤。图1是传统场板终端的4H-SiC肖特基二极管,该二极管自下而上包括:欧姆接触、N+4H-SiC衬底、N-4H-SiC外延层、外延层表面两侧的SiO2钝化层、外延层表面中间的金属场板终端。这种传统场板终端技术实际上是在肖特基接触两侧的钝化层表面加了一层金属,这可以降低肖特基接触边缘的电场,从而提高击穿电压。但传统场板终端只能将击穿电压提高到1500V左右,与理论值2300V还有一定的差距。因此,需要对普通的场板终端进行改进,使接触边缘的电场尽可能降低,从而使击穿电压提高到2000V以上。
发明内容
本发明的目的在于针对上述现有的场板终端结构的肖特基二极管的不足,提出一种基于三台阶场板终端的4H-SiC肖特基二极管及制作方法,以使4H-SiC肖特基二极管的反向击穿电压提高到2000V以上。
本发明的技术思路是在传统的场板终端肖特基二极管的基础上,将其场板改进成三台阶的形状来提高肖特基二极管的反向击穿电压。将场板终端改进为三台阶形状,相当于增加了场板的长度,这与传统场板长度对击穿电压的影响相同,随着场板长度的增加,击穿电压增加。其次,将场板终端改进为三台阶形状,可以使钝化层电场分布均匀,从而避免漂移区的过早击穿。
根据上述思路,本发明的技术方案如下:
1.一种三台阶场板终端结构的4H-SiC肖特基二极管,包括N+4H-SiC衬底和同型的N-4H-SiC外延层,4H-SiC衬底背面设有N型欧姆接触,4H-SiC外延层正面两侧刻蚀有SiO2钝化层,4H-SiC外延层正面中间设有金属场板终端,其特征在于:SiO2钝化层和金属场板终端均为三台阶形状。
作为优选,所述三台阶钝化层的三个台阶,其总厚度为400nm~600nm,且每个台阶的厚度在50nm~200nm范围内确定。
作为优选,所述三台阶金属场板终端的三个台阶,其总厚度为400nm~600nm,且每个台阶的厚度在50nm~200nm范围内确定。
2.一种台阶场板终端结构的4H-SiC肖特基二极管制作方法,包括如下步骤:
1)选用2英寸的N+4H-SiC衬底进行标准RCA清洗;
2)在清洗后的N+4H-SiC衬底正面通过CVD方法生长厚度为10±0.5μm、掺杂浓度为6×1015cm-3的4H-SiC外延层;
3)在清洗后的N+4H-SiC衬底背面电子束蒸发Ti/Al/Pt金属形成欧姆接触,其厚度分别为50nm,100nm,50nm;
4)在外延层表面涂光刻胶并显影,用光刻胶作为阻挡层对外延层湿法刻蚀形成对准标记;
5)在外延层表面采用PECVD的方法淀积厚度为400nm~600nm的SiO2钝化层,其反应气体为SiH4和甲烷C3H8,保护气体为He,生长时间为300s~500s;
6)在中间的SiO2钝化层表面涂光刻胶并进行反应离子刻蚀,形成长度为6um的肖特基窗口;
7)刻蚀三台阶钝化层:
7a)在两侧靠近肖特基窗口处的SiO2钝化层表面涂光刻胶进行第一次反应离子刻蚀,形成每个台阶厚度为50nm~200nm的双台阶钝化层,并用剥离液进行有机清洗,去除残留的光刻胶;
7b)在步骤7a)形成的双台阶SiO2钝化层表面涂光刻胶并对下台阶进行第二次反应离子刻蚀,形成每个台阶厚度为50nm~200nm的三台阶钝化层,并用剥离液进行有机清洗,去除残留的光刻胶;
8)在肖特基窗口和三台阶钝化层表面电子束蒸发Ti/Ni/Pt金属,三层金属的总厚度为500nm~700nm,每层金属的厚度在100nm~300nm范围内确定,蒸发完金属后形成肖特基接触和三台阶场板终端,该三台阶场板终端每个台阶的厚度与钝化层的每个台阶厚度相同,即每个台阶的厚度为50nm~200nm。
本发明与现有技术相比,具有以下优点:
1)本发明器件由于使用了三台阶场板终端,与普通场板终端器件相比,降低了肖特基接触边缘的电场,从而提高了器件的击穿电压;
2)本发明器件由于使用了三台阶钝化层,与普通钝化层的器件相比,使钝化层电场分布均匀,从而避免了漂移区的过早击穿;
3)本发明器件仅仅采用场板终端工艺,与传统的场板和场环结合的工艺相比,减少了工艺步骤,并且不需要制作场环的掩膜版,从而降低了成本;
4)本发明器件的工艺与普通二极管工艺兼容;
仿真结果表明,本发明器件使用三台阶场板终端和三台阶钝化层,其击穿电压大于2000V。
附图说明
图1是常规场板终端的4H-SiC肖特基二极管结构示意图;
图2是本发明三台阶场板终端的4H-SiC肖特基二极管结构示意图;
图3是制备本发明器件的工艺流程框图;
图4是常规场板终端的4H-SiC肖特基二极管在不同钝化层厚度下的击穿电压图;
图5是本发明三台阶场板终端的4H-SiC肖特基二极管在不同钝化层厚度下的击穿电压图;
图6是本发明三台阶场板终端的4H-SiC肖特基二极管在不同台阶厚度下的反向I-V特性曲线;
具体实施方式
以下结合附图对本发明的技术方案和效果做进一步详细描述。
参照图2,本发明的器件包括N+4H-SiC衬底1、N-4H-SiC外延层2、N型欧姆接触3、三台阶SiO2钝化层4、三台阶金属场板终端5。衬底1的直径为2英寸;外延层2设在衬底1的正面,其厚度为10±0.5μm;N型欧姆接触3设在衬底1的背面,其厚度为200±10nm;三台阶钝化层4设在外延层2的两侧,三个台阶的总厚度为400nm~600nm;三台阶金属场板终端5设在外延层2的中间,三个台阶的总厚度为400nm~600nm。三台阶钝化层4和三台阶金属场板终端5每个台阶的厚度在50nm~200nm范围内确定,但是三个台阶的总厚度不能超过给定的总厚度范围。
参照图3,本发明器件的制备方法给出以下三种实施例:
实施例1,制作三个台阶的厚度自上而下分别为200nm、150nm、50nm的三台阶场板终端的4H-SiC肖特基二极管。
步骤1,选用衬底并进行标准RCA清洗。
1a)选用直径为2英寸、掺杂浓度为1×1018cm-3的N+4H-SiC衬底;
1b)将SiC衬底放在比例为1:1:6的盐酸、双氧水、去离子水的混合溶液中清洗,去除SiC衬底上的活泼金属、金属氧化物和氢氧化物等杂质;
1c)将清洗后的SiC衬底在氢氟酸溶液内浸泡30秒,去除SiC衬底上的自然氧化物。
步骤2,在衬底正面生长外延层。
在清洗后的SiC衬底正面通过CVD的方法生长厚度为10±0.5μm、掺杂浓度为6×1015cm-3的同型N-外延层;
生长的工艺条件如下:生长温度为1600℃,生长时间为2小时。生长过程中采用的反应气体为SiH4和C3H8,且SiH4与C3H8的比例为4:1。
步骤3,在衬底背面制备欧姆接触。
3a)在清洗后的SiC衬底背面电子束蒸发Ti/Al/Pt金属,三层金属的厚度分别为50nm,100nm,50nm;
3b)将电子束蒸发的Ti/Al/Pt金属在氮气氛围中进行3分钟的快速退火,其退火温度为1000℃。
步骤4,刻蚀外延层表面形成对准标记。
4a)在外延层表面涂厚度为0.2μm的光刻胶并显影,之后在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
4b)用光刻胶作为阻挡层对外延层表面进行湿法刻蚀5分钟;
4c)在刻蚀后的外延层表面进行刻套,形成图形区域;
4d)在带有图形区域的外延层表面电子束蒸发Ti/Ni金属,其中Ti的厚度为150nm,Ni的厚度为50nm;
4e)使用金属剥离液剥离电子束蒸发的金属,将剥离后的器件浸泡在丙酮中进行超声波清洗,清洗之后在外延层表面形成对准标记。
步骤5,在带有对准标记的外延层表面淀积SiO2钝化层。
用PECVD的方法在形成准标记的外延层表面生长一层厚度为400nm的SiO2钝化层。生长完钝化层后,在氧化炉中致密1小时。
生长SiO2钝化层的工艺条件如下:
生长温度为300℃,生长时间为300秒;
生长过程中的反应气体为SiH4和C3H8,其中SiH4和C3H8的比例为4:1;
保护气体为He;
反应腔体内的压强为600mT。
步骤6,光刻中间的钝化层,在外延层表面形成肖特基窗口。
6a)在钝化层表面涂0.2μm厚度的光刻胶并显影,之后在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
6b)用光刻胶作为阻挡层在钝化层中间进行反应离子刻蚀,刻蚀后在钝化层中间形成深度为0.6μm、长度为6μm的肖特基窗口;
反应离子刻蚀的工艺条件如下:
反应气体为CF4和O2
反应腔体内的压强为5mT;
反应腔体的功率为50W;
6c)刻蚀完之后使用剥离液对器件进行有机清洗,去除残留的光刻胶。
步骤7,刻蚀肖特基窗口两侧的钝化层,形成双台阶钝化层。
7a)在肖特基窗口两侧的钝化层表面涂0.2μm厚度的光刻胶并显影,形成双台阶钝化层图形区域,并在超纯水液面下冲洗2分钟,在氮气氛围中冲干;
7b)用光刻胶作为阻挡层,采用反应气体为CF4和O2、反应腔体内的压强为5mT、反应腔体功率为50W的工艺条件,对双台阶图形区域进行反应离子刻蚀,形成双台阶钝化层,其中两个台阶的厚度自上而下均为200nm;再使用金属剥离液进行有机清洗,去除残留的光刻胶。
步骤8,刻蚀双台阶钝化层的下台阶,形成三台阶钝化层。
8a)在双台阶钝化层表面涂0.2μm厚度的光刻胶,并在双台阶钝化层的下台阶表面显影,形成第三个台阶的图形区域;
8b)用光刻胶作为阻挡层,采用反应气体为CF4和O2、反应腔体压强为5mT、反应腔体功率为50W的工艺条件,在第三个台阶的图形区域进行反应离子刻蚀,形成三台阶钝化层,其中三个台阶的厚度自上而下分别为200nm,150nm,50nm;再使用金属剥离液进行有机清洗,去除残留的光刻胶。
步骤9,制备肖特基接触和三台阶场板终端。
9a)在三台阶钝化层表面和肖特基窗口表面涂光刻胶并显影,在三台阶钝化层表面和肖特基窗口表面分别形成三台阶场板终端的图形区域和肖特基接触的图形区域,形成图形区域后,在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
9b)在形成的图形区域中电子束蒸发Ti/Ni/Pt金属,三层金属的厚度分别为100nm,150nm,250nm,电子束蒸发完金属后在肖特基接触的图形区域中形成肖特基接触,在三台阶场板终端的图形区域中形成台阶厚度与钝化层台阶厚度相同的三台阶场板终端,该三台阶场板终端的台阶厚度自上而下分别为200nm,150nm,50nm;
9c)使用剥离液去除残留的光刻胶,并用乙醇和丙酮洗净残留的剥离液,完成三台阶场板终端的4H-SiC肖特基二极管的制作。
实施例2:制作三个台阶的厚度自上而下分别为120nm、180nm、200nm的三台阶场板终端的4H-SiC肖特基二极管。
步骤一,选用衬底并进行标准RCA清洗。
本步骤的具体实施与实施例1的步骤1相同。
步骤二,在衬底正面生长外延层。
本步骤的具体实施与实施例1的步骤2相同。
步骤三,在衬底背面制备欧姆接触。
本步骤的具体实施与实施例1的步骤3相同。
步骤四,刻蚀外延层表面形成对准标记。
本步骤的具体实施与实施例1的步骤4相同。
步骤五,在带有对准标记的外延层表面淀积SiO2钝化层。
5.1)用PECVD的方法在形成准标记的外延层表面生长一层厚度为500nm的SiO2钝化层,生长SiO2钝化层的工艺条件如下:
生长温度为300℃,生长时间为400秒;
反应气体为SiH4和C3H8,其中SiH4和C3H8的比例为4:1;
保护气体为He;
反应腔体内的压强为600mT;
5.2)将生长完钝化层的衬底,放置在氧化炉中致密1小时。
步骤六,光刻中间的钝化层,在外延层表面形成肖特基窗口。
6.1)在钝化层表面涂0.2μm厚度的光刻胶并显影;
6.2)显影之后在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
6.3)用光刻胶作为阻挡层在钝化层中间进行反应离子刻蚀,刻蚀深度为0.7μm、刻蚀长度为6μm,在钝化层中间形成肖特基窗口,其中反应离子刻蚀的工艺条件如下:
反应气体为CF4和O2
反应腔体内的压强为5mT;
反应腔体的功率为50W;
6.4)形成肖特基窗口后,使用剥离液进行有机清洗,去除残留的光刻胶。
步骤七,刻蚀肖特基窗口两侧的钝化层,形成双台阶钝化层。
7.1)在肖特基窗口两侧的钝化层表面涂0.2μm厚度的光刻胶并显影,显影后形成双台阶钝化层图形区域;
7.2)形成双台阶钝化层图形区域后,在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
7.3)用光刻胶作为阻挡层,对双台阶图形区域进行反应离子刻蚀,刻蚀后形成双台阶钝化层,其中两个台阶的厚度自上而下分别为120nm,380nm,其中反应离子刻蚀的工艺条件如下:
反应气体为CF4和O2
反应腔体内的压强为5mT;
反应腔体的功率为50W;
7.4)形成双台阶钝化层之后,使用金属剥离液进行有机清洗,去除残留的光刻胶。
步骤八,刻蚀双台阶钝化层的下台阶,形成三台阶钝化层。
8.1)在双台阶钝化层表面涂0.2μm厚度的光刻胶,并在双台阶钝化层的下台阶表面显影,形成第三个台阶的图形区域;
8.2)形第三个台阶的图形区域后,在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
8.3)用光刻胶作为阻挡层,在第三个台阶的图形区域中进行反应离子刻蚀,刻蚀后形成三台阶钝化层,其中三个台阶的厚度自上而下分别为120nm,180nm,200nm,其中反应离子刻蚀的工艺条件如下:
反应气体为CF4和O2
反应腔体内的压强为5mT;
反应腔体的功率为50W;
8.4)形成三台阶钝化层之后,使用金属剥离液进行有机清洗,去除残留的光刻胶。
步骤九,制备肖特基接触和三台阶场板终端。
9.1)在三台阶钝化层表面和肖特基窗口表面涂光刻胶并显影,在三台阶钝化层表面和肖特基窗口表面分别形成三台阶场板终端的图形区域和肖特基接触的图形区域;
9.2)形成图形区域后,在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
9.3)在形成的图形区域中电子束蒸发Ti/Ni/Pt金属,三层金属的厚度分别为200nm,200nm,200nm,电子束蒸发完金属后在肖特基接触的图形区域中形成肖特基接触,在三台阶场板终端的图形区域中形成台阶厚度与钝化层台阶厚度相同的三台阶场板终端,该三台阶场板终端的台阶厚度自上而下分别为120nm,180nm,200nm。
9.4)使用剥离液去除残留的光刻胶,并用乙醇和丙酮洗净残留的剥离液,完成三台阶场板终端的4H-SiC肖特基二极管的制作。
实施例3:制作三个台阶的厚度自上而下分别为200nm、200nm、200nm的三台阶场板终端的4H-SiC肖特基二极管。
步骤A,选用衬底并进行标准RCA清洗。
本步骤的具体实施与实施例1的步骤1相同。
步骤B,在衬底正面生长外延层。
本步骤的具体实施与实施例1的步骤2相同。
步骤C,在衬底背面制备欧姆接触。
本步骤的具体实施与实施例1的步骤3相同。
步骤D,刻蚀外延层表面形成对准标记。
本步骤的具体实施与实施例1的步骤4相同。
步骤E,在带有对准标记的外延层表面淀积SiO2钝化层。
首先,用PECVD的方法在形成对准标记的外延层表面生长一层厚度为600nm的SiO2钝化层,生长SiO2钝化层的工艺条件如下:
生长温度为300℃,生长时间为500秒;
反应气体为SiH4和C3H8,其中SiH4和C3H8的比例为4:1;
保护气体为He;
反应腔体内的压强为600mT;
然后,将生长完钝化层的衬底,放置在氧化炉中致密1小时。
步骤F,光刻中间的钝化层,在外延层表面形成肖特基窗口。
首先,在钝化层表面涂0.2μm厚度的光刻胶并显影,并在超纯水液面下冲洗2分钟,在氮气氛围中冲干;
然后,用光刻胶作为阻挡层在钝化层中间进行反应离子刻蚀,刻蚀后在钝化层中间形成深度为0.8μm、长度为6μm的肖特基窗口,反应离子刻蚀的工艺条件与实施例2的步骤6.3)的工艺条件相同;
最后,使用剥离液对器件进行有机清洗,去除残留的光刻胶。
步骤G,刻蚀肖特基窗口两侧的钝化层,形成双台阶钝化层。
首先,在肖特基窗口两侧的钝化层表面涂0.2μm厚度的光刻胶并显影,形成双台阶钝化层图形区域;
其次,将形成图形区域的器件在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
然后,用光刻胶作为阻挡层对双台阶图形区域进行反应离子刻蚀,形成双台阶钝化层,其中两个台阶的厚度自上而下分别为200nm,400nm,反应离子刻蚀的工艺条件与实施例2的步骤7.3)的工艺条件相同;
最后,使用金属剥离液对器件进行有机清洗,去除残留的光刻胶。
步骤H,刻蚀双台阶钝化层的下台阶,形成三台阶钝化层。
首先,在双台阶钝化层表面涂0.2μm厚度的光刻胶,并在双台阶钝化层的下台阶表面显影,形成第三个台阶的图形区域。
其次,将形成图形区域的器件在超纯水液面下冲洗2分钟,并在氮气氛围中冲干。
然后,用光刻胶作为阻挡层,在第三个台阶的图形区域中进行反应离子刻蚀,形成三台阶钝化层,该钝化层的三个台阶厚度自上而下分别为200nm,200nm,200nm,其中反应离子刻蚀的工艺条件与实施例2的步骤8.3)的工艺条件相同;
最后,使用金属剥离液对器件进行有机清洗,去除残留的光刻胶。
步骤I,制备肖特基接触和三台阶场板终端。
首先,在三台阶钝化层表面和肖特基窗口表面涂光刻胶并显影,在三台阶钝化层表面和肖特基窗口表面分别形成三台阶场板终端的图形区域和肖特基接触的图形区域;
其次,将形成图形区域的器件在超纯水液面下冲洗2分钟,并在氮气氛围中冲干;
然后,在形成的图形区域中电子束蒸发Ti/Ni/Pt金属,三层金属的厚度分别为300nm,250nm,150nm,电子束蒸发完金属后在肖特基接触的图形区域中形成肖特基接触,在三台阶场板终端的图形区域中形成台阶厚度与钝化层台阶厚度相同的三台阶场板终端,该三台阶场板终端的台阶厚度自上而下分别为200nm,200nm,200nm。
最后,使用剥离液去除残留的光刻胶,并用乙醇和丙酮洗净残留的剥离液,完成三台阶场板终端的4H-SiC肖特基二极管的制作。
本发明的效果可以通过以下仿真结果进一步说明:
仿真1,将钝化层厚度从0.1μm增加到2μm,用常规场板终端的4H-SiC肖特基二极管仿真在不同钝化层厚度下的击穿电压,结果是图4。
由图4可见,常规场板终端的二极管随着钝化层厚度的增加,击穿电压出现先增加后减小的趋势,常规场板终端器件的最大击穿电压对应的钝化层厚度为0.3μm,最大击穿电压为1570V。
仿真2,将钝化层厚度从0.1μm增加到2μm,用本发明的三台阶场板终端的4H-SiC肖特基二极管仿真在不同钝化层厚度下的击穿电压,结果是图5。
由图5可见,三台阶场板终端的二极管随着钝化层厚度的增加,击穿电压出现先增加后减小的趋势,三台阶场板终端的二极管的最大击穿电压对应的钝化层厚度为0.4μm,最大击穿电压为2213V。
仿真3,将本发明三个实施例的不同台阶厚度作为仿真条件,仿真本发明三台阶场板终端的4H-SiC肖特基二极管在不同台阶厚度下的反向I-V特性曲线,结果是图6,其中图6(a)是本发明实施例1的反向I-V特性曲线;图6(b)是本发明实施例2的反向I-V特性曲线;图6(c)是本发明实施例3的反向I-V特性曲线。
由图6(a)可见,实施例1的击穿电压为2213V;
由图6(b)可见,实施例2的击穿电压为2120V;
由图6(c)可见,实施例3的击穿电压为2090V。
由仿真结果可知,本发明三台阶场板终端的4H-SiC肖特基二极管满足击穿电压大于2000V的要求。

Claims (6)

1.一种三台阶场板终端结构的4H-SiC肖特基二极管,包括N+4H-SiC衬底(1)和同型的N-4H-SiC外延层(2),4H-SiC衬底(1)背面设有N型欧姆接触(3),4H-SiC外延层(2)表面两侧刻蚀有SiO2钝化层(4),4H-SiC外延层(2)表面中间设有金属场板终端(5),其特征在于:SiO2钝化层(4)和金属场板终端(5)均为三台阶形状。
2.根据权利要求1所述的二极管,其特征在于三台阶钝化层(4)的三个台阶,其总厚度为400nm~600nm,且每个台阶的厚度在50nm~200nm范围内确定。
3.根据权利要求1所述的二极管,其特征在于三台阶金属场板终端(5)的三个台阶,其总厚度为400nm~600nm,且每个台阶的厚度在50nm~200nm范围内确定。
4.一种三台阶场板终端结构的4H-SiC肖特基二极管制作方法,包括如下步骤:
1)选用2英寸的N+4H-SiC衬底进行标准RCA清洗;
2)在清洗后的N+4H-SiC衬底正面通过CVD方法生长厚度为10±0.5μm、掺杂浓度为6×1015cm-3的4H-SiC外延层;
3)在清洗后的N+4H-SiC衬底背面电子束蒸发Ti/Al/Pt金属形成欧姆接触,其厚度分别为50nm,100nm,50nm;
4)在外延层表面涂光刻胶并显影,用光刻胶作为阻挡层对外延层湿法刻蚀形成对准标记;
5)在外延层表面采用PECVD的方法淀积厚度为400nm~600nm的SiO2钝化层,其反应气体为SiH4和甲烷C3H8,保护气体为He,生长时间为300s~500s;
6)在中间的SiO2钝化层表面涂光刻胶并进行反应离子刻蚀,形成长度为6μm的肖特基窗口;
7)刻蚀三台阶钝化层:
7a)在两侧靠近肖特基窗口处的SiO2钝化层表面涂光刻胶进行第一次反应离子刻蚀,形成每个台阶厚度为50nm~200nm的双台阶钝化层,并用剥离液进行有机清洗,去除残留的光刻胶;
7b)在步骤7a)形成的双台阶SiO2钝化层表面涂光刻胶并对下台阶进行第二次反应离子刻蚀,形成每个台阶厚度为50nm~200nm的三台阶钝化层,并用剥离液进行有机清洗,去除残留的光刻胶;
8)在肖特基窗口和三台阶钝化层表面电子束蒸发Ti/Ni/Pt金属,三层金属的总厚度为500nm~700nm,每层金属的厚度在100nm~300nm范围内确定,蒸发完金属后形成肖特基接触和三台阶场板终端,该三台阶场板终端每个台阶的厚度与钝化层的每个台阶厚度相同,即每个台阶的厚度为50nm~200nm。
5.根据权利要求4所述的二极管的制作方法,其中步骤1)所述的标准RCA清洗,是首先将SiC片放在盐酸:双氧水:去离子水=1:1:6的溶液中清洗,去除SiC片上的活泼金属、金属氧化物和氢氧化物等杂质;然后再将其放在氢氟酸溶液内浸泡30秒,去除SiC片上的自然氧化物。
6.根据权利要求4所述的二极管的制作方法,其中步骤6和7所述的反应离子刻蚀的工艺条件均为:(1)反应气体为CF4和O2;(2)反应腔体内的压强为5mT;(3)功率为50W。
CN201610601387.5A 2016-07-27 2016-07-27 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 Pending CN106684157A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610601387.5A CN106684157A (zh) 2016-07-27 2016-07-27 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610601387.5A CN106684157A (zh) 2016-07-27 2016-07-27 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法

Publications (1)

Publication Number Publication Date
CN106684157A true CN106684157A (zh) 2017-05-17

Family

ID=58839817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610601387.5A Pending CN106684157A (zh) 2016-07-27 2016-07-27 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法

Country Status (1)

Country Link
CN (1) CN106684157A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378270A (zh) * 2018-09-29 2019-02-22 大连芯冠科技有限公司 功率器件多场板的制备方法
CN111129164A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111180528A (zh) * 2020-02-14 2020-05-19 重庆邮电大学 一种SiC肖特基二极管三阶斜台面结终端结构
CN113517356A (zh) * 2021-05-21 2021-10-19 浙江芯国半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN116544268A (zh) * 2023-07-06 2023-08-04 通威微电子有限公司 一种半导体器件结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540343A (zh) * 2009-04-14 2009-09-23 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN103594524A (zh) * 2013-11-25 2014-02-19 杭州士兰集成电路有限公司 肖特基二极管及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540343A (zh) * 2009-04-14 2009-09-23 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN103594524A (zh) * 2013-11-25 2014-02-19 杭州士兰集成电路有限公司 肖特基二极管及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨超: "台阶场板结构4H-SiC高压肖特基二极管的研究", 《万方》 *
王彩琳: "《电力半导体新器件及其制造技术》", 30 June 2015 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378270A (zh) * 2018-09-29 2019-02-22 大连芯冠科技有限公司 功率器件多场板的制备方法
CN111129164A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111129164B (zh) * 2019-12-05 2023-09-26 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111180528A (zh) * 2020-02-14 2020-05-19 重庆邮电大学 一种SiC肖特基二极管三阶斜台面结终端结构
CN113517356A (zh) * 2021-05-21 2021-10-19 浙江芯国半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN113517356B (zh) * 2021-05-21 2023-08-04 浙江芯科半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN116544268A (zh) * 2023-07-06 2023-08-04 通威微电子有限公司 一种半导体器件结构及其制作方法
CN116544268B (zh) * 2023-07-06 2023-09-26 通威微电子有限公司 一种半导体器件结构及其制作方法

Similar Documents

Publication Publication Date Title
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN101540343B (zh) 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN102610638B (zh) 用于功率集成电路的SiC-BJT器件及其制作方法
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN100590850C (zh) 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法
CN104851864B (zh) 带有悬空梁式引线结构的GaN肖特基二极管及其制作方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN103904135B (zh) 肖特基二极管及其制造方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN102916042B (zh) 逆导igbt器件结构及制造方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN106601826A (zh) 一种快恢复二极管及其制作方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN107579115B (zh) 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
CN103928524B (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN103187250B (zh) 多次外延生长方法
CN104681646A (zh) 碳化硅嵌入式电极平面型光导开关及其制作方法
CN111755527A (zh) 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
JP2002334998A (ja) 炭化珪素半導体装置およびその製造方法
CN103441152A (zh) 沟槽型mos势垒肖特基二极管及制作方法
CN109004023A (zh) 一种低成本碳化硅肖特基二极管芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170517