CN103441152A - 沟槽型mos势垒肖特基二极管及制作方法 - Google Patents

沟槽型mos势垒肖特基二极管及制作方法 Download PDF

Info

Publication number
CN103441152A
CN103441152A CN2013103804039A CN201310380403A CN103441152A CN 103441152 A CN103441152 A CN 103441152A CN 2013103804039 A CN2013103804039 A CN 2013103804039A CN 201310380403 A CN201310380403 A CN 201310380403A CN 103441152 A CN103441152 A CN 103441152A
Authority
CN
China
Prior art keywords
boss
dielectric film
schottky diode
type mos
groove type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103804039A
Other languages
English (en)
Inventor
郑柳
孙国胜
张峰
刘兴昉
王雷
赵万顺
闫果果
董林
刘胜北
刘斌
田丽欣
曾一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN2013103804039A priority Critical patent/CN103441152A/zh
Publication of CN103441152A publication Critical patent/CN103441152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种沟槽型MOS势垒肖特基二极管及制作方法，其中沟槽型MOS势垒肖特基二极管，包括：一衬底；一外延薄膜，其制作在衬底上，该外延薄膜的中间有一凸台，该凸台的侧壁为平面；一保护环，其制作在外延薄膜的凸台的周围，并位于凸台周围的平面向下；一绝缘介质薄膜，其制作在外延薄膜的凸台周围的侧壁上，高度与外延薄膜的凸台齐平，并位于保护环上，位于保护环上的部分的高度低于凸台的表面，其断面为L形；一肖特基接触金属，其制作在绝缘介质薄膜的表面，并覆盖外延薄膜凸台的表面；一第一压焊块，其覆盖于肖特基接触金属的表面；一欧姆接触金属，其制作在衬底的背面；一第二压焊块，其制作在欧姆接触金属的背面，其可以进一步降低碳化硅电力电子器件的功耗。

Description

沟槽型MOS势垒肖特基二极管及制作方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种沟槽型MOS势垒肖特基二极管及制作方法。
背景技术
碳化硅材料具有宽带隙，高击穿场强，高热导率，高饱和电子迁移速率，极好的物理化学稳定性等特性。十分适用于高温，高频，大功率和极端环境下工作。碳化硅肖特基二极管是最早实现商品化的器件。1000V以下的器件通常采用肖特基势垒二极管(Schottky Barrier Diodes-SBD)的结构，1000V以上的器件通常采用结势垒肖特基二极管(Junction BarrierSchottky Diodes-JBS)的结构。
传统的沟槽型MOS势垒肖特基二极管(Trench MOS Barrier SchottkyDiodes-TMBS)最早用来降低硅基肖特基二极管的漂移区通态电阻，从而降低器件的功耗。然而将这种传统的TMBS结构应用在碳化硅电力电子器件中时，由于碳化硅材料的临界击穿电场强度是硅的十倍，器件在反向偏压下，沟槽中的绝缘介质薄膜通常早于碳化硅发生击穿，大大减小了器件的耐压能力。
发明内容
为了解决上述问题，本发明的目的在于，提供一种沟槽型MOS势垒肖特基二极管及制作方法，其与常用的JBS结构器件相比，不但反向耐压提高了数百伏，尤其是反向漏电流降低了数个数量级，可以进一步降低碳化硅电力电子器件的功耗。
本发明提供一种沟槽型MOS势垒肖特基二极管，包括：
一衬底；
一外延薄膜，其制作在衬底上，该外延薄膜的中间有一凸台，该凸台的侧壁为平面；
一保护环，其制作在外延薄膜的凸台的周围，并位于凸台周围的平面向下；
一绝缘介质薄膜，其制作在外延薄膜的凸台周围的侧壁上，高度与外延薄膜的凸台齐平，并位于保护环上，位于保护环上的部分的高度低于凸台的表面，其断面为L形；
一肖特基接触金属，其制作在绝缘介质薄膜的表面，并覆盖外延薄膜凸台的表面；
一第一压焊块，其覆盖于肖特基接触金属的表面；
一欧姆接触金属，其制作在衬底的背面；
一第二压焊块，其制作在欧姆接触金属的背面。
本发明还提供一种沟槽型MOS势垒肖特基二极管的制作方法，包括如下步骤：
步骤1：采用CVD的方法，在衬底上生长一外延薄膜；
步骤2：在外延薄膜上采用曝光技术，获得图形化的表面；
步骤3：在图形化的表面上进行刻蚀，形成凸台，该凸台的高度小于外延薄膜的厚度，形成样品；
步骤4：对样品进行离子注入，在凸台表面向下形成保护环，保护环的厚度和凸台的高度之和小于外延薄膜的厚度；
步骤5：进行高温退火，去除光刻掩膜；
步骤6：在保护环的上表面生长绝缘介质薄膜，该绝缘介质薄膜覆盖凸台周围的侧壁，高度与凸台齐平，并位于保护环上，位于保护环上的部分的高度低于凸台的表面，其断面为L形；
步骤7：对绝缘介质薄膜15进行刻蚀，将凸台上表面的绝缘介质薄膜全部刻蚀掉，保留凸台之间的绝缘介质薄膜；
步骤8：在绝缘介质薄膜的表面及凸台上淀积肖特基接触金属；
步骤9：在肖特基接触金属的表面淀积第一压焊块；
步骤10：在衬底的背面淀积欧姆接触金属；
步骤11：在欧姆接触金属的背面淀积第二压焊块，完成器件制备。
附图说明
为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：
图1是本发明的结构示意图；
图2是本发明的制作流程图；
图3是本发明中离子注入形成的保护环中注入浓度随注入深度的分布图。
具体实施方式
请参阅图1，本发明提供一种沟槽型MOS势垒肖特基二极管，包括：
一衬底11，所述衬底11的材料为N型或P型4H或6H碳化硅，该衬底11的材料为N型或P型4H或6H碳化硅，该衬底11的厚度为1μm-500μm，该衬底11的表面积为1μm2-2000cm2；
一外延薄膜12，其制作在衬底11上，该外延薄膜12的中间有一凸台121，凸台121的侧壁为平面，该外延薄膜12的材料为N型或P型4H或6H碳化硅，该外延薄膜12的厚度为1μm-200μm，该衬底11的表面积为1μm2-2000cm2；
一保护环14，其制作在外延薄膜12的凸台121的周围，并位于凸台121周围的平面上，所述凸台121为叉指结构、平行长条状、圆环形或正方形台面，或及其组合形状，各凸台121的间距为0.1-200μm，凸台121的高度为0.1μm-200μm，所述保护环14的深度为1nm-200μm，保护环14的深度和凸台121的高度之和小于外延薄膜12的厚度；
一绝缘介质薄膜15，其制作在外延薄膜12的凸台121周围的侧壁上，高度与外延薄膜12的凸台121齐平，并位于保护环14上，位于保护环14上的部分的高度低于凸台121的表面，其断面为L形，所述绝缘介质薄膜15的晶型为单晶或多晶或无定形硅，所述绝缘介质薄膜15的厚度为0.01μm-100μm；
一肖特基接触金属16，其制作在绝缘介质薄膜15的表面，并覆盖外延薄膜12凸台121的表面；
一第一压焊块17，其覆盖于肖特基接触金属16的表面；
一欧姆接触金属18，其制作在衬底11的背面；
一第二压焊块19，其制作在欧姆接触金属18的背面。
其中所述肖特基接触金属16和第一压焊块17或欧姆接触金属18及第二压焊块19的材料为Ti、Al、Ni、W、Au或Ag，或Ti、Al、Ni、W、Au、Ag的组合。
请参阅图2所示，本发明提供一种沟槽型MOS势垒肖特基二极管的制作方法，包括如下步骤：
步骤1：采用CVD的方法，在衬底11上生长一外延薄膜12，所述衬底11和外延薄膜12形成碳化硅半导体薄膜，其材料为N型或P型4H或6H，碳化硅半导体薄膜中的衬底11的厚度为1μm-500μm，其掺杂浓度为1×1013-5×1022cm-3，表面积为1μm2-2000cm2；碳化硅半导体薄膜中的外延薄膜12的厚度为1μm-200μm，其掺杂浓度为1×1013-5×1017cm-3，表面积为1μm2-2000cm2。
步骤2：在外延薄膜12上采用曝光技术，获得图形化的表面，所述曝光技术为光学曝光或电子束曝光。
步骤3：在图形化的表面上进行刻蚀，所述刻蚀为湿法或干法刻蚀，形成凸台121，所述凸台121为叉指结构、平行长条状、圆环形或正方形台面，或及其组合形状，各凸台121的间距为0.1-200μm，凸台121的高度为0.1μm-200μm，凸台121的高度小于外延薄膜12的厚度。当所述凸台121为正方形台面时，台面宽度为0.1-200μm，当所述凸台121为平行长条状图形或叉指图形时，其未刻蚀部分的长度为0.1μm-5cm，当所述凸台121为圆环形时，圆环的半径为0.1μm-5cm。
步骤4：对样品进行离子注入，在凸台121表面向下形成保护环14，保护环的厚度和凸台121的高度之和小于外延薄膜12的厚度，所述保护环14为P型或者N型；所述保护环14为P型时，注入离子为铝(Al)或硼(B)离子；所述保护环为N型时，注入离子为氮(N)或磷(P)或砷(As)离子，所述离子注入的能量为1kev-10Mev，温度为0℃-1000℃，注入的剂量为1×1010-1×1016cm-2。(请参阅图3所示，采用多步离子注入形成的保护环14中的注入浓度随注入深度box型的分布图)。
步骤5：进行高温退火，去除光刻掩膜，所述的高温退火的温度为200℃-2000℃，退火气氛为真空或惰性气体氛围，所述的惰性气体为氩气或氮气，所述光刻掩膜为光刻胶、氧化硅、氮化硅、金属或及其组合。所述金属为V、Fe、Cu、Ti、Al、Ni、W、Au、Ag或及其组合；所述的去除光刻掩膜的方法为通过各种酸性或碱性溶液漂洗去除或通过干法刻蚀技术去除。
步骤6：在保护环14的上表面生长绝缘介质薄膜15，该绝缘介质薄膜15覆盖凸台121周围的侧壁，高度与凸台121齐平，并位于保护环14上，位于保护环14上的部分的高度低于凸台121的表面，其断面为L形，所述绝缘介质薄膜15，是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法或低压化学气相沉积方法生长，其晶型为单晶或多晶或无定形，其厚度为0.01μm-100μm。
步骤7：对绝缘介质薄膜15进行刻蚀，将凸台121上表面的绝缘介质薄膜全部刻蚀掉，保留凸台121之间的绝缘介质薄膜15，所述刻蚀为湿法或干法刻蚀。
步骤8：在绝缘介质薄膜15的表面及凸台121上淀积肖特基接触金属16；
步骤9：在肖特基接触金属16的表面淀积第一压焊块17；
步骤10：在衬底11的背面淀积欧姆接触金属18；
步骤11：在欧姆接触金属18的背面淀积第二压焊块19，完成制备。
其中所述肖特基接触金属16和第一压焊块17或欧姆接触金属18及第二压焊块19的材料为Ti、Al、Ni、W、Au或Ag，或Ti、Al、Ni、W、Au、Ag的组合，各种材料的厚度为1nm-100μm，淀积所述肖特基接触金属16和第一压焊块17或欧姆接触金属18及第二压焊块19采用电子束蒸发、磁控溅射、热蒸发或及其组合。
以上实例仅供说明本发明只用，而非对本发明的限制，本技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变换或变化；因此，所有等同的技术方案也应该属于本发明的范畴，应由各权利要求限定。

Claims (15)

1.一种沟槽型MOS势垒肖特基二极管，包括：
一衬底；
一外延薄膜，其制作在衬底上，该外延薄膜的中间有一凸台，该凸台的侧壁为平面；
一保护环，其制作在外延薄膜的凸台的周围，并位于凸台周围的平面向下；
一绝缘介质薄膜，其制作在外延薄膜的凸台周围的侧壁上，高度与外延薄膜的凸台齐平，并位于保护环上，位于保护环上的部分的高度低于凸台的表面，其断面为L形；
一肖特基接触金属，其制作在绝缘介质薄膜的表面，并覆盖外延薄膜凸台的表面；
一第一压焊块，其覆盖于肖特基接触金属的表面；
一欧姆接触金属，其制作在衬底的背面；
一第二压焊块，其制作在欧姆接触金属的背面。
2.根据权利要求1所述的沟槽型MOS势垒肖特基二极管，其中所述衬底和外延薄膜形成碳化硅半导体薄膜，其材料为N型或P型4H或6H，碳化硅半导体薄膜中的外延薄膜的厚度为1μm-200μm。
3.根据权利要求1所述的沟槽型MOS势垒肖特基二极管，其中所述凸台为叉指结构、平行长条状、圆环形或正方形台面，或及其组合形状，各凸台的间距为0.1-200μm，该凸台的高度为0.1μm-200μm。
4.根据权利要求1所述的沟槽型MOS势垒肖特基二极管，其中所述保护环的深度为1nm-200μm。
5.根据权利要求1所述的沟槽型MOS势垒肖特基二极管，其中所述绝缘介质薄膜的晶型为单晶或多晶或无定形硅，所述绝缘介质薄膜的厚度为0.01μm-100μm。
6.根据权利要求1所述的沟槽型MOS势垒肖特基二极管，其中所述肖特基接触金属和第一压焊块或欧姆接触金属及第二压焊块的材料为Ti、Al、Ni、W、Au或Ag，或及其组合。
7.一种沟槽型MOS势垒肖特基二极管的制作方法，包括如下步骤：
步骤1：采用CVD的方法，在衬底上生长一外延薄膜；
步骤2：在外延薄膜上采用曝光技术，获得图形化的表面；
步骤3：在图形化的表面上进行刻蚀，形成凸台，该凸台的高度小于外延薄膜的厚度，形成样品；
步骤4：对样品进行离子注入，在凸台表面向下形成保护环，保护环的厚度和凸台的高度之和小于外延薄膜的厚度；
步骤5：进行高温退火，去除光刻掩膜；
步骤6：在保护环的上表面生长绝缘介质薄膜，该绝缘介质薄膜覆盖凸台周围的侧壁，高度与凸台齐平，并位于保护环上，位于保护环上的部分的高度低于凸台的表面，其断面为L形；
步骤7：对绝缘介质薄膜15进行刻蚀，将凸台上表面的绝缘介质薄膜全部刻蚀掉，保留凸台之间的绝缘介质薄膜；
步骤8：在绝缘介质薄膜的表面及凸台上淀积肖特基接触金属；
步骤9：在肖特基接触金属的表面淀积第一压焊块；
步骤10：在衬底的背面淀积欧姆接触金属；
步骤11：在欧姆接触金属的背面淀积第二压焊块，完成器件制备。
8.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述衬底和外延薄膜形成碳化硅半导体薄膜，其材料为N型或P型4H或6H，碳化硅半导体薄膜中的外延薄膜的厚度为1μm-200μm，其非故意掺杂浓度为1×1013-5×1017cm-3。
9.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述的刻蚀，是湿法或干法刻蚀。
10.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述凸台为叉指结构、平行长条状、圆环形或正方形台面，或及其组合形状，各凸台的间距为0.1-200μm，凸台的高度为0.1μm-200μm。
11.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述离子注入的能量为1kev-10Mev，温度为0℃-1000℃，注入的剂量为1×1010-1×1016cm-2。
12.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述的高温退火的温度为200℃-2000℃，退火气氛为真空或惰性气体氛围。
13.根据权利要求12所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述的惰性气体为氩气或氮气。
14.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中生长绝缘介质薄膜，是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法或低压化学气相沉积方法，所述绝缘介质薄膜的晶型为单晶或多晶或无定形，所述绝缘介质薄膜的厚度为0.01μm-100μm。
15.根据权利要求6所述的沟槽型MOS势垒肖特基二极管的制作方法，其中所述肖特基接触金属和第一压焊块或欧姆接触金属及第二压焊块的材料为Ti、Al、Ni、W、Au或Ag，或及其组合。
CN2013103804039A 2013-08-28 2013-08-28 沟槽型mos势垒肖特基二极管及制作方法 Pending CN103441152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103804039A CN103441152A (zh) 2013-08-28 2013-08-28 沟槽型mos势垒肖特基二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103804039A CN103441152A (zh) 2013-08-28 2013-08-28 沟槽型mos势垒肖特基二极管及制作方法

Publications (1)

Publication Number Publication Date
CN103441152A true CN103441152A (zh) 2013-12-11

Family

ID=49694837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103804039A Pending CN103441152A (zh) 2013-08-28 2013-08-28 沟槽型mos势垒肖特基二极管及制作方法

Country Status (1)

Country Link
CN (1) CN103441152A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449006A (zh) * 2014-08-14 2016-03-30 强茂股份有限公司 沟渠式肖特基二极管
CN106298967A (zh) * 2015-06-02 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅二极管及其制备方法
CN110190135A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种浮结型肖特基二极管及其制备方法
CN110323283A (zh) * 2019-05-29 2019-10-11 西安电子科技大学芜湖研究院 一种浮结型肖特基势垒二极管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
CN101710593A (zh) * 2009-11-19 2010-05-19 复旦大学 一种肖特基二极管
US8164154B1 (en) * 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
CN101710593A (zh) * 2009-11-19 2010-05-19 复旦大学 一种肖特基二极管
US8164154B1 (en) * 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449006A (zh) * 2014-08-14 2016-03-30 强茂股份有限公司 沟渠式肖特基二极管
CN106298967A (zh) * 2015-06-02 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅二极管及其制备方法
CN106298967B (zh) * 2015-06-02 2019-12-27 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅二极管及其制备方法
CN110190135A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种浮结型肖特基二极管及其制备方法
CN110323283A (zh) * 2019-05-29 2019-10-11 西安电子科技大学芜湖研究院 一种浮结型肖特基势垒二极管及其制作方法

Similar Documents

Publication Publication Date Title
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
US8956963B2 (en) Schottky barrier diode and fabricating method thereof
US20090224354A1 (en) Junction barrier schottky diode with submicron channels
CN112186032A (zh) 一种带场板结构的氧化镓结势垒肖特基二极管
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
CN103441152A (zh) 沟槽型mos势垒肖特基二极管及制作方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN111293173A (zh) 一种硅基氮化镓增强型hemt器件及其制备方法
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN108682625A (zh) 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管
CN102779858B (zh) 一种功率二极管器件及其制备方法
CN103928524A (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN112038412B (zh) 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法
CN108206220B (zh) 金刚石肖特基二极管的制备方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
KR20180044110A (ko) 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
CN113555448B (zh) 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN111785785B (zh) Sbd器件结构及其制备方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN108649075A (zh) 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
CN113964182A (zh) 一种异质pn低开启电压氧化镓功率二极管及其制备方法
CN207868205U (zh) 一种碳化硅二极管器件
CN105552108A (zh) GaN HEMT器件非合金欧姆接触的制作方法
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131211