CN110190135A - 一种浮结型肖特基二极管及其制备方法 - Google Patents
一种浮结型肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN110190135A CN110190135A CN201910458071.9A CN201910458071A CN110190135A CN 110190135 A CN110190135 A CN 110190135A CN 201910458071 A CN201910458071 A CN 201910458071A CN 110190135 A CN110190135 A CN 110190135A
- Authority
- CN
- China
- Prior art keywords
- layer
- type polysilicon
- epitaxial layer
- insulated type
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000034655 secondary growth Effects 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 32
- 150000002500 ions Chemical class 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 15
- 238000000137 annealing Methods 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种浮结型肖特基二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结区3，位于所述外延层2中间的矩形槽内；绝缘型多晶硅层4，位于所述浮结区3上层；沟槽5，位于所述绝缘型多晶硅层4上层；肖特基接触的阴极6，位于所述衬底层1下层；肖特基接触的阳极7，覆盖所述外延层2、所述绝缘型多晶硅层4和所述沟槽5。本发明提出的二极管，通过改善了浮结型肖特基二极管的工艺步骤，不需要二次生长外延层，同时，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。
Description
技术领域
本发明属于微电子制造技术领域，具体涉及一浮结型肖特基二极管及其制备方法。
背景技术
SiC肖特基势垒二极管作为一种宽禁带半导体器件首先在电力电子技术领域替代Si器件。SiC肖特基势垒二极管在电力电子领域最大的优势在于其优异的反向恢复特性。目前，商品化的SiC肖特基势垒二极管已经广泛应用在高频开关电源、功率因数校正及电机驱动等领域。与当前最好的功率MOSFET结合使用时，开关频率可以达到400kHz，并有望实现高于1MHz。许多公司在其IGBT变频或逆变装置中使用SiC肖特基势垒二极管取代Si快恢复二极管，其总体效益远远超过SiC与Si器件之间的价格差异而造成的成本增加。
与Si肖特基势垒二极管相比，SiC肖特基势垒二极管具有漏电流低、开关速度快等优点，在功率应用方面具有很大的潜力。然而，在击穿电压与导通电阻之间仍存在相互制约的矛盾，即不能同时满足高击穿电压和低导通电阻。同时，普通的浮结结构肖特基势垒二极管的工艺制作过程中，外延层需要生长两次，工艺难度和成本较高。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种4H-SiC浮结结势垒肖特基二极管及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种沟槽4H-SiC浮结结势垒肖特基二极管，包括：
衬底层；
外延层，位于所述衬底层上层；
浮结区，位于所述外延层中间的矩形槽内；
绝缘型多晶硅层，位于所述浮结区上层；
沟槽，位于所述绝缘型多晶硅层上层；
肖特基接触的阴极，位于所述衬底层下层；
肖特基接触的阳极，覆盖所述外延层、所述绝缘型多晶硅层和所述沟槽。
在本发明的一个实施例中，所述外延层材料为N-离子掺杂的4H-SiC，厚度为5μm～15μm。
在本发明的一个实施例中，所述矩形槽深度为0.5μm～1.5μm，宽度为1μm～3μm。
在本发明的一个实施例中，所述绝缘型多晶硅层厚度为0.8μm～1μm，宽度为0.5μm～1.5μm。
在本发明的一个实施例中，所述肖特基接触的阴极的材料为Ti/Ni/Ag金属。
在本发明的一个实施例中，所述肖特基接触的阳极的材料为Ti/Al金属。
本发明另一个实施例提供了一种浮结型肖特基二极管的制备方法，包括：
S1、选取衬底层；
S2、在所述衬底层上层形成外延层；
S3、刻蚀所述外延层在所述外延层中间形成矩形槽；
S4、在所述矩形槽内形成浮结区；
S5、在所述浮结区上层形成绝缘型多晶硅层；
S6、刻蚀所述绝缘型多晶硅层形成沟槽；
S7、在所述衬底层下层形成肖特基接触的阴极；
S8、形成肖基特接触阳极覆盖所述外延层、所述绝缘型多晶硅层和所述沟槽。
在本发明的一个实施例中，所述步骤S3包括：
S31、在所述外延层上形成SiO2掩膜层；
S32、刻蚀所述SiO2掩膜层和所述外延层在所述外延层中间形成所述矩形槽。
在本发明的一个实施例中，所述步骤S4包括：
S41、在所述矩形槽底部注入Al离子形成P+区结构；
S42、在所述P+区结构上层注入N离子形成N+区结构；
S43、高温激活所述Al离子和所述N离子形成所述浮结区。
在本发明的一个实施例中，所述步骤S6包括：
刻蚀所述绝缘型多晶硅层在所述绝缘型多晶硅层中间形成所述沟槽。
与现有技术相比，本发明的有益效果：
1、本发明提出的二极管，增大了器件击穿电压，减小了导通电阻，提升了功率优值。
2、本发明提出的二极管的制作方法，改善了4H-SiC浮结型肖特基势垒二极管的工艺步骤，不需二次生长外延层，降低了工艺难度和成本。
附图说明
图1为本发明实施例提供的一种浮结型肖特基势垒二极管中二极管的剖面示意图；
图2为本发明实施例提供的一种浮结型肖特基势垒二极管的制备方法的流程示意图；
图3为本发明实施例提供的一种浮结型肖特基势垒二极管的制备方法中制作的流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
参见图1，图1为本发明实施例提供的一种浮结型肖特基势垒二极管中二极管的剖面示意图，该二极管包括：
衬底层1；
外延层2，位于衬底层1上层；
浮结区3，位于外延层2中间的矩形槽内；
绝缘型多晶硅层4，位于浮结区3上层；
沟槽5，位于绝缘型多晶硅层4上层；
肖特基接触的阴极6，位于衬底层1下层；
肖特基接触的阳极7，覆盖外延层2、绝缘型多晶硅层4和沟槽5。
特别地需要说明的是，本发明中提到的上层均指与其相邻且位于其上；本发明中提到的外延层2中间指的是外延层2的横向中间纵向偏上部分；本发明中提到的绝缘型多晶硅4中间指的是绝缘型多晶硅4的横向中间纵向偏上部分；本发明中提到的下层均指与其相邻且位于其下。
在一个具体地实施方式中，衬底层1可以选择N+离子掺杂的4H-SiC，厚度可以是0.4μm～1μm。SiC材料具有禁带宽度大，击穿电场强度高、饱和电子漂移速度高、热导率大、介电常数小、抗辐射能力强、化学稳定性良好等优点，被认为是制作高温、高频、大功率和抗辐射器件极具潜力的宽带隙半导体材料。前缀4H指的是SiC的结构类型。SiC在不同的物理化学环境下会形成不同的晶体结构，这些成分相同，形态、构造和物理特性有差异的晶体称为同质多象变体，目前已经发现的SiC同质多象变体有200多种。SiC最常见的同质多象变体结构有3C-SiC(闪锌矿结构)、2H-SiC(纤锌矿结构)、4H-SiC和6H-SiC。其中3C-SiC又称为β-SiC，2H-SiC称为α-SiC。具体到本发明，选用N+离子掺杂的4H-SiC可以使肖特基二极管具有极快的开关响应速度并且开关特性不受结温的影响，开关损耗极低，反响恢复时间几乎为零。
本发明具体实施例中，外延层2的材料可以选择N-离子掺杂的4H-SiC，厚度可以是5μm～15μm。
在一个具体地实施方式中，外延层2位于衬底层1上层，通过在N+离子掺杂的4H-SiC衬底片上采用水平热壁CVD法生长一层N-离子掺杂的4H-SiC，厚度为5μm～15μm的外延层2，其中N-离子的掺杂浓度为1×1016cm-3～3×1016cm-3。
本发明具体实施例中，矩形槽深度为0.5μm～1.5μm，宽度为1μm～3μm。
在一个具体地实施方式中，在N-外延层2上淀积形成SiO2掩模层，掩模厚度2μm。通过光刻刻蚀工艺形成掩模图形。再通过ICP刻蚀的方法形成矩形槽，矩形槽的深度为0.5μm～1.5μm，宽度为1μm～3μm，用于降低顶角处的电场峰值。功率半导体器件在发展过程中一直追求更大的电流和更大的反向阻断电压，为了实现高击穿电压，在近几年功率半导体器件新结构的研究中，最热的就是超结结构、半超结结构以及浮结结构。但由于超结的制造难度非常大，需要多次交替的离子注入和外延生长，相比来说，浮动结器件更容易实现。
随后，清洗上述SiO2掩模层，再通过淀积工艺形成新的SiO2掩模层，掩模厚度2μm，再用光刻刻蚀工艺形成掩模图形。再通过Al离子注入手段在矩形槽中形成P+区结构，P+区结构浓度5×1016cm-3。
再清洗掉上述注入工艺的掩模层，再次通过淀积工艺形成新的SiO2掩模层，掩模厚度2μm，再用光刻刻蚀工艺形成掩模图形，通过N离子注入手段在P+区结构上层形成N+区结构，N+区结构浓度1×1019cm-3。
再利用碳膜溅射机在外延层2表面进行碳膜保护，通过高温退火对注入的离子进行激活，退火温度1650℃，退火时间45min，形成上述浮结区3，随后通过氧化方法去除碳膜。
再进行牺牲氧化，氧化层去除后淀积一层SiO2，光刻开窗后形成源区，再用热氧化的方法生长一层SiO2，作为栅介质，并在NO氛围内退火，退火温度1200℃，退火时间1h。
本发明具体实施例中，绝缘型多晶硅层4的厚度可以是0.8μm～1μm，宽度可以是0.5μm～1.5μm。选择这样的参数可以使器件具有较好的正向电学特性、击穿特性和反向恢复特性。
在一个具体的实施方式中，沟槽6位于绝缘型多晶硅5的中间，且沟槽5的横截面积小于绝缘型多晶硅5的横截面积，用于均匀器件内的电流密度分布，便于后续的测试和分析。
本发明具体实施例中，肖特基接触的阴极6的材料为Ti/Ni/Ag金属，厚度可以是300nm～600nm，其中金属Ti、金属Ni、金属Ag的含量比为3：1：1。
本发明具体实施例中，肖特基接触的阳极7的材料为Al/Ti金属，厚度为400nm～600nm，其中金属Al和金属Ti的含量比为3：1。
本发明提出的肖特基二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，器件的稳定性较好。
本发明另一个实施例提供了一种浮结型肖特基二极管的制备方法，包括：
S1、选取衬底层1；
S2、在衬底层1上层形成外延层2；
S3、刻蚀外延层2在外延层2中间形成矩形槽；
S4、在矩形槽内形成浮结区3；
S5、在浮结区3上层淀积形成绝缘型多晶硅层4；
S6、刻蚀绝缘型多晶硅层4形成沟槽5；
S7、在衬底层1下层形成肖特基接触阴极6；
S8、形成肖基特接触阳极7，覆盖外延层2、绝缘型多晶硅层4和沟槽5。
具体地，如图2和图3所示，首先选取厚度范围在0.4μm～1μm，材料为N+离子掺杂的4H-SiC作为衬底层1。
在N+离子掺杂的4H-SiC样片上采用水平热壁CVD的方法生长一层厚度为5μm～15μm的N-离子掺杂的4H-SiC，形成外延层2，所使用的先驱气体是氢气氛中的单硅烷和丙烷。生长压力保持在250Mbar，C和Si的含量比为0.6～1.5。其中，N-离子掺杂浓度为1×1016cm-3～3×1016cm-3。采用水平热壁CVD结束生长SiC同质外延材料，可以通过优化载气H2的流量和C/Si比，有效提高SiC外延层的厚度浓度均匀性。具体采用EPIGRESS公司生产的带有SiH4-C3H8-H2的水平热壁式CVD VP508GFR外延炉中进行，典型外延温度在1550℃～1600℃之间，生长压力为50mbar～150mbar，H2作为稀释气体及载气，氮气作为N型掺杂源，SiH4和C3H8作为生长源，基座采用气浮旋转以提高外延浓度厚度均匀性，生长速率为2μm/h～12μm/h。
再对SiC样片使用标准RCA工艺进行清洗，用于去除颗粒沾污和金属杂质，其原理是利用H2O2氧化作用生成氧化膜，该氧化膜又被NH4OH腐蚀，腐蚀后立即又发生氧化，氧化和腐蚀反复进行，因此附着在样片表面的颗粒也随腐蚀曾落入清洗液内。
在N-外延层2上淀积形成SiO2掩模层，掩模厚度2μm。通过光刻刻蚀工艺形成掩模图形。再通过ICP刻蚀的方法形成矩形槽，矩形槽的宽度2μm，深度1μm，用于降低顶角处的电场峰值。功率半导体器件在发展过程中一直追求更大的电流和更大的反向阻断电压，为了实现高击穿电压，在近几年功率半导体器件新结构的研究中，最热的就是超结结构、半超结结构以及浮结结构。但由于超结的制造难度非常大，需要多次交替的离子注入和外延生长，相比来说，浮动结器件更容易实现。
随后，清洗上述SiO2掩模层，再通过淀积工艺形成新的SiO2掩模层，掩模厚度2μm，再用光刻刻蚀工艺形成掩模图形。再通过Al离子注入手段在矩形槽中形成P+区结构，P+区结构浓度5×1016cm-3。
再清洗掉上述注入工艺的掩模层，再次通过淀积工艺形成新的SiO2掩模层，掩模厚度2μm，再用光刻刻蚀工艺形成掩模图形，通过N离子注入手段在P+区结构上层形成N+区结构，N+区结构浓度1×1019cm-3。
再利用碳膜溅射机在外延层2表面进行碳膜保护，通过高温退火对注入的离子进行激活，退火温度1650℃，退火时间45min，形成上述浮结区3，随后通过氧化方法去除碳膜。
再进行牺牲氧化，氧化层去除后淀积一层SiO2，光刻开窗后形成源区，再用热氧化的方法生长一层SiO2，作为栅介质，并在NO氛围内退火，退火温度1200℃，退火时间1h。
再采用低压化学气相淀积法淀积一层厚度为4μm～6μm，宽度为0.4μm～0.6μm的绝缘型多晶硅层5；
再采用ICP刻蚀法使外延层2与绝缘型多晶硅层5处于同一平面，再刻蚀出一个与绝缘型多晶硅层5边缘对齐且横截面积小于绝缘型多晶硅层4的沟槽5。
再在外延层2的下层淀积厚度比为300nm/100nm/100nm的Ti/Ni/Ag合金，形成肖基特接触的阴极6，再在1050℃下氮气气氛中进行退火3min处理。
再在外延层2和绝缘型多晶硅层5所在的平面上淀积厚度比为400nm/100nm的Al/Ti合金形成覆盖外延层2、绝缘型多晶硅层5和沟槽6的肖特基接触阳极8，再在1050℃下氮气气氛中进行退火3min，进而形成本发明提出的浮结型肖特基势垒二极管。
本发明提出的制备工艺不需二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，器件的稳定性较好。制备出的二极管可应用于高功率集成电路中替代Si二极管提供更优秀的功率特性，在电力电子系统、电动汽车领域应用广泛。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种浮结型肖特基二极管，其特征在于，包括：
衬底层(1)；
外延层(2)，位于所述衬底层(1)上层；
浮结区(3)，位于所述外延层(2)中间的矩形槽内；
绝缘型多晶硅层(4)，位于所述浮结区(3)上层；
沟槽(5)，位于所述绝缘型多晶硅层(4)上层；
肖特基接触的阴极(6)，位于所述衬底层(1)下层；
肖特基接触的阳极(7)，覆盖所述外延层(2)、所述绝缘型多晶硅层(4)和所述沟槽(5)。
2.根据权利要求1所述的二极管，其特征在于，所述外延层(2)材料为N-离子掺杂的4H-SiC，厚度为5μm～15μm。
3.根据权利要求1所述的二极管，其特征在于，所述矩形槽深度为0.5μm～1.5μm，宽度为1μm～3μm。
4.根据权利要求1所述的二极管，其特征在于，所述绝缘型多晶硅层(5)厚度为0.8μm～1μm，宽度为0.5μm～1.5μm。
5.根据权利要求1所述的二极管，其特征在于，所述肖特基接触的阴极(6)的材料为Ti/Ni/Ag金属。
6.根据权利要求1所述的二极管，其特征在于，所述肖特基接触的阳极(7)的材料为Ti/Al金属。
7.一种浮结型肖特基二极管的制备方法，其特征在于，包括：
S1、选取衬底层(1)；
S2、在所述衬底层(1)上层形成外延层(2)；
S3、刻蚀所述外延层(2)在所述外延层(2)中间形成矩形槽；
S4、在所述矩形槽内形成浮结区(3)；
S5、在所述浮结区(3)上层形成绝缘型多晶硅层(4)；
S6、刻蚀所述绝缘型多晶硅层(4)形成沟槽(5)；
S7、在所述衬底层(1)下层形成肖特基接触的阴极(6)；
S8、形成肖基特接触阳极(7)覆盖所述外延层(2)、所述绝缘型多晶硅层(4)和所述沟槽(5)。
8.根据权利要求7所述的方法，其特征在于，所述步骤S3包括：
S31、在所述外延层(2)上形成SiO2掩膜层；
S32、刻蚀所述SiO2掩膜层和所述外延层(2)在所述外延层(2)中间形成所述矩形槽。
9.根据权利要求7所述的方法，其特征在于，所述步骤S4包括：
S41、在所述矩形槽底部注入Al离子形成P+区结构；
S42、在所述P+区结构上层注入N离子形成N+区结构；
S43、高温激活所述Al离子和所述N离子形成所述浮结区(3)。
10.根据权利要求7所述的方法，其特征在于，所述步骤S6包括：
刻蚀所述绝缘型多晶硅层(4)在所述绝缘型多晶硅层(4)中间形成所述沟槽(5)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458071.9A CN110190135A (zh) | 2019-05-29 | 2019-05-29 | 一种浮结型肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458071.9A CN110190135A (zh) | 2019-05-29 | 2019-05-29 | 一种浮结型肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110190135A true CN110190135A (zh) | 2019-08-30 |
Family
ID=67718635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910458071.9A Pending CN110190135A (zh) | 2019-05-29 | 2019-05-29 | 一种浮结型肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190135A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226186A (ja) * | 1984-04-25 | 1985-11-11 | Nec Corp | 半導体装置 |
| JP2003068981A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN101764159A (zh) * | 2008-12-23 | 2010-06-30 | 万国半导体有限公司 | 带有减小的击穿电压的金属氧化物半导体场效应管器件 |
| CN103137700A (zh) * | 2011-11-29 | 2013-06-05 | 万国半导体股份有限公司 | 降低开尔文接触阻抗以及击穿电压的集成mosfet器件及方法 |
| CN103441152A (zh) * | 2013-08-28 | 2013-12-11 | 中国科学院半导体研究所 | 沟槽型mos势垒肖特基二极管及制作方法 |
| CN104037236A (zh) * | 2014-04-21 | 2014-09-10 | 西安电子科技大学 | 一种具有深沟槽的浮动结碳化硅sbd器件 |
| US20160268255A1 (en) * | 2015-03-09 | 2016-09-15 | Robert Bosch Gmbh | Semiconductor device having a trench MOS barrier schottky diode |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN108010958A (zh) * | 2017-12-08 | 2018-05-08 | 北京世纪金光半导体有限公司 | 一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件 |
| CN108269860A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润华晶微电子有限公司 | 肖特基二极管及其制造方法 |
| CN210224043U (zh) * | 2019-05-29 | 2020-03-31 | 西安电子科技大学芜湖研究院 | 一种浮结型肖特基二极管 |
-
2019
- 2019-05-29 CN CN201910458071.9A patent/CN110190135A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226186A (ja) * | 1984-04-25 | 1985-11-11 | Nec Corp | 半導体装置 |
| JP2003068981A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN101764159A (zh) * | 2008-12-23 | 2010-06-30 | 万国半导体有限公司 | 带有减小的击穿电压的金属氧化物半导体场效应管器件 |
| CN103137700A (zh) * | 2011-11-29 | 2013-06-05 | 万国半导体股份有限公司 | 降低开尔文接触阻抗以及击穿电压的集成mosfet器件及方法 |
| CN103441152A (zh) * | 2013-08-28 | 2013-12-11 | 中国科学院半导体研究所 | 沟槽型mos势垒肖特基二极管及制作方法 |
| CN104037236A (zh) * | 2014-04-21 | 2014-09-10 | 西安电子科技大学 | 一种具有深沟槽的浮动结碳化硅sbd器件 |
| US20160268255A1 (en) * | 2015-03-09 | 2016-09-15 | Robert Bosch Gmbh | Semiconductor device having a trench MOS barrier schottky diode |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN108269860A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润华晶微电子有限公司 | 肖特基二极管及其制造方法 |
| CN108010958A (zh) * | 2017-12-08 | 2018-05-08 | 北京世纪金光半导体有限公司 | 一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件 |
| CN210224043U (zh) * | 2019-05-29 | 2020-03-31 | 西安电子科技大学芜湖研究院 | 一种浮结型肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995396B2 (en) | Semiconductor substrate, semiconductor device and method for fabricating the same | |
| US10600880B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20130341711A1 (en) | Semiconductor device | |
| US20130065384A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN110504329A (zh) | 一种低导通电阻高耐压金刚石功率二极管的制备方法 | |
| CN106711207A (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN113013229A (zh) | 一种碳化硅umosfet功率器件及其制备方法 | |
| CN117334746A (zh) | 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法 | |
| CN117276347B (zh) | 高可靠性双沟槽碳化硅mosfet器件及制造方法 | |
| JP2018088527A (ja) | 炭化珪素半導体装置 | |
| WO2016204112A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN210224043U (zh) | 一种浮结型肖特基二极管 | |
| CN110323283A (zh) | 一种浮结型肖特基势垒二极管及其制作方法 | |
| CN210723043U (zh) | 一种浮结型肖特基势垒二极管 | |
| CN209447805U (zh) | 一种半导体结构 | |
| CN110190135A (zh) | 一种浮结型肖特基二极管及其制备方法 | |
| CN106783987A (zh) | 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法 | |
| JP2006303231A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN209447803U (zh) | 一种半导体结构 | |
| EP2937905B1 (en) | Silicon carbide semiconductor device | |
| CN114600250A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN111180528A (zh) | 一种SiC肖特基二极管三阶斜台面结终端结构 | |
| CN109309127A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN118016700B (zh) | 碳化硅槽栅复合介质mosfet功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |