CN105895708A - 一种GaN基功率二极管及其制备方法 - Google Patents
一种GaN基功率二极管及其制备方法 Download PDFInfo
- Publication number
- CN105895708A CN105895708A CN201610360509.6A CN201610360509A CN105895708A CN 105895708 A CN105895708 A CN 105895708A CN 201610360509 A CN201610360509 A CN 201610360509A CN 105895708 A CN105895708 A CN 105895708A
- Authority
- CN
- China
- Prior art keywords
- gan
- epitaxial layer
- metal structure
- gan epitaxial
- power diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 239000007769 metal material Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 13
- 239000010931 gold Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- JRVCPDVOFCWKAG-UHFFFAOYSA-N Amosulalol hydrochloride Chemical compound Cl.COC1=CC=CC=C1OCCNCC(O)C1=CC=C(C)C(S(N)(=O)=O)=C1 JRVCPDVOFCWKAG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率电子器件技术领域，具体公开了一种GaN基功率二极管及其制备方法。该GaN基功率二极管包括：GaN衬底，具有第一掺杂浓度；GaN外延层，位于所述GaN衬底上，具有第二掺杂浓度，其中，所述第二掺杂浓度小于所述第一掺杂浓度；第一金属结构，以预定间隔分布于所述GaN外延层上或所述GaN外延层中；以及，第二金属结构，形成于所述第一金属结构以及所述GaN外延层上，其中，所述第一金属结构与所述GaN外延层形成高势垒肖特基接触，所述第二金属结构与所述GaN外延层形成低势垒肖特基接触。根据本发明，可以在免除对GaN材料进行P型掺杂的同时，具有良好的可靠性和较高的反向击穿电压。
Description
技术领域
本发明属于半导体功率电子器件技术领域，具体涉及一种GaN基功率二极管及其制备方法。
背景技术
随着信息技术的飞速发展，诸如功率开关，功率整流器等大功率电子器件已广泛应用于国民经济各个领域。作为传统硅基功率器件的替代品，基于第三代宽禁带半导体GaN材料的功率器件因其优异的材料特性和器件结构备受瞩目，GaN材料拥有较大的禁带宽度和电子迁移率，较好的热稳定性和化学稳定性，因而在大功率和高频领域有着广泛的应用前景而受到关注和研究。现今，GaN基高电子迁移率晶体管已经取得了突破性进展，然而对于GaN基功率二极管的研究仍面临诸多挑战。
相比于平面结构的GaN基功率器件，垂直结构的GaN基功率器件有着显著的优势：不需要通过牺牲芯片面积来获得较高的反向击穿电压，并且由于电场峰值远离器件表面，器件有很好的可靠性以及优良的热稳定性。为获得良好的电学可靠性以及较高的反向击穿电压，业界引入GaN基MPS器件的概念，利用PN结的电导调制作用来提高GaN功率二极管的浪涌电流承受力。然而，对于GaN材料实现P型掺杂具有很高的工艺难度以及工艺复杂度。
发明内容
为了解决上述问题，本发明提供一种能够获得较高反向击穿电压，且工艺难度低的GaN基功率二极管及其制备方法。
本发明提供的GaN基功率二极管，包括：
GaN衬底，具有第一掺杂浓度；
GaN外延层，位于所述GaN衬底上，具有第二掺杂浓度，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
第一金属结构，以预定间隔分布于所述GaN外延层上或所述GaN外延层中；以及，
第二金属结构，形成于所述第一金属结构以及所述GaN外延层上，其中，所述第一金属结构与所述GaN外延层形成高势垒肖特基接触，所述第二金属结构与所述GaN外延层形成低势垒肖特基接触。
优选地，还包括：底部电极，位于所述GaN衬底背面，与所述GaN衬底形成欧姆接触。
优选地，所述GaN衬底为n型，掺杂浓度大于1018cm-3。
优选地，所述第一金属结构为Ni。
优选地，所述第二金属结构为Ti/Au。
本发明还提供一种GaN基功率二极管制备方法，包括：
提供GaN衬底步骤，提供具有第一掺杂浓度的GaN衬底；
GaN外延层形成步骤，在所述GaN衬底上外延具有第二掺杂浓度的所述GaN外延层，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
第一金属结构形成步骤，在所述GaN外延层上或者在所述GaN外延层中形成以预定间隔分布的第一金属结构，与所述GaN外延层形成高势垒肖特基接触；以及，
第二金属结构形成步骤，在所述第一金属结构上以及所述GaN外延层上形成第二金属结构，与所述GaN外延层形成低势垒肖特基接触。
优选地，还包括：底部电极形成步骤，在所述GaN衬底背面形成底部电极，与所述GaN衬底形成欧姆接触。
优选地，所述第一金属结构形成步骤，具体包括如下步骤：
在所述GaN外延层中形成多个以预定间隔分布的开口区；
在所述开口区中形成所述第一金属结构。
优选地，所述第一金属结构形成步骤，具体包括如下步骤：
在所述GaN外延层上形成第一金属外延层；
对所述第一金属外延层进行图形化，使部分所述GaN外延层暴露，形成以预定间隔分布的第一金属结构。
优选地，还包括：在所述预定间隔中形成GaN外延结构。
根据本发明，直接在GaN衬底上制备出垂直结构的功率二极管，在不损失芯片面积情况下获得高的反向击穿电压，避免了由于位错问题导致的器件性能的退化。此外，可以在免除对GaN材料进行P型掺杂的同时，具有良好的可靠性和较高的反向击穿电压。
附图说明
图1是GaN基功率二极管制备方法实施例的流程图。
图2是在形成GaN外延层后的器件结构示意图。
图3是在GaN外延层中形成第一金属结构的流程图。
图4~图6是根据本发明的实施方案通过在GaN外延层中形成第一金属结构来制备GaN基功率二极管的各阶段器件结构示意图。
图7是GaN基功率二极管制备方法另一实施例的流程图。
图8是在GaN外延层中形成第一金属结构并具有底部电极的GaN基功率二极管的结构示意图。
图9是根据本发明的实施方案通过在GaN外延层上形成第一金属结构来制备GaN基功率二极管的方法的流程图。
图10~图13是根据本发明的实施方案通过在GaN外延层上形成第一金属结构来制备GaN基功率二极管的各阶段的器件结构示意图。
图14是在GaN外延层上形成第一金属结构并在第一金属结构之间形成GaN外延结构的流程图。
图15是在GaN外延层上形成第一金属结构并在第一金属结构之间形成GaN外延结构后的器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
以下结合附图，针对GaN基功率二极管制备方法实施例一进行说明。在图1中示出了GaN基功率二极管制备方法实施例一的流程图。
步骤S11，提供GaN衬底10。优选为n型GaN衬底，掺杂浓度大于1018cm-3。
步骤S12，在GaN衬底10上形成GaN外延层11，所得结构如图2所示。例如，采用金属有机物化学气相淀积法（MOCVD）外延20µm厚的n型GaN漂移层, 掺杂浓度优选为2×1016cm-3。
步骤S13，在图形化后的GaN外延层11上形成第一金属结构12，与GaN外延层11形成高势垒肖特基接触。图3中示出了形成第一金属结构的子流程图，具体地，包括如下步骤：
步骤S131，在GaN外延层11中形成多个以预定间隔分布的开口区，如图4所示。例如，首先，采用等离子体增强化学气相淀积法（PECVD）在GaN外延层11上生长～1µm厚的Si3N4作为牺牲层；接下来，悬涂正性光刻胶，曝光出多个以预定间隔分布的3×3µm2矩形区域。最后，采用BCl3、Ar作为刻蚀气体，以Si3N4作为硬掩膜，对GaN外延层11进行刻蚀，刻蚀深度优选为400nm。当然，也可以采用本领域常规光刻及刻蚀工艺形成开口区。
步骤S132，在所述开口区中形成第一金属结构12，如图5所示。具体地，例如，采用物理气相淀积（PVD）法在刻蚀后的GaN外延层11上淀积与GaN外延层形成高势垒肖特基接触的金属，优选为Ni，厚度优选为0.5µm厚。然后，采用化学机械抛光法对器件进行表面平坦化操作，从而在开口区中形成第一金属结构12。
步骤S14，在第一金属结构12上以及GaN外延层11上形成第二金属结构13，与GaN外延层11形成低势垒肖特基接触，如图6所示。具体地，例如，悬涂正性光刻胶，曝光出顶部电极区域。然后，在器件顶部蒸镀0.5µm厚度的与GaN外延层形成低势垒接触的金属，优选为Ti/Au金属，去胶后获得第二金属结构13。
优选地，还包括底部电极形成步骤S15，在GaN衬底10背面形成底部电极14，与GaN衬底10形成欧姆接触。在图7中示出了该实施例的流程图。具体地，例如淀积蒸镀钛/金金属，快速热退火处理后形成欧姆接触，所得结构如图8所示。
优选地，在步骤S11前进行步骤S15，当然，根据实际需要，也可以以不同次序执行以上概述的各步骤。
在GaN基功率二极管制备方法的另一实施例中，如流程图9所示，包括如下步骤：
步骤S21，提供GaN衬底20。优选为n型GaN衬底，掺杂浓度大于1018cm-3。
步骤S22，在GaN衬底20上形成GaN外延层21。例如，采用金属有机物化学气相淀积法（MOCVD）外延20µm厚的n型GaN漂移层, 掺杂浓度优选为2×1016cm-3。
步骤S23，形成第一金属层22并对其进行图形化，形成第一金属结构23，具体包括如下步骤：
步骤S231，在GaN外延层21上形成第一金属外延层22，所得结构如图10所示；
步骤S232，对第一金属外延层22进行图形化，使部分所述GaN外延层暴露，形成多个以预定间隔分布的第一金属结构23，所得结构如图11所示。
步骤S24，在第一金属结构23上以及GaN外延层21上形成第二金属结构24，与GaN外延层21形成低势垒肖特基接触，所得结构如图12所示。具体地，例如，悬涂正性光刻胶，曝光出顶部电极区域。然后，在器件顶部蒸镀0.5
µm厚度的与GaN外延层形成低势垒肖特基的金属，优选为Ti/Au，去胶后获得第二金属结构24。
优选地，如流程图9所示，还包括底部电极形成步骤S25，在步骤S21前执行步骤S25，即在GaN衬底20背面形成底部电极25，与GaN衬底形成欧姆接触。具体地，例如淀积蒸镀钛/金金属，快速热退火处理后形成欧姆接触，所得结构如图13所示。应理解，图9 中所示的具体步骤提供了根据本发明的实施方案的制备GaN基功率二极管的特定方法。根据可替代的实施方案也可以执行其他顺序的步骤。例如，本发明的可替代的实施方案可以以不次序执行以上所概括的步骤。此外，图9 中所示的单独步骤可以包括可以以各种次序执行的多个子步骤，只要适合于单独步骤即可。此外，根据特定的应用可以添加或去除附加的步骤。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
在GaN基功率二极管制备方法的又另一实施例中，如流程图14所示，第一金属结构形成步骤S23还包括步骤S233，在所述预定间隔中形成GaN外延结构26。例如，采用金属有机物化学气相淀积法（MOCVD）外延n型GaN外延层, 掺杂浓度优选为2×1016cm-3。之后，采用化学机械抛光法对器件进行表面平坦化操作，从而仅在开口区中形成GaN外延结构26，所得结构如图15。
以下结合图6 ，对GaN基功率二极管实施例进行说明。如图6所示，GaN基功率二极管，包括：GaN衬底10，具有第一掺杂浓度，优选地，例如为n型，掺杂浓度大于1018cm-3。GaN外延层11，位于GaN衬底10上，具有第二掺杂浓度，其中，第二掺杂浓度小于第一掺杂浓度，优选地，例如掺杂浓度2×1016cm-3，厚度优选为20 µm。第一金属结构12，以预定间隔分布于GaN外延层11中，与GaN外延层11形成高势垒肖特基接触；以及，第二金属结构13，形成于第一金属结构12以及GaN外延层11上，与GaN外延层11形成低势垒肖特基接触。
优选地，如图8所示，还包括底部电极13，位于GaN衬底10背面，与GaN衬底10形成欧姆接触。底部电极13例如为钛/金金属。
以下结合图12 ，对GaN基功率二极管另一实施例进行说明。如图12所示，GaN基功率二极管，包括：GaN衬底20，具有第一掺杂浓度，优选地，例如为n型，掺杂浓度大于1018cm-3。GaN外延层21，位于GaN衬底20上，具有第二掺杂浓度，其中，第二掺杂浓度小于第一掺杂浓度，优选地，例如掺杂浓度2×1016cm-3，厚度优选为20µm。第一金属结构23，以预定间隔分布于GaN外延层21上，与GaN外延层21形成高势垒肖特基接触；以及，第二金属结构24，形成于第一金属结构23以及GaN外延层21上，与GaN外延层21形成低势垒肖特基接触。
优选地，如图13所示，还包括底部电极25，位于GaN衬底20背面，与GaN衬底20形成欧姆接触。底部电极25例如为钛/金金属。
上述实施例中，以n型GaN衬底为例对GaN基功率二极管及其制备方法进行了说明，但是本发明不限定于此，根据需要还可以选用p型GaN衬底。若采用p型衬底，则与GaN外延层形成低势垒肖特基接触的金属优选为Ni/Au、Pt/Ni/Au、 Pd/Au等，与GaN外延层形成高势垒肖特基接触的金属优选为Ti/Au等。
根据本发明，直接在GaN衬底上制备出垂直结构的功率二极管，在不损失芯片面积情况下获得高的反向击穿电压，避免了由于位错问题导致的器件性能的退化。此外，为了获得良好的电学可靠性以及较高的反向击穿电压，业界引入GaN基MPS器件的概念，利用PN结的电导调制作用来提高GaN功率二极管的浪涌电流承受力。然而，对于GaN材料实现P型掺杂具有很高的工艺难度以及工艺复杂度。本发明采用淀积高势垒金属来取代在GaN基MPS器件制备过程中需对GaN材料进行P型掺杂的工艺，并在器件顶部淀积较低势垒高度的金属作为阳极，可以在免除对GaN材料P型掺杂的同时，具有良好的可靠性和较高的反向击穿电压。该器件可以很好的应用于功率电子领域。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种GaN基功率二极管，其特征在于，包括：
GaN衬底，具有第一掺杂浓度；
GaN外延层，位于所述GaN衬底上，具有第二掺杂浓度，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
第一金属结构，以预定间隔分布于所述GaN外延层上或所述GaN外延层中；以及，
第二金属结构，形成于所述第一金属结构以及所述GaN外延层上；
其中，所述第一金属结构与所述GaN外延层形成高势垒肖特基接触，所述第二金属结构与所述GaN外延层形成低势垒肖特基接触。
2.根据权利要求1所述的GaN基功率二极管，其特征在于，还包括：底部电极，位于所述GaN衬底背面，与所述GaN衬底形成欧姆接触。
3.根据权利要求1或2所述的GaN基功率二极管，其特征在于，所述GaN衬底为n型，掺杂浓度大于1018cm-3。
4.根据权利要求3所述的GaN基功率二极管，其特征在于，所述第一金属结构材料为Ni。
5.根据权利要求4所述的GaN基功率二极管，其特征在于，所述第二金属结构为Ti/Au。
6.一种GaN基功率二极管制备方法，其特征在于，包括：
提供GaN衬底步骤，提供具有第一掺杂浓度的GaN衬底；
GaN外延层形成步骤，在所述GaN衬底上外延具有第二掺杂浓度的所述GaN外延层，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
第一金属结构形成步骤，在所述GaN外延层上或者在所述GaN外延层中形成以预定间隔分布的第一金属结构，与所述GaN外延层形成高势垒肖特基接触；以及，
第二金属结构形成步骤，在所述第一金属结构上以及所述GaN外延层上形成第二金属结构，与所述GaN外延层形成低势垒肖特基接触。
7.根据权利要求6所述的GaN基功率二极管制备方法，其特征在于，还包括：底部电极形成步骤，在所述GaN衬底背面形成底部电极，与所述GaN衬底形成欧姆接触。
8.根据权利要求6或7所述的GaN基功率二极管制备方法，其特征在于，所述第一金属结构形成步骤，具体包括如下步骤：
在所述GaN外延层中形成多个以预定间隔分布的开口区；
在所述开口区中形成所述第一金属结构。
9.根据根据权利要求6或7所述的GaN基功率二极管制备方法，其特征在于，所述第一金属结构形成步骤，具体包括如下步骤：
在所述GaN外延层上形成第一金属外延层；
对所述第一金属外延层进行图形化，使部分所述GaN外延层暴露，形成以预定间隔分布的第一金属结构。
10.根据权利要求9所述的GaN基功率二极管制备方法，其特征在于，还包括：在所述预定间隔中形成GaN外延结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610360509.6A CN105895708A (zh) | 2016-05-28 | 2016-05-28 | 一种GaN基功率二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610360509.6A CN105895708A (zh) | 2016-05-28 | 2016-05-28 | 一种GaN基功率二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105895708A true CN105895708A (zh) | 2016-08-24 |
Family
ID=56716908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610360509.6A Pending CN105895708A (zh) | 2016-05-28 | 2016-05-28 | 一种GaN基功率二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105895708A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952966A (zh) * | 2017-02-10 | 2017-07-14 | 江苏能华微电子科技发展有限公司 | 氮化镓肖特基二极管及其制作方法 |
| CN107393969A (zh) * | 2017-03-27 | 2017-11-24 | 香港商莫斯飞特半导体有限公司 | 一种氮化镓基肖特基二极管半导体器件及制造方法 |
| CN108231908A (zh) * | 2017-11-24 | 2018-06-29 | 西安电子科技大学 | GaN/AlGaN横向超级结二极管及其制作方法 |
| CN108231912A (zh) * | 2017-11-24 | 2018-06-29 | 西安电子科技大学 | GaN基JBS与超级结混合结构二极管及其制作方法 |
| CN113436970A (zh) * | 2021-06-24 | 2021-09-24 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262668A (en) * | 1992-08-13 | 1993-11-16 | North Carolina State University At Raleigh | Schottky barrier rectifier including schottky barrier regions of differing barrier heights |
-
2016
- 2016-05-28 CN CN201610360509.6A patent/CN105895708A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262668A (en) * | 1992-08-13 | 1993-11-16 | North Carolina State University At Raleigh | Schottky barrier rectifier including schottky barrier regions of differing barrier heights |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952966A (zh) * | 2017-02-10 | 2017-07-14 | 江苏能华微电子科技发展有限公司 | 氮化镓肖特基二极管及其制作方法 |
| CN106952966B (zh) * | 2017-02-10 | 2019-12-13 | 江苏能华微电子科技发展有限公司 | 氮化镓肖特基二极管及其制作方法 |
| CN107393969A (zh) * | 2017-03-27 | 2017-11-24 | 香港商莫斯飞特半导体有限公司 | 一种氮化镓基肖特基二极管半导体器件及制造方法 |
| CN108231908A (zh) * | 2017-11-24 | 2018-06-29 | 西安电子科技大学 | GaN/AlGaN横向超级结二极管及其制作方法 |
| CN108231912A (zh) * | 2017-11-24 | 2018-06-29 | 西安电子科技大学 | GaN基JBS与超级结混合结构二极管及其制作方法 |
| CN108231912B (zh) * | 2017-11-24 | 2020-09-08 | 西安电子科技大学 | GaN基JBS与超级结混合结构二极管及其制作方法 |
| CN113436970A (zh) * | 2021-06-24 | 2021-09-24 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
| CN113436970B (zh) * | 2021-06-24 | 2024-03-29 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW548855B (en) | Trench Schottky rectifier | |
| CN105895708A (zh) | 一种GaN基功率二极管及其制备方法 | |
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| CN104851864B (zh) | 带有悬空梁式引线结构的GaN肖特基二极管及其制作方法 | |
| CN103098189B (zh) | 半导体装置 | |
| TWI508308B (zh) | 具有雙金屬、部分凹陷電極之氮化鎵為基的肖特基二極體 | |
| CN103904135B (zh) | 肖特基二极管及其制造方法 | |
| TWI538225B (zh) | 半導體裝置及形成半導體裝置的方法 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN102915928A (zh) | 制造功率器件的方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN109712877A (zh) | 欧姆接触电极、hemt器件及制备方法 | |
| CN108258035A (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| US11121265B2 (en) | Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same | |
| CN106298977B (zh) | 二极管阳极结构、纵向二极管以及横向二极管 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN106684157A (zh) | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| JP5445899B2 (ja) | ショットキーバリアダイオード | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| KR20130078280A (ko) | 질화물계 반도체 소자 및 그 제조 방법 | |
| CN106449773A (zh) | GaN基肖特基二极管结构及其制作方法 | |
| CN103441152A (zh) | 沟槽型mos势垒肖特基二极管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160824 |