CN103904135B - 肖特基二极管及其制造方法 - Google Patents
肖特基二极管及其制造方法 Download PDFInfo
- Publication number
- CN103904135B CN103904135B CN201410158781.7A CN201410158781A CN103904135B CN 103904135 B CN103904135 B CN 103904135B CN 201410158781 A CN201410158781 A CN 201410158781A CN 103904135 B CN103904135 B CN 103904135B
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- type gallium
- nitride layer
- doped
- heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 212
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 209
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052733 gallium Inorganic materials 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- 229910017109 AlON Inorganic materials 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052593 corundum Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910017083 AlN Inorganic materials 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 4
- 238000010586 diagram Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000001465 metallisation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 13
- 230000008569 process Effects 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 description 17
- 230000008901 benefit Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- -1 ion Gallium nitride Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000013517 stratification Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Abstract
本发明公开了一种肖特基二极管及其制造方法，肖特基二极管依次包括：衬底、氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层、重掺杂p型氮化镓层和电极结构，其中：重掺杂p型氮化镓层位于轻掺杂n型氮化镓层上的部分区域，形成特定的图形；衬底和氮化镓缓冲层的部分区域进行了开孔，露出部分重掺杂n型氮化镓层；电极结构包括位于轻掺杂n型氮化镓层上的肖特基电极、位于重掺杂p型氮化镓层上的第一欧姆电极和位于开孔中并与重掺杂n型氮化镓层相接触的第二欧姆电极。本发明可以使肖特基二极管在保持低开启电压的同时通过更大的电流，并降低反向漏电；而且在工艺中不需要超高温退火，从而避免了对氮化镓材料的损伤。
Description
技术领域
本发明涉及微电子技术领域，特别是涉及一种氮化镓肖特基二极管及其制造方法。
背景技术
在高功率半导体器件领域，基于第三代半导体材料氮化镓的功率器件近年来发生了大规模的发展，正在逐渐被广泛应用。在一些对器件性能要求较高的如雷达、通信基站等领域，氮化镓基器件正在逐步取代硅基器件。与硅材料相比，氮化镓材料具有禁带宽度大、击穿电场强度高、电子饱和漂移速度高、化学稳定性强和热膨胀系数小等优点，所制作的器件可以满足高功率、高耐压、耐高温和高能效等要求。
肖特基二极管是一种低功耗、超高速半导体器件，在开关电源、高频整流等领域有着广泛的应用。其中，氮化镓基肖特基二极管是通过金属与氮化镓材料接触形成肖特基势垒而形成。图1是传统的氮化镓基肖特基二级管结构示意图，衬底10上依次沉积重掺杂n型氮化镓层21和轻掺杂n型氮化镓层22，轻掺杂n型氮化镓层22的局部被刻蚀形成台面，阴极金属23与重掺杂n型氮化镓层21形成欧姆接触，阳极金属24与轻掺杂n型氮化镓层22形成肖特基接触。与pn结二极管相比，肖特基二极管具有正向开启电压低和开关速度快的特点，但同时也有正向导通电流小、反向漏电流大和反向耐压低的缺点。
结型势垒肖特基二极管（Junction Barrier Schottky diode，JBS diode）的出现，在保持肖特基二极管优点的同时，弥补了其不足，在器件性能上有着明显的优势。图2为基于氮化镓材料的结型势垒肖特基二极管的结构示意图。该器件为垂直结构，可以增大导通电流，减小器件面积从而提高晶片使用率。阴极金属23与重掺杂n型氮化镓层21形成欧姆接触，22为轻掺杂n型氮化镓层，在其表面的部分区域形成了重掺杂p型氮化镓区25，重掺杂p型氮化镓是通过Mg离子注入的方法实现的。阳极金属24与轻掺杂n型氮化镓层22形成肖特基接触，与其上的p型氮化镓区25形成欧姆接触。当加正向偏压逐渐增大时，轻掺杂n型氮化镓与金属形成的肖特基结首先开启，这样就保留了传统肖特基二极管低开启电压的特性。随着正向电压继续增大，重掺杂p型氮化镓区25与轻掺杂n型氮化镓层22形成的pn结开启，器件电流由pn结电流主导，使得该肖特基二极管的导通电流更大。当器件上加反向偏压时，pn结产生空间电荷区会分布至阳极金属24下方，在空间电荷区的作用下，器件的反向漏电会大幅度降低。因此器件在保留与传统肖特基二极管相近的开启电压的同时，正向可通过更大电流，反向漏电流更小，并且反向可承受更大的电压。
上述基于氮化镓的二极管制作工艺中最重要的一个环节，是重掺杂p型氮化镓区域的制作。目前的技术中，选择性区域的离子掺杂大多使用离子注入。Mg离子注入可以实现器件中要求的p+区域，但高浓度离子注入会摧毁氮化镓材料的晶格，需要超高温退火进行激活与修复（通常高于1400摄氏度）。超高温会严重影响氮化镓材料的表面态，甚至使氮化镓分解，形成材料的严重缺损，降低器件性能。
因此，针对上述技术问题，有必要提供一种肖特基二极管及其制造方法。
发明内容
有鉴于此，为了解决所述现有技术中的问题，本发明提出了一种新型的基于氮化镓材料的肖特基二极管及其制造方法。该器件采用垂直结构，位于阳极的重掺杂p型氮化镓区域是通过外延生长形成的；重掺杂p型氮化镓区域的特定图形是由选择性外延或外延后的选择性刻蚀实现的。该器件的制造工艺不需要离子注入，从而避免了对氮化镓材料的损伤。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种肖特基二极管，所述肖特基二极管为一种外延多层结构，所述肖特基二极管依次包括：衬底、氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层、重掺杂p型氮化镓层和电极结构，其中：
所述重掺杂p型氮化镓层位于所述轻掺杂n型氮化镓层上的部分区域，形成特定的图形；
所述衬底和所述氮化镓缓冲层的部分区域进行了开孔，露出所述部分重掺杂n型氮化镓层；
所述电极结构包括位于所述轻掺杂n型氮化镓层上的肖特基电极、位于所述重掺杂p型氮化镓层上的第一欧姆电极和位于所述开孔中并与所述重掺杂n型氮化镓层相接触的第二欧姆电极。
作为本发明的进一步改进，所述轻掺杂n型氮化镓层表面和所述重掺杂p型氮化镓层表面上部分具有介质层，所述介质层具有开口，肖特基电极和重掺杂p型氮化镓层上的第一欧姆电极位于所述开口中。
作为本发明的进一步改进，所述介质层为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
作为本发明的进一步改进，所述开口中的肖特基电极边缘和/或所述介质层下方的重掺杂p型氮化镓层呈环形，形成多重边缘保护环。
作为本发明的进一步改进，所述重掺杂p型氮化镓层的俯视图形状为多个没有尖锐角度的图形。
作为本发明的进一步改进，所述重掺杂p型氮化镓层的俯视图形状为长条形、六边形、圆形中一种或多种的组合。
作为本发明的进一步改进，所述第一欧姆电极和/或肖特基电极具有场板结构。
作为本发明的进一步改进，所述第二欧姆电极具有场板结构。
作为本发明的进一步改进，所述衬底为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或几种的组合。
作为本发明的进一步改进，所述衬底和氮化镓缓冲层之间包括氮化镓成核层。
相应地，本发明还公开了一种肖特基二极管的制造方法，所述制造方法包括以下步骤：
S1、提供衬底；
S2、在衬底上依次生长氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层和特定图形的重掺杂p型氮化镓层；
S3、在所述轻掺杂n型氮化镓层上沉积肖特基电极，并退火；
S4、在所述重掺杂p型氮化镓层上沉积第一欧姆电极，并退火；
S5、对所述衬底和所述氮化镓缓冲层的欧姆电极区域进行开孔刻蚀，露出所述重掺杂n型氮化镓层，在开孔上沉积第二欧姆电极，并退火。
作为本发明的进一步改进，所述步骤S3前还包括：
在所述轻掺杂n型氮化镓层表面和所述重掺杂p型氮化镓层表面上部分沉积介质层，所述介质层具有开口，肖特基电极和重掺杂p型氮化镓层上的第一欧姆电极位于所述开口中。
作为本发明的进一步改进，所述介质层为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
作为本发明的进一步改进，所述开口中的肖特基电极边缘和/或所述介质层下方的重掺杂p型氮化镓层呈环形，形成多重边缘保护环。
作为本发明的进一步改进，所述步骤S2中“特定图形的重掺杂p型氮化镓层”的生长方法为：
在生长完轻掺杂n型氮化镓层后，在轻掺杂n型氮化镓层上外延生长重掺杂p型氮化镓层；
将重掺杂p型氮化镓层采用选择性刻蚀的方法将部分区域刻蚀掉，直至刻蚀到轻掺杂n型氮化镓层停止，形成特定图形的重掺杂p型氮化镓层；
作为本发明的进一步改进，所述步骤S2中“特定图形的重掺杂p型氮化镓层”的生长方法为：
在生长轻掺杂n型氮化镓层后，在轻掺杂n型氮化镓层表面重掺杂p型氮化镓层图形区域以外的部分制作掩膜；
用选择性外延的方法生长重掺杂p型氮化镓层；
将掩膜去掉，即得到特定图形的重掺杂p型氮化镓层。
作为本发明的进一步改进，所述掩膜为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
作为本发明的进一步改进，其特征在于，所述步骤S5前还包括对衬底进行减薄。
作为本发明的进一步改进，所述步骤S3中轻掺杂n型氮化镓层上的肖特基电极、步骤S4中重掺杂p型氮化镓层上的第一欧姆电极、和步骤S5中衬底一侧的开孔区域上的第二欧姆电极的制作顺序，按照所需退火温度由高到低进行制备。
本发明具有以下有益效果：
本发明作为一种新型氮化镓材料肖特基二极管，融合了传统肖特基二极管和pn结二极管的优点，正向开启电压小，并且可以通过更大的电流；反向漏电流小，并且可以承受更大的电压；
肖特基二极管器件采用垂直结构，可以增大导通电流，减小器件面积从而提高晶片使用率；
重掺杂p型氮化镓多重边缘保护环与欧姆电极下的重掺杂p型氮化镓层可以同时通过外延生长来制作，特定的图形通过选择性生长或选择性刻蚀来实现，避免了采用离子注入方法时造成的氮化镓材料损伤；
多重边缘保护环可以有效的分散器件边缘的电场，减小电场强度，特别是在高工作电压下有效的保护器件。重掺杂p型氮化镓层和相应多重边缘保护环的形状、尺寸、间距等均可根据对器件性能参数的要求而进行设计。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的氮化镓基肖特基二级管的结构示意图；
图2为现有技术中氮化镓结型势垒肖特基二极管的结构示意图；
图3为本发明第一实施方式中肖特基二级管的结构示意图；
图4为本发明第二实施方式中肖特基二级管的结构示意图；
图5A-5E为本发明第一实施方式中肖特基二级管的制造方法步骤状态图；
图6A-6G为本发明第二实施方式中肖特基二级管的制造方法步骤状态图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明中肖特基二极管为一种外延多层结构，依次包括：衬底、氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层、重掺杂p型氮化镓层和电极结构，其中：
重掺杂p型氮化镓层位于所述轻掺杂n型氮化镓层上的部分区域，形成特定的图形；
衬底和氮化镓缓冲层的部分区域进行了开孔，露出所述部分重掺杂n型氮化镓层；
电极结构包括位于轻掺杂n型氮化镓层上的肖特基电极、位于重掺杂p型氮化镓层上的第一欧姆电极和位于开孔中并与重掺杂n型氮化镓层相接触的第二欧姆电极。
进一步地，衬底和氮化镓缓冲层之间包括氮化镓成核层。
本发明中肖特基二极管的制造方法包括以下步骤：
S1、提供衬底；
S2、在衬底上依次生长氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层和特定图形的重掺杂p型氮化镓层；
S3、在轻掺杂n型氮化镓层上沉积肖特基电极，并退火；
S4、在重掺杂p型氮化镓层上沉积第一欧姆电极，并退火；
S5、对衬底和所述氮化镓缓冲层的欧姆电极区域进行开孔刻蚀，露出重掺杂n型氮化镓层，在开孔上沉积第二欧姆电极，并退火。
其中，
步骤S2中“特定图形的重掺杂p型氮化镓层”的生长方法可以为：
在生长完轻掺杂n型氮化镓层后，在轻掺杂n型氮化镓层上外延生长重掺杂p型氮化镓层；
将重掺杂p型氮化镓层采用选择性刻蚀的方法将部分区域刻蚀掉，直至刻蚀到轻掺杂n型氮化镓层停止，形成特定图形的重掺杂p型氮化镓层；
步骤S2中“特定图形的重掺杂p型氮化镓层”的生长方法还可以为：
在生长轻掺杂n型氮化镓层后，在轻掺杂n型氮化镓层表面重掺杂p型氮化镓层图形区域以外的部分制作掩膜；
用选择性外延的方法生长重掺杂p型氮化镓层；
将掩膜去掉，即得到特定图形的重掺杂p型氮化镓层。
进一步地，步骤S3、S4、S5中肖特基电极、第一欧姆电极、和第二欧姆电极的制作顺序，按照所需退火温度由高到低进行制备。
以下结合附图，通过具体实施方式，对本发明的技术方案做详细介绍。
图3为本发明第一实施方式中肖特基二级管的结构示意图。该增强型器件包括：衬底10、氮化镓缓冲层20、重掺杂n型氮化镓层21、轻掺杂n型氮化镓层22、重掺杂p型氮化镓层25和电极结构。重掺杂p型氮化镓层25位于轻掺杂n型氮化镓层22上的部分区域，形成长条形。衬底10和氮化镓缓冲层20的欧姆电极区域进行了开孔，露出重掺杂n型氮化镓层21。电极结构包括位于重掺杂p型氮化镓层25上的第一欧姆电极26、位于轻掺杂n型氮化镓层22上和第一欧姆电极26上的肖特基电极24、和位于开孔中并与重掺杂n型氮化镓层21相接触的第二欧姆电极23。
其中，重掺杂p型氮化镓层25的俯视图形状为多个没有尖锐角度的图形，在本实施方式中为长条形，在其他实施方式中也可以为六边形、圆形等。
优选地，在本实施方式中，第一欧姆电极26和肖特基电极24具有场板结构，第二欧姆电极23也具有场板结构。
图4为本发明第二实施方式中肖特基二级管的结构示意图。该增强型器件包括：衬底10、氮化镓缓冲层20、重掺杂n型氮化镓层21、轻掺杂n型氮化镓层22、重掺杂p型氮化镓层25、介质层27和电极结构。衬底10和氮化镓缓冲层20的欧姆电极区域进行了开孔，露出重掺杂n型氮化镓层21。电极结构包括位于重掺杂p型氮化镓层25上的第一欧姆电极26、位于轻掺杂n型氮化镓层22上和第一欧姆电极26上的肖特基电极24、和位于开孔中并与重掺杂n型氮化镓层21相接触的第二欧姆电极23。
其中，重掺杂p型氮化镓层25的俯视图形状为多个没有尖锐角度的图形，在本实施方式中为长条形，在其他实施方式中也可以为六边形、圆形等。
优选地，在本实施方式中，第一欧姆电极26和肖特基电极24具有场板结构，第二欧姆电极23也具有场板结构。
介质层27上具有开口，肖特基电极24和第一欧姆电极26均位于开口中。重掺杂p型氮化镓层25位于轻掺杂n型氮化镓层22上的部分区域，在开口中形成多个圆柱形岛，在开口外被介质层27覆盖的部分制作为环形，形成多重边缘保护环。本发明中介质层可以为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
下面再通过具体实施方式对本发明实现上述肖特基二极管的制造方法做详细说明。
图5A至5E为本发明第一实施方式下的肖特基二极管的制造方法所对应的状态示意图。如图所示，该制造方法包括如下步骤：
首先，如图5A所示，在衬底10上用MOCVD方法先后生长氮化镓缓冲层20、重掺杂n型氮化镓层21、轻掺杂n型氮化镓层22和重掺杂p型氮化镓层25。衬底10为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或几种的组合。
如图5B所示，用选择性刻蚀的方法，将重掺杂p型氮化镓层25的部分区域刻蚀掉，直至轻掺杂n型氮化镓层22停止，未去掉的p型氮化镓层形成长条形的重掺杂p型氮化镓层。
如图5C所示，在重掺杂p型氮化镓层25上沉积欧姆电极26，并高温退火，退火温度800℃；在轻掺杂n型氮化镓层22上和第一欧姆电极26上沉积肖特基电极24，并高温退火，退火温度700℃。
如图5D所示，对衬底10进行减薄。
如图5E所示，对衬底10和氮化镓缓冲层20的欧姆电极区域进行开孔刻蚀，露出重掺杂n型氮化镓层21，在其上沉积第二欧姆电极23，并高温退火，退火温度650℃。
图6A至6G为本发明第二实施方式下的肖特基二极管的制造方法所对应的状态示意图。如图所示，该制造方法包括如下步骤：
首先，如图6A所示，在衬底10上用MOCVD方法先后生长氮化镓缓冲层20、重掺杂n型氮化镓层21和轻掺杂n型氮化镓层22。衬底10为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或几种的组合。
如图6B所示，在轻掺杂n型氮化镓层22上制作掩膜28，露出拟生长重掺杂p型氮化镓层的图形区域。图形区域包括位于中心区域的圆柱形岛，和位于周围的多重边缘保护环。掩膜28为SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
如图6C所示，外延生长重掺杂p型氮化镓层25，其生长在没有掩膜28的轻掺杂n型氮化镓层22表面。
如图6D所示，将掩膜28去掉，即得到特定图形的p型氮化镓层25。其在中心区域形成圆柱形岛，在周围形成多重边缘保护环。
如图6E所示，轻掺杂n型氮化镓层22表面和重掺杂p型氮化镓层25表面上沉积介质层27，并在重掺杂p型氮化镓层25为圆柱形岛的区域开口，开口外的重掺杂p型氮化镓层25为多重边缘保护环。介质层27为SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
如图6F所示，在开口中的重掺杂p型氮化镓层25表面上制作第一欧姆电极26，并高温退火，退火温度820℃。在开口中的轻掺杂n型氮化镓层22表面和第一欧姆电极26上制作肖特基电极24。
如图6G所示，对衬底10和氮化镓缓冲层20的欧姆电极区域进行开孔刻蚀，露出重掺杂n型氮化镓层21，在其上沉积第二欧姆电极23，并高温退火，退火温度800℃。
与现有技术相比，本发明肖特基二极管及其制造方法具有以下有益效果：
本发明作为一种新型氮化镓材料肖特基二极管，融合了传统肖特基二极管和pn结二极管的优点，正向开启电压小，并且可以通过更大的电流；反向漏电流小，并且可以承受更大的电压；
肖特基二极管器件采用垂直结构，可以增大导通电流，减小器件面积从而提高晶片使用率；
重掺杂p型氮化镓多重边缘保护环与欧姆电极下的重掺杂p型氮化镓层可以同时通过外延生长来制作，特定的图形通过选择性生长或选择性刻蚀来实现，避免了采用离子注入方法时造成的氮化镓材料损伤；
多重边缘保护环可以有效的分散器件边缘的电场，减小电场强度，特别是在高工作电压下有效的保护器件。重掺杂p型氮化镓层和相应多重边缘保护环的形状、尺寸、间距等均可根据对器件性能参数的要求而进行设计。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (19)
1.一种肖特基二极管，所述肖特基二极管为一种外延多层结构，其特征在于，所述肖特基二极管依次包括：衬底、氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层、重掺杂p型氮化镓层和电极结构，其中：
所述重掺杂p型氮化镓层位于所述轻掺杂n型氮化镓层上，所述重掺杂p型氮化镓层位于所述轻掺杂n型氮化镓层上的部分区域，形成特定的图形；
所述衬底和所述氮化镓缓冲层的部分区域进行了开孔，露出部分所述重掺杂n型氮化镓层；
所述电极结构包括位于所述轻掺杂n型氮化镓层上的肖特基电极、位于所述重掺杂p型氮化镓层上的第一欧姆电极和位于所述开孔中并与所述重掺杂n型氮化镓层相接触的第二欧姆电极；
所述肖特基电极与所述重掺杂p型氮化镓层接触；其中：
所述重掺杂p型氮化镓层的特定图形是由选择性外延或外延后的选择性刻蚀实现的。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述轻掺杂n型氮化镓层表面和所述重掺杂p型氮化镓层表面上部分具有介质层，所述介质层具有开口，所述肖特基电极和重掺杂p型氮化镓层上的所述第一欧姆电极位于所述开口中。
3.根据权利要求2所述的肖特基二极管，其特征在于，所述介质层为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
4.根据权利要求2所述的肖特基二极管，其特征在于，所述介质层下方的重掺杂p型氮化镓层呈环形，形成多重边缘保护环。
5.根据权利要求1或2所述的肖特基二极管，其特征在于，所述重掺杂p型氮化镓层的俯视图形状为多个没有尖锐角度的图形。
6.根据权利要求5所述的肖特基二极管，其特征在于，所述重掺杂p型氮化镓层的俯视图形状为长条形、六边形、圆形中一种或多种的组合。
7.根据权利要求1或2所述的肖特基二极管，其特征在于，所述第一欧姆电极和/或肖特基电极具有场板结构。
8.根据权利要求1或2所述的肖特基二极管，其特征在于，所述第二欧姆电极具有场板结构。
9.根据权利要求1或2所述的肖特基二极管，其特征在于，所述衬底为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或几种的组合。
10.根据权利要求1或2所述的肖特基二极管，其特征在于，所述衬底和氮化镓缓冲层之间包括氮化镓成核层。
11.一种如权利要求1所述的肖特基二极管的制造方法，其特征在于，所述制造方法包括以下步骤：
S1、提供衬底；
S2、在所述衬底上依次生长氮化镓缓冲层、重掺杂n型氮化镓层、轻掺杂n型氮化镓层和特定图形的重掺杂p型氮化镓层，其中，所述重掺杂p型氮化镓层位于所述轻掺杂n型氮化镓层上；
S3、在所述重掺杂p型氮化镓层上沉积第一欧姆电极，并退火；
S4、在所述轻掺杂n型氮化镓层上沉积肖特基电极，并退火；其中，所述肖特基电极与所述重掺杂p型氮化镓层接触；其中，所述重掺杂p型氮化镓层的特定图形是由选择性外延或外延后的选择性刻蚀实现的；
S5、对所述衬底和所述氮化镓缓冲层的欧姆电极区域进行开孔刻蚀，露出所述重掺杂n型氮化镓层，在开孔上沉积第二欧姆电极，并退火。
12.根据权利要求11所述的肖特基二极管的制造方法，其特征在于，所述步骤S3前还包括：
在所述轻掺杂n型氮化镓层表面和所述重掺杂p型氮化镓层表面上部分沉积介质层，所述介质层具有开口，所述肖特基电极和重掺杂p型氮化镓层上的所述第一欧姆电极位于所述开口中。
13.根据权利要求12所述的肖特基二极管的制造方法，其特征在于，所述介质层为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
14.根据权利要求12所述的肖特基二极管的制造方法，其特征在于，所述介质层下方的重掺杂p型氮化镓层呈环形，形成多重边缘保护环。
15.根据权利要求11所述的肖特基二极管的制造方法，其特征在于，所述步骤S2中“特定图形的重掺杂p型氮化镓层”的生长方法为：
在生长完所述轻掺杂n型氮化镓层后，在所述轻掺杂n型氮化镓层上外延生长所述重掺杂p型氮化镓层；
将所述重掺杂p型氮化镓层采用选择性刻蚀的方法将部分区域刻蚀掉，直至刻蚀到所述轻掺杂n型氮化镓层停止，形成特定图形的所述重掺杂p型氮化镓层。
16.根据权利要求11所述的肖特基二极管的制造方法，其特征在于，所述步骤S2中“特定图形的重掺杂p型氮化镓层”的生长方法为：
在生长所述轻掺杂n型氮化镓层后，在所述轻掺杂n型氮化镓层表面所述重掺杂p型氮化镓层图形区域以外的部分制作掩膜；
用选择性外延的方法生长所述重掺杂p型氮化镓层；
将掩膜去掉，即得到特定图形的所述重掺杂p型氮化镓层。
17.根据权利要求16所述的肖特基二极管的制造方法，其特征在于，所述掩膜为GaON、SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
18.根据权利要求11或12所述的肖特基二极管的制造方法，其特征在于，所述步骤S5前还包括对所述衬底进行减薄。
19.根据权利要求11或12所述的肖特基二极管的制造方法，其特征在于，所述步骤S3中所述重掺杂p型氮化镓层上的所述第一欧姆电极、步骤S4中所述轻掺杂n型氮化镓层上的所述肖特基电极、和步骤S5中所述衬底一侧的开孔区域上的所述第二欧姆电极的制作顺序，按照所需退火温度由高到低进行制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410158781.7A CN103904135B (zh) | 2014-04-18 | 2014-04-18 | 肖特基二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410158781.7A CN103904135B (zh) | 2014-04-18 | 2014-04-18 | 肖特基二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103904135A CN103904135A (zh) | 2014-07-02 |
| CN103904135B true CN103904135B (zh) | 2018-03-30 |
Family
ID=50995375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410158781.7A Active CN103904135B (zh) | 2014-04-18 | 2014-04-18 | 肖特基二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103904135B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870205A (zh) * | 2016-04-25 | 2016-08-17 | 复旦大学 | 一种GaN基混合PIN肖特基二极管及其制备方法 |
| CN109148605B (zh) * | 2017-06-19 | 2022-02-18 | 比亚迪半导体股份有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN107706244A (zh) * | 2017-09-18 | 2018-02-16 | 宁波海特创电控有限公司 | 一种垂直型氮化镓肖特基二极管的制作工艺 |
| CN109285774B (zh) * | 2018-09-12 | 2023-03-24 | 江苏能华微电子科技发展有限公司 | 一种基于氮化镓的结势垒肖特基二极管及其形成方法 |
| CN112531007A (zh) * | 2019-09-19 | 2021-03-19 | 中国科学院长春光学精密机械与物理研究所 | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 |
| CN110752260A (zh) * | 2019-10-31 | 2020-02-04 | 中国科学院长春光学精密机械与物理研究所 | 新型GaN结势垒肖特基二极管及其制备方法 |
| CN111863936B (zh) * | 2020-06-03 | 2023-08-25 | 深圳市爱迪芯半导体有限公司 | 一种氮化镓基结势垒肖特基二极管及其制备方法 |
| CN112903755B (zh) * | 2021-02-24 | 2023-06-02 | 太原理工大学 | 一种二氧化碳传感器及其制备方法 |
| CN113871463A (zh) * | 2021-08-31 | 2021-12-31 | 中国电子科技集团公司第十三研究所 | 氮化镓垂直型pin二极管及制备方法 |
| CN116169157A (zh) * | 2021-11-25 | 2023-05-26 | 广州华瑞升阳投资有限公司 | 一种氧化镓器件及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| CN103346084A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 新型结构的氮化镓肖特基二极管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274083B1 (en) * | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
| JP2009224603A (ja) * | 2008-03-17 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードの製造方法 |
-
2014
- 2014-04-18 CN CN201410158781.7A patent/CN103904135B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| CN103346084A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 新型结构的氮化镓肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103904135A (zh) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103904135B (zh) | 肖特基二极管及其制造方法 | |
| CN102610638B (zh) | 用于功率集成电路的SiC-BJT器件及其制作方法 | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN110518074B (zh) | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 | |
| CN110085681A (zh) | 一种氧化镓基异质pn结二极管及其制备方法 | |
| CN110931570B (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN110993684A (zh) | 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法 | |
| CN101694842A (zh) | 一种功率型AlGaN/GaN肖特基二极管及其制作方法 | |
| TW200812110A (en) | Vertical nitride semiconductor light emitting diode and method of manufacturing the same | |
| CN102916055A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN106684157A (zh) | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN105895708A (zh) | 一种GaN基功率二极管及其制备方法 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| CN105321994B (zh) | 一种氮化镓二极管及其制备方法 | |
| US9837275B2 (en) | Fabrication method of fast recovery diode | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN107104176B (zh) | 氮化镓二极管的制作方法与氮化镓二极管 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN109559989A (zh) | 碳化硅结势垒肖特基二极管及其制作方法 | |
| CN205911315U (zh) | 混合阳极电极结构的GaN基肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |