CN110931570B - 一种氮化镓肖特基势垒二极管及其制造方法 - Google Patents
一种氮化镓肖特基势垒二极管及其制造方法 Download PDFInfo
- Publication number
- CN110931570B CN110931570B CN201911279219.9A CN201911279219A CN110931570B CN 110931570 B CN110931570 B CN 110931570B CN 201911279219 A CN201911279219 A CN 201911279219A CN 110931570 B CN110931570 B CN 110931570B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- epitaxial layer
- schottky
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 104
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 230000004888 barrier function Effects 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010931 gold Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052737 gold Inorganic materials 0.000 claims abstract description 20
- -1 nickel nitride Chemical class 0.000 claims abstract description 20
- 239000010936 titanium Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000035484 reaction time Effects 0.000 claims abstract description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000002474 experimental method Methods 0.000 abstract 1
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于微电子技术领域，公开了一种氮化镓肖特基势垒二极管及其制造方法。包括衬底和衬底上方的氮化镓外延层，氮化镓外延层上设置有欧姆电极和肖特基电极，肖特基电极的材料为氮化镍，欧姆电极的材料为钛、铝、镍和金，欧姆电极面积和肖特基电极面积的比值为q，
欧姆电极和肖特基电极的上表面覆盖有PAD层，PAD层材料为镍和金。制备方法中制备氮化镍肖特基电极的方法为：在肖特基电极区域沉积镍金属，然后在氨气氛围中进行氨化，氨化的反应温度为100‑780℃，反应时间为1‑10小时，流量范围为5‑100sccm，压强范围为1‑1000mTorr。本发明的二极管反向泄漏电流更小，实验成本更低，具有较广的适用范围。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件的结构和加工工艺，特别是一种氮化镓肖特基势垒二极管及其制造方法。
背景技术
肖特基势垒二极管(SBD)是天线整流器(整流天线)电路的关键器件，决定了无线微波功率传输过程的转换效率。它被广泛应用于微波无线输电系统中，包括电动汽车动力充电、能量采集、无处不在的电源，以及建筑物内的无线配电等。然而，传统的GaAs和Si基肖特基势垒二极管不能满足微波无线传输技术在高频高压下需要更高转换效率的要求。而GaN基材料具有大的带隙、高击穿场强、高电子迁移率和高电子饱和速度等特点，因此，GaN基SBD在提高微波无线输电系统的效率方面得到广泛的关注。
在目前的研究中，有采用氮化镍与外延层接触作为肖特基接触提升性能的方案，然而现有方法制备的以氮化镍薄膜作为肖特基电极的二极管的稳定性存在很大缺陷。同时，现有的制备氮化镍薄膜的方法常采用在氮气条件下采用反应磁控溅射法，然而该方法需要耗费的时间较长，且需要的成本较高不能够批量生产。
发明内容
本发明的目的在于提供一种氮化镓肖特基势垒二极管及其制造方法，用以解决现有的以氮化镍作为肖特基电极的肖特基势垒二极管的稳定性及导电性不强且制造方法成本较高的问题。
为了实现上述任务，本发明采用以下技术方案：
一种氮化镓肖特基势垒二极管，包括衬底和衬底上方的氮化镓外延层，所述氮化镓外延层上设置有欧姆电极和肖特基电极，所述肖特基电极的材料为氮化镍，所述欧姆电极的材料为钛、铝、镍和金，所述欧姆电极面积和肖特基电极面积的比值为q，
所述欧姆电极和肖特基电极的上表面覆盖有PAD层，所述PAD层材料为镍和金。
进一步的，
进一步的，所述肖特基电极的厚度为1-50nm。
进一步的，所述PAD层厚度为50-250nm。
一种氮化镓肖特基势垒二极管的制造方法，包括如下步骤：
步骤1：在衬底上生长氮化镓外延层；
步骤2：在氮化镓外延层上划分欧姆电极区域和肖特基电极区域；
步骤3：在氮化镓外延层上的欧姆区域依次沉积钛层、铝层、镍层和金层后，在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极；
步骤4：在氮化镓外延层上的肖特基电极区域生成氮化镍肖特基电极；
步骤5：在欧姆电极上和肖特基电极上均依次沉积镍层和金层，得到氮化镓肖特基势垒二极管；
所述欧姆电极区域面积和肖特基电极区域面积的比值为q，
所述氮化镍肖特基电极的生成方法是，在氮化镓外延层上的肖特基电极区域沉积镍金属，然后在氨气氛围中进行氨化，所述氨化的反应温度为100-780℃，反应时间为1-10小时，流量范围为5-100sccm，压强范围为1-1000mTorr。
进一步的，步骤1生长氮化镓外延层时，首先生长n+-GaN外延层，然后在n+-GaN外延层上生长n--GaN外延层。
更进一步的，所述n--GaN外延层的掺杂浓度为1*1016cm-3-1*1018cm-3，所述n+-GaN外延层的掺杂浓度为1*1018cm-3-1*1020cm-3。
进一步的，
进一步的，步骤3中沉积金属的方法为磁控溅射法或电子束蒸发法，步骤4和步骤5中沉积金属的方法为磁控溅射法。
进一步的，步骤3包括如下子步骤：
步骤3.1：在步骤2得到的氮化镓外延层上依次沉积钛层、铝层、镍层和金层；
步骤3.2：剥离欧姆电极区域之外形成的金属，得到欧姆区域依次沉积的金属层；
步骤3.3：在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极。
本发明与现有技术相比具有以下技术特点：
(1)本发明提供了一种肖特基势垒二极管的制造方法，其中包括通过控制氨化反应的温度、时间、流量和压强，在氨气氛围中对肖特基电极区域沉积镍金属进行氨化制备氮化镍(NiN)，并以氮化镍作为肖特基势垒二极管的肖特基电极。利用氨气条件下制备氮化镍相较于传统方法，反应时间更短，实验成本更低，具有较广的适用范围，同时，本发明制备的NiN更好的保证了界面的完整性，从而提高了二极管的导电性能。
(2)本发明公开了一种氮化镓肖特基势垒二极管，该所有电极上覆盖一层镍/金PAD层，进一步的保护了肖特基电极和欧姆电极，使得二极管具备较高的稳定性、导电性和较低的泄漏电流，同时可以有效地提高整流系统的效率并更适合苛刻的环境。
(3)本发明公开的二极管相比较常规的二极管，反向泄漏电流降低了两到四个数量级，这样能够有效提高整流系统的效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是实施例中一种氮化镓肖特基势垒二极管的制备流程图；
图2是实施例中一种氮化镓肖特基势垒二极管的结构示意图；
图3是实施例中一种氮化镓肖特基势垒二极管的俯视结构示意图；
图4是实施例中NiN二极管与Ni二极管的IV曲线示意图；
图5是对比例中NiN二极管与Ni二极管的IV曲线示意图。
图中标号的含义为：
1-衬底、2-缓冲层、3-n+-GaN外延层、4-n--GaN外延层、5-欧姆电极、6-肖特基电极、7-PAD层电极。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
实施例1
因为氮化镓基材料具有大的带隙、高击穿场强、高电子迁移率和高电子饱和速度的特点，这种氮化镓材料表面和氮化镍形成的肖特基势垒构成了本发明的器件，采用这种器件能够提高微波无线输电系统的效率。
本实施例中公开了一种氮化镓肖特基势垒二极管，包括衬底和衬底上方的外延层，所述外延层上并列有欧姆电极和肖特基电极；欧姆电极面积和肖特基电极面积的比值为q，
所述欧姆电极上覆盖有PAD层，PAD层在欧姆电极上表面的覆盖面积小于欧姆电极的表面积；所述肖特基电极上覆盖有PAD层，PAD层在在肖特基电极上的覆盖面积小于肖特基电极的表面积以保证良好的导电性。本发明通过氨化的氮化镍薄膜层取代镍金属作为肖特基接触，这样能够显现出更好的整流特性，提高稳定性和降低泄漏电流。
本实施例中采用的衬底为蓝宝石或硅基体，外延层为n-/n+-GaN层，在外延层上的欧姆电极为多层金属，自下而上依次为钛/铝/镍/金，所述钛层与外延层接触，欧姆电极位于肖特基电极的外围。
本实施例中的肖特基电极可以为圆形，也可以为其他任意形状。
具体的，所述肖特基电极的厚度为1-50nm。
具体的，所述欧姆电极和肖特基电极上均依次沉积的镍层和金层为PAD层，所述PAD层厚度为50-250nm。
如图4所示，虚线代表的是Ni二极管，实线代表的是NiN二极管，NiN二极管比Ni二极管泄漏电流低了4个数量级，有效的提高了二极管的性能。
本实施例还公开了一种氮化镓肖特基势垒二极管的制造方法，包括如下步骤：
步骤1：在衬底上生长氮化镓外延层；
步骤2：在步骤1得到的氮化镓外延层上采用光刻工艺划分欧姆电极区域和肖特基电极区域，所述欧姆电极区域面积和肖特基电极区域面积的比值为q，
优选的，
相比于传统的欧姆电极和肖特基电极区域等大小，肖特基电极区域较大会为二极管提供更大的电流，提高导电性；
步骤3：在步骤2得到的氮化镓外延层上的欧姆区域依次沉积钛层、铝层、镍层和金层后，在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极；
步骤4：在步骤3得到的氮化镓外延层上的肖特基电极区域沉积镍金属，然后在氨气氛围中进行氨化，所述氨化的反应温度为100-780℃，反应时间为1-10小时，流量范围为5-100sccm，压强范围为1-1000mTorr，在外延层上生成肖特基电极；
步骤5：在步骤3得到的欧姆电极上和步骤4得到的肖特基电极上均依次沉积镍层和金层，得到氮化镓肖特基势垒二极管。
具体的，步骤1采用MOCVD方法生长外延层。
具体的，步骤1生长氮化镓外延层时，首先生长n+-GaN外延层，然后在n+-GaN外延层上生长n--GaN外延层。采用本步的有益效果是降低了漂移层的厚度，使得导通电阻下降。并且这种氮化镓材料表面和氨化的氮化镍形成的肖特基势垒构成了本发明的器件，采用这种器件能够提高微波无线输电系统的效率。
具体的，所述n--GaN外延层的掺杂浓度为1*1016cm-3-1*1018cm-3，所述n+-GaN外延层的掺杂浓度为1*1018cm-3-1*1020cm-3。
具体的，步骤3中沉积金属的方法为磁控溅射法或电子束蒸发法，步骤4和步骤5中沉积金属的方法为磁控溅射法。
具体的，步骤3包括如下子步骤：
步骤3.1：在步骤2得到的氮化镓外延层上依次沉积钛层、铝层、镍层和金层；
步骤3.2：剥离欧姆电极区域之外形成的金属，得到欧姆区域依次沉积的金属层；
步骤3.3：在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极。
实施例2
本实施例公开了一种通过上述制造方法制得的氮化镓肖特基势垒二极管，本实施例的制造方法在实施例1的基础上公开了如下技术特征：
步骤1中所述n--GaN层的掺杂浓度为1*1017cm-3，所述n+-GaN层的掺杂浓度为1*1019cm-3的条件下，在蓝宝石衬底上形成n-/n+GaN外延层；
步骤2中欧姆电极和肖特基电极区域之比为
步骤4中通过等离子体增强化学气相沉积PECVD将Ni在NH3氛围中在400℃下，进行3个小时氨化，在外延层上形成肖特基电极。
按照本实施例上述方法制作的GaN肖特基势垒二极管结构示意图如图2，阴极自下而上依次是蓝宝石衬底、缓冲层、3μm n+-GaN存取层、0.3μm n--GaN漂移层、Ti/Al/Ni/Au电极和Ni/Au PAD层电极，阳极区自下而上依次是蓝宝石衬底、缓冲层、3μm n+-GaN存取层、0.3μm n--GaN漂移层、NiN电极和Ni/Au PAD层电极。
实施例3
本实施例公开了一种通过上述制造方法制得的氮化镓肖特基势垒二极管，本实施例的制造方法在实施例1的基础上公开了如下技术特征：
步骤1中，所述n--GaN层的掺杂浓度为1*1017cm-3，所述n+-GaN层的掺杂浓度为1*1019cm-3；
步骤2中欧姆电极和肖特基电极区域之比为
步骤4中通过等离子体增强化学气相沉积PECVD将Ni在NH3氛围中在400℃下，进行4个小时氨化，在外延层上形成肖特基电极。
参照图2，按照本实施例中上述方法制作的GaN肖特基势垒二极管结构示意图，阴极自下而上依次是蓝宝石衬底、缓冲层、3μm n+-GaN存取层、0.3μm n--GaN漂移层、Ti/Al/Ni/Au电极和Ni/Au PAD层电极，阳极区自下而上依次是蓝宝石衬底、缓冲层、3μm n+-GaN存取层、0.3μm n--GaN漂移层、NiN电极和Ni/Au PAD层电极。
实施例4
本实施例公开了一种通过上述制造方法制得的氮化镓肖特基势垒二极管，本实施例的制造方法在实施例1的基础上公开了如下技术特征：
步骤1中，所述n--GaN层的掺杂浓度为1*1017cm-3，所述n+-GaN层的掺杂浓度为1*1019cm-3；
步骤2中欧姆电极和肖特基电极区域之比为
步骤4中通过等离子体增强化学气相沉积PECVD将Ni在NH3氛围中在500℃下，进行4个小时氨化，在外延层上形成肖特基电极。
参照图2，按照本实施例上述方法制作的GaN肖特基势垒二极管结构示意图，阴极自下而上依次是蓝宝石衬底、缓冲层、3μm n+-GaN存取层、0.3μm n--GaN漂移层、Ti/Al/Ni/Au电极和Ni/Au PAD层电极，阳极区自下而上依次是蓝宝石衬底、缓冲层、3μm n+-GaN存取层、0.3μm n--GaN漂移层、NiN电极和Ni/Au PAD层电极。
对比例1
本对比例中公开了一种氮化镓肖特基势垒二极管及其制备方法，二极管包括衬底和生长在衬底上的外延层，外延层上设置有欧姆电极和肖特基电极。述外延层为n-GaN层，肖特基电极包括氮化镍薄膜层，氮化镍薄膜层与外延层接触。
其制备方法包括如下步骤：
步骤1：用金属有机化学气相沉积法在衬底表面形成n-GaN的外延层；
步骤2：采用磁控溅射法在外延层上依次形成钛/铝/钛/金多层金属，然后采用剥离方法将在外延层上欲形成欧姆电极区域外的金属剥离，在氮气气氛中，进行热退火处理，形成欧姆接触；
步骤3：采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，形成肖特基接触，成为肖特基电极。
对比例2
本对比例中公开了一种氮化镓肖特基势垒二极管及其制备方法，二极管包括衬底和生长在衬底上的外延层，外延层上设置有欧姆电极和肖特基电极。述外延层为n-GaN层，肖特基电极为镍金属层。
其制备方法包括如下步骤：
步骤1：在衬底上生长氮化镓外延层；
步骤2：在氮化镓外延层上划分欧姆电极区域和肖特基电极区域；
步骤3：在氮化镓外延层上的欧姆区域依次沉积钛层、铝层、镍层和金层后，在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极；
步骤4：在氮化镓外延层上的肖特基电极区域沉积镍金属生成镍肖特基电极。
如图4所示为实施例2制得的二极管与对比例2制得的Ni/n-GaN肖特基二极管的电流-电压(I-V)特性对比图。如图5所示为对比例1制得的二极管与对比例2制得的Ni/n-GaN肖特基二极管的电流-电压(I-V)特性对比图。由图4和图5的电流电压特性图可以说明，由于抑制了氮化镓和氮化镍的界面态，NiN比Ni更具有热稳定性，且此专利中用氨化方法制备的NiN SBD泄漏电流比Ni SBD降低了4个数量级，比常规反应溅射技术制备的NiN SBD(图5)降低了2个数量级，并且避免了常规的反应溅射技术对GaN和NiN的界面有损伤的缺点。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (9)
1.一种氮化镓肖特基势垒二极管的制造方法，包括如下步骤：
步骤1：在衬底上生长氮化镓外延层；
步骤2：在氮化镓外延层上划分欧姆电极区域和肖特基电极区域；
步骤3：在氮化镓外延层上的欧姆区域依次沉积钛层、铝层、镍层和金层后，在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极；
步骤4：在氮化镓外延层上的肖特基电极区域生成氮化镍肖特基电极；
其特征在于，还包括步骤5：在欧姆电极上和肖特基电极上均依次沉积镍层和金层，得到氮化镓肖特基势垒二极管；
所述欧姆电极区域面积和肖特基电极区域面积的比值为q，
所述氮化镍肖特基电极的生成方法是，在氮化镓外延层上的肖特基电极区域沉积镍金属，然后在氨气氛围中进行氨化，所述氨化的反应温度为100-780℃，反应时间为1-10小时，流量范围为5-100sccm，压强范围为1-1000mTorr。
2.如权利要求1所述的氮化镓肖特基势垒二极管的制造方法，其特征在于，步骤1生长氮化镓外延层时，首先生长n+-GaN外延层，然后在n+-GaN外延层上生长n--GaN外延层。
3.如权利要求2所述的氮化镓肖特基势垒二极管的制造方法，其特征在于，所述n--GaN外延层的掺杂浓度为1*1016cm-3-1*1018cm-3，所述n+-GaN外延层的掺杂浓度为1*1018cm-3-1*1020cm-3。
4.如权利要求1所述的氮化镓肖特基势垒二极管的制造方法，其特征在于，
5.如权利要求1所述的氮化镓肖特基势垒二极管的制造方法，其特征在于，步骤3中沉积金属的方法为磁控溅射法或电子束蒸发法，步骤4和步骤5中沉积金属的方法为磁控溅射法。
6.如权利要求1所述的氮化镓肖特基势垒二极管的制造方法，其特征在于，步骤3包括如下子步骤：
步骤3.1：在步骤2得到的氮化镓外延层上依次沉积钛层、铝层、镍层和金层；
步骤3.2：剥离欧姆电极区域之外形成的金属，得到欧姆区域依次沉积的金属层；
步骤3.3：在氮气氛围中进行热退火处理，在氮化镓外延层上生成欧姆电极。
7.采用如权利要求1所述的氮化镓肖特基势垒二极管的制造方法得到的氮化镓肖特基势垒二极管，其特征在于，包括衬底和衬底上方的氮化镓外延层，所述氮化镓外延层上设置有欧姆电极和肖特基电极，所述肖特基电极的材料为氮化镍，所述欧姆电极的材料为钛、铝、镍和金，所述欧姆电极面积和肖特基电极面积的比值为q，
所述欧姆电极和肖特基电极的上表面覆盖有PAD层，所述PAD层材料为镍和金。
8.如权利要求7所述的氮化镓肖特基势垒二极管，其特征在于，所述肖特基电极的厚度为1-50nm。
9.如权利要求7所述的氮化镓肖特基势垒二极管，其特征在于，所述PAD层厚度为50-250nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911279219.9A CN110931570B (zh) | 2019-12-13 | 2019-12-13 | 一种氮化镓肖特基势垒二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911279219.9A CN110931570B (zh) | 2019-12-13 | 2019-12-13 | 一种氮化镓肖特基势垒二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110931570A CN110931570A (zh) | 2020-03-27 |
| CN110931570B true CN110931570B (zh) | 2021-05-18 |
Family
ID=69860299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911279219.9A Active CN110931570B (zh) | 2019-12-13 | 2019-12-13 | 一种氮化镓肖特基势垒二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931570B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164726B (zh) * | 2020-09-15 | 2022-11-08 | 五邑大学 | 一种肖特基势垒二极管及其制备方法 |
| CN113436970B (zh) * | 2021-06-24 | 2024-03-29 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
| CN114335169A (zh) * | 2021-11-25 | 2022-04-12 | 江西誉鸿锦材料科技有限公司 | 一种氮化镓肖特基势垒二极管及其制造方法 |
| CN115360235B (zh) * | 2022-08-09 | 2024-04-09 | 江南大学 | 一种氮化镓肖特基势垒二极管及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550622A (zh) * | 2018-03-16 | 2018-09-18 | 扬州科讯威半导体有限公司 | 一种氮化镓肖特基势垒二极管及其制造方法 |
| CN110034186A (zh) * | 2018-01-12 | 2019-07-19 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017201063A1 (en) * | 2016-05-16 | 2017-11-23 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Metal nitride alloy contact for semiconductor |
-
2019
- 2019-12-13 CN CN201911279219.9A patent/CN110931570B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034186A (zh) * | 2018-01-12 | 2019-07-19 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 |
| CN108550622A (zh) * | 2018-03-16 | 2018-09-18 | 扬州科讯威半导体有限公司 | 一种氮化镓肖特基势垒二极管及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| AlGaN/GaN肖特基势垒二极管工艺制备与结构优化;吴月芳;《信息科技辑》;20190515(第5期);论文正文第40-41页的第四章的4.3.2小节以及图4-13和图4-14 * |
| GaN Schottky barrier diode with thermally stable nickel nitride electrode deposited by reactive sputtering;Li Xiaobo 等;《Materials Science in Semiconductor Processing》;20190831;第93卷;论文正文第2-5页第2-4节 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110931570A (zh) | 2020-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110931570B (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN108550622A (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| CN108878511B (zh) | 基于金刚石的镓面极性氮化镓器件制造方法 | |
| CN101478006A (zh) | 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法 | |
| CN112186032A (zh) | 一种带场板结构的氧化镓结势垒肖特基二极管 | |
| CN115360235A (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN111799326B (zh) | 一种新型二维电子气浓度调控的晶体管结构及制作方法 | |
| CN117080183A (zh) | 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用 | |
| CN116053306A (zh) | 基于氮化镓的高电子迁移率晶体管器件及其制备方法 | |
| CN105428235A (zh) | 一种降低GaN器件漏电流的方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN114335195A (zh) | 一种亚垂直结构氮化镓肖特基势垒二极管及其制造方法 | |
| CN109346530A (zh) | 基于石墨烯插入层结构的GaN基肖特基势垒二极管SBD器件及制备方法 | |
| CN115377224A (zh) | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| CN114335169A (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| CN106486545A (zh) | 半导体单元 | |
| RU2534442C1 (ru) | Способ изготовления мощного свч-транзистора | |
| CN104008972A (zh) | 纵向导通GaN电力电子器件的制作方法 | |
| CN114121945B (zh) | 复合调制功率开关器件 | |
| US11557682B1 (en) | Low turn-on voltage GaN diodes having anode metal with consistent crystal orientation and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220708 Address after: 315131 No.16 Weishanhu Road, Daqi street, Beilun District, Ningbo City, Zhejiang Province Patentee after: Ningbo rhenium micro Semiconductor Co.,Ltd. Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an Patentee before: XIDIAN University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230727 Address after: No.2, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Patentee after: XIDIAN University Address before: 315131 No.16 Weishanhu Road, Daqi street, Beilun District, Ningbo City, Zhejiang Province Patentee before: Ningbo rhenium micro Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right |