CN108878511B - 基于金刚石的镓面极性氮化镓器件制造方法 - Google Patents

基于金刚石的镓面极性氮化镓器件制造方法 Download PDF

Info

Publication number
CN108878511B
CN108878511B CN201810659192.5A CN201810659192A CN108878511B CN 108878511 B CN108878511 B CN 108878511B CN 201810659192 A CN201810659192 A CN 201810659192A CN 108878511 B CN108878511 B CN 108878511B
Authority
CN
China
Prior art keywords
layer
gallium nitride
diamond
gallium
face polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810659192.5A
Other languages
English (en)
Other versions
CN108878511A (zh
Inventor
倪贤锋
范谦
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN201810659192.5A priority Critical patent/CN108878511B/zh
Publication of CN108878511A publication Critical patent/CN108878511A/zh
Application granted granted Critical
Publication of CN108878511B publication Critical patent/CN108878511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种基于金刚石的镓面极性氮化镓器件制造方法,包括:在衬底上依次生长氮化镓层、介质层和金刚石层以形成晶体结构;倒置所述晶体结构,并去除所述衬底;在所述氮化镓层上依次生长沟道层和势垒层。本发明所提供的基于金刚石的镓面极性氮化镓器件及其制造方法,无需衬底也无需采用载体晶圆,不仅降低了制造工艺的难度,而且提高了器件的性能,有利于基于金刚石的镓面极性氮化镓器件的产业化。

Description

基于金刚石的镓面极性氮化镓器件制造方法
技术领域
本发明涉及半导体器件制造技术领域,特别是涉及一种基于金刚石的镓面极性氮化镓器件制造方法。
背景技术
作为第三代半导体材料的代表,氮化镓(氮化镓)具有许多优良的特性,高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体器件,如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用,尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
现有的氮化镓射频器件在制造过程中需要在氮化镓材料层上设置载体晶圆,但载体晶圆与氮化镓材料层的结合部能够承受的温度较低,因此限制了其他材料层生长的温度,最终降低了氮化镓器件的性能。
发明内容
基于此,有必要提供一种基于金刚石的镓面极性氮化镓器件制造方法。
本发明提供一种基于金刚石的镓面极性氮化镓器件制造方法,包括:
在衬底上依次生长氮化镓层、介质层和金刚石层以形成晶体结构;
倒置所述晶体结构,并去除所述衬底;
在所述氮化镓层上依次生长沟道层和势垒层。
在一个实施例中,所述介质层的厚度为1nm-100nm。
在一个实施例中,所述介质层的厚度为1nm-5nm。
在一个实施例中,生长所述介质层的温度为700℃-1100℃。
在一个实施例中,所述势垒层上设有源极、漏极和栅极。
本发明所提供的氮面极性氮化镓基半导体器件及其制造方法,无需采用载体晶圆,不仅降低了制造工艺的难度,而且提高了器件的性能,有利于氮面极性氮化镓基半导体器件的产业化。
附图说明
图1-图4表示制备根据本发明的一些实施例的基于金刚石的镓面极性氮化镓器件的示意图。
图中标号:
1-衬底;2-GaN层;3-介质层;4-金刚石层;5-沟道层;6-势垒层;7-源极; 8-漏极;9-栅极。
具体实施方式
以下结合附图和具体实施例对本发明提出的基于金刚石的镓面极性氮化镓器件制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例中所提供的基于金刚石的镓面极性氮化镓器件制造方法请参考图 1-图3,所述方法包括:
S1:在衬底1上依次生长GaN层2、介质层3和金刚石层4以形成晶体结构。
其中,所述衬底1材料包括但不限于蓝宝石、碳化硅、硅和氮化铝等材料。为了生长所述GaN层2,可以先用化学试剂如丙酮和甲醇清洗所述衬底表面,然后利用氮气干燥,再通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法,在气体环境(氢气或者氮气或者氢气氮气混合气体)或者真空将衬底加热到一定温度(可以是100℃-120℃),氮面极性的GaN生长在所述衬底1上,从而形成GaN层2。所述形成GaN层2的具体工艺条件可以根据实际情况选择。
在所述GaN层2形成后,为了帮助后续生长的金刚石层4在GaN层2上生长,需要在所述GaN层2上形成一层介质层3,所述介质层3材料包括但不限于为SiN、AlN或者SiO2。介质层3的一个主要作用是防止在金刚石生长中使用的氢离子刻蚀损伤下面的GaN层2,而介质层3密度越高,所需的厚度就越小。在现有技术中,由于需要使用载体晶圆与所述GaN层2结合从而固定所述GaN层2,而所述GaN层2与所述载体晶圆的结合部的温度不能超过700℃,因此生长所述介质层3的温度不能超过700℃,这就导致介质层3的密度较低,形成的介质层 3厚度超过100nm。而在本实施例中,因为无需使用载体晶圆,所述介质层3的生长温度可以达到700℃-1100℃,从而形成高密度的介质层3,最终使介质层3 的厚度能够达到5nm以下,大幅降低介质层3的厚度。介质层3的厚度越低,所述GaN层2与所述金刚石层4之间的界面热阻就越低,更有利于大功率器件的散热。
所述金刚石层的厚度为25um-100um。所述金刚石层4可以通过晶圆生长或者晶圆键合的方法形成。所述金刚石层4形成后,所述衬底1、GaN层2、介质层3和金刚石层4形成图3所述的晶体结构。
S2:倒置所述晶体结构并去除所述衬底1。
所述晶体结构形成后,可以通过机械手将所述晶体结构翻转,使晶体结构倒置,即原先从下到上依次为衬底1、GaN层2、介质层3和金刚石层4的结构变为从下到上依次为金刚石层4、介质层3、GaN层2和衬底1的结构。然后通过激光剥离、衬底抛光、干法刻蚀或者湿法刻蚀中任一种或者多种方法的叠加去除所述衬底,暴露出所述GaN层,形成如图2所示的结构,具体采用何种方法可以根据实际的衬底材料选择。
S3:在所述GaN层2上依次生长沟道层5和势垒层6。
在暴露出的GaN层上2生长所述沟道5,此时的GaN层2为镓面极性GaN层 2,即所述GaN层2与所述沟道层5的接触面为镓面极性。所述沟道层5形成后,再在所述沟道层5上生长势垒层6,形成如图3所示的结构。所述形成沟道层5 和势垒层6的方法可以是金属有机化学气相沉积或者分子束外延或者直流溅射的任意一种,具体工艺条件可以根据实际情况选择。
所述沟道层5材料包括但不限于GaN或者InGaN,所述沟道层5与所述势垒层5相接触的表面存在有二维电子气(图中虚线所示),所述二维电子气具有高电子密度和高电子迁移率。
所述势垒层6材料包括但不限于AlGaN或者InAlN,所述势垒层5的厚度为 3nm-100nm。
所述势垒层6形成后,在所述势垒层6上形成源极7、漏极8和栅极9,其中所述栅极9位于所述源极7和漏极8之间,最终形成如图4所示的基于金刚石的镓面极性氮化镓器件。所述源极7和漏极8可以为钛、铝、镍、金中任意多种组成的合金;所述栅极9可以为镍/金或者铂/金构成的金属叠层。形成所述源极7、漏极8和栅极9的工艺为现有技术,此处不再进行阐述。
综上所述,本申请所提供的基于金刚石的镓面极性氮化镓器件及其制造方法,通过反向生长氮化镓材料的极性,无需采用载体晶圆,不仅降低了制造工艺的难度,而且提高了器件的性能,有利于基于金刚石的镓面极性氮化镓器件的产业化。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (4)

1.一种基于金刚石的镓面极性氮化镓器件制造方法,其特征在于,包括:
在衬底上依次生长氮化镓层、介质层和金刚石层以形成晶体结构,其中,生长所述介质层的温度为700℃-1100℃,所述介质层厚度小于等于5nm;
倒置所述晶体结构,并去除所述衬底;
在所述氮化镓层上依次生长沟道层和势垒层。
2.根据权利要求1所述的基于金刚石的镓面极性氮化镓器件制造方法,其特征在于,所述介质层的厚度为1nm-5nm。
3.根据权利要求1所述的基于金刚石的镓面极性氮化镓器件制造方法,其特征在于,所述在衬底上生长的氮化镓层为氮面极性氮化镓层,所述晶体结构倒置后的氮化镓层为镓面极性氮化镓层。
4.根据权利要求1所述的基于金刚石的镓面极性氮化镓器件制造方法,其特征在于,所述势垒层上设有源极、漏极和栅极。
CN201810659192.5A 2018-06-26 2018-06-26 基于金刚石的镓面极性氮化镓器件制造方法 Active CN108878511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810659192.5A CN108878511B (zh) 2018-06-26 2018-06-26 基于金刚石的镓面极性氮化镓器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810659192.5A CN108878511B (zh) 2018-06-26 2018-06-26 基于金刚石的镓面极性氮化镓器件制造方法

Publications (2)

Publication Number Publication Date
CN108878511A CN108878511A (zh) 2018-11-23
CN108878511B true CN108878511B (zh) 2019-05-10

Family

ID=64294398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810659192.5A Active CN108878511B (zh) 2018-06-26 2018-06-26 基于金刚石的镓面极性氮化镓器件制造方法

Country Status (1)

Country Link
CN (1) CN108878511B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992674B (zh) * 2021-02-05 2022-08-09 中国电子科技集团公司第十三研究所 一种垂直结构的氮化镓太赫兹二极管及制备方法
CN112993054B (zh) * 2021-02-05 2022-09-20 中国电子科技集团公司第十三研究所 倍频器及其制备方法
CN112993042A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 倍频单片、GaN太赫兹二极管及其制备方法
CN113314590B (zh) * 2021-05-19 2023-03-21 西安电子科技大学 一种氮化物高电子迁移率晶体管及其制作方法
CN113314598A (zh) * 2021-05-28 2021-08-27 西安电子科技大学 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731903A (zh) * 2017-09-14 2018-02-23 西安电子科技大学 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GR1008013B (el) * 2012-04-25 2013-10-22 Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), Μεθοδος ετεροεπιταξιακης αναπτυξης ιιι-νιτριδιων, πολικοτητας μετωπου-μεταλλου ιιι, πανω σε υποστρωματα αδαμαντα
US10037899B2 (en) * 2015-11-11 2018-07-31 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731903A (zh) * 2017-09-14 2018-02-23 西安电子科技大学 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法

Also Published As

Publication number Publication date
CN108878511A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP5634681B2 (ja) 半導体素子
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN104134689A (zh) 一种hemt器件及制备方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN108598036A (zh) 金刚石基氮化镓器件制造方法
CN108615756A (zh) 半导体器件
JP5520432B2 (ja) 半導体トランジスタの製造方法
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN101414622B (zh) 基于源场板和漏场板的复合场板异质结场效应晶体管
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
US11876129B2 (en) Semiconductor structure and manufacturing method for the semiconductor structure
CN110211880A (zh) 金刚石基氮化镓hemt结构制造方法
CN109461656A (zh) 半导体器件制造方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN115763533A (zh) 凹槽填充介质隔离漏电的同质外延GaN HEMT器件及其制作方法
CN109786438A (zh) 一种高电子迁移率晶体管及其制备方法
CN208368511U (zh) 半导体器件
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 215127 west side of b0-1f, Zhongyuan industrial building, No. 259, Changyang street, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou, Jiangsu

Patentee after: Suzhou Han Hua Semiconductor Co.,Ltd.

Address before: Room 303, building 11, Northwest District, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Patentee before: Suzhou Han Hua Semiconductor Co.,Ltd.