CN112993054B - 倍频器及其制备方法 - Google Patents

倍频器及其制备方法 Download PDF

Info

Publication number
CN112993054B
CN112993054B CN202110161027.9A CN202110161027A CN112993054B CN 112993054 B CN112993054 B CN 112993054B CN 202110161027 A CN202110161027 A CN 202110161027A CN 112993054 B CN112993054 B CN 112993054B
Authority
CN
China
Prior art keywords
gan layer
gan
film layer
diamond film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110161027.9A
Other languages
English (en)
Other versions
CN112993054A (zh
Inventor
梁士雄
吕元杰
顾国栋
宋旭波
王元刚
郭红雨
张立森
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202110161027.9A priority Critical patent/CN112993054B/zh
Publication of CN112993054A publication Critical patent/CN112993054A/zh
Application granted granted Critical
Publication of CN112993054B publication Critical patent/CN112993054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种倍频器及其制备方法,属于半导体器件技术领域,倍频器包括倍频单片,倍频单片包括GaN太赫兹二极管,GaN太赫兹二极管包括高阻硅衬底、外延生长于高阻硅衬底上的金刚石薄膜层、外延生长于金刚石薄膜层上的N+GaN层、外延生长于N+GaN层上的N‑GaN层、欧姆接触电极,以及肖特基接触电极。本发明提供的倍频器所采用的GaN太赫兹二极管利用金刚石材料介电常数低、热导率高的特性,能够提升器件散热能力,降低寄生电容和内部结温,从而提升器件的耐功率水平。

Description

倍频器及其制备方法
技术领域
本发明属于半导体器件技术领域,更具体地说,是涉及一种倍频器及其制备方法。
背景技术
传统GaN(氮化镓)太赫兹二极管倍频单片电路通常采用相同材料衬底的基础结构进行制备,由于衬底材料本身介电常数高,因此器件内部的寄生电容高,这对于毫米波和太赫兹波会产生较大的损耗,而且这类衬底材料的热导率较低,因此器件的散热能力较差,因而会导致器件内部结温升高,功率输出效率降低,甚至造成器件因高温烧毁或缩短使用寿命,严重影响GaN太赫兹二极管的耐功率水平,从而制约基于GaN太赫兹二极管的倍频单片以及倍频器的耐功率水平。
发明内容
本发明的目的在于提供一种倍频器及其制备方法,旨在解决现有技术的GaN太赫兹二极管、倍频单片及倍频器耐功率水平低的问题。
为实现上述目的,本发明采用的技术方案是:提供一种GaN太赫兹二极管,包括高阻硅衬底、外延生长于高阻硅衬底上的金刚石薄膜层、外延生长于金刚石薄膜层上的N+GaN层、外延生长于N+GaN层上的N-GaN层、欧姆接触电极,以及肖特基接触电极;其中,N+GaN层的边缘与金刚石薄膜层形成第一台阶结构,第一台阶结构的金刚石台面为有源区台面;N-GaN层的边缘与N+GaN层形成第二台阶结构,第二台阶结构的N+GaN台面为欧姆接触台面;欧姆接触电极设于欧姆接触台面上,并与有源区台面电连接;肖特基接触电极设于N-GaN层上,并与有源区台面电连接。
作为本申请另一实施例,金刚石薄膜层的厚度为30~75μm。
作为本申请另一实施例,N+GaN层的厚度为2~4μm,氮掺杂浓度量级为1018/cm3~5×1019/cm3;N-GaN层的厚度为100~400nm,氮掺杂浓度量级为1016/cm3~1018/cm3
需要说明的是,太赫兹器件要求具有超薄的衬底结构,而金刚石材料本身的减薄难度极大,而若直接在超薄的金刚石材料上外延生长GaN又无法满足工艺强度要求,难以实现。
本发明提供的GaN太赫兹二极管的有益效果在于:与现有技术相比,本发明GaN太赫兹二极管,在高阻硅衬底上外延金刚石薄膜层从而形成硅基金刚石衬底,并在金刚石薄膜层上依次外延N+GaN层和N-GaN层后,通过刻蚀形成有源区台面和欧姆接触台面,然后分别在欧姆接触台面和N-GaN层上制备欧姆接触电极和肖特基接触电极,从而获得以金刚石薄膜层为衬底结构的GaN太赫兹二极管,利用高阻硅衬底对金刚石薄膜层的加强承托作用,能够提高金刚石薄膜层的强度,从而实现在超薄金刚石材料上制备GaN太赫兹二极管,由于金刚石材料的介电常数低、热导率高,因此能够降低器件内部寄生电容并提高器件整体散热能力,从而减少太赫兹波的损耗,提高功率输出效率,降低器件内部结温,进而能够提升GaN太赫兹二极管的耐功率水平。
本发明还提供了一种倍频单片,包括上述GaN太赫兹二极管,其中,金刚石薄膜层上设有倍频微带电路结构。
本发明提供的倍频单片采用了上述GaN太赫兹二极管,利用金刚石材料介电常数低、热导率高的特性,能够降低器件寄生电容并提高器件整体散热能力,从而减少太赫兹波的损耗,提高功率输出效率,降低器件内部结温,进而能够提升倍频单片的耐功率水平。
本发明还提供了一种倍频器,包括波导壳体,以及设于波导壳体内部的上述倍频单片;其中,波导壳体的内腔壁上设有第三台阶结构,高阻硅衬底的边缘与金刚石薄膜层形成第四台阶结构,第四台阶结构的金刚石台面搭接于第三台阶结构上。
作为本申请另一实施例,高阻硅衬底的厚度为20~30μm。
本发明提供的倍频器采用了上述倍频单片,通过在高阻硅衬底背面刻蚀露出部分金刚石薄膜层(即金刚石台面),使露出的金刚石薄膜层与波导壳体的内腔壁搭接装配,从而能够提升器件整体散热性能,降低器件内部结温,且金刚石材料的介电常数低,能够降低器件内部寄生电容,因此能够提高倍频器的功率输出效率,提升耐功率水平。
本方明还提供了一种用于制备上述倍频器的倍频器制备方法,包括以下步骤:
步骤S101,在高阻硅衬底上外延生长金刚石薄膜层,金刚石薄膜层的厚度为30~75μm;
步骤S102,在金刚石薄膜层上依次外延生长N+GaN层、N-GaN层;
步骤S103,在N-GaN层上进行刻蚀,露出N+GaN层的边缘,并在露出的N+GaN层上进行刻蚀,露出金刚石薄膜层的边缘,获得有源区台面;
步骤S104,再次在N-GaN层上进行刻蚀,并露出N+GaN层,获得欧姆接触台面;
步骤S105,在欧姆接触台面上依次进行光刻、蒸发、剥离、高温退火,形成欧姆接触;
步骤S106,在N-GaN层上蒸发Ti/Au或Ni/Au,形成肖特基接触,获得GaN太赫兹二极管;
步骤S107,根据电路设计,在金刚石薄膜层上制备倍频微带电路结构,获得倍频单片;
步骤S108,将倍频单片分片后装配至波导腔体内,获得倍频器。
作为本申请另一实施例,步骤S102包括:在金刚石薄膜层上外延生长2~4μm的N+GaN层,N+GaN层的氮掺杂浓度量级为1018/cm3~5×1019/cm3;在N+GaN层上外延生长100~400nm的N-GaN层,N-GaN层的氮掺杂浓度量级为1016/cm3~1018/cm3
作为本申请另一实施例,步骤S105包括:在欧姆接触台面上光刻欧姆接触区域;在欧姆接触区域内蒸发金属层,金属层依次为钛、铝、镍、金或钛、铝、铂、金;将金属层剥离后通过高温快速退火形成欧姆接触。
作为本申请另一实施例,步骤S108包括:
将倍频单片的高阻硅衬底减薄至20~30μm,并对高阻硅衬底进行光刻和刻蚀,使金刚石薄膜层的边缘露出;将露出的金刚石薄膜层的边缘与波导腔体的内壁搭接装配,获得倍频器。
本发明提供的倍频器制备方法的有益效果在于:与现有技术相比,本发明倍频器制备方法,在高阻硅衬底上外延金刚石薄膜层从而形成硅基金刚石衬底,并在金刚石薄膜层上依次外延N+GaN层和N-GaN层后,通过刻蚀形成有源区台面和欧姆接触台面,然后分别在欧姆接触台面和N-GaN层上制备欧姆接触电极和肖特基接触电极,从而获得以金刚石薄膜层为衬底结构的GaN太赫兹二极管,利用高阻硅衬底对金刚石薄膜层的加强承托作用,能够提高金刚石薄膜层的强度,从而实现在超薄金刚石材料上制备GaN太赫兹二极管,通过在高阻硅衬底背面刻蚀露出部分金刚石薄膜层,使露出的金刚石薄膜层与波导壳体的内腔壁搭接装配,从而能够提升器件整体散热性能,降低器件内部结温,且金刚石材料的介电常数低,能够降低器件内部寄生电容,因此能够提高倍频器的功率输出效率,提升耐功率水平;另外,本发明提供的倍频器制备方法能够在GaN太赫兹二极管及倍频单片获取过程中采用晶圆级加工制备方式,从而降低器件制作成本,提高加工制备效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的倍频器的结构示意图;
图2为本发明实施例提供的倍频器制备方法在步骤S101制备获得金刚石薄膜层后的结构示意图;
图3为本发明实施例提供的倍频器制备方法在步骤S102制备获得N+GaN层、N-GaN层后的结构示意图;
图4为本发明实施例提供的倍频器制备方法在步骤S104制备获得欧姆接触台面后的结构示意图;
图5为本发明实施例提供的倍频器制备方法在步骤S106制备获得的GaN太赫兹二极管的结构示意图;
图6为本发明实施例提供的倍频器制备方法在步骤S1081制备获得的倍频单片的结构示意图;
图7为本发明实施例提供的倍频器制备方法的工艺流程框图;
图8为本发明实施例提供的倍频器制备方法的步骤S102的具体工艺框图;
图9为本发明实施例提供的倍频器制备方法的步骤S105的具体工艺框图;
图10为本发明实施例提供的倍频器制备方法的步骤S108的具体工艺框图。
图中:1、高阻硅衬底;2、金刚石薄膜层;20、有源区台面;21、金刚石台面;3、N+GaN层;30、欧姆接触台面;4、N-GaN层;5、欧姆接触电极;6、肖特基接触电极;7、波导壳体;70、波导腔体。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
请一并参阅图2至图5,现对本发明提供的GaN太赫兹二极管进行说明。所述GaN太赫兹二极管,包括高阻硅衬底1、外延生长于高阻硅衬底1上的金刚石薄膜层2、外延生长于金刚石薄膜层2上的N+GaN层3、外延生长于N+GaN层3上的N-GaN层4、欧姆接触电极5,以及肖特基接触电极6;其中,N+GaN层3的边缘与金刚石薄膜层2形成第一台阶结构,第一台阶结构的金刚石薄膜台面为有源区台面20;N-GaN层4的边缘与N+GaN层3形成第二台阶结构,第二台阶结构的N+GaN台面为欧姆接触台面30;欧姆接触电极5设于欧姆接触台面30上,并与有源区台面20电连接;肖特基接触电极6设于N-GaN层4上,并与有源区台面20电连接。
需要说明的是,N+GaN层3即高掺杂N型GaN材料,N-GaN层4即低掺杂N型GaN材料。
本发明提供的GaN太赫兹二极管,与现有技术相比,在高阻硅衬底1上外延金刚石薄膜层2从而形成硅基金刚石衬底,并在金刚石薄膜层2上依次外延N+GaN层3和N-GaN层4后,通过刻蚀形成有源区台面20和欧姆接触台面30,然后分别在欧姆接触台面30和N-GaN层4上制备欧姆接触电极5和肖特基接触电极6,从而获得以金刚石薄膜层2为衬底结构的GaN太赫兹二极管,利用高阻硅衬底1对金刚石薄膜层2的加强承托作用,能够提高金刚石薄膜层2的强度,从而实现在超薄金刚石材料上制备GaN太赫兹二极管,由于金刚石材料的介电常数低、热导率高,因此能够降低器件内部寄生电容并提高器件整体散热能力,从而减少太赫兹波的损耗,提高功率输出效率,降低器件内部结温,进而能够提升GaN太赫兹二极管的耐功率水平。
作为本发明提供的GaN太赫兹二极管的一种具体实施方式,请参阅图2,金刚石薄膜层2的厚度为30~75μm。
本实施例中,请参阅图3,N+GaN层3的厚度为2~4μm,氮掺杂浓度量级为1018/cm3~5×1019/cm3;N-GaN层4的厚度为100~400nm,氮掺杂浓度量级为1016/cm3~1018/cm3
本发明还提供一种倍频单片。请参阅图2至图5,所述倍频单片包括上述GaN太赫兹二极管,其中,金刚石薄膜层2上设有倍频微带电路结构。
本发明提供的倍频单片,与现有技术相比,采用了上述GaN太赫兹二极管,利用金刚石材料介电常数低、热导率高的特性,能够降低器件寄生电容并提高器件整体散热能力,从而减少太赫兹波的损耗,提高功率输出效率,降低器件内部结温,进而能够提升倍频单片的耐功率水平。
本发明还提供了一种倍频器,请参阅图1至图6,所述倍频器包括波导壳体7,以及设于波导壳体7内部的上述倍频单片;其中,波导壳体7的内腔壁上设有第三台阶结构,高阻硅衬底1的边缘与金刚石薄膜层2形成第四台阶结构,第四台阶结构的金刚石台面21搭接于第三台阶结构上。
本发明提供的倍频器,与现有技术相比,采用了上述倍频单片,通过在高阻硅衬底1背面刻蚀露出部分金刚石薄膜层2(即金刚石台面21),使露出的金刚石薄膜层2与波导壳体7的内腔壁搭接装配,从而能够提升器件整体散热性能,降低器件内部结温,且金刚石材料的介电常数低,能够降低器件内部寄生电容,因此能够提高倍频器的功率输出效率,提升耐功率水平。
作为本发明提供的倍频器的一种具体实施方式,请参阅图1,高阻硅衬底1的厚度为20~30μm。
本发明还提供了一种倍频器制备方法,用于制备上述倍频器,请一并参阅图1至图7,包括以下步骤:
步骤S101,参阅图2,在高阻硅衬底1上外延生长金刚石薄膜层2,金刚石薄膜层2的厚度为30~75μm;
步骤S102,参阅图3,在金刚石薄膜层2上依次外延生长N+GaN层3、N-GaN层4;
步骤S103,参阅图4,在N-GaN层4上进行刻蚀,露出N+GaN层3的边缘,并在露出的N+GaN层3上进行刻蚀,露出金刚石薄膜层2的边缘,获得有源区台面20;
步骤S104,参阅图4,再次在N-GaN层4上进行刻蚀,并露出N+GaN层3,获得欧姆接触台面30;
步骤S105,参阅图5,在欧姆接触台面30上依次进行光刻、蒸发、剥离、高温退火,形成欧姆接触;
步骤S106,参阅图5,在N-GaN层4上蒸发Ti/Au或Ni/Au,形成肖特基接触,获得GaN太赫兹二极管;
步骤S107,参阅图6,根据电路设计,在金刚石薄膜层2上制备倍频微带电路结构,获得倍频单片;
步骤S108,参阅图1,将倍频单片分片后装配至波导腔体70内,获得倍频器。
本发明提供的倍频器制备方法,与现有技术相比,在高阻硅衬底1上外延金刚石薄膜层2从而形成硅基金刚石衬底,并在金刚石薄膜层2上依次外延N+GaN层3和N-GaN层4后,通过刻蚀形成有源区台面20和欧姆接触台面30,然后分别在欧姆接触台面30和N-GaN层4上制备欧姆接触电极5和肖特基接触电极6,从而获得以金刚石薄膜层2为衬底结构的GaN太赫兹二极管,利用高阻硅衬底1对金刚石薄膜层2的加强承托作用,能够提高金刚石薄膜层2的强度,从而实现在超薄金刚石材料上制备GaN太赫兹二极管,通过在高阻硅衬底1背面刻蚀露出部分金刚石薄膜层2,使露出的金刚石薄膜层2与波导壳体7的内腔壁搭接装配,从而能够提升器件整体散热性能,降低器件内部结温,且金刚石材料的介电常数低,能够降低器件内部寄生电容,因此能够提高倍频器的功率输出效率,提升耐功率水平;另外,本发明提供的倍频器制备方法能够在GaN太赫兹二极管及倍频单片获取过程中采用晶圆级加工制备方式,从而降低器件制作成本,提高加工制备效率。
在本实施例的步骤S101中,采用电弧法或者CVD法(Chemical Vapor Deposition,气相沉淀法)在高阻硅衬底1上生长金刚石薄膜层2;步骤S103及步骤S104中的刻蚀工艺采用ICP(Inductively Coupled Plasma,电导耦合等离子)刻蚀工艺。ICP技术是一种半导体刻蚀工艺技术,是微纳加工常用的技术手段,工艺成熟,加工过程可控程度高。
作为本发明提供的倍频器制备方法的一种具体实施方式,请参阅图3及图8,步骤S102包括:
步骤S1021,在金刚石薄膜层2上外延生长2~4μm的N+GaN层3,N+GaN层3的氮掺杂浓度量级为1018/cm3~5×1019/cm3
步骤S1022,在N+GaN层3上外延生长100~400nm的N-GaN层4,N-GaN层4的氮掺杂浓度量级为1016/cm3~1018/cm3
确保欧姆接触和肖特基接触的接触状态稳定,功率输出稳定,从而提高器件功率输出水平。
作为本发明提供的倍频器制备方法的一种具体实施方式,请参阅图5及图9,步骤S105包括:
步骤S1051,在欧姆接触台面30上光刻欧姆接触区域;
步骤S1052,在欧姆接触区域内蒸发金属层,金属层依次为钛、铝、镍、金或钛、铝、铂、金;
步骤S1053,将金属层剥离后通过高温快速退火形成欧姆接触。
工艺过程简单,容易实现,获得的欧姆接触稳定可靠,确保器件功率输出高效稳定。
作为本发明提供的倍频器制备方法的一种具体实施方式,请参阅图1、图6及图10,步骤S108包括:
步骤S1081,参阅图6,将倍频单片的高阻硅衬底1减薄至20~30μm,并对高阻硅衬底1进行光刻和刻蚀,使金刚石薄膜层2的边缘露出;
步骤S1082,参阅图1,将露出的金刚石薄膜层2的边缘与波导腔体70的内壁搭接装配,获得倍频器。
为了确保高阻硅衬底1对于金刚石薄膜层2的支撑强度和稳定性,需要采用厚度较大的高阻硅衬底1,在倍频单片制备完成后,再将高阻硅衬底1采用机械化学研磨抛光工艺进行减薄处理,使高阻硅衬底1的厚度达到20~30μm范围内,从而满足太赫兹器件对于衬底结构的厚度要求,由于对硅材料进行减薄的工艺成熟,容易实现,因此能够降低器件的制备难度;在向波导腔体70内部装配倍频单片时,通过光刻和深硅刻蚀工艺,去除高阻硅衬底1边缘的硅料,露出金刚石薄膜层2的背面(即金刚石台面21),从而能够使露出的金刚石薄膜层2位置搭装在波导腔体70的内壁(设有台阶结构)上,从而能够利用金刚石材料热导率高的特性,将倍频单片上的热量快速传递至波导腔壁上,从而降低倍频器内部结温,提高倍频器的耐功率水平。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.倍频器,其特征在于,包括波导壳体,以及设于所述波导壳体内部的倍频单片;所述倍频单片包括GaN太赫兹二极管;所述GaN太赫兹二极管包括:
高阻硅衬底;
金刚石薄膜层,外延生长于所述高阻硅衬底上;
N+GaN层,外延生长于所述金刚石薄膜层上,边缘与所述金刚石薄膜层形成第一台阶结构,所述第一台阶结构的金刚石台面为有源区台面;
N-GaN层,外延生长于所述N+GaN层上,边缘与所述N+GaN层形成第二台阶结构,所述第二台阶结构的N+GaN台面为欧姆接触台面;
欧姆接触电极,设于所述欧姆接触台面上,并与所述有源区台面电连接;
肖特基接触电极,设于所述N-GaN层上,并与所述有源区台面电连接;
其中,所述金刚石薄膜层上设有倍频微带电路结构;所述波导壳体的内腔壁上设有第三台阶结构,所述高阻硅衬底的边缘与所述金刚石薄膜层形成第四台阶结构,所述第四台阶结构的金刚石台面搭接于所述第三台阶结构上。
2.如权利要求1所述的倍频器,其特征在于,所述金刚石薄膜层的厚度为30~75μm。
3.如权利要求1所述的倍频器,其特征在于,所述N+GaN层的厚度为2~4μm,氮掺杂浓度量级为1018/cm3~5×1019/cm3;所述N-GaN层的厚度为100~400nm,氮掺杂浓度量级为1016/cm3~1018/cm3
4.如权利要求1所述的倍频器,其特征在于,所述高阻硅衬底的厚度为20~30μm。
5.倍频器制备方法,用于制备如权利要求1-4任一项所述的倍频器,其特征在于,包括以下步骤:
步骤S101,在高阻硅衬底上外延生长金刚石薄膜层,所述金刚石薄膜层的厚度为30~75μm;
步骤S102,在所述金刚石薄膜层上依次外延生长N+GaN层、N-GaN层;
步骤S103,在所述N-GaN层上进行刻蚀,露出所述N+GaN层的边缘,并在露出的所述N+GaN层上进行刻蚀,露出所述金刚石薄膜层的边缘,获得有源区台面;
步骤S104,再次在所述N-GaN层上进行刻蚀,并露出所述N+GaN层,获得欧姆接触台面;
步骤S105,在所述欧姆接触台面上依次进行光刻、蒸发、剥离、高温退火,形成欧姆接触;
步骤S106,在所述N-GaN层上蒸发Ti/Au或Ni/Au,形成肖特基接触,获得GaN太赫兹二极管;
步骤S107,根据电路设计,在所述金刚石薄膜层上制备倍频微带电路结构,获得倍频单片;
步骤S108,将所述倍频单片分片后装配至波导腔体内,获得倍频器。
6.如权利要求5所述的倍频器制备方法,其特征在于,所述步骤S102包括:
在所述金刚石薄膜层上外延生长2~4μm的所述N+GaN层,所述N+GaN层的氮掺杂浓度量级为1018/cm3~5×1019/cm3
在所述N+GaN层上外延生长100~400nm的所述N-GaN层,所述N-GaN层的氮掺杂浓度量级为1016/cm3~1018/cm3
7.如权利要求5所述的倍频器制备方法,其特征在于,所述步骤S105包括:
在所述欧姆接触台面上光刻欧姆接触区域;
在所述欧姆接触区域内蒸发金属层,所述金属层依次为钛、铝、镍、金或钛、铝、铂、金;
将所述金属层剥离后通过高温快速退火形成欧姆接触。
8.如权利要求5所述的倍频器制备方法,其特征在于,所述步骤S108包括:
将所述倍频单片的高阻硅衬底减薄至20~30μm,并对所述高阻硅衬底进行光刻和刻蚀,使所述金刚石薄膜层的边缘露出;
将露出的所述金刚石薄膜层的边缘与所述波导腔体的内壁搭接装配,获得倍频器。
CN202110161027.9A 2021-02-05 2021-02-05 倍频器及其制备方法 Active CN112993054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110161027.9A CN112993054B (zh) 2021-02-05 2021-02-05 倍频器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110161027.9A CN112993054B (zh) 2021-02-05 2021-02-05 倍频器及其制备方法

Publications (2)

Publication Number Publication Date
CN112993054A CN112993054A (zh) 2021-06-18
CN112993054B true CN112993054B (zh) 2022-09-20

Family

ID=76347993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110161027.9A Active CN112993054B (zh) 2021-02-05 2021-02-05 倍频器及其制备方法

Country Status (1)

Country Link
CN (1) CN112993054B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400866A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于调制掺杂的GaN肖特基二极管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575657B2 (en) * 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
FR3017242B1 (fr) * 2014-02-05 2017-09-01 St Microelectronics Tours Sas Diode schottky verticale au nitrure de gallium
CN108878511B (zh) * 2018-06-26 2019-05-10 苏州汉骅半导体有限公司 基于金刚石的镓面极性氮化镓器件制造方法
CN110719067B (zh) * 2019-09-05 2023-08-15 中国电子科技集团公司第十三研究所 具有热匹配结构的太赫兹倍频器
CN111816696B (zh) * 2020-06-12 2022-07-22 中国电子科技集团公司第五十五研究所 一种自对准的GaN肖特基二极管及其制造方法
CN111739931A (zh) * 2020-08-17 2020-10-02 南京中电芯谷高频器件产业技术研究院有限公司 一种再生长GaN肖特基二极管及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400866A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于调制掺杂的GaN肖特基二极管

Also Published As

Publication number Publication date
CN112993054A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
TW538542B (en) Semiconductor device and method of producing the same
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN101478006B (zh) 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN104851864B (zh) 带有悬空梁式引线结构的GaN肖特基二极管及其制作方法
JP2007287782A (ja) メサ型バイポーラトランジスタ
CN104851921A (zh) 一种垂直结构的GaN基肖特基二极管及其制作方法
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
CN112993054B (zh) 倍频器及其制备方法
CN204596798U (zh) 一种垂直结构的GaN基肖特基二极管
WO2022041674A1 (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN112289865B (zh) 可偏置混频肖特基二极管结构及半导体器件
CN110504330A (zh) 一种肖特基二极管及其制备方法
WO2022011983A1 (zh) 碳化硅结势垒肖特基半导体器件及其制造方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN204614773U (zh) 带有悬空梁式引线结构的GaN肖特基二极管
CN112993042A (zh) 倍频单片、GaN太赫兹二极管及其制备方法
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN104009157B (zh) 基于双线性渐变Al组分AlGaN电子发射层GaN耿氏二极管及制作方法
CN105870205A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
CN102544113B (zh) 一种耿氏二极管及其制备方法
CN110504327A (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
CN215527733U (zh) 一种纵向导通型GaN功率二极管
CN112992675B (zh) 用于太赫兹肖特基二极管的多孔金刚石衬底的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant