CN110504330A - 一种肖特基二极管及其制备方法 - Google Patents

一种肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN110504330A
CN110504330A CN201910686549.3A CN201910686549A CN110504330A CN 110504330 A CN110504330 A CN 110504330A CN 201910686549 A CN201910686549 A CN 201910686549A CN 110504330 A CN110504330 A CN 110504330A
Authority
CN
China
Prior art keywords
gan layer
polar gan
gallium
nitrogen
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910686549.3A
Other languages
English (en)
Other versions
CN110504330B (zh
Inventor
单亚东
谢刚
胡丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Micro Integrated Technology (shenzhen) Co Ltd
Original Assignee
Guangzhou Micro Integrated Technology (shenzhen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Micro Integrated Technology (shenzhen) Co Ltd filed Critical Guangzhou Micro Integrated Technology (shenzhen) Co Ltd
Priority to CN201910686549.3A priority Critical patent/CN110504330B/zh
Publication of CN110504330A publication Critical patent/CN110504330A/zh
Application granted granted Critical
Publication of CN110504330B publication Critical patent/CN110504330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管及其制备方法，属于半导体领域。肖特基二极管包括依次形成于衬底表面的镓极性GaN层、氮极性GaN层、钝化层；多个第一凹槽，其穿过钝化层、氮极性GaN层位于镓极性GaN层的上表面；第二凹槽，其穿过钝化层位于氮极性GaN层之中；第一阴极和第二阴极，其形成在第一凹槽之中并且形成为与镓极性GaN层电接触；阳极，其形成在第一阴极和第二阴极之间且与氮极性GaN层电接触；氧化镓，形成于第一凹槽内暴露出的镓极性GaN层、氮极性GaN层区域；氮氧化镓层，形成在第二凹槽内暴露出的氮极性GaN层区域。通过在阴极和镓极性GaN层与氮极性GaN层之间设置氧化镓，在阳极和氮极性GaN层之间设置氮氧化镓层可以显著降低肖特基二极管的漏电流。

Description

一种肖特基二极管及其制备方法
技术领域
本申请属于半导体领域，涉及一种由GaN材料形成的肖特基二极管及其制备方法。
背景技术
氮化镓(GaN)具有约3.4eV宽的直接带隙，对应于可见波段的蓝色波长区域。近年来，由于其较好的电子和光电特性而受到了很大的关注。由于GaN材料的带隙较宽，与其他常见的半导体材料相比，氮化镓击穿电压高，不仅能够在更高的温度下保持其电性能，而且还具有较高的载流子饱和速度。此外，由于具有纤锌矿晶体结构，是硬质材料，具有高导热率，因而具有比其他常规半导体高得多的熔点。因此，GaN广泛应用于高速、高压和高功率的半导体器件之中。
肖特基二极管SBD是利用金属与半导体接触形成的金属—半导体接触原理制作的，是一种热载流子二极管，具有开关频率高和正向电压低等优点，其表现出比PN结更低的阈值电压，被广泛应用于高频、大电流、低电压整流电路中。但是，与PN结二极管相比，肖特基二极管在反向偏压下反向漏电流大、反向击穿电压低，而限制了肖特基二极管的整体性能。
发明内容
针对上述现有技术的不足，本发明提供一种漏电流小的肖特基二极管及其制造方法。具体如下：
本发明的实施例，提供一种肖特基二极管，包括：
半导体衬底，依次形成于半导体衬底表面的镓极性GaN层、氮极性GaN层、钝化层；
多个第一凹槽，其穿过钝化层、氮极性GaN层位于镓极性GaN层的上表面；第二凹槽，其穿过钝化层位于氮极性GaN层之中；
第一阴极和第二阴极，其形成在第一凹槽之中并且形成为与镓极性GaN层电接触；
阳极，其形成在第一阴极和第二阴极之间且与氮极性GaN层电接触；以及
氧化镓，其形成于第一凹槽内并位于第一阴极、第二阴极和镓极性GaN层与氮极性GaN层之间；
氮氧化镓层，其形成在第二凹槽内并位于阳极和氮极性GaN层之间。
可选的，所述氧化镓的厚度为约10nm-15nm。
可选的，所述氮氧化镓层的厚度为约10nm-15nm。
可选的，所述氧化镓与所述氮氧化镓层的厚度相同。
可选的，所述衬底为硅。
本发明的实施例，提高一种制造肖特基二极管的方法，该方法包括：
步骤1：提供一衬底。
步骤2：在衬底依次形成的镓极性GaN层、氮极性GaN层、钝化层；
步骤3：形成多个第一凹槽，其穿过钝化层、氮极性GaN层位于镓极性GaN层的上表面；形成第二凹槽，其穿过钝化层位于氮极性GaN层之中；
步骤4：形成第一阴极和第二阴极，其位于第一凹槽之中并且与镓极性GaN层电接触；形成阳极，其在第一阴极和第二阴极之间且与氮极性GaN层电接触；其中，形成氧化镓，其位于第一凹槽内并位于第一阴极、第二阴极和镓极性GaN层与氮极性GaN层之间；形成氮氧化镓层，其在第二凹槽内并位于阳极和氮极性GaN层之间。
可选的，其中，形成氧化镓层包括：在形成第一阴极、第二阴极之前，开出凹槽以在第一、第二阴极的位置暴露出镓极性GaN层与氮极性GaN层的区域；和使暴露的镓极性GaN层与氮极性GaN层的区域接触氧等离子体沉积处理一段时间。
可选的，其中，形成氮氧化镓层包括：在形成阳极之前，开出凹槽以在阳极的位置处暴露出氮极性GaN层的区域；和使暴露出的氮极性GaN层的区域接触氧等离子体沉积处理一段时间。
可选的，所述一段时间为约100秒至约500秒。
可选的，还包括将氧等离子体期间的压力维持在约5Torr至约10Torr。
本发明的有益效果，通过依次设置的镓极性GaN层和氮极性GaN层形成高密度的二维电子气，提高器件的阈值电压、增加器件抗干扰能力，而通过在阴极所在的第一凹槽内暴露出的镓极性GaN层、氮极性GaN层的区域设置氧化镓层；在阳极所在的第二凹槽内暴露出的氮极性GaN层的区域设置氮氧化镓层，即阴极和镓极性GaN层与氮极性GaN层之间设置氧化镓，在阳极和氮极性GaN层之间设置氮氧化镓层，可以防止漏电流经由二维电子气在第一电极和第二电极之间流动和/或不同半导体层之间流动，从而显著降低肖特基二极管的漏电流。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种肖特基二极管的结构示意图。
图示说明：1：衬底；2：镓极性GaN层；3：氮极性GaN层；4：钝化层；5：第一、第二阴极；6：阳极；7：氧化镓；8：氮氧化镓。
具体实施方式
实施例一
本发明的实施例提供了一种肖特基二极管，参见图1，该肖特基二极管包括衬底1以及依次层叠在衬底1上的镓极性GaN层2、氮极性GaN层3、钝化层4；
多个第一凹槽，其穿过钝化层4、氮极性GaN层3且位于镓极性GaN层2的上表面；第二凹槽，其穿过钝化层4位于氮极性GaN层3之中；
第一阴极和第二阴极5，其形成在第一凹槽之中并且形成为与镓极性GaN层2电接触；
阳极6，其形成在第一阴极和第二阴极之间且与氮极性GaN层2电接触；以及
氧化镓7，其形成于第一凹槽内并位于第一阴极和第二阴极5和镓极性GaN层2与氮极性GaN层3之间；
氮氧化镓层8，其形成在第二凹槽内并位于阳极6和氮极性GaN层2之间。
本发明实施例，通过依次设置的镓极性GaN层和氮极性GaN层形成高密度的二维电子气，提高器件的阈值电压、增加器件抗干扰能力，而在第一凹槽内并位于第一阴极、第二阴极和镓极性GaN层与氮极性GaN层之间设置氧化镓，在阳极和氮极性GaN层接触的第二凹槽内部设置氮氧化镓层，可以防止漏电流经由二维电子气在第一电极和第二电极之间流动和/或不同半导体层之间流动，从而显著降低肖特基二极管的漏电流。
可选的，所述氧化镓的厚度为约10nm-15nm。
可选的，所述氮氧化镓层的厚度为约10nm-15nm。
可选的，所述氧化镓与所述氮氧化镓层的厚度相同。
可选的，所述衬底为硅。
实施例二
本发明实施例提供了一种肖特基二极管的制造方法，适用于制造实施例一提供的肖特基二极管，该制造方法包括：
步骤1：提供一衬底。
步骤2：在衬底依次形成的镓极性GaN层、氮极性GaN层、钝化层；
步骤3：形成多个第一凹槽，其穿过钝化层、氮极性GaN层位于镓极性GaN层的上表面；形成第二凹槽，其穿过钝化层位于氮极性GaN层之中；
步骤4：形成第一阴极和第二阴极，其位于第一凹槽之中并且与镓极性GaN层电接触；形成阳极，其在第一阴极和第二阴极之间且与氮极性GaN层电接触；其中，形成氧化镓，其位于第一凹槽内并位于第一阴极、第二阴极和镓极性GaN层与氮极性GaN层之间；形成氮氧化镓层，其在第二凹槽内并位于阳极和氮极性GaN层之间。
本发明实施例，通过依次设置的镓极性GaN层和氮极性GaN层形成高密度的二维电子气，提高器件的阈值电压、增加器件抗干扰能力，而在第一凹槽内并位于第一阴极、第二阴极和镓极性GaN层与氮极性GaN层之间设置氧化镓，在阳极和氮极性GaN层接触的第二凹槽内部设置氮氧化镓层可以防止漏电流经由二维电子气在第一电极和第二电极之间流动，从而显著降低肖特基二极管的漏电流。
可选的，其中，形成氧化镓层包括：在形成第一阴极、第二阴极之前，开出凹槽以在第一、第二阴极的位置暴露出镓极性GaN层与氮极性GaN层的区域；和使暴露的镓极性GaN层与氮极性GaN层的区域接触氧等离子体沉积处理一段时间。
可选的，其中，形成氮氧化镓层包括：在形成阳极之前，开出凹槽以在阳极的位置处暴露出氮极性GaN层的区域；和使暴露出的氮极性GaN层的区域接触氧等离子体沉积处理一段时间。
可选的，所述一段时间为约100秒至约500秒。
可选的，还包括将氧等离子体期间的压力维持在约5Torr至约10Torr。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种肖特基二极管，包括：
衬底，依次形成于衬底表面的镓极性GaN层、氮极性GaN层、钝化层；
多个第一凹槽，其穿过钝化层、氮极性GaN层位于镓极性GaN层的上表面；第二凹槽，其穿过钝化层位于氮极性GaN层内部；
第一阴极和第二阴极，其形成在第一凹槽之中并且形成为与镓极性GaN层电接触；
阳极，其形成在第一阴极和第二阴极之间且与氮极性GaN层电接触；以及
氧化镓，其形成于第一凹槽内并位于第一阴极和第二阴极和镓极性GaN层与氮极性GaN层之间；
氮氧化镓层，其形成在第二凹槽内并位于阳极和氮极性GaN层之间。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述氧化镓的厚度约10nm到约15nm。
3.根据权利要求1所述的肖特基二极管，其特征在于，所述氮氧化镓的厚度为约10nm到约15nm。
4.根据权利要求1所述的肖特基二极管，其特征在于，所述氧化镓与所述氮氧化镓层的厚度相同。
5.根据权利要求1所述的肖特基二极管，其特征在于，所述衬底为硅。
6.一种如权利要求1～5任一项所述的肖特基二极管的制备方法，其特征在于，所述制备方法包括：
步骤1：提供一衬底。
步骤2：在衬底依次形成的镓极性GaN层、氮极性GaN层、钝化层；
步骤3：形成多个第一凹槽，其穿过钝化层、氮极性GaN层位于镓极性GaN层的上表面；形成第二凹槽，其穿过钝化层位于氮极性GaN层之中；
步骤4：形成第一阴极和第二阴极，其位于第一凹槽之中并且与镓极性GaN层电接触；形成阳极，其在第一阴极和第二阴极之间且与氮极性GaN层电接触；其中，形成氧化镓，其位于第一凹槽内并位于第一阴极、第二阴极和镓极性GaN层与氮极性GaN层之间；形成氮氧化镓层，其在第二凹槽内并位于阳极和氮极性GaN层之间。
7.根据权利要求6所述的方法，其特征在于，形成氧化镓层包括：在形成第一阴极、第二阴极之前，开出凹槽以在第一、第二阴极的位置暴露出镓极性GaN层与氮极性GaN层的区域；和使暴露的镓极性GaN层与氮极性GaN层的区域接触氧等离子体沉积处理一段时间。
8.根据权利要求6所述的方法，其特征在于，形成氮氧化镓层包括：在形成阳极之前，开出凹槽以在阳极的位置处暴露出氮极性GaN层的区域；和使暴露出的氮极性GaN层的区域接触氧等离子体沉积处理一段时间。
9.根据权利要求7或8所述的方法，其特征在于，所述一段时间为约100秒至约500秒。
10.根据权利要求6所述的方法，其特征在于，还包括将氧等离子体期间的压力维持在约5Torr至约10Torr。
CN201910686549.3A 2019-07-29 2019-07-29 一种肖特基二极管及其制备方法 Active CN110504330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910686549.3A CN110504330B (zh) 2019-07-29 2019-07-29 一种肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910686549.3A CN110504330B (zh) 2019-07-29 2019-07-29 一种肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN110504330A true CN110504330A (zh) 2019-11-26
CN110504330B CN110504330B (zh) 2022-11-08

Family

ID=68587528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910686549.3A Active CN110504330B (zh) 2019-07-29 2019-07-29 一种肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN110504330B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021109075A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN116504888A (zh) * 2023-04-27 2023-07-28 江苏第三代半导体研究院有限公司 一种外延片及其制备方法和应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269583A1 (en) * 2004-06-04 2005-12-08 Samsung Electro-Mechanics Co., Ltd. Gallium nitride-based semiconductor light-emitting device and method of fabricatiing the same
CN104241400A (zh) * 2014-09-05 2014-12-24 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
JP2015076506A (ja) * 2013-10-09 2015-04-20 日産自動車株式会社 半導体装置及びその製造方法
CN105870164A (zh) * 2016-03-30 2016-08-17 宁波大学 一种氮化镓基高电子迁移率晶体管
US10032938B1 (en) * 2017-10-03 2018-07-24 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
CN108807500A (zh) * 2018-05-30 2018-11-13 东南大学 一种具有高阈值电压的增强型高电子迁移率晶体管
CN109755325A (zh) * 2017-11-01 2019-05-14 北京大学 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269583A1 (en) * 2004-06-04 2005-12-08 Samsung Electro-Mechanics Co., Ltd. Gallium nitride-based semiconductor light-emitting device and method of fabricatiing the same
JP2015076506A (ja) * 2013-10-09 2015-04-20 日産自動車株式会社 半導体装置及びその製造方法
CN104241400A (zh) * 2014-09-05 2014-12-24 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN105870164A (zh) * 2016-03-30 2016-08-17 宁波大学 一种氮化镓基高电子迁移率晶体管
US10032938B1 (en) * 2017-10-03 2018-07-24 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
CN109755325A (zh) * 2017-11-01 2019-05-14 北京大学 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN108807500A (zh) * 2018-05-30 2018-11-13 东南大学 一种具有高阈值电压的增强型高电子迁移率晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021109075A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN116504888A (zh) * 2023-04-27 2023-07-28 江苏第三代半导体研究院有限公司 一种外延片及其制备方法和应用

Also Published As

Publication number Publication date
CN110504330B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
JPWO2019003861A1 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
CN103003948B (zh) 二极管
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN104851921B (zh) 一种垂直结构的GaN基肖特基二极管及其制作方法
CN104851864B (zh) 带有悬空梁式引线结构的GaN肖特基二极管及其制作方法
CN101246899B (zh) 碳化硅二次外延结构
CN103904134A (zh) 基于GaN基异质结构的二极管结构及制作方法
US9236434B2 (en) Semiconductor device and manufacturing method thereof
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
CN107369720B (zh) 一种p型金刚石高低势垒肖特基二极管及其制备方法
TW200947726A (en) Buried insulator isolation for solar cell contacts
JPWO2020039971A1 (ja) 酸化物半導体装置及びその製造方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN110504330A (zh) 一种肖特基二极管及其制备方法
CN110400776A (zh) 一种功率芯片及其制备方法
CN113555429A (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN111129166B (zh) 氧化镓基半导体结构及其制备方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN204614773U (zh) 带有悬空梁式引线结构的GaN肖特基二极管
KR101261928B1 (ko) 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
RU140036U1 (ru) Мощный ограничительный диод на нитриде галлия
CN105185841B (zh) 一种场效应二极管及其制作方法
CN111180528B (zh) 一种SiC肖特基二极管三阶斜台面结终端结构
CN111863936B (zh) 一种氮化镓基结势垒肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Schottky diode and its preparation method

Effective date of registration: 20231109

Granted publication date: 20221108

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: GUANGWEI INTEGRATION TECHNOLOGY (SHENZHEN) CO.,LTD.

Registration number: Y2023980064867