CN106601789B - 一种氮化镓基肖特基势垒整流器 - Google Patents

一种氮化镓基肖特基势垒整流器 Download PDF

Info

Publication number
CN106601789B
CN106601789B CN201611102938.XA CN201611102938A CN106601789B CN 106601789 B CN106601789 B CN 106601789B CN 201611102938 A CN201611102938 A CN 201611102938A CN 106601789 B CN106601789 B CN 106601789B
Authority
CN
China
Prior art keywords
layer
gallium nitride
drift layer
schottky barrier
connectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611102938.XA
Other languages
English (en)
Other versions
CN106601789A (zh
Inventor
裴轶
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201611102938.XA priority Critical patent/CN106601789B/zh
Publication of CN106601789A publication Critical patent/CN106601789A/zh
Priority to JP2018536125A priority patent/JP6550580B2/ja
Priority to PCT/CN2017/083960 priority patent/WO2018103269A1/zh
Priority to US15/637,585 priority patent/US10672917B2/en
Application granted granted Critical
Publication of CN106601789B publication Critical patent/CN106601789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种氮化镓基肖特基势垒整流器,所述氮化镓基肖特基势垒整流器包括:连通层;位于所述连通层一侧的漂移层;位于所述漂移层一侧与连通层对侧并且经过表面刻蚀后沉积形成的金属氧化物沟槽;位于所述漂移层一侧与连通层对侧表面上的阳极金属;以及位于所述连通层一侧与漂移层对侧的阴极金属。本发明的整流器使用了异质结形成的极化电荷,可以容易地调制其密度分布;极化电荷电离产生的载流子在低温下不会被冻结,可以使器件工作在较低温下。本发明的整流器使用了金属氧化物沟槽设计,增加了器件的耐压;通过对深度方向的空间电荷密度的调制,使极化电荷沿深度方向梯度分布,改善了电场在漂移层中的分布,进一步增加了器件的耐压。

Description

一种氮化镓基肖特基势垒整流器
技术领域
本发明涉及半导体器件技术领域,具体而言,涉及一种氮化镓基肖特基势垒整流器。
背景技术
随着高铁、电动车技术的发展与普及,对更高性能的电力电子器件的需求不断提高。以碳化硅、氮化镓为代表的宽禁带半导体材料,由于其高击穿场强高、良好的导热性等特点,使用宽禁带半导体材料制备的电力电子器件可以工作在更高的电压、更高的温度下,这使得宽禁带半导体材料成为了电力电子器件领域的研究热点。
半导体材料常使用离子注入工艺,在选定的区域内引入杂质粒子,这些杂质粒子具有浅能级,在常温时即可电离产生载流子,用这种方法来调制半导体材料不同区域的电阻。此外,这些掺杂区的载流子在电场下耗尽后,剩余的电离杂质产生的空间电荷区可以产生和电场方向相反方向的内建电场,作为承受电压的机构来耗尽电场。对于氮化镓材料,这种浅能级杂质离子的注入工艺存在两个问题:一个问题是注入产生的大量晶格损伤需要极高的退火温度,而这样的高温又会使氮化镓表面性质发生退化,影响器件的性能;另一个问题是对氮化镓材料注入后退火的离子激活率很低,无法有效地通过注入工艺得到需要的掺杂浓度。这两个技术问题限制了浅能级注入工艺在氮化镓器件设计中的应用。
为了解决氮化镓材料浅能级掺杂工艺的难题,本发明使用了一种新的技术方案来代替浅能级注入掺杂工艺,可以避免高温退火带来的技术问题。在AlGaN/GaN异质结结构中,如果AlGaN中的铝组分在某一区域内连续变化,其极化电荷分布在整个铝组分变化的区域内,进而可以在AlGaN/GaN异质结结构区域内产生类似于二维电子气的体电子分布。本发明利用了相似的技术手段,利用变铝组分的AlGaN/GaN异质结结构产生极化电荷,取代一般的掺杂引入的浅能级电荷。极化电荷与浅能级掺杂引入的杂质电荷相似,可以调制半导体材料的电阻率,也可以在电场下作为空间电荷承受电压。然而,与浅能级掺杂引入的载流子相比,极化电荷引入的电子处于导带,不需要额外的激活能,所以在极低的温度下也不会有载流子冻结效应,使整流器可以工作在较低的温度下。
此外,由于整流器的电场最强位置一般在表面肖特基势垒处,故反向耐压时,容易因为肖特基势垒击穿导致器件失效。本发明的整流器使用了金属氧化物沟槽设计,将反向承受电压时漂移层中电场最强的位置由肖特基势垒处移动到了沟槽底面处,因此本发明整流器的肖特基势垒可以承受更高的电压,进而增大了本发明整流器整体的耐压水平。
进一步地,引入金属氧化物沟槽后,沟槽底面电场最强的位置会因为金属氧化物沟槽中氧化物的耐压极限而限制耐压水平,本发明利用了变铝组分的AlGaN/GaN异质结结构产生的极化电荷的浓度易于调制的优点,通过一个二次函数调制了AlGaN/GaN异质结结构中的铝组分,使产生的极化电荷延深度方向逐渐升高。这个设计的引入,可以使漂移层内电场的分布变得很平滑,没有明显的尖峰,使金属氧化物沟槽中氧化物的耐压极限不再成为限制器件耐压水平的条件,因而可以进一步地增加整流器的反向耐压水平。
因此,本发明的实施例提供一种氮化镓基肖特基势垒整流器,利用空间极化电荷区作为漂移层,使用了金属氧化物沟槽的设计结构,并且调制了异质结结构中的铝组分,与同类整流器产品相比,具有反向耐高压、工作温度低的优点。
发明内容
有鉴于此,本发明提供了一种氮化镓基肖特基势垒整流器,可以解决上述问题。
本发明提供的技术方案如下:
一种氮化镓基肖特基势垒整流器,包括:
连通层;
位于所述连通层一侧的漂移层,该漂移层为单层或多层复合结构,其中的一层或多层材料的组分沿深度方向按预设调制函数改变,所述漂移层与所述连通层形成异质结结构,使所述漂移层内产生极化电荷;
在所述漂移层远离所述连通层一侧表面刻蚀后沉积形成的金属氧化物沟槽;
位于所述漂移层远离所述连通层一侧的阳极金属;以及
位于所述连通层远离所述漂移层一侧的阴极金属。
优选地,所述漂移层中的一层或多层,其材料为铝镓氮、铟镓氮或任意可与所述连通层形成异质结机构的类似物,材料的铝组分或其他某组分的数值沿深度方向依照预设调制函数变化,变化范围在0至1之间。
优选地,所述连通层为单层或多层复合结构,其中一层或多层为氮化镓、铝镓氮、铟镓氮、氮化铝或任意可与所述漂移层形成异质结结构的类似物。
优选地,所述连通层包括衬底、缓冲层和通道层,所述氮化镓基肖特基势垒整流器还包括:
从所述阳极金属的表面刻蚀至所述衬底的阴极沟槽,所述阴极沟槽内沉积有用于将所述氮化镓层和衬底电连通的金属连线层和沉积在所述金属连线层上用于隔离所述金属连线层与漂移层的隔离填充层。
优选地,所述连通层包括衬底和外延层,所述漂移层包括与所述外延层接触以形成异质结结构的电荷层和位于所述电荷层和阳极金属之间以优化晶体表面形貌的帽层。
优选地,所述金属氧化物沟槽的厚度小于所述漂移层的厚度,所述金属氧化物沟槽与所述漂移层之间沉积有氧化物垫层,所述氧化物垫层内沉积有填充金属层。
优选地,所述漂移层的厚度为100nm-100μm。
优选地,所述漂移层的掺杂浓度为1010cm-3至1023cm-3
优选地,所述连通层的厚度为1μm-1cm。
优选地,所述连通层的掺杂浓度为1010cm-3至1023cm-3
本发明提出的一种肖特基氮化镓势垒整流器,与现有技术相比,本发明具有的优势在于:
1、本发明使用氮化镓材料进行器件设计,尤其是通过渐变铝镓氮材料延深度方向的铝组分,在铝镓氮材料内部产生了极化电荷区,代替了传统的利用浅能级掺杂的方法产生的杂质电荷区。本发明利用极化电荷电离产生的载流子导电,不许要激活能,故可以工作在较低的温度下。
2、本发明使用金属氧化物沟槽设计,将反向承受电压时漂移层中电场最强的位置由肖特基势垒处移动到了沟槽底面处,增强了整流器的耐压;尤其是通过沿深度方向调制AlGaN/GaN异质结中的铝组分,使极化产生的电荷沿深度方向梯度分布,使电场在漂移层中的分布变得平滑,进一步增强了整流器的耐压水平。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明的实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明的实施例一所提供的氮化镓基肖特基势垒整流器的结构示意图。
图2为本发明的实施例一所提供的氮化镓基肖特基势垒整流器的漂移层中铝组分的分布示意图。
图3为本发明的实施例所提供的氮化镓基肖特基势垒整流器的能带结构示意图。
图4为本发明的实施例二所提供的另一种氮化镓基肖特基势垒整流器的结构示意图。
图5为本发明的实施例二所提供的另一种氮化镓基肖特基势垒整流器的结构示意图。
图标:10,20,30-氮化镓基肖特基势垒整流器;100-连通层;101,104-衬底;102-缓冲层;103-通道层;105-外延层;200-漂移层;201-电荷层;202-帽层;300-金属氧化物沟槽;301-氧化物垫层;302-填充金属层;400-阳极金属;500-阴极金属;600-阴极沟槽;601-金属连线层;602-隔离填充层。
具体实施方式
下面将结合本发明的实施例中附图,对本发明的实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明的实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
实施例一
本发明的实施例所提供的氮化镓基肖特基势垒整流器10的结构如图1所示,氮化镓基肖特基势垒整流器10包括连通层100、漂移层200、金属氧化物沟槽300、形成肖特基接触的阳极金属400和形成欧姆接触的阴极金属500。
所述连通层100可以为N型掺杂的氮化镓衬底,也可以是由非氮化镓衬底异质外延得到,例如蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅或氮化铝中的任意一种材料的衬底进行异质外延得到,其上异质外延的氮化镓层也应为N型掺杂。其中,前述的连通层100的结构中,如果使用了非氮化镓衬底,正面的器件结构形成后,需要使用减薄技术去除此异质衬底,暴露出高掺杂的N型氮化镓衬底后,再沉积形成阴极金属。所述连通层100的厚度为1μm-1cm,掺杂浓度为1010cm-3至1023cm-3。本实施例中,连通层100为N型氮化镓衬底,掺杂浓度为1019cm-3
所述漂移层200和位于其一侧的连通层100一起形成异质结结构,其材料一般为铝镓氮、铟镓氮或其他可以与氮化镓形成异质结沟道的材料,漂移层200的厚度为100nm-100μm,掺杂浓度为1010cm-3至1023cm-3。本实施例中的漂移层200为未掺杂的铝镓氮材料,AlxGa1- xN中的铝组分x沿深度方向可以按照任意的调制函数改变。在本发明的实施例中,该漂移层200的厚度为2μm,铝组分随深度按照图2中所示的预设调制函数的规律变化。本实施例的器件沿深度方向,能带结构和极化电荷密度的分布如图3所示。
所述的金属氧化物沟槽300首先通过刻蚀漂移层200形成沟槽,此沟槽深度一般不超过漂移层200的厚度,之后在形成的沟槽中,依次沉积氧化物垫层301和填充金属层302。
该氧化物垫层301可以是氧化硅、氮化硅及其类似物中的一种。
填充金属层302为填充金属,可使用与阳极金属400相同的金属或者钛、铝、镍、钨、金、银、铂、铅、氮化钛及其类似材料中的一种或几种的组合;
所述阳极金属400位于漂移层200一侧与连通层100对侧的表面之上,该阳极金属400与漂移层200的铝镓氮材料形成肖特基势垒。该阳极金属400的材料可以选用钛、铝、镍、钨、金、银、铂、铅、氮化钛及其类似材料中的一种或几种的组合,也可以是具有复合结构的金属层。
所述的阴极金属500位于连通层100一侧与漂移层200对侧的表面之上,该阴极金属500与连通层100的N型低阻材料形成欧姆接触。该阴极金属500的材料可以选用钛、铝、镍、钨、金、银、铂、铅、氮化钛及其类似材料中的一种或几种的组合,也可以是具有复合结构的金属层。
实施例二
考虑到当前技术下功率器件的制造成本问题,本发明的实施例使用硅衬底,并且引入了半垂直的结构设计,可以避免使用衬底减薄技术,简化了工艺步骤。实施例二是实施例一的一种变体,其结构如图4所示。氮化镓基肖特基势垒整流器20包括连通层100、漂移层200、金属氧化物沟槽300、形成肖特基接触的阳极金属400、形成欧姆接触的阴极金属500和阴极沟槽600。其对于实施例一的主要变形为连通层100和阴极沟槽600。
本实施例中所述的连通层100包括衬底101、缓冲层102和通道层103。
所述的衬底101的材料可以为硅、蓝宝石、碳化硅、铌酸锂、绝缘衬底硅或氮化铝中的任意一种材料。其厚度为1μm-1cm,掺杂浓度为1010cm-3至1023cm-3
所述的缓冲层102的材料是氮化铝、铝镓氮、氮化镓或是一层或多层的氮化铝、铝镓氮、氮化镓的任意组合,其厚度为1nm-10μm,掺杂浓度为1010cm-3至1023cm-3,该缓冲层102减小衬底101和通道层103之间的晶格失配,提高通道层103的晶体质量。
所述的通道层103的材料可以是氮化镓、铝镓氮、铟镓氮是一层或多层的氮化铝、铝镓氮、氮化镓、铟镓氮的任意组合。该通道层103与漂移层200形成异质结结构,在漂移层200中形成极化电荷。其厚度可以为1nm-100nm,掺杂浓度可以为1010cm-3至1023cm-3
所述的阴极沟槽600首先通过刻蚀形成深度至衬底101的沟槽,之后依次沉积金属连线层601和隔离填充层602。
所述的金属连线层601将N型氮化镓层和硅衬底101电学连通,该金属连线层601的金属可以选用钛、铝、镍、钨、金、银、铂、铅、氮化钛及其类似材料中的一种或几种的组合,也可以是具有复合结构的金属层。
所述的隔离填充层602作为金属连线层601和漂移层200的电学隔离,其材料可以是氧化硅、氮化硅及其类似物中的一种。
实施例三
在实际的制造过程中,为了解决高浓度掺杂N型氮化镓的高缺陷密度问题,可以在铝镓氮和N型氮化镓层之间引入一层低掺杂N型氮化镓;为了保持应力和提高形成肖特基接触的半导体材料表面的结晶性能,引入了氮化镓帽层。本发明的实施例三是实施例一的又一种变体,其结构如图5所示。氮化镓基肖特基势垒整流器30包括连通层100、漂移层200、金属氧化物沟槽300、形成肖特基接触的阳极金属400和形成欧姆接触的阴极金属500。其对于实施例的主要变形为连通层100和漂移层200。
本实施例中所述的连通层100包括衬底104和外延层105。
可以理解的是,在本实施例中,所述衬底104可以为N型掺杂的氮化镓衬底,也可以是由非氮化镓衬底异质外延得到,例如蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅或氮化铝中的任意一种材料的衬底进行异质外延得到,其上异质外延的氮化镓层也应为N型掺杂。其中,前述的衬底104的结构中,如果使用了非氮化镓衬底,正面的器件结构形成后,需要使用减薄技术去除此异质衬底,暴露出高掺杂的N型氮化镓衬底后,再沉积形成阴极金属。所述衬底104的厚度可以为1μm-1cm,掺杂浓度可以为1010cm-3至1023cm-3。本实施例中,衬底104为N型氮化镓衬底,掺杂浓度为1019cm-3
所述的外延层105为轻掺杂的氮化镓外延层,厚度为100nm-10μm,掺杂浓度为1010cm-3至1023cm-3
所述漂移层200包括电荷层201和帽层202。
所述电荷层201和位于其一侧的外延层105组合形成异质结结构,其材料为铝镓氮。电荷层201的厚度可以为100nm-100μm,掺杂浓度可以为1010cm-3至1023cm-3,AlxGa1-xN中的铝组分x沿深度方向可以按照任意的调制函数改变。
所述帽层202可以是氮化镓、铝镓氮、铟镓氮是一层或多层的氮化铝、铝镓氮、氮化镓、铟镓氮的任意组合,其厚度可以为小于1nm-10um,掺杂浓度为1010cm-3至1023cm-3。该帽层202可以优化晶体表面形貌。
综上所述,本发明提出的一种氮化镓基肖特基势垒整流器,与现有技术相比,本发明的优势在于:
1、本发明使用氮化镓材料进行器件设计,尤其是通过渐变铝镓氮材料延深度方向的铝组分,在铝镓氮材料内部产生了极化电荷区,代替了传统的利用浅能级掺杂的方法产生的杂质电荷区。本发明利用极化电荷电离产生的载流子导电,不许要激活能,故可以工作在较低的温度下。
2、本发明使用金属氧化物沟槽设计,将反向承受电压时漂移层中电场最强的位置由肖特基势垒处移动到了沟槽底面处,增强了整流器的耐压;尤其是通过沿深度方向调制AlGaN/GaN异质结中的铝组分,使极化产生的电荷沿深度方向梯度分布,使电场在漂移层中的分布变得平滑,进一步增强了整流器的耐压水平。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.一种氮化镓基肖特基势垒整流器,其特征在于,包括:
连通层;
位于所述连通层一侧的漂移层,该漂移层为单层或多层复合结构,其中的一层或多层材料的组分沿深度方向按预设调制函数改变,所述漂移层与所述连通层形成异质结结构,使所述漂移层内产生极化电荷,所述漂移层为铝镓氮、铟镓氮或其他可以与氮化镓形成异质结沟道的材料;
在所述漂移层远离所述连通层一侧表面刻蚀后沉积形成的金属氧化物沟槽;
位于所述漂移层远离所述连通层一侧的阳极金属;以及
位于所述连通层远离所述漂移层一侧的阴极金属。
2.根据权利要求1所述的氮化镓基肖特基势垒整流器,其特征在于,所述漂移层中的一层或多层,其材料为铝镓氮、铟镓氮或任意可与所述连通层形成异质结机构的类似物,材料的铝组分或其他某组分的数值沿深度方向依照预设调制函数变化,变化范围在0至1之间。
3.根据权利要求1所述的氮化镓基肖特基势垒整流器,其特征在于,所述连通层为单层或多层复合结构,其中一层或多层为氮化镓、铝镓氮、铟镓氮、氮化铝或任意可与所述漂移层形成异质结结构的类似物。
4.根据权利要求1所述的氮化镓基肖特基势垒整流器,其特征在于,所述连通层包括衬底、缓冲层和通道层,所述氮化镓基肖特基势垒整流器还包括:
从所述阳极金属的表面刻蚀至所述衬底的阴极沟槽,所述阴极沟槽内沉积有用于将所述缓冲层、通道层和衬底电连通的金属连线层和沉积在所述金属连线层上用于隔离所述金属连线层与漂移层的隔离填充层。
5.根据权利要求1所述的氮化镓基肖特基势垒整流器,其特征在于,所述连通层包括衬底和外延层,所述漂移层包括与所述外延层接触以形成异质结结构的电荷层和位于所述电荷层和阳极金属之间以优化晶体表面形貌的帽层。
6.根据权利要求1至5任意一项所述的氮化镓基肖特基势垒整流器,其特征在于,所述金属氧化物沟槽的深度小于所述漂移层的厚度,所述金属氧化物沟槽与所述漂移层之间沉积有氧化物垫层,所述氧化物垫层内沉积有填充金属层。
7.根据权利要求1至5任意一项所述的氮化镓基肖特基势垒整流器,其特征在于,所述漂移层的厚度为100nm-100μm。
8.根据权利要求1至5任意一项所述的氮化镓基肖特基势垒整流器,其特征在于,所述漂移层的掺杂浓度为1010cm-3至1023cm-3
9.根据权利要求1至5任意一项所述的氮化镓基肖特基势垒整流器,其特征在于,所述连通层的厚度为1μm-1cm。
10.根据权利要求1至5任意一项所述的氮化镓基肖特基势垒整流器,其特征在于,所述连通层的掺杂浓度为1010cm-3至1023cm-3
CN201611102938.XA 2016-12-05 2016-12-05 一种氮化镓基肖特基势垒整流器 Active CN106601789B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611102938.XA CN106601789B (zh) 2016-12-05 2016-12-05 一种氮化镓基肖特基势垒整流器
JP2018536125A JP6550580B2 (ja) 2016-12-05 2017-05-11 ショットキーバリア整流器
PCT/CN2017/083960 WO2018103269A1 (zh) 2016-12-05 2017-05-11 一种肖特基势垒整流器
US15/637,585 US10672917B2 (en) 2016-12-05 2017-06-29 Schottky barrier rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611102938.XA CN106601789B (zh) 2016-12-05 2016-12-05 一种氮化镓基肖特基势垒整流器

Publications (2)

Publication Number Publication Date
CN106601789A CN106601789A (zh) 2017-04-26
CN106601789B true CN106601789B (zh) 2018-03-30

Family

ID=58594833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611102938.XA Active CN106601789B (zh) 2016-12-05 2016-12-05 一种氮化镓基肖特基势垒整流器

Country Status (3)

Country Link
JP (1) JP6550580B2 (zh)
CN (1) CN106601789B (zh)
WO (1) WO2018103269A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601789B (zh) * 2016-12-05 2018-03-30 苏州捷芯威半导体有限公司 一种氮化镓基肖特基势垒整流器
JP6685476B2 (ja) * 2017-06-29 2020-04-22 三菱電機株式会社 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP6847890B2 (ja) * 2018-05-14 2021-03-24 株式会社東芝 半導体装置
CN113611734A (zh) * 2021-07-26 2021-11-05 西安电子科技大学 基于氮化镓衬底的渐变铝组分铝镓氮mosfet及制备方法
CN114217200B (zh) * 2021-12-10 2024-01-30 西安电子科技大学芜湖研究院 一种n极性iii族氮化物半导体器件的性能预测方法及装置
WO2023248753A1 (ja) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ アモルファス基板上の窒化ガリウム系半導体デバイス及びその作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管
CN104078493A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772785B2 (en) * 2008-12-26 2014-07-08 Renesas Electronics Corporation Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
JP2011082331A (ja) * 2009-10-07 2011-04-21 National Institute Of Advanced Industrial Science & Technology 半導体素子
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP5641029B2 (ja) * 2012-09-24 2014-12-17 住友電気工業株式会社 Iii族窒化物系電子デバイス
CN103400865B (zh) * 2013-07-31 2016-07-13 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
US9422621B2 (en) * 2013-10-30 2016-08-23 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices
CN104795452B (zh) * 2014-01-16 2018-04-27 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法
US9748224B2 (en) * 2014-10-28 2017-08-29 Semiconductor Components Industries, Llc Heterojunction semiconductor device having integrated clamping device
JP6341077B2 (ja) * 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
CN106601789B (zh) * 2016-12-05 2018-03-30 苏州捷芯威半导体有限公司 一种氮化镓基肖特基势垒整流器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管
CN104078493A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN106601789A (zh) 2017-04-26
WO2018103269A1 (zh) 2018-06-14
JP6550580B2 (ja) 2019-07-31
JP2019506740A (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
US9130028B2 (en) Field effect power transistors
TW201806165A (zh) 包含漸變空乏層的三族氮化物裝置
CN106169417A (zh) 一种异质结终端的碳化硅功率器件及其制备方法
EP3588580A1 (en) Trench mos schottky diode
CN102456717B (zh) 半导体器件和用于制造半导体器件的方法
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
CN103890923A (zh) 半导体器件
CN104241400A (zh) 场效应二极管及其制备方法
CN104051547A (zh) 一种高压快速软恢复二极管及其制备方法
US9117839B2 (en) Method and system for planar regrowth in GAN electronic devices
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
US20160343801A1 (en) Vertical gallium nitride power field-effect transistor with a field plate structure
CN107026209A (zh) 基于氧化镓的结势垒肖特基二极管及其制备方法
CN111095570B (zh) 肖特基势垒二极管
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
KR20150078759A (ko) 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
CN106158985A (zh) 一种碳化硅结势垒肖特基二极管及其制作方法
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN108695396A (zh) 一种二极管及其制作方法
CN105185841B (zh) 一种场效应二极管及其制作方法
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
KR101590477B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
Wang et al. An Ultralow Turn-On GaN Lateral Field-Effect Rectifier With Schottky-MIS Cascode Anode
US8264056B2 (en) Schottky diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant