CN112993042A - 倍频单片、GaN太赫兹二极管及其制备方法 - Google Patents

倍频单片、GaN太赫兹二极管及其制备方法 Download PDF

Info

Publication number
CN112993042A
CN112993042A CN202110160011.6A CN202110160011A CN112993042A CN 112993042 A CN112993042 A CN 112993042A CN 202110160011 A CN202110160011 A CN 202110160011A CN 112993042 A CN112993042 A CN 112993042A
Authority
CN
China
Prior art keywords
layer
gan layer
doped
gan
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110160011.6A
Other languages
English (en)
Inventor
梁士雄
吕元杰
宋旭波
顾国栋
王元刚
郭红雨
张立森
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202110160011.6A priority Critical patent/CN112993042A/zh
Publication of CN112993042A publication Critical patent/CN112993042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种倍频单片、GaN太赫兹二极管及其制备方法,属于半导体器件技术领域,GaN太赫兹二极管包括N面上外延生长有氮化铝中间层的外延GaN层、外延生长于氮化铝中间层上的金刚石衬底层、依次外延生长于外延GaN层的Ga面上的高掺杂N型GaN层和低掺杂N型GaN层,以及欧姆接触电极和肖特基接触电极。本发明提供的GaN太赫兹二极管采用金刚石衬底层作为器件衬底结构,能够提高GaN太赫兹二极管的散热性能,降低器件内部结温和内部寄生电容,提升GaN太赫兹二极管的耐功率水平。本发明提供的倍频单片采用了上述GaN太赫兹二极管。

Description

倍频单片、GaN太赫兹二极管及其制备方法
技术领域
本发明属于半导体器件技术领域,更具体地说,是涉及一种倍频单片、GaN太赫兹二极管及其制备方法。
背景技术
GaN(氮化镓)二极管相比于传统GaAs(砷化镓)二极管具有一定的耐功率优势,目前,GaN二极管常用的GaN材料大多是采用蓝宝石、碳化硅或硅衬底,由于这些衬底材料的介电常数较高(约为10C2/N·M2),因此器件内部的寄生电容升高,对毫米波和太赫兹波会产生较大的损耗,而且这类衬底材料的热导率较低(约为300W/m·K),因此器件的散热能力较差,从而会导致器件内部结温升高,功率输出效率降低,甚至造成器件因高温烧毁或缩短使用寿命,严重影响GaN太赫兹二极管的耐功率水平,制约采用GaN太赫兹二极管的倍频单片的发展。
发明内容
本发明的目的在于提供一种倍频单片、GaN太赫兹二极管及其制备方法,旨在解决现有技术的GaN太赫兹二极管耐功率水平低的问题。
为实现上述目的,本发明采用的技术方案是:提供一种GaN太赫兹二极管,包括:
外延GaN层,外延GaN层的N面上外延生长有氮化铝中间层;
金刚石衬底层,外延生长于氮化铝中间层上;
高掺杂N型GaN层,外延生长于外延GaN层的Ga面上,高掺杂N型GaN层的边缘与外延GaN层形成第一台阶结构,第一台阶结构的外延GaN层台面为有源区台面;
低掺杂N型GaN层,外延生长于高掺杂N型GaN层上,低掺杂N型GaN层的边缘与高掺杂N型GaN层形成第二台阶结构,第二台阶结构的高掺杂N型GaN层台面为欧姆接触台面;
欧姆接触电极,设于欧姆接触台面上,并与有源区台面电连接;
肖特基接触电极,设于低掺杂N型GaN层上,并与有源区台面电连接。
作为本申请另一实施例,外延GaN层厚度为2.5~3.5μm;氮化铝中间层厚度为45~55nm;金刚石衬底层厚度为30~150μm。
作为本申请另一实施例,高掺杂N型GaN层的厚度为2~4μm,掺杂浓度量级为1018/cm3~5×1019/cm3;低掺杂N型GaN层的厚度为100~400nm,掺杂浓度量级为1016/cm3~1018/cm3
本发明提供的GaN太赫兹二极管的有益效果在于:与现有技术相比,本发明GaN太赫兹二极管,在外延GaN层的N面上外延生长有氮化铝中间层,并在氮化铝中间层上生长金刚石衬底层;在外延GaN层的Ga面上依次外延生长高掺杂N型GaN层和低掺杂N型GaN层,并通过刻蚀高掺杂N型GaN层和低掺杂N型GaN层形成第一台阶结构和第二台阶结构,从而获得有源区台面和欧姆接触台面,在将欧姆接触台面和低掺杂N型GaN层上分别制备欧姆接触电极和肖特基接触电极后获得GaN太赫兹二极管,由于金刚石材料的热导率高、介电常数低,因此以金刚石衬底层作为衬底结构,能够提高GaN太赫兹二极管的散热性能,降低器件内部结温和内部寄生电容,从而提高器件的功率输出效率,提升GaN太赫兹二极管的耐功率水平。
本发明还提供了一种倍频单片,包括上述GaN太赫兹二极管,其中,金刚石衬底层上设有倍频微带电路结构。
本方明提供的倍频单片采用了上述GaN太赫兹二极管,具有与上述GaN太赫兹二极管相同的有益效果,在此不再赘述。
本方明还提供了一种GaN太赫兹二极管的制备方法,用于制备上述GaN太赫兹二极管,包括以下步骤:
步骤S101,在衬底材料上外延生长N面GaN,获得外延GaN层,并在外延GaN层的N面上外延生长氮化铝中间层;
步骤S102,在氮化铝中间层上外延生长金刚石薄膜,获得金刚石衬底层;
步骤S103,将衬底材料进行机械减薄、化学机械抛光研磨、等离子刻蚀,完整露出外延GaN层的Ga面;
步骤S104,在外延GaN层的Ga面上依次外延生长高掺杂N型GaN层、低掺杂N型GaN层;
步骤S105,在低掺杂N型GaN层上进行刻蚀,露出高掺杂N型GaN层的边缘,并在露出的高掺杂N型GaN层上进行刻蚀,露出外延GaN层的Ga面边缘,获得有源区台面;
步骤S106,再次在低掺杂N型GaN层上进行刻蚀,并露出高掺杂N型GaN层,获得欧姆接触台面;
步骤S107,在欧姆接触台面上依次进行光刻、蒸发、剥离、高温退火,形成欧姆接触;
步骤S108,在低掺杂N型GaN层上蒸发Ti/Au或Ni/Au,形成肖特基接触,获得GaN太赫兹二极管。
作为本申请另一实施例,在步骤S101中,衬底材料为C面SiC或蓝宝石,厚度为300~500μm;外延GaN层的厚度为2.5~3.5μm,氮化铝中间层的厚度为45~55nm。
作为本申请另一实施例,步骤S102包括:采用电弧法或CVD法(Chemical VaporDeposition,气相沉淀法)在氮化铝中间层上生长金刚石薄膜;对金刚石薄膜进行抛光处理,获得金刚石衬底层。
作为本申请另一实施例,金刚石衬底层的厚度为30~150μm;金刚石衬底层的表面粗糙度小于0.2μm。
作为本申请另一实施例,步骤S104包括:在外延GaN层的Ga面上外延生长2~4μm的高掺杂N型GaN层,高掺杂N型GaN层的掺杂浓度量级为1018/cm3~5×1019/cm3;在高掺杂N型GaN层上外延生长100~400nm的低掺杂N型GaN层,低掺杂N型GaN层的掺杂浓度量级为1016/cm3~1018/cm3
作为本申请另一实施例,步骤S107包括:在欧姆接触台面上光刻欧姆接触区域;在欧姆接触区域内蒸发金属层,金属层依次为钛、铝、镍、金或钛、铝、铂、金;将金属层剥离后通过高温快速退火形成欧姆接触。
本方明提供的GaN太赫兹二极管的制备方法获得的GaN太赫兹二极管,具有与上述GaN太赫兹二极管相同的有益效果,在此不再赘述。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的GaN太赫兹二极管的结构示意图;
图2为本发明实施例提供的GaN太赫兹二极管的制备方法在步骤S102制备的金刚石衬底层的结构示意图;
图3为本发明实施例提供的GaN太赫兹二极管的制备方法在步骤S103获得金刚石衬底层后的结构示意图;
图4为本发明实施例提供的GaN太赫兹二极管的制备方法在步骤S104获得高掺杂N型GaN层、低掺杂N型GaN层后的结构示意图;
图5为本发明实施例提供的GaN太赫兹二极管的制备方法在步骤S105获得有源区台面后的结构示意图;
图6为本发明实施例提供的GaN太赫兹二极管的制备方法在步骤S106获得欧姆接触台面后的结构示意图;
图7为本发明实施例提供的GaN太赫兹二极管的制备方法的工艺流程框图;
图8为本发明实施例提供的GaN太赫兹二极管的制备方法的步骤S102的具体工艺流程框图;
图9为本发明实施例提供的GaN太赫兹二极管的制备方法的步骤S104的具体工艺流程框图;
图10为本发明实施例提供的GaN太赫兹二极管的制备方法的步骤S107的具体工艺流程框图。
图中:1、外延GaN层;10、有源区台面;11、N面;12、Ga面;2、氮化铝中间层;3、金刚石衬底层;4、高掺杂N型GaN层;40、欧姆接触台面;5、低掺杂N型GaN层;6、欧姆接触电极;7、肖特基接触电极;8、衬底材料。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
请一并参阅图1至图6,现对本发明提供的GaN太赫兹二极管进行说明。所述GaN太赫兹二极管,包括:
外延GaN层1,外延GaN层1的N面11上外延生长有氮化铝中间层2;
金刚石衬底层3,外延生长于氮化铝中间层2上;
高掺杂N型GaN层4,外延生长于外延GaN层1的Ga面12上,高掺杂N型GaN层4的边缘与外延GaN层1形成第一台阶结构,第一台阶结构的外延GaN层台面为有源区台面10;
低掺杂N型GaN层5,外延生长于高掺杂N型GaN层4上,低掺杂N型GaN层5的边缘与高掺杂N型GaN层4形成第二台阶结构,第二台阶结构的高掺杂N型GaN层台面为欧姆接触台面40;
欧姆接触电极6,设于欧姆接触台面40上,并与有源区台面10电连接;
肖特基接触电极7,设于低掺杂N型GaN层5上,并与有源区台面10电连接。
本发明提供的GaN太赫兹二极管制备时,请参阅图2及图3,首先需要获得外延GaN层1,外延GaN层1是指在衬底材料8如蓝宝石、碳化硅或硅上采用外延工艺获得的GaN层,具体应当为外延生长N面GaN层,从而能够方便在外延GaN层1的N面11上外延生长氧化铝中间层,然后在衬底材料8的加强承载作用下进行金刚石衬底层3的外延生长,并在获得金刚石衬底层3以后将衬底材料8通过机械减薄、化学机械抛光研磨、等离子刻蚀等工艺进行全部去除,去除后露出外延GaN层1的Ga面12,从而能够获得完全以金刚石材料为基础的衬底结构。
本发明提供的GaN太赫兹二极管,与现有技术相比,在外延GaN层1的N面11上外延生长有氮化铝中间层2,并在氮化铝中间层2上生长金刚石衬底层3;在外延GaN层1的Ga面12上依次外延生长高掺杂N型GaN层4和低掺杂N型GaN层5,并通过刻蚀高掺杂N型GaN层4和低掺杂N型GaN层5形成第一台阶结构和第二台阶结构,从而获得有源区台面10和欧姆接触台面40,在将欧姆接触台面40和低掺杂N型GaN层5上分别制备欧姆接触电极6和肖特基接触电极7后获得GaN太赫兹二极管,由于金刚石材料的热导率高、介电常数低,因此以金刚石衬底层3作为衬底结构,能够提高GaN太赫兹二极管的散热性能,降低器件内部结温和内部寄生电容,从而提高器件的功率输出效率,提升GaN太赫兹二极管的耐功率水平。
作为本发明提供的GaN太赫兹二极管的一种具体实施方式,请参阅图1,外延GaN层1厚度为2.5~3.5μm;氮化铝中间层2厚度为45~55nm;金刚石衬底层3厚度为30~150μm。具体的,外延GaN层1厚度优选为3μm、氮化铝中间层2的厚度为50nm、金刚石衬底层3的厚度为150μm,既能够保证金刚石衬底层3的外延生长需要,降低制备难度,节约加工成本,又能够确保金刚石衬底层3进行充分的热传导,从而确保器件整体散热性好,降低器件内部结温和寄生电容,进而提高器件的耐功率水平。
本实施例中,请参阅图1,高掺杂N型GaN层4的厚度为2~4μm,掺杂浓度量级为1018/cm3~5×1019/cm3;低掺杂N型GaN层5的厚度为100~400nm,掺杂浓度量级为1016/cm3~1018/cm3。方便形成稳定的欧姆接触和肖特基接触,功率输出水平高。
本发明还提供了一种倍频单片。请参阅图1,所述倍频单片包括上述GaN太赫兹二极管,其中,金刚石衬底层3上设有倍频微带电路结构。
本发明提供的倍频单片,采用了上述GaN太赫兹二极管,在外延GaN层1的N面11上外延生长有氮化铝中间层2,并在氮化铝中间层2上生长金刚石衬底层3;在外延GaN层1的Ga面12上依次外延生长高掺杂N型GaN层4和低掺杂N型GaN层5,并通过刻蚀高掺杂N型GaN层4和低掺杂N型GaN层5形成第一台阶结构和第二台阶结构,从而获得有源区台面10和欧姆接触台面40,在将欧姆接触台面40和低掺杂N型GaN层5上分别制备欧姆接触电极6和肖特基接触电极7后获得GaN太赫兹二极管,由于金刚石材料的热导率高、介电常数低,因此以金刚石衬底层3作为衬底结构,能够提高GaN太赫兹二极管的散热性能,降低器件内部结温和内部寄生电容,从而提高器件的功率输出效率,提升GaN太赫兹二极管的耐功率水平。
本发明还提供了一种GaN太赫兹二极管的制备方法,请一并参阅图1至图10,包括以下步骤:
步骤S101,参阅图2,在衬底材料8上外延生长N面GaN,获得外延GaN层1,并在外延GaN层1的N面11上外延生长氮化铝中间层2;
步骤S102,参阅图2,在氮化铝中间层2上外延生长金刚石薄膜,获得金刚石衬底层3;
步骤S103,参阅图3,将衬底材料8进行机械减薄、化学机械抛光研磨、等离子刻蚀,完整露出外延GaN层1的Ga面12;
步骤S104,参阅图4,在外延GaN层1的Ga面12上依次外延生长高掺杂N型GaN层4、低掺杂N型GaN层5;
步骤S105,参阅图5,在低掺杂N型GaN层5上进行刻蚀,露出高掺杂N型GaN层4的边缘,并在露出的高掺杂N型GaN层4上进行刻蚀,露出外延GaN层1的Ga面12边缘,获得有源区台面10;
步骤S106,参阅图6,再次在低掺杂N型GaN层5上进行刻蚀,并露出高掺杂N型GaN层4,获得欧姆接触台面40;
步骤S107,参阅图1,在欧姆接触台面40上依次进行光刻、蒸发、剥离、高温退火,形成欧姆接触;
步骤S108,参阅图1,在低掺杂N型GaN层5上蒸发Ti/Au或Ni/Au,形成肖特基接触,获得GaN太赫兹二极管。
需要说明的是,太赫兹器件要求具有超薄的衬底结构,而金刚石材料本身的减薄难度极大,而若直接采用超薄的金刚石衬底层3外延生长GaN又无法满足工艺强度要求,难以实现。
本发明提供的GaN太赫兹二极管的制备方法,通过在衬底材料8上外延氮化铝中间层2后,继续外延生长金刚石衬底层3的方式,以衬底材料8支撑金刚石衬底层3的结构强度,在获得金刚石衬底层3后再将衬底材料8去除,从而能够确保获得的金刚石衬底层3厚度满足太赫兹器件的超薄衬底要求,最终获得的以金刚石材料作为衬底结构的GaN太赫兹二极管,利用金刚石材料介电常数低、热导率高的特性,能够提高GaN太赫兹二极管的散热性能,降低器件内部结温和内部寄生电容,从而提高器件的功率输出效率,提升GaN太赫兹二极管的耐功率水平。
在本实施例中,步骤S105及步骤S106中的刻蚀工艺采用ICP(InductivelyCoupled Plasma,电导耦合等离子)刻蚀工艺。ICP技术是一种半导体刻蚀工艺技术,是微纳加工常用的技术手段,工艺成熟,加工过程可控程度高。
作为本发明提供的GaN太赫兹二极管的制备方法的一种具体实施方式,请参阅图2,在步骤S101中,衬底材料8为C面SiC或蓝宝石,厚度为300~500μm;外延GaN层1的厚度为2.5~3.5μm,氮化铝中间层2的厚度为45~55nm。应当说明,C面SiC即碳面露出的碳化硅,采用C面SiC或蓝宝石进行外延生长GaN,工艺成熟,制备难度低,能够降低加工成本,衬底材料8优选厚度为400μm,一方面节省材料,另一方面能够保证外延GaN层1的结构强度,方便进行后续氮化铝中间层2和金刚石衬底层3的制备;另外,外延GaN层1优选厚度为3μm,氮化铝中间层2的优选厚度为50nm,在满足金刚石衬底层3的外延生长需求的情况下,能够降低制备难度,节约材料成本。
作为本发明实施例的一种具体实施方式,请参阅图2及图8,步骤S102包括:
步骤S1021,采用电弧法或CVD法在氮化铝中间层2上生长金刚石薄膜;
步骤S1022,对金刚石薄膜进行抛光处理,获得金刚石衬底层3。
由于在氮化铝中间层2上直接生长获得的金刚石薄膜的表面粗糙度较差,因此将金刚石薄膜的表面进行抛光,确保最终获得的金刚石衬底表面质量好,从而能够提高器件连接可靠性。
在本实施例中,请参阅图2,金刚石衬底层3的厚度为30~150μm;金刚石衬底层3的表面粗糙度小于0.2μm。能够确保金刚石衬底层3进行充分的热传导,从而确保器件整体散热性好,降低器件内部结温和寄生电容,进而提高器件的耐功率水平。
作为本发明实施例的一种具体实施方式,请参阅图4及图9,步骤S104包括:
步骤S1041,在外延GaN层1的Ga面12上外延生长2~4μm的高掺杂N型GaN层4,高掺杂N型GaN层4的掺杂浓度量级为1018/cm3~5×1019/cm3
步骤S1042,在高掺杂N型GaN层4上外延生长100~400nm的低掺杂N型GaN层5,低掺杂N型GaN层5的掺杂浓度量级为1016/cm3~1018/cm3
确保欧姆接触和肖特基接触的接触状态稳定,功率输出稳定,从而提高器件功率输出水平。
作为本发明实施例的一种具体实施方式,请参阅图6及图10,步骤S107包括:
步骤S1071,在欧姆接触台面40上光刻欧姆接触区域;
步骤S1072,在欧姆接触区域内蒸发金属层,金属层依次为钛、铝、镍、金或钛、铝、铂、金;
步骤S1073,将金属层剥离后通过高温快速退火形成欧姆接触。
工艺过程简单,容易实现,获得的欧姆接触稳定可靠,确保器件功率输出高效稳定。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.GaN太赫兹二极管,其特征在于,包括:
外延GaN层,所述外延GaN层的N面上外延生长有氮化铝中间层;
金刚石衬底层,外延生长于所述氮化铝中间层上;
高掺杂N型GaN层,外延生长于所述外延GaN层的Ga面上,所述高掺杂N型GaN层的边缘与所述外延GaN层形成第一台阶结构,所述第一台阶结构的外延GaN层台面为有源区台面;
低掺杂N型GaN层,外延生长于所述高掺杂N型GaN层上,所述低掺杂N型GaN层的边缘与所述高掺杂N型GaN层形成第二台阶结构,所述第二台阶结构的高掺杂N型GaN层台面为欧姆接触台面;
欧姆接触电极,设于所述欧姆接触台面上,并与所述有源区台面电连接;
肖特基接触电极,设于所述低掺杂N型GaN层上,并与所述有源区台面电连接。
2.如权利要求1所述的GaN太赫兹二极管,其特征在于,所述外延GaN层厚度为2.5~3.5μm;所述氮化铝中间层厚度为45~55nm;所述金刚石衬底层厚度为30~150μm。
3.如权利要求1所述的GaN太赫兹二极管,其特征在于,所述高掺杂N型GaN层的厚度为2~4μm,掺杂浓度量级为1018/cm3~5×1019/cm3;所述低掺杂N型GaN层的厚度为100~400nm,掺杂浓度量级为1016/cm3~1018/cm3
4.倍频单片,其特征在于,包括如权利要求1-3任一项所述的GaN太赫兹二极管,其中,所述金刚石衬底层上设有倍频微带电路结构。
5.GaN太赫兹二极管的制备方法,用于制备如权利要求1-3任一项所述的GaN太赫兹二极管,其特征在于,包括以下步骤:
步骤S101,在衬底材料上外延生长N面GaN,获得外延GaN层,并在所述外延GaN层的N面上外延生长氮化铝中间层;
步骤S102,在所述氮化铝中间层上外延生长金刚石薄膜,获得金刚石衬底层;
步骤S103,将所述衬底材料进行机械减薄、化学机械抛光研磨、等离子刻蚀,完整露出所述外延GaN层的Ga面;
步骤S104,在所述外延GaN层的Ga面上依次外延生长高掺杂N型GaN层、低掺杂N型GaN层;
步骤S105,在所述低掺杂N型GaN层上进行刻蚀,露出所述高掺杂N型GaN层的边缘,并在露出的所述高掺杂N型GaN层上进行刻蚀,露出所述外延GaN层的Ga面边缘,获得有源区台面;
步骤S106,再次在所述低掺杂N型GaN层上进行刻蚀,并露出所述高掺杂N型GaN层,获得欧姆接触台面;
步骤S107,在所述欧姆接触台面上依次进行光刻、蒸发、剥离、高温退火,形成欧姆接触;
步骤S108,在所述低掺杂N型GaN层上蒸发Ti/Au或Ni/Au,形成肖特基接触,获得GaN太赫兹二极管。
6.如权利要求5所述的GaN太赫兹二极管的制备方法,其特征在于,在所述步骤S101中,所述衬底材料为C面SiC或蓝宝石,厚度为300~500μm;所述外延GaN层的厚度为2.5~3.5μm,所述氮化铝中间层的厚度为45~55nm。
7.如权利要求5所述的GaN太赫兹二极管的制备方法,其特征在于,所述步骤S102包括:
采用电弧法或CVD法在所述氮化铝中间层上生长所述金刚石薄膜;
对所述金刚石薄膜进行抛光处理,获得所述金刚石衬底层。
8.如权利要求7所述的GaN太赫兹二极管的制备方法,其特征在于,其特征在于,所述金刚石衬底层的厚度为30~150μm;所述金刚石衬底层的表面粗糙度小于0.2μm。
9.如权利要求5所述的GaN太赫兹二极管的制备方法,其特征在于,所述步骤S104包括:
在所述外延GaN层的Ga面上外延生长2~4μm的高掺杂N型GaN层,所述高掺杂N型GaN层的掺杂浓度量级为1018/cm3~5×1019/cm3
在所述高掺杂N型GaN层上外延生长100~400nm的低掺杂N型GaN层,所述低掺杂N型GaN层的掺杂浓度量级为1016/cm3~1018/cm3
10.如权利要求5所述的GaN太赫兹二极管的制备方法,其特征在于,所述步骤S107包括:
在所述欧姆接触台面上光刻欧姆接触区域;
在所述欧姆接触区域内蒸发金属层,所述金属层依次为钛、铝、镍、金或钛、铝、铂、金;
将所述金属层剥离后通过高温快速退火形成欧姆接触。
CN202110160011.6A 2021-02-05 2021-02-05 倍频单片、GaN太赫兹二极管及其制备方法 Pending CN112993042A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110160011.6A CN112993042A (zh) 2021-02-05 2021-02-05 倍频单片、GaN太赫兹二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110160011.6A CN112993042A (zh) 2021-02-05 2021-02-05 倍频单片、GaN太赫兹二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN112993042A true CN112993042A (zh) 2021-06-18

Family

ID=76347833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110160011.6A Pending CN112993042A (zh) 2021-02-05 2021-02-05 倍频单片、GaN太赫兹二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN112993042A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法
US20080142813A1 (en) * 2006-12-15 2008-06-19 Kinik Company LED and method for making the same
CN103400866A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于调制掺杂的GaN肖特基二极管
CN108878511A (zh) * 2018-06-26 2018-11-23 苏州汉骅半导体有限公司 基于金刚石的镓面极性氮化镓器件制造方法
CN110993684A (zh) * 2019-11-26 2020-04-10 西安电子科技大学 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
CN111739931A (zh) * 2020-08-17 2020-10-02 南京中电芯谷高频器件产业技术研究院有限公司 一种再生长GaN肖特基二极管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法
US20080142813A1 (en) * 2006-12-15 2008-06-19 Kinik Company LED and method for making the same
CN103400866A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于调制掺杂的GaN肖特基二极管
CN108878511A (zh) * 2018-06-26 2018-11-23 苏州汉骅半导体有限公司 基于金刚石的镓面极性氮化镓器件制造方法
CN110993684A (zh) * 2019-11-26 2020-04-10 西安电子科技大学 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
CN111739931A (zh) * 2020-08-17 2020-10-02 南京中电芯谷高频器件产业技术研究院有限公司 一种再生长GaN肖特基二极管及其制造方法

Similar Documents

Publication Publication Date Title
TWI493597B (zh) 具複數個凸面之橫向導電肖特基二極體
CN108538711B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN107170680A (zh) 一种准垂直结构的GaN基肖特基二极管制备方法
CN101478006A (zh) 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN111293173A (zh) 一种硅基氮化镓增强型hemt器件及其制备方法
WO2022041674A1 (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN108206220B (zh) 金刚石肖特基二极管的制备方法
JP7147972B2 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
CN112993042A (zh) 倍频单片、GaN太赫兹二极管及其制备方法
JP2016219682A (ja) ヘテロ接合バイポーラトランジスタ
CN112993054B (zh) 倍频器及其制备方法
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN113658859B (zh) 一种氮化镓功率器件的制备方法
WO2022208868A1 (ja) 半導体装置およびその製造方法
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN114497186A (zh) 金刚石/氧化镓异质pn结二极管的制备方法
CN104009157B (zh) 基于双线性渐变Al组分AlGaN电子发射层GaN耿氏二极管及制作方法
CN110504327B (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
CN218827149U (zh) 氮化镓基高电子迁移率晶体管
CN215527733U (zh) 一种纵向导通型GaN功率二极管
CN218867113U (zh) 毫米波薄膜肖特基二极管
CN218351475U (zh) 一种雪崩二极管结构
CN117059674B (zh) 一种复合终端结构的氧化镓肖特基二极管及其制备方法
CN116314347A (zh) 一种异质SiC衬底上GaN全垂直功率二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210618

RJ01 Rejection of invention patent application after publication