CN104008972A - 纵向导通GaN电力电子器件的制作方法 - Google Patents

纵向导通GaN电力电子器件的制作方法 Download PDF

Info

Publication number
CN104008972A
CN104008972A CN201410274182.1A CN201410274182A CN104008972A CN 104008972 A CN104008972 A CN 104008972A CN 201410274182 A CN201410274182 A CN 201410274182A CN 104008972 A CN104008972 A CN 104008972A
Authority
CN
China
Prior art keywords
layer
gan
body material
material layer
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410274182.1A
Other languages
English (en)
Inventor
刘扬
郑越
姚尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201410274182.1A priority Critical patent/CN104008972A/zh
Publication of CN104008972A publication Critical patent/CN104008972A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明涉及一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：a.提供一蓝宝石衬底，并在其上采用氢化物气相外延生长导电GaN体材料层；b.在导电GaN体材料层上依次生长同质外延层、异质结构势垒层及器件结构层；c.使用激光剥离将蓝宝石衬底剥离；d.在导电GaN体材料层下蒸镀欧姆接触金属。本发明具备工艺简单、稳定性更高等优点。

Description

纵向导通GaN电力电子器件的制作方法
技术领域
本发明涉及半导体器件领域，具体涉及一种纵向导通GaN电力电子器件的制作方法。
背景技术
以GaN为代表的第三代宽禁带半导体材料具有高击穿电场强度、高饱和电子漂移速度、高热导率、高异质界面二维电子气浓度等优良的材料性能特点。GaN器件能承载更高的功率密度，具有更高的能量转换效率，因此相比于Si材料，GaN更加适合制作大功率、高开关速度的电力电子器件。
    目前从GaN电力电子器件实现的器件结构上来看，主要分为侧向导通器件以及纵向导通器件。
由于初期GaN外延生长的衬底材料主要是绝缘蓝宝石衬底以及高阻Si衬底，所以目前的GaN电力电子器件基本都为侧向导通器件。侧向导通器件直接利用AlGaN/GaN异质结2DEG沟道作为器件导通沟道，在相对低的工作电压下能实现快速开启、关断和低导通电阻；但是在高电压的工作环境下，由于电极之间电场相对集中，容易在栅极或阳极边缘形成电场集边效应，器件易击穿。虽然通过增大电极间距可以实现高的器件击穿电压，但与此同时，也增大了器件的导通电阻，降低了芯片的利用效率。表面钝化工艺、电极场板工艺等技术的采用可以在一定程度上缓解上述矛盾，但是对于侧向结构器件电场分布不均而限制了器件耐压特性的缺点没有本质上的改变。因此，为了实现器件在高压情况下工作，纵向导通器件是比较理想的技术方案。
纵向导通的器件结构，其实是目前Si材料高压MOS器件常采用的结构。在纵向导通Si功率器件中，形成源、漏极的N型掺杂层中间以P型掺杂层隔开，源、栅极和漏极分别位于器件上下极，漏极与栅极间的PN结可以承受高工作电压。当栅极加正压，绝缘栅极与P型层接触面形成电子反型层时，器件导通。这种器件结构相对于上述平面结构器件的好处就是，器件电流纵向分布于器件内，电场分布更加均匀，有效提高器件击穿电压。
GaN电力电子器件在向大功率应用扩展的技术发展路线也类似于Si材料电力电子器件，即由侧向导通器件向纵向导通器件的转变。随着GaN同质外延技术的不断成熟，在GaN衬底上制作纵向导通电子器件已经得到了有力的支持。同质外延的主要优点体现在：1）没有晶格失配；2）热导率高，热失配小；3）电导率高，漏电流小。同质GaN衬底与异质外延衬底相比，提高了GaN外延层晶体质量的同时，还简化了生长工艺，避免生长复杂的应力缓冲层。
从最新的研究成果来看，基于GaN同质衬底实现的纵向导通结构电子器件可以实现大功率，高电压，大导通电流等特性，但是因为GaN衬底的价格昂贵，直接在其上方制备垂直器件成本太高。
发明内容
本发明所要解决的技术问题是，提供一种工艺简单、稳定性更高并且成本较低的纵向导通GaN电力电子器件的制作方法。
    为解决上述技术问题，本发明采用的技术方案是：一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长导电GaN体材料层；b. 在导电GaN体材料层上依次生长同质外延层、异质结构势垒层及器件结构层；c. 使用激光剥离将蓝宝石衬底剥离；d. 在导电GaN体材料层下蒸镀欧姆接触金属。
本发明制作方法，采用氢化物气相外延技术（HVPE）在蓝宝石衬底上生长导电GaN体材料，并在其上方生长同质外延层、异质结构势垒层和器件结构层。同质外延消除了外延层和衬底之间的晶格失配，减少了热膨胀失配，降低了外延层的缺陷密度，大幅提高了器件性能。由于蓝宝石衬底化学性质非常稳定，耐酸碱以及高温，使用常规化学腐蚀方法去除蓝宝石衬底会伤害导电GaN体材料，因此在器件结构层制作完成后，本发明采用激光剥离技术（LLO）去除蓝宝石衬底，实现导电GaN体材料的无损伤剥离，从而得到高质量的导电GaN体材料及其上方的同质外延层和器件结构层，提高器件的可靠性与重复性。
具体的，步骤b中，在导电GaN体材料层上方制作选择性生长的掩膜层，并在未生长掩膜层的导电GaN体材料层表面依次沉积同质外延层及异质结构势垒层，之后采用湿法腐蚀去除选择性生长的掩膜层，沉积一层绝缘物质作为栅极的绝缘层，在源极区域蒸镀欧姆接触金属，栅极区域蒸镀肖特基接触金属。
除上述方法之外，步骤b还可以为，在导电GaN体材料层上方直接依次沉积同质外延层及异质结构势垒层，然后在其上方制作干法刻蚀掩膜层，之后采用干法刻蚀去除栅极区域的同质外延层和异质结构势垒层，显露出由凹槽沟道表面和异质结构势垒层表面构成的绝缘层接触界面；在源极区域蒸镀欧姆接触金属，栅极区域蒸镀肖特基接触金属。
    同时，本发明还提供一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长厚度超过100μm的导电GaN体材料层；b. 在导电GaN体材料层上方生长耐压缓冲层，然后在上电极蒸镀肖特基金属；c. 采用激光剥离技术将蓝宝石衬底与导电GaN体材料层分离；d. 再在导电GaN体材料层下方蒸镀欧姆接触金属。
另外，本发明还提供一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
提供一蓝宝石衬底，并在其上采用氢化物气相外延生长厚度小于或等于100μm的导电GaN体材料层；b. 在导电GaN体材料层上方生长耐压缓冲层与蒸镀肖特基金属；再将所形成的器件通过金属粘结层粘附到临时衬底上；c. 使用激光剥离将蓝宝石衬底剥离，并将导电GaN体材料层下方通过键合技术转移到其他导电衬底上；d. 去除金属粘结层，使临时衬底和器件分离，在导电衬底下方蒸镀欧姆接触金属。
附图说明
图1-11为本发明实施例1的工艺步骤流程图；
图12-17为本发明实施例2的工艺步骤流程图；
图18为本发明的实施例3的器件结构示意图；
图19为本发明的实施例4的器件结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步的说明。
实施例1
如图1至图11所示，本发明公开一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
步骤a.提供一蓝宝石衬底1，如图1所示，并在其上采用氢化物气相外延生长导电GaN体材料层2。GaN基材料和器件的外延层可生长在蓝宝石衬底上；蓝宝石衬底有许多的优点：首先，蓝宝石衬底的生产技术成熟、器件质量较好；其次，蓝宝石的稳定性很好，能够运用在高温生长过程中；最后，蓝宝石的机械强度高，易于处理和清洗。所述导电GaN体材料层的厚度可为1-300μm。
步骤b.在导电GaN体材料层2上依次生长同质外延层、异质结构势垒层及器件结构层。所述导电GaN体材料层上方的同质外延层与异质结构势垒层的生长方法可为金属有机化学气相沉积法或分子束外延法。所述器件结构层为除外延层以外的为了实现器件结构而进行工艺制作的步骤，可包括栅极绝缘层，源极欧姆接触金属，肖特基欧姆接触金属。
步骤c.使用激光剥离将蓝宝石衬底剥离；
步骤d.在导电GaN体材料层下蒸镀欧姆接触金属。
步骤b中，如图2及图3所示，在导电GaN体材料层上方制作选择性生长的掩膜层3；
如图4及图5所示，并在未生长掩膜层的导电GaN体材料层表面依次沉积同质外延层及异质结构势垒层6，即依次沉积p型掺杂GaN层4，非故意掺杂沟道层5，异质结构势垒层6各一层；
如图7所示，之后采用湿法腐蚀去除选择性生长的掩膜层；
如图8所示，沉积一层绝缘物质作为栅极的绝缘层7；
如图9所示，在源极区域蒸镀欧姆接触金属8；
如图10所示，栅极区域蒸镀肖特基接触金属9。
进一步的，步骤c中，激光剥离使用的脉冲激光所对应的能量大于GaN带隙能，小于蓝宝石的带隙能。所述同质外延层可包括p型掺杂GaN层4及非故意掺杂GaN沟道层5，所述异质结构势垒层6可从以下材料中选出，AlGaN、AlInN、AlInGaN、AlN或其组合。
本发明中，所述电力电子器件可为二极管、三极管或经过转移衬底后制作的二极管。
实施例2    
    本实施例的方法与实施例1基本相似，其区别在于，步骤b中的具体制作工艺。具体的，在步骤b中，如图12至图17所示，在导电GaN体材料层上方直接依次沉积同质外延层及异质结构势垒层，然后在其上方制作干法刻蚀掩膜层3，之后采用干法刻蚀去除栅极区域的同质外延层和异质结构势垒层，显露出由凹槽沟道表面和异质结构势垒层表面构成的绝缘层接触界面。之后的工艺步骤与实施例1完全相同。
实施例3
    如图18所示，本发明还提供了一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
 a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长厚度超过100μm的导电GaN体材料层；
b. 在导电GaN体材料层2上方生长耐压缓冲层3，然后在上电极蒸镀肖特基金属4；
c. 采用激光剥离技术将蓝宝石衬底与导电GaN体材料层分离；
 d. 再在导电GaN体材料层下方蒸镀欧姆接触金属5。
实施例4
如图19所示，本发明还提供了另一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长厚度小于或等于100μm的导电GaN体材料层；
b. 在导电GaN体材料层上方生长耐压缓冲层3与蒸镀肖特基金属4；再将所形成的器件通过金属粘结层粘附到临时衬底上；
c. 使用激光剥离将蓝宝石衬底剥离，并将导电GaN体材料层下方通过键合技术转移到其他导电衬底6上；
 d. 去除金属粘结层，使临时衬底和器件分离，在导电衬底下方蒸镀欧姆接触金属。
本实施例中，由于100μm以下的导电GaN体材料层厚度不够，不能形成自支撑衬底，需要通过金属粘结层粘附到临时衬底上，保证器件能支撑住，防止激光剥离蓝宝石衬底后器件因厚度不够而破裂。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1. 一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长导电GaN体材料层；
b. 在导电GaN体材料层上依次生长同质外延层、异质结构势垒层及器件结构层；
c. 使用激光剥离将蓝宝石衬底剥离；
d. 在导电GaN体材料层下蒸镀欧姆接触金属。
2. 根据权利要求1所述的纵向导通GaN电力电子器件的制作方法，其特征在于，步骤c中，激光剥离使用的脉冲激光所对应的能量大于GaN带隙能，小于蓝宝石的带隙能。
3. 根据权利要求1所述的纵向导通GaN电力电子器件的制作方法，其特征在于，所述导电GaN体材料层的厚度为1-300μm。
4. 根据权利要求1所述的纵向导通GaN电力电子器件的制作方法，其特征在于，步骤b中，在导电GaN体材料层（2）上方制作选择性生长的掩膜层（3），并在未生长掩膜层的导电GaN体材料层（2）表面依次沉积同质外延层及异质结构势垒层（6），之后采用湿法腐蚀去除选择性生长的掩膜层（3），沉积一层绝缘物质作为栅极的绝缘层（7），在源极区域蒸镀欧姆接触金属（8），栅极区域蒸镀肖特基接触金属（9）。
5. 根据权利要求1所述的纵向导通GaN电力电子器件的制作方法，其特征在于，步骤b中，在导电GaN体材料层（2）上方直接依次沉积同质外延层及异质结构势垒层，然后在其上方制作干法刻蚀掩膜层（3），之后采用干法刻蚀去除栅极区域的同质外延层和异质结构势垒层，显露出由凹槽沟道表面和异质结构势垒层表面构成的绝缘层接触界面；在源极区域蒸镀欧姆接触金属（8），栅极区域蒸镀肖特基接触金属（9）。
6. 根据权利要求1所述的纵向导通GaN电力电子器件的制作方法，其特征在于，所述导电GaN体材料层（2）上方的同质外延层与异质结构势垒层的生长方法为金属有机化学气相沉积法或分子束外延法。
7. 根据权利要求1至6任一项所述的纵向导通GaN电力电子器件的制作方法，其特征在于，所述同质外延层包括p型掺杂GaN层（4）及非故意掺杂GaN沟道层（5），所述异质结构势垒层（6）从以下材料中选出，AlGaN、AlInN、AlInGaN、AlN或其组合。
8. 一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长厚度超过100μm的导电GaN体材料层；
b. 在导电GaN体材料层（2）上方生长耐压缓冲层（3），然后在上电极蒸镀肖特基金属（4）；
c. 采用激光剥离技术将蓝宝石衬底与导电GaN体材料层分离；
d. 再在导电GaN体材料层下方蒸镀欧姆接触金属（5）。
9. 一种纵向导通GaN电力电子器件的制作方法，包括以下步骤：
a. 提供一蓝宝石衬底，并在其上采用氢化物气相外延生长厚度小于或等于100μm的导电GaN体材料层；
b. 在导电GaN体材料层（2）上方生长耐压缓冲层（3）与蒸镀肖特基金属（4）；再将所形成的器件通过金属粘结层粘附到临时衬底上；
c. 使用激光剥离将蓝宝石衬底剥离，并将导电GaN体材料层下方通过键合技术转移到其他导电衬底（6）上；
d. 去除金属粘结层，使临时衬底和器件分离，在导电衬底下方蒸镀欧姆接触金属（5）。
CN201410274182.1A 2014-06-18 2014-06-18 纵向导通GaN电力电子器件的制作方法 Pending CN104008972A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410274182.1A CN104008972A (zh) 2014-06-18 2014-06-18 纵向导通GaN电力电子器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410274182.1A CN104008972A (zh) 2014-06-18 2014-06-18 纵向导通GaN电力电子器件的制作方法

Publications (1)

Publication Number Publication Date
CN104008972A true CN104008972A (zh) 2014-08-27

Family

ID=51369584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410274182.1A Pending CN104008972A (zh) 2014-06-18 2014-06-18 纵向导通GaN电力电子器件的制作方法

Country Status (1)

Country Link
CN (1) CN104008972A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916685A (zh) * 2015-06-24 2015-09-16 无锡晶凯科技有限公司 一种硅基GaN HEMTs纵向功率器件及其制作方法
CN108447899A (zh) * 2018-02-09 2018-08-24 江苏如高第三代半导体产业研究院有限公司 一种垂直结构GaN功率器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916685A (zh) * 2015-06-24 2015-09-16 无锡晶凯科技有限公司 一种硅基GaN HEMTs纵向功率器件及其制作方法
CN108447899A (zh) * 2018-02-09 2018-08-24 江苏如高第三代半导体产业研究院有限公司 一种垂直结构GaN功率器件的制备方法

Similar Documents

Publication Publication Date Title
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
Zhang et al. Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
CN102184956B (zh) 纵向导通的GaN增强型MISFET器件及其制作方法
CN102709320B (zh) 纵向导通的GaN基MISFET 器件及其制作方法
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
JP2011124258A (ja) 窒化物系ダイオード
JP2014212317A (ja) 窒化物半導体素子及びその製造方法
JP2011210779A (ja) ショットキダイオードおよびその製造方法
KR20130014850A (ko) 파워소자의 제조방법
JP2019506740A (ja) ショットキーバリア整流器
US8637902B2 (en) Semiconductor device and method of manufacturing the same
KR101729653B1 (ko) 질화물 반도체 소자
CN113471284A (zh) N极性GaN晶体管结构的制备方法和半导体结构
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN210897283U (zh) 一种半导体器件
CN103745990B (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN103745992B (zh) 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN104008972A (zh) 纵向导通GaN电力电子器件的制作方法
CN103762234B (zh) 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN116314349A (zh) 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺
CN204067372U (zh) 一种异质结构整流二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140827