JP2014212317A - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2014212317A
JP2014212317A JP2014083649A JP2014083649A JP2014212317A JP 2014212317 A JP2014212317 A JP 2014212317A JP 2014083649 A JP2014083649 A JP 2014083649A JP 2014083649 A JP2014083649 A JP 2014083649A JP 2014212317 A JP2014212317 A JP 2014212317A
Authority
JP
Japan
Prior art keywords
layer
gan
forming
gan layer
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014083649A
Other languages
English (en)
Other versions
JP5731687B2 (ja
Inventor
ジュンフン シン
Jong Hoon Shin
ジュンフン シン
ウンスン キム
Eunsun Kim
ウンスン キム
テフン チャン
Tae Hoon Jang
テフン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2014212317A publication Critical patent/JP2014212317A/ja
Application granted granted Critical
Publication of JP5731687B2 publication Critical patent/JP5731687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】光電気化学を用いてパッシベーション層を形成したエンハンスメント型窒化物半導体素子及びその製造方法を提供する。【解決手段】本明細書に開示された一実施形態による半導体素子は、ＧａＮ層１１０と、ＧａＮ層１１０上に形成されるＡｌＧａＮ層１２０と、ＡｌＧａＮ層１２０上に形成されるｐ−ＧａＮ層１３０と、ｐ−ＧａＮ層１３０上に形成されるゲート電極１５０と、ＡｌＧａＮ層１２０の一部領域上に形成されるソース電極１６０及びドレイン電極１７０と、ＡｌＧａＮ層１２０の一部領域上に形成され、ソース電極１６０とゲート電極１５０との間又はゲート電極１５０とドレイン電極１７０との間に形成されるパッシベーション層１４０とを含み、パッシベーション層１４０は、ｐ−ＧａＮ層１３０の一部が酸化されて形成されるものであってもよい。【選択図】図２

Description

本発明は、光電気化学（photo-electrochemical; PEC）を用いてパッシベーション層を形成したエンハンスメント型窒化物半導体素子及びその製造方法に関する。
窒化物半導体は、シリコンに比べて高い臨界電界、低いオン抵抗、高温、高周波動作特性が注目され、次世代半導体素子の材料として研究されている。
近年、高出力電力素子としては、主にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられており、ＧａＮ系においてはＨＥＭＴ（High Electron Mobility Transistor）、ＨＦＥＴ（Hetero-structure Field-Effect Transistor）やＭＯＳＦＥＴなどの素子が研究されている。
ＨＥＭＴは、高い電子移動度を利用して、電力用半導体や高周波特性の通信素子などに用いられている。近年、ハイブリッド／燃料電池自動車の開発が行われており、世界各国の様々な企業がハイブリッド自動車を市場に投入している。ハイブリッド自動車内でモータと発電機（ジェネレータ）を連結する昇圧型コンバータ（voltage boost converter）及びインバータ内の半導体スイッチは、エンジンから発生する熱により、信頼性のある高温動作が要求される。ＧａＮは、ワイドバンドギャップにより信頼性のある高温動作が可能であり、ハイブリッド自動車内の次世代半導体スイッチに適している。
一例として、ＡｌＧａＮ／ＧａＮ ＨＥＭＴディスクリートが古河電気工業株式会社により発表されており、これは、７５０Ｖの高い降伏電圧と６．３ｍΩ・ｃｍ2の低いオン抵抗を有し、既存のＳｉ ＭＯＳＦＥＴ、ＳｉスーパージャンクションＭＯＳＦＥＴやＳｉＣ ＭＥＳＦＥＴよりも優れた特性を有することが証明された。また、発表されたＧａＮディスクリートは、２２５℃の高温でも安定したスイッチング動作を示した。
図８は一般的なＨＦＥＴの構造の一例を示す図である。
一般的なＨＦＥＴにおいては、ドレイン電極からソース電極に流れる２ＤＥＧ電流をショットキーゲート電極によりスイッチングすることができる。
図８に示すように、一般的なＨＦＥＴ１０は、基板（図示せず）と、前記基板上に形成される第１ＧａＮ層１１と、第１ＧａＮ層１１上に形成されるＡｌＧａＮ層１２と、ＡｌＧａＮ層１２上に形成される第２ＧａＮ層１３と、第２ＧａＮ層１３上に形成されるゲート電極１４、ソース電極１５及びドレイン電極１６とを含んでもよい。
このような一般的なＨＦＥＴ素子は、電圧、電流特性に優れており、高出力電力素子として用いるために多くの試みがなされているが、ＭＯＳＦＥＴやＩＧＢＴなどの素子とは異なり、ノーマリオン型であるという欠点があった。
ノーマリオン素子の場合、複雑度が高いことから回路の構成が難しいので、閾値電圧を高くするために、プラズマ処理、ｐ−ＧａＮ成長、ゲートリセスなどの手法が研究されている。
本発明は、光電気化学を用いてパッシベーション層を形成したエンハンスメント型窒化物半導体素子及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明による半導体素子は、ＧａＮ層と、前記ＧａＮ層上に形成されるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に形成されるｐ−ＧａＮ層と、前記ｐ−ＧａＮ層上に形成されるゲート電極と、前記ＡｌＧａＮ層の一部領域上に形成されるソース電極及びドレイン電極と、前記ＡｌＧａＮ層の一部領域上に形成され、前記ソース電極と前記ゲート電極との間又は前記ゲート電極と前記ドレイン電極との間に形成されるパッシベーション層とを含み、前記パッシベーション層は、前記ｐ−ＧａＮ層の一部が酸化されて形成されるものであってもよい。
本発明の一態様において、前記パッシベーション層は、前記ｐ−ＧａＮ層が光電気化学（ＰＥＣ）法により酸化されて形成されるものであってもよい。
本発明の一態様において、前記パッシベーション層は、ＧａＯxからなり、前記ｘが０．１〜２．０のものであってもよい。
本発明の一態様において、前記ｐ−ＧａＮ層は、ｐ型ドーパントがドーピングされて形成され、前記ｐ型ドーパントがＭｇ及びＺｎの少なくとも一方であるものであってもよい。
本発明の一態様において、前記ｐ型ドーパントの濃度は、１×１０12／ｃｍ3〜１×１０21／ｃｍ3であってもよい。
本発明の一態様において、前記ｐ−ＧａＮ層の厚さは、１ｎｍ〜１μｍであってもよい。
本発明の一態様において、前記ＧａＮ層の厚さは、０．５μｍ〜７μｍであってもよい。
本発明の一態様において、前記ＧａＮ層は、Ｍｇ、Ｃ及びＦｅの少なくとも１つのドーパントがドーピングされて形成され、前記少なくとも１つのドーパントの濃度が１×１０16／ｃｍ3〜５×１０20／ｃｍ3であるものであってもよい。
本発明の一態様において、前記ＡｌＧａＮ層の厚さは、２ｎｍ〜１００ｎｍであってもよい。
本発明の一態様において、前記半導体素子は、前記ＡｌＧａＮ層上に形成されるＧａＮキャップ層をさらに含んでもよい。
本発明の一態様において、前記ＧａＮキャップ層の厚さは、２ｎｍ〜１０ｎｍであってもよい。
本発明の一態様において、前記ＧａＮ層は、バッファ層上に形成されるものであってもよい。
本発明の一態様において、前記バッファ層は、ＡｌＮ、ＡｌＧａＮ及び超格子構造の少なくとも１つからなるものであってもよい。
本発明の一態様において、前記バッファ層は、基板上に形成されるものであってもよい。
本発明の一態様において、前記基板は、Ｓｉ、ＳｉＣ、サファイア及びＧａＮの少なくとも１つからなるものであってもよい。
上記目的を達成するために、本発明による半導体素子の製造方法は、基板上にバッファ層を形成する段階と、前記バッファ層上にＧａＮ層を形成する段階と、前記ＧａＮ層上にＡｌＧａＮ層を形成する段階と、前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する段階と、前記ｐ−ＧａＮ層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する段階と、前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する段階と、前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する段階とを含んでもよい。
本発明の一態様において、前記バッファ層、前記ＧａＮ層、前記ＡｌＧａＮ層及び前記ｐ−ＧａＮ層の少なくとも１つは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されるものであってもよい。
また、上記目的を達成するために、本発明による半導体素子の製造方法は、基板上にバッファ層を形成する段階と、前記バッファ層上にＧａＮ層を形成する段階と、前記ＧａＮ層上にＡｌＧａＮ層を形成する段階と、前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する段階と、前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する段階と、前記パッシベーション層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する段階と、前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する段階とを含んでもよい。
本明細書に開示された一実施形態によれば、光電気化学を用いてパッシベーション層を形成したエンハンスメント型窒化物半導体素子及びその製造方法が提供される。
特に、本明細書に開示された半導体素子によれば、ｐ−ＧａＮ層に基づいてノーマリオン状態を実現するが、光電気化学法により前記ｐ−ＧａＮ層の一部を酸化してパッシベーション層を形成することにより、高品質のパッシベーション層を備えて漏れ電流特性が改善された、窒化物半導体素子及びその製造方法を提供できるという利点がある。
一般的なパッシベーション層の形成方法の一例を示す図である。 本明細書に開示された一実施形態による半導体素子の構造の一例を示す図である。 本明細書に開示された一実施形態によるパッシベーション層を形成するための光電気化学法を説明するための図である。 本明細書に開示された一実施形態による半導体素子の製造方法を示すフローチャートである。 本明細書に開示された一実施形態による半導体素子の製造方法の一例を示す図である。 本明細書に開示された他の実施形態による半導体素子の製造方法を示すフローチャートである。 本明細書に開示された他の実施形態による半導体素子の製造方法の一例を示す図である。 一般的なＨＦＥＴの構造の一例を示す図である。
本発明は、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）及びその製造方法に適用することができる。しかし、本発明は、これに限定されるものではなく、本発明の技術思想を適用できる全ての窒化物半導体素子及びその製造方法に適用することができる。
本発明は、光電気化学を用いてパッシベーション層を形成したエンハンスメント型窒化物半導体素子及びその製造方法に関し、特に、ノーマリオフスイッチング及び高電流特性を有するエンハンスメント型窒化物半導体に光電気化学を用いてパッシベーション層を形成することにより、従来のパッシベーション及びエッチング技術を改善させた構造を備える、エンハンスメント型窒化物半導体素子及びその製造方法に関する。
本明細書で使用される技術用語は、単に特定の実施形態を説明するために使用されるものであり、本発明を限定するものではない。また、本明細書で使用される技術用語は、本明細書において特に断らない限り、本発明の属する技術の分野における通常の知識を有する者に一般的に理解される意味で解釈されるべきであり、非常に包括的な意味で解釈されたり、非常に狭い意味で解釈されるべきではない。さらに、本明細書で使用される技術用語が本発明の思想を正確に表現できない間違った技術用語である場合は、当業者が正しく理解できる技術用語で代替して理解すべきである。さらに、本明細書で使用される一般的な用語は、辞書の定義に従って、又は前後の文脈によって解釈されるべきであり、非常に狭い意味で解釈されるべきではない。
そして、本明細書で使用される単数の表現は、特に断らない限り、複数の表現を含む。本明細書において、「構成される」や「含む」などの用語は、明細書に記載された様々な構成要素又は段階の全てを必ず含むものと解釈されるべきではなく、そのうち一部の構成要素又は段階を含まないこともあり、追加の構成要素又は段階をさらに含むこともあるものと解釈されるべきである。
さらに、本明細書で使用される第１、第２などのように序数を含む用語は様々な構成要素を説明するために使用されるが、前記構成要素は前記用語により限定されるものではない。前記用語は１つの構成要素を他の構成要素と区別する目的でのみ使用される。例えば、本発明の権利範囲から外れない限り、第１構成要素は第２構成要素と命名してもよく、同様に、第２構成要素は第１構成要素と命名してもよい。
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明するが、図面番号に関係なく同一又は類似の構成要素には同一の符号を付して重複する説明は省略する。
また、本発明を説明するにあたって、関連する公知技術についての具体的な説明が本発明の要旨を不明にすると判断される場合は、その詳細な説明を省略する。なお、添付図面は本発明の思想を容易に理解できるようにするためのものにすぎず、添付図面により本発明の思想が制限されるように解釈されるべきではない。
一般的なパッシベーション層の形成方法
窒化物半導体は、高い臨界電界と高い飽和電子移動度を有するので、これを用いて製造される半導体素子は、高い降伏電圧と高い電流特性を有する。
例えば、ＡｌＧａＮ／ＧａＮのヘテロ接合構造を基に製造されるＨＦＥＴ素子が挙げられる。
一例として、窒化物半導体素子の優れた電流特性を維持しながらもノーマリオフスイッチングを行うことができる技術として、ｐ−ＧａＮゲートがある。
このｐ−ＧａＮゲート技術は、ＡｌＧａＮ／ＧａＮのヘテロ接合構造上にｐ型ドーピングされたＧａＮ（ｐ−ＧａＮ層）を成長させ、その上にゲート電極を形成させるものである。
前記ｐ−ＧａＮ層は、前記ＡｌＧａＮと前記ＧａＮとの間の界面に存在する二次元電子ガス（２ＤＥＧ）を空乏化する役割を果たす。
本明細書に開示された一実施形態においては、窒化物半導体素子の品質向上及び保護のために、前記ｐ−ＧａＮ層及びその上のゲート電極が形成された構造に加えて、パッシベーション層をさらに形成する。
図１は一般的なパッシベーション層の形成方法の一例を示す図である。
図１を参照すると、まず、ｐ−ＧａＮ層１３０／ＡｌＧａＮ層１２０／ＧａＮ層１１０構造を含むウエハのうちゲート部分を除いてｐ−ＧａＮ層１３０の一部（又は一部領域）をエッチングして露出したＡｌＧａＮ層１２０の表面に金属を蒸着し、ソース電極１６０、ゲート電極１５０及びドレイン電極１７０を形成する。
次に、ソース電極１６０とｐ−ＧａＮ層１３０との間及びｐ−ＧａＮ層１３０とドレイン電極１７０との間にパッシベーション層１４０を蒸着する。
このようにゲート電極１５０の下にｐ−ＧａＮ層１３０を形成した場合、ｐ−ＧａＮ層１３０とその下のＡｌＧａＮ層１２０／ＧａＮ層１１０構造がｐｎ接合を形成し、空乏現象が発生する。
従って、ゲート電極１５０の下部には２ＤＥＧ層がなくなり、結局、ゲート電極１５０が接地されている場合、ソース電極１６０とドレイン電極１７０との間には電流が流れなくなる。
しかし、ゲート電極１５０に正の閾値電圧を印加すると、なくなったゲート電極１５０の下部の２ＤＥＧ層が生じて電流が流れ、それによりスイッチング動作を行えるようになる。
つまり、ｐ−ＧａＮゲートを用いた場合、窒化物半導体素子のノーマリオフ動作を実現できると共に、高電流特性を維持できるという利点がある。
ただし、一般的なパッシベーション層の形成方法において、前述したｐ−ＧａＮ層のエッチング工程及びパッシベーション層の蒸着工程は、高精度に行わなければならない工程である。
すなわち、ｐ−ＧａＮ層のエッチング工程において、ｐ−ＧａＮ層のエッチング深さが深い場合は、ＡｌＧａＮ層の厚さが薄くなり、それにより２ＤＥＧの量が減少するので、オン状態で流れる電流の量が減少することがある。
それに対して、ｐ−ＧａＮ層のエッチング深さが浅い場合は、ソース電極又はドレイン電極の下部に対応する領域にｐ−ＧａＮ層が残り、金属と半導体間のオーミック接合が行われなくなり、電流がスムーズに流れなくなることがある。
また、ソース電極とゲート電極との間又はゲート電極とドレイン電極との間にｐ−ＧａＮ層が残っている場合は、オフ状態で発生する漏れ電流が大きくなることがある。
よって、ｐ−ＧａＮ層を正確にエッチングする技術が必要である。
しかし、通常用いられるドライエッチング方式の場合、数十秒単位の短いエッチング時間により、所望の深さのエッチングを実現することが難しいという問題があった。
一方、パッシベーション層は、通常、酸化物又は窒化物を蒸着装置により蒸着して形成する。
しかし、スパッタリング、原子層堆積法（ＡＬＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、化学気相成長法（ＣＶＤ）、有機金属気相成長法（ＭＯＣＶＤ）などによる蒸着の場合、通常、ＡｌＧａＮ層／ＧａＮ層上に異物質を蒸着するので、界面の品質及びパッシベーション層の品質が低下することがある。
酸化物又は窒化物の品質が悪い場合、素子のスイッチング特性、オン状態の電流特性、オフ状態の漏れ電流特性が低下することがある。
よって、ノーマリオフスイッチング動作が可能な窒化物半導体の品質向上及び収率確保のために、ｐ−ＧａＮ層のエッチングを正確に行い、高品質のパッシベーション層を形成する技術が必要である。
以下、図２及び図３を参照して本明細書に開示された一実施形態による半導体素子の構造について説明する。
本明細書に開示された一実施形態による半導体素子
本明細書に開示された一実施形態による半導体素子は、ＧａＮ層と、前記ＧａＮ層上に形成されるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に形成されるｐ−ＧａＮ層と、前記ｐ−ＧａＮ層上に形成されるゲート電極と、前記ＡｌＧａＮ層の一部領域上に形成されるソース電極及びドレイン電極と、前記ＡｌＧａＮ層の一部領域上に形成され、前記ソース電極と前記ゲート電極との間又は前記ゲート電極と前記ドレイン電極との間に形成されるパッシベーション層とを含んでもよい。
ここで、前記パッシベーション層は、前記ｐ−ＧａＮ層の一部が酸化されて形成されるものであってもよい。
一実施形態によれば、前記パッシベーション層は、前記ｐ−ＧａＮ層が光電気化学（ＰＥＣ）法により酸化されて形成されるものであってもよい。
また、一実施形態によれば、前記パッシベーション層は、ＧａＯxからなり、前記ｘが０．１〜２．０のものであってもよい。
また、一実施形態によれば、前記ｐ−ＧａＮ層は、ｐ型ドーパントがドーピングされて形成され、前記ｐ型ドーパントがＭｇ及びＺｎの少なくとも一方であるものであってもよい。
また、一実施形態によれば、前記ｐ型ドーパントの濃度は、１×１０12／ｃｍ3〜１×１０21／ｃｍ3であってもよい。
また、一実施形態によれば、前記ｐ−ＧａＮ層の厚さは、１ｎｍ〜１μｍであってもよい。
また、一実施形態によれば、前記ＧａＮ層の厚さは、０．５μｍ〜７μｍであってもよい。
また、一実施形態によれば、前記ＧａＮ層は、Ｍｇ、Ｃ及びＦｅの少なくとも１つのドーパントがドーピングされて形成され、前記少なくとも１つのドーパントの濃度が１×１０16／ｃｍ3〜５×１０20／ｃｍ3であるものであってもよい。
また、一実施形態によれば、前記ＡｌＧａＮ層の厚さは、２ｎｍ〜１００ｎｍであってもよい。
また、一実施形態によれば、前記半導体素子は、前記ＡｌＧａＮ層上に形成されるＧａＮキャップ層をさらに含んでもよい。
また、一実施形態によれば、前記ＧａＮキャップ層の厚さは、２ｎｍ〜１０ｎｍであってもよい。
また、一実施形態によれば、前記ＧａＮ層は、バッファ層上に形成されるものであってもよい。
また、一実施形態によれば、前記バッファ層は、ＡｌＮ、ＡｌＧａＮ及び超格子構造の少なくとも１つからなるものであってもよい。
また、一実施形態によれば、前記バッファ層は、基板上に形成されるものであってもよい。
また、一実施形態によれば、前記基板は、Ｓｉ、ＳｉＣ、サファイア及びＧａＮの少なくとも１つからなるものであってもよい。
図２は本明細書に開示された一実施形態による半導体素子の構造の一例を示す図である。
図２に示すように、本明細書に開示された一実施形態による半導体素子１００は、ＧａＮ層１１０、ＡｌＧａＮ層１２０、ｐ−ＧａＮ層１３０、パッシベーション層１４０、ゲート電極１５０、ソース電極１６０及びドレイン電極１７０を含んでもよい。
本明細書に開示された一実施形態による半導体素子１００は、ＧａＮ層１１０の下部に位置するバッファ層（図示せず）をさらに含んでもよい。
本明細書に開示された一実施形態による半導体素子１００は、ＡｌＧａＮ層１２０上に形成されるＧａＮキャップ層（図示せず）をさらに含んでもよい。
本明細書に開示された一実施形態による半導体素子１００は、ドレイン電極１７０からソース電極１６０に流れる２ＤＥＧ電流をショットキーゲート電極１５０によりスイッチングすることができる。
前記バッファ層は、基板（図示せず）上に形成されるものであってもよい。
一実施形態によれば、前記基板は、ｎ型であってもよく、ｐ型であってもよい。また、前記基板は、様々な種類の物質からなるようにしてもよい。例えば、前記基板は、絶縁性基板、Ｓｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板の少なくとも１つであってもよい。その他にも様々な種類の物質からなる基板を本発明による半導体素子に適用できることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
また、前記基板は、半導体素子１００を製造した後に除去してもよい。つまり、最終の半導体素子１００の構造は、前記基板のない構造であり得る。
前記バッファ層は、様々な物質からなるようにしてもよい。例えば、前記バッファ層は、ＡｌＮ及びＡｌＧａＮの少なくとも１つからなるものであってもよい。
また、一実施形態によれば、前記バッファ層は、超格子バッファ構造（又は超格子層）を含んでもよい。
一例として、前記バッファ層がＡｌＮからなる場合、前記バッファ層は様々な条件で成長させることができる。例えば、前記バッファ層は、低温で成長した第１ＡｌＮ層と、前記第１ＡｌＮ層上に形成され、高温で成長した第２ＡｌＮ層とを含むようにしてもよい。
他の例として、前記バッファ層がＡｌＧａＮからなる場合、Ａｌ組成比を積層方向に沿って変化させることができる。例えば、前記バッファ層は、Ａｌ組成が積層方向に沿って漸次減少するＡｌＧａＮからなるものであってもよい。
すなわち、ＡｌＧａＮ層のＡｌ組成は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）で表される。例えば、前記Ａｌ組成は、連続的に漸次減少するようにしてもよい。また、前記Ａｌ組成は、階段状に漸次減少するようにしてもよい。
その他にも、様々な物質、組成比及び成長条件に基づいて前記バッファ層を形成できることは、当該技術分野における通常の知識を有する者にとって自明である。
前記バッファ層は、様々な方式（又は方法）で形成することができる。例えば、前記バッファ層は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成することもできる。ただし、前記バッファ層の結晶性を考慮すると、デバイスの製造においては、有機金属気相成長法（ＭＯＣＶＤ）を用いるのが一般的である。
前記バッファ層が超格子層（図示せず）を含む場合、前記超格子層は、異なる２つの薄膜層が積層された超格子薄膜層が複数積層されて形成されるものであってもよい。
前記超格子薄膜層は、様々な物質からなるようにしてもよい。例えば、前記超格子薄膜層は、ＡｌＮ／ＧａＮ超格子薄膜層、ＡｌＮ／ＡｌＧａＮ超格子薄膜層及びＡｌＧａＮ／ＧａＮ超格子薄膜層の少なくとも１つからなる。つまり、前記超格子層は、ＡｌＮ／ＧａＮ超格子薄膜層、ＡｌＮ／ＡｌＧａＮ超格子薄膜層及びＡｌＧａＮ／ＧａＮ超格子薄膜層の少なくとも１つが積層されて形成されるようにしてもよい。その他にも、様々な物質で前記超格子薄膜層を形成できることは、当該技術分野における通常の知識を有する者にとって自明である。
一実施形態によれば、前記ＡｌＧａＮ層のＡｌ組成はＡｌxＧａ1-xＮ（０≦ｘ≦１）で表され、前記Ａｌ組成は積層方向に沿って変化する。例えば、前記Ａｌ組成は、連続的に漸次減少するようにしてもよい。また、前記Ａｌ組成は、階段状に漸次減少するようにしてもよい。
また、一実施形態によれば、前記異なる２つの薄膜層のそれぞれの厚さは、１ｎｍ〜１００ｎｍであってもよい。特に、前記異なる２つの薄膜層のそれぞれの厚さは、５ｎｍ〜３５ｎｍであることが好ましい。
また、一実施形態によれば、前記超格子層は、３〜５００層の超格子薄膜層を含むものであってもよい。すなわち、前記超格子層は、３〜５００組の前記異なる２つの薄膜層を含むものであってもよい。つまり、前記超格子層は、前記異なる２つの薄膜層が５〜９９９回交互に積層されて形成されるものであってもよい。
前記超格子層は、様々な方式（又は方法）で形成することができる。例えば、前記超格子層は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成することもできる。ただし、前記超格子層の結晶性を考慮すると、デバイスの製造においては、有機金属気相成長法（ＭＯＣＶＤ）を用いるのが一般的である。
一実施形態によれば、前記超格子バッファ構造（又は超格子層）は、特定のドーパントがドーピングされて形成されるものであってもよい。
また、一実施形態によれば、前記特定のドーパントは、ｐ型ドーパントであってもよい。例えば、前記ｐ型ドーパントは、Ｍｇ、Ｃ及びＦｅの少なくとも１つからなるものであってもよい。
また、一実施形態によれば、前記ｐ型ドーパントの濃度は、１×１０16／ｃｍ3〜５×１０20／ｃｍ3であってもよい。特に、前記ｐ型ドーパントの濃度は、３×１０17／ｃｍ3〜１×１０20／ｃｍ3であることが好ましい。
また、一実施形態によれば、前記ｐ型ドーパントの濃度は、前記超格子層の積層方向に沿って漸次減少するようにしてもよい。例えば、前記ｐ型ドーパントの濃度は、連続的に漸次減少するようにしてもよい。また、前記ｐ型ドーパントの濃度は、階段状に漸次減少するようにしてもよい。
ＧａＮ層１１０の厚さは、０．１μｍ〜１００μｍであってもよい。特に、ＧａＮ層１１０の厚さは、０．５μｍ〜７μｍであることが好ましい。
ＧａＮ層１１０は、様々な方式（又は方法）で形成することができる。例えば、ＧａＮ層１１０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成することもできる。ただし、ＧａＮ層１１０の結晶性を考慮すると、デバイスの製造においては、有機金属気相成長法（ＭＯＣＶＤ）を用いるのが一般的である。
一実施形態によれば、半導体素子１００は、ＧａＮ層１１０上に少なくとも１つのドーパントを注入して形成されたＧａＮチャネルが半絶縁性を示すようにするための高抵抗ＧａＮ層（図示せず）をさらに含んでもよい。ここで、前記少なくとも１つのドーパントは、Ｍｇ、Ｃ及びＦｅの少なくとも１つである。また、前記少なくとも１つのドーパントの濃度は、１×１０16／ｃｍ3〜５×１０20／ｃｍ3であってもよい。特に、前記少なくとも１つのドーパントの濃度は、３×１０17／ｃｍ3〜１×１０20／ｃｍ3であることが好ましい。
ＡｌＧａＮ層１２０は、ＧａＮ層１１０上に形成され、活性層の役割を果たす。
一実施形態によれば、ＡｌＧａＮ層１２０の厚さは、０ｎｍ〜１００ｎｍであってもよい。特に、ＡｌＧａＮ層１２０の厚さは、１０ｎｍ〜３０ｎｍであることが好ましい。
ＡｌＧａＮ層１２０は、様々な物質及び組成からなるようにしてもよい。例えば、ＡｌＧａＮ層１２０は、ＡｌxＧａ1-xＮからなるようにしてもよい。ここで、ｘは０．０１〜１であってもよい。その他にも、様々な物質又は組成比でＡｌＧａＮ層１２０を形成できることは、当該技術分野における通常の知識を有する者にとって自明である。
ＡｌＧａＮ層１２０は、様々な方式（又は方法）で形成することができる。例えば、ＡｌＧａＮ層１２０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成することもできる。ただし、ＡｌＧａＮ層１２０の結晶性を考慮すると、デバイスの製造においては、有機金属気相成長法（ＭＯＣＶＤ）を用いるのが一般的である。
前記ＧａＮキャップ層は、ＡｌＧａＮ層１２０上に形成され、ＧａＮを薄く成長させて形成されてもよい。
一実施形態によれば、前記ＧａＮキャップ層の厚さは、０ｎｍ〜１００ｎｍであってもよい。特に、前記ＧａＮキャップ層の厚さは、２ｎｍ〜１０ｎｍであることが好ましい。前記ＧａＮキャップ層は、表面漏れ電流を遮断する役割を果たす。
ソース電極１６０及びドレイン電極１７０は、ＡｌＧａＮ層１２０の一部領域上に形成されてもよい。また、半導体素子１００が前記ＧａＮキャップ層をさらに含む場合、ソース電極１６０及びドレイン電極１７０は、前記ＧａＮキャップ層の一部領域上に形成されてもよい。
ｐ−ＧａＮ層１３０は、ＡｌＧａＮ層１２０上に形成されてもよい。
ｐ−ＧａＮ層１３０は、ｐ型ドーパントがドーピングされて形成され、前記ｐ型ドーパントがＭｇ及びＺｎの少なくとも一方であるものであってもよい。
一実施形態によれば、前記ｐ型ドーパントの濃度は、１×１０12／ｃｍ3〜１×１０21／ｃｍ3であってもよい。
また、一実施形態によれば、ｐ−ＧａＮ層１３０の厚さは、１ｎｍ〜１μｍであってもよい。
ｐ−ＧａＮ層１３０は、様々な方式（又は方法）で形成することができる。例えば、ｐ−ＧａＮ層１３０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成することもできる。ただし、ｐ−ＧａＮ層１３０の結晶性を考慮すると、デバイスの製造においては、有機金属気相成長法（ＭＯＣＶＤ）を用いるのが一般的である。
ｐ−ＧａＮ層１３０が成長（又はエピタキシャル成長）した後、ｐ−ＧａＮの活性化過程でｐ−ＧａＮ内にホールが形成されるようにしてもよい。
ゲート電極１５０は、ｐ−ＧａＮ層１３０上に形成されてもよい。
前述したように、ゲート電極１５０の制御により、ドレイン電極１７０からソース電極１６０に流れる２ＤＥＧ電流を発生させることができる。
パッシベーション層１４０は、図２に示すように、ＡｌＧａＮ層１２０の一部領域上に形成されてもよい。
また、パッシベーション層１４０は、ソース電極１６０とゲート電極１５０との間に形成されてもよい。
さらに、パッシベーション層１４０は、ゲート電極１５０とドレイン電極１７０との間に形成されてもよい。
一実施形態によれば、パッシベーション層１４０は、ｐ−ＧａＮ層１３０の一部が酸化されて形成されるものであってもよい。
また、一実施形態によれば、パッシベーション層１４０は、ｐ−ＧａＮ層１３０が光電気化学（ＰＥＣ）法により酸化されて形成されるものであってもよい。
以下、図３を参照して光電気化学法によりパッシベーション層１４０を形成する方法を詳細に説明する。
図３は本明細書に開示された一実施形態によるパッシベーション層を形成するための光電気化学法を説明するための図である。
前述したように、前述した方法で形成されたエピタキシャル層にエンハンスメント型半導体素子の構成のためにゲート電極１５０、ソース電極１６０及びドレイン電極１７０を形成し、各電極間に光電気化学を用いてパッシベーション層１４０を形成してもよい。
パッシベーション層１４０を形成しない部分は、ｐ−ＧａＮ又はＡｌＧａＮのバンドギャップに対応する光源が遮蔽されるように処理し、その後光電気化学法によりｐ−ＧａＮ層１３０を酸化してもよい。
例えば、パッシベーション層１４０を形成しない部分は、ゲート電極１５０が形成されるｐ−ＧａＮ層１３０の一部領域であってもよい。
パッシベーション層１４０を形成しない部分の処理は、パッシベーション層１４０を形成しない部分に、半導体の表面に塗布する感光性材料であるフォトレジストを塗布することにより行ってもよい。
まず、酸化させる試料（又は窒化物半導体）２８に第１電極３２’を形成して水溶液に浸漬する。例えば、前記水溶液は、水（Ｈ2Ｏ）又はＰＥＣ用水溶液であってもよい。
次に、試料２８に電気的ポテンシャル差を与えるための第２電極３２’’を第１電極３２’と離隔して水溶液に浸漬する。
次に、これらの２つの電極３２’、３２’’を接続する電線間に電源を供給するための電源供給装置３４を接続する。
その後、試料２８に正電圧を印加してｐ−ＧａＮのバンドギャップに対応するエネルギーを有する光の光源（又はＵＶ光源）２６を照射すると、下記化学式によりｐ−ＧａＮ層１３０が酸化する。
Figure 2014212317
Figure 2014212317
Figure 2014212317
また、光電気化学を用いて形成したパッシベーション層１４０に加え、ゲート電極１５０、ソース電極１６０及びドレイン電極１７０を形成することにより、エンハンスメント型ヘテロ接合窒化物半導体素子を最終的に完成することができる。
その他にも、様々な方式の光電気化学法によりパッシベーション層１４０を形成できることは、当該技術分野における通常の知識を有する者にとって自明であり、本発明の範囲は図３に開示された光電気化学法に限定されるものではなく、本発明は本発明の思想及び特許請求の範囲に記載された範疇内において様々な形態に修正、変更又は改善された光電気化学法を適用することができる。
本明細書に開示された実施形態による半導体素子の製造方法
本明細書に開示された一実施形態による半導体素子の製造方法は、前述した実施形態が含む構成又は段階の一部もしくは組み合わせで実現したり、実施形態の組み合わせで実現することができる。以下、本明細書に開示された一実施形態による半導体素子の製造方法をより明確にするために、重複する説明は省略する。
本明細書に開示された一実施形態による半導体素子の製造方法は、基板上にバッファ層を形成する段階と、前記バッファ層上にＧａＮ層を形成する段階と、前記ＧａＮ層上にＡｌＧａＮ層を形成する段階と、前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する段階と、前記ｐ−ＧａＮ層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する段階と、前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する段階と、前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する段階とを含んでもよい。
本明細書に開示された他の実施形態による半導体素子の製造方法は、基板上にバッファ層を形成する段階と、前記バッファ層上にＧａＮ層を形成する段階と、前記ＧａＮ層上にＡｌＧａＮ層を形成する段階と、前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する段階と、前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する段階と、前記パッシベーション層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する段階と、前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する段階とを含んでもよい。
一実施形態によれば、前記パッシベーション層は、前記ｐ−ＧａＮ層が光電気化学（ＰＥＣ）法により酸化されて形成されるものであってもよい。
また、一実施形態によれば、前記パッシベーション層は、ＧａＯxからなり、前記ｘが０．１〜２．０のものであってもよい。
また、一実施形態によれば、前記ｐ−ＧａＮ層は、ｐ型ドーパントがドーピングされて形成され、前記ｐ型ドーパントがＭｇ及びＺｎの少なくとも一方であるものであってもよい。
また、一実施形態によれば、前記ｐ型ドーパントの濃度は、１×１０12／ｃｍ3〜１×１０21／ｃｍ3であってもよい。
また、一実施形態によれば、前記ｐ−ＧａＮ層の厚さは、１ｎｍ〜１μｍであってもよい。
また、一実施形態によれば、前記バッファ層、前記ＧａＮ層、前記ＡｌＧａＮ層及び前記ｐ−ＧａＮ層の少なくとも１つは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されるものであってもよい。
図４は本明細書に開示された一実施形態による半導体素子の製造方法を示すフローチャートである。
図４に示すように、本明細書に開示された一実施形態による半導体素子の製造方法は、次の段階からなる。
まず、基板上にバッファ層を形成する（Ｓ１１０）。
次に、前記バッファ層上にＧａＮ層を形成する（Ｓ１２０）。
次に、前記ＧａＮ層上にＡｌＧａＮ層を形成する（Ｓ１３０）。
次に、前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する（Ｓ１４０）。
次に、前記ｐ−ＧａＮ層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する（Ｓ１５０）。
次に、前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する（Ｓ１６０）。
次に、前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する（Ｓ１７０）。
図５は本明細書に開示された一実施形態による半導体素子の製造方法の一例を示す図である。
図５に示すように、まず、ＧａＮ層１１０、ＡｌＧａＮ層１２０及びｐ−ＧａＮ層１３０を順次形成し（図５の（ａ））、ｐ−ＧａＮ層１３０の一部領域を選択的にエッチングする（図５の（ｂ））。ここで、選択的にエッチングされたｐ−ＧａＮ層１３０の一部領域は、ソース電極１６０及びドレイン電極１７０が形成される領域である。
次に、ｐ−ＧａＮ層１３０の一部をエッチングして露出したＡｌＧａＮ層１２０上に互いに分離されたソース電極１６０及びドレイン電極１７０を形成する（図５の（ｃ））。
次に、ｐ−ＧａＮ層１３０のうちゲート電極１５０を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層１４０を形成する（図５の（ｄ））。
ここで、パッシベーション層１４０は、ｐ−ＧａＮ層１３０が光電気化学（ＰＥＣ）法により酸化されて形成されるものであってもよい。
なお、前記光電気化学（ＰＥＣ）法は、図３を参照して説明したものと同様であるので、詳細な説明は省略する。
次に、ゲート電極１５０を形成するための一部のｐ−ＧａＮ領域上にゲート電極１５０を形成（又は蒸着）する（図５（ｅ））。
図６は本明細書に開示された他の実施形態による半導体素子の製造方法を示すフローチャートである。
図６に示すように、本明細書に開示された他の実施形態による半導体素子の製造方法は、次の段階からなる。
まず、基板上にバッファ層を形成する（Ｓ１１０）。
次に、前記バッファ層上にＧａＮ層を形成する（Ｓ１２０）。
次に、前記ＧａＮ層上にＡｌＧａＮ層を形成する（Ｓ１３０）。
次に、前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する（Ｓ１４０）。
次に、前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する（Ｓ２１０）。
次に、前記パッシベーション層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する（Ｓ２２０）。
次に、前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する（Ｓ１７０）。
図７は本明細書に開示された他の実施形態による半導体素子の製造方法の一例を示す図である。
まず、ＧａＮ層１１０、ＡｌＧａＮ層１２０及びｐ−ＧａＮ層１３０を順次形成し（図７の（ａ））、ｐ−ＧａＮ層１３０のうちゲート電極１５０を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層１４０を形成する（図７の（ｂ））。
ここで、パッシベーション層１４０は、ｐ−ＧａＮ層１３０が光電気化学（ＰＥＣ）法により酸化されて形成されるものであってもよい。
なお、前記光電気化学（ＰＥＣ）法は、図３を参照して説明したものと同様であるので、詳細な説明は省略する。
次に、パッシベーション層１４０の一部をエッチングする（図７の（ｃ））。
次に、パッシベーション層１４０の一部がエッチングされて露出したＡｌＧａＮ層１２０上に互いに分離されたソース電極１６０及びドレイン電極１７０を形成する（図７の（ｄ））。
次に、ゲート電極１５０を形成するための一部のｐ−ＧａＮ領域上にゲート電極１５０を形成（又は蒸着）する（図７の（ｅ））。
前述したように、本明細書に開示された実施形態によれば、光電気化学を用いてパッシベーション層を形成したエンハンスメント型窒化物半導体素子及びその製造方法が提供される。
特に、本明細書に開示された半導体素子によれば、ｐ−ＧａＮ層に基づいてノーマリオン状態を実現するが、光電気化学法により前記ｐ−ＧａＮ層の一部を酸化してパッシベーション層を形成することにより、高品質のパッシベーション層を備えて漏れ電流特性が改善された、窒化物半導体素子及びその製造方法を提供できるという利点がある。
具体的には、本発明は、光電気化学を用いてｐ−ＧａＮ層を酸化してパッシベーション層を形成する技術である。
ｐ−ＧａＮのバンドギャップに対応する光の光源を照射すると同時に電気化学的反応を起こす場合、ｐ−ＧａＮ層が酸化されてＧａＯx（ｘ＝０．１〜２．０）となる。
この場合、生成されたＧａＯxは、蒸着装置により蒸着されたパッシベーション層よりも高品質の酸化膜であり、パッシベーション層の品質を向上させる。
また、ｐ−ＧａＮは酸化する過程で次第に薄くなってＧａＯxに完全に置換されるが、これは、ｐ−ＧａＮの正確なエッチングを実現できるという利点を有する。
その理由は次の通りである。第一に、一般的に用いられるドライエッチングに比べて酸化速度が非常に遅いので、工程条件を定めることが容易である。
第二に、ｐ−ＧａＮ層のバンドギャップとＡｌＧａＮ層のバンドギャップとが異なることを利用して、ｐ−ＧａＮ層のバンドギャップに対応する光源のみを選択的に照射すると、ＡｌＧａＮ層は酸化しないので、ｐ−ＧａＮ層のみを選択的に酸化することができるが、これは、ｐ−ＧａＮ層を選択的にエッチングしたのと同じ効果を奏するという利点を有する。
つまり、本発明によれば、ｐ−ＧａＮ層の不正確なエッチングとパッシベーション層の低い品質という２つの問題を解決できるという効果がある。
本発明の範囲は本明細書に開示された実施形態に限定されるものではなく、本発明は本発明の思想及び特許請求の範囲に記載された範疇内において様々な形態に修正、変更又は改善することができる。
１００ 半導体素子
１１０ ＧａＮ層
１２０ ＡｌＧａＮ層
１３０ ｐ−ＧａＮ層
１４０ パッシベーション層
１５０ ゲート電極
１６０ ソース電極
１７０ ドレイン電極

Claims (20)

  1. ＧａＮ層と、
    前記ＧａＮ層上に形成されるＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に形成されるｐ−ＧａＮ層と、
    前記ｐ−ＧａＮ層上に形成されるゲート電極と、
    前記ＡｌＧａＮ層の一部領域上に形成されるソース電極及びドレイン電極と、
    前記ＡｌＧａＮ層の一部領域上に形成され、前記ソース電極と前記ゲート電極との間又は前記ゲート電極と前記ドレイン電極との間に形成されるパッシベーション層とを含み、
    前記パッシベーション層は、前記ｐ−ＧａＮ層の一部が酸化されて形成される、半導体素子。
  2. 前記パッシベーション層は、前記ｐ−ＧａＮ層が光電気化学（ＰＥＣ）法により酸化されて形成されるものである、請求項１に記載の半導体素子。
  3. 前記パッシベーション層は、ＧａＯxからなり、前記ｘが０．１〜２．０である、請求項１に記載の半導体素子。
  4. 前記ｐ−ＧａＮ層は、ｐ型ドーパントがドーピングされて形成され、
    前記ｐ型ドーパントは、Ｍｇ及びＺｎの少なくとも一方であり、
    前記ｐ型ドーパントの濃度は、１×１０12／ｃｍ3〜１×１０21／ｃｍ3である、請求項１に記載の半導体素子。
  5. 前記ｐ−ＧａＮ層の厚さは、１ｎｍ〜１μｍである、請求項１に記載の半導体素子。
  6. 前記ＧａＮ層の厚さは、０．５μｍ〜７μｍである、請求項１に記載の半導体素子。
  7. 前記ＧａＮ層は、Ｍｇ、Ｃ及びＦｅの少なくとも１つのドーパントがドーピングされて形成され、
    前記少なくとも１つのドーパントの濃度は、１×１０16／ｃｍ3〜５×１０20／ｃｍ3である、請求項１に記載の半導体素子。
  8. 前記ＡｌＧａＮ層の厚さは、２ｎｍ〜１００ｎｍである、請求項１に記載の半導体素子。
  9. 前記ＡｌＧａＮ層上に形成されるＧａＮキャップ層をさらに含み、
    前記ＧａＮキャップ層の厚さは、２ｎｍ〜１０ｎｍである、請求項１に記載の半導体素子。
  10. 前記ＧａＮ層は、バッファ層上に形成されるものであり、
    前記バッファ層は、ＡｌＮ、ＡｌＧａＮ及び超格子構造の少なくとも１つからなるものである、請求項１に記載の半導体素子。
  11. 前記バッファ層は、基板上に形成されるものである、請求項１０に記載の半導体素子。
  12. 前記基板は、Ｓｉ、ＳｉＣ、サファイア及びＧａＮの少なくとも１つからなるものである、請求項１１に記載の半導体素子。
  13. 基板上にバッファ層を形成する段階と、
    前記バッファ層上にＧａＮ層を形成する段階と、
    前記ＧａＮ層上にＡｌＧａＮ層を形成する段階と、
    前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する段階と、
    前記ｐ−ＧａＮ層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する段階と、
    前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する段階と、
    前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する段階とを含む、半導体素子の製造方法。
  14. 前記パッシベーション層は、前記ｐ−ＧａＮ層が光電気化学（ＰＥＣ）法により酸化されて形成されるものである、請求項１３に記載の半導体素子の製造方法。
  15. 前記パッシベーション層は、ＧａＯxからなり、前記ｘが０．１〜２．０である、請求項１３に記載の半導体素子の製造方法。
  16. 前記ｐ−ＧａＮ層は、ｐ型ドーパントがドーピングされて形成され、
    前記ｐ型ドーパントは、Ｍｇ及びＺｎの少なくとも一方である、請求項１３に記載の半導体素子の製造方法。
  17. 前記ｐ型ドーパントの濃度は、１×１０12／ｃｍ3〜１×１０21／ｃｍ3である、請求項１６に記載の半導体素子の製造方法。
  18. 前記ｐ−ＧａＮ層の厚さは、１ｎｍ〜１μｍである、請求項１３に記載の半導体素子の製造方法。
  19. 前記バッファ層、前記ＧａＮ層、前記ＡｌＧａＮ層及び前記ｐ−ＧａＮ層の少なくとも１つは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されるものである、請求項１３に記載の半導体素子の製造方法。
  20. 基板上にバッファ層を形成する段階と、
    前記バッファ層上にＧａＮ層を形成する段階と、
    前記ＧａＮ層上にＡｌＧａＮ層を形成する段階と、
    前記ＡｌＧａＮ層上にｐ−ＧａＮ層を形成する段階と、
    前記ｐ−ＧａＮ層のうちゲート電極を形成するための一部のｐ−ＧａＮ領域を除くｐ−ＧａＮ領域を酸化してパッシベーション層を形成する段階と、
    前記パッシベーション層の一部をエッチングして露出したＡｌＧａＮ層上に互いに分離されたソース電極及びドレイン電極を形成する段階と、
    前記ゲート電極を形成するための一部のｐ−ＧａＮ領域上にゲート電極を形成する段階とを含む、半導体素子の製造方法。
JP2014083649A 2013-04-16 2014-04-15 窒化物半導体素子及びその製造方法 Expired - Fee Related JP5731687B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0041813 2013-04-16
KR1020130041813A KR102080745B1 (ko) 2013-04-16 2013-04-16 질화물 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2014212317A true JP2014212317A (ja) 2014-11-13
JP5731687B2 JP5731687B2 (ja) 2015-06-10

Family

ID=50442428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014083649A Expired - Fee Related JP5731687B2 (ja) 2013-04-16 2014-04-15 窒化物半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US9224846B2 (ja)
EP (1) EP2793270B1 (ja)
JP (1) JP5731687B2 (ja)
KR (1) KR102080745B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092147A (ja) * 2015-11-05 2017-05-25 トヨタ自動車株式会社 スイッチング素子

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977306A (zh) * 2016-06-21 2016-09-28 北京大学深圳研究生院 一种自对准薄膜晶体管及其制备方法
WO2018230136A1 (ja) 2017-06-13 2018-12-20 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
CN109920850A (zh) * 2017-12-12 2019-06-21 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法
CN108376707A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种GaN基增强型HEMT器件及其制备方法
CN108417493A (zh) * 2018-03-08 2018-08-17 中国科学院苏州纳米技术与纳米仿生研究所 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN108346695A (zh) * 2018-04-13 2018-07-31 中国科学院苏州纳米技术与纳米仿生研究所 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN112201689B (zh) * 2019-07-08 2024-06-04 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN112542384B (zh) * 2020-12-09 2022-08-09 宁波铼微半导体有限公司 一种氮化镓增强型器件的制造方法
CN112614778B (zh) * 2020-12-18 2024-06-04 江苏能华微电子科技发展有限公司 一种在GaN HEMT器件中形成多功能p-GaN电极的方法及器件
CN113437147A (zh) * 2021-06-25 2021-09-24 西交利物浦大学 一种氮化镓高电子迁移率晶体管及其制备方法与应用
CN113555286B (zh) * 2021-07-05 2023-12-05 浙江芯科半导体有限公司 一种氧化镓超级结肖特基二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153871A (ja) * 1994-11-29 1996-06-11 Nec Corp 化合物半導体装置の製造方法
JPH09199452A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エッチング方法および半導体装置の製造方法
JPWO2008062800A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 半導体装置及びその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
CN102067346B (zh) * 2008-08-19 2013-09-04 晶能光电（江西）有限公司 具有钝化层的半导体发光器件及其制造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US7759710B1 (en) * 2009-05-05 2010-07-20 Chang Gung University Oxidized low density lipoprotein sensing device for gallium nitride process
KR20110084709A (ko) * 2010-01-18 2011-07-26 삼성엘이디 주식회사 질화물계 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153871A (ja) * 1994-11-29 1996-06-11 Nec Corp 化合物半導体装置の製造方法
JPH09199452A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エッチング方法および半導体装置の製造方法
JPWO2008062800A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 半導体装置及びその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092147A (ja) * 2015-11-05 2017-05-25 トヨタ自動車株式会社 スイッチング素子
US9923089B2 (en) 2015-11-05 2018-03-20 Toyota Jidosha Kabushiki Kaisha Switching device

Also Published As

Publication number Publication date
EP2793270A3 (en) 2014-12-31
KR20140124273A (ko) 2014-10-24
US9224846B2 (en) 2015-12-29
EP2793270B1 (en) 2018-06-06
US20140306181A1 (en) 2014-10-16
KR102080745B1 (ko) 2020-04-14
EP2793270A2 (en) 2014-10-22
JP5731687B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
US9614069B1 (en) III-Nitride semiconductors with recess regions and methods of manufacture
US7795642B2 (en) III-nitride devices with recessed gates
KR101304746B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9893174B2 (en) III-nitride based N polar vertical tunnel transistor
US20120217512A1 (en) Lateral power transistor device and method of manufacturing the same
JP2021510461A (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
US10629720B2 (en) Layered vertical field effect transistor and methods of fabrication
US20190115448A1 (en) Iii-nitride vertical transistor with aperture region formed using ion implantation
US9825162B2 (en) Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device
US8815688B2 (en) Method of manufacturing power device
WO2013020051A1 (en) Method and system for a gan vertical jfet utilizing a regrown channel
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
US20160284831A1 (en) Semiconductor device and method for manufacturing the same
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5448530B2 (ja) 電界効果トランジスタ
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法
KR20140013618A (ko) 질화물 반도체 소자 및 이의 제조 방법
Gupta In-situ Oxide, GaN interlayer based vertical trench MOSFET (OG-FET)
JP2016046478A (ja) 半導体装置およびその制御方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150409

R150 Certificate of patent or registration of utility model

Ref document number: 5731687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees