CN105957881A - 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 - Google Patents

具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 Download PDF

Info

Publication number
CN105957881A
CN105957881A CN201610325160.2A CN201610325160A CN105957881A CN 105957881 A CN105957881 A CN 105957881A CN 201610325160 A CN201610325160 A CN 201610325160A CN 105957881 A CN105957881 A CN 105957881A
Authority
CN
China
Prior art keywords
algan
gan
shell
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610325160.2A
Other languages
English (en)
Inventor
郭艳敏
房玉龙
冯志红
尹甲运
宋旭波
王波
周幸叶
张志荣
王元刚
李佳
顾国栋
芦伟立
高楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201610325160.2A priority Critical patent/CN105957881A/zh
Publication of CN105957881A publication Critical patent/CN105957881A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法,属于半导体器件制备技术领域。该晶体管自下至上依次包括衬底、成核层、AlxGa1‑xN缓冲层、未掺杂的GaN沟道层、组分渐变的AlyGa1‑yN层、组分固定的AlzGa1‑zN层,其中,z≥y,在组分固定的AlzGa1‑zN层上沉积欧姆接触金属并进行高温合金形成源电极和漏电极,在组分固定的AlzGa1‑zN层上沉积肖特基接触金属并进行高温合金形成栅电极,在源电极与栅电极之间以及栅电极与漏电极之间沉积钝化层。在AlGaN/GaN极化掺杂场效应晶体管中的载流子呈准三维分布,器件线性度高,且由于背势垒的存在增强了电子局域性,提高了器件的栅控能力,改善了器件的关断特性。

Description

具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
技术领域
本发明属于半导体器件制备技术领域,尤其是一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法。
背景技术
在AlGaN/GaN异质结场效应管器件中,由于AlGaN/GaN异质结界面处材料组分突变,导致极化强度和导带带阶的突变,在异质结界面处会出现大量的准二维分布的自由电子,即二维电子气。浓度高达1E+20 cm-3的自由电子分布在较窄(1-2 nm)的势阱沟道中,器件的跨导线性度差。大量电子的聚集极易导致器件可靠性问题;而电子的大量集中也大大增强了局部热场,影响器件性能,这些问题在面向大功率的器件应用中更加显著。如果AlGaN/GaN异质结界面处材料组分呈渐变状态,极化强度就会随之呈梯度渐变,导带带阶也就缓缓变化,此时,在AlGaN/GaN极化掺杂场效应晶体管中渐变组分的AlGaN中自由电子不再被局限于狭窄的准二维沟道中,而是呈准三维分布,使器件的线性度得到提高。
目前的AlGaN/GaN场效应晶体管器件,在没有达到GaN材料临界击穿电场便发生提前击穿,恶化了器件的耐压性。根据能带理论,采用AlGaN背势垒可以提高缓冲层的导带高度,进而抑制极化载流子向缓冲层漂移,并且由于AlGaN的禁带宽度和临界击穿电场相比GaN更高,从而背势垒结构可以较好地解决AlGaN/GaN场效应晶体管器件中缓冲层电流过大导致器件的提前击穿问题。
发明内容
本发明所要解决的技术问题是提供一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法,在AlGaN/GaN极化掺杂场效应晶体管中的载流子呈准三维分布,器件线性度较高,且由于背势垒的存在增强了电子局域性,提高了器件的栅控能力,改善了器件的关断特性。
为解决上述技术问题,本发明所采取的技术方案是:一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,自下至上依次包括衬底、成核层、AlxGa1-xN缓冲层、未掺杂的GaN沟道层、组分渐变的AlyGa1-yN层、组分固定的AlzGa1-zN层,其中,z≥y,在组分固定的AlzGa1-zN层上沉积欧姆接触金属并进行高温合金形成源电极和漏电极,在组分固定的AlzGa1-zN层上沉积肖特基接触金属并进行高温合金形成栅电极,在源电极与栅电极之间以及栅电极与漏电极之间沉积钝化层。
进一步优选的技术方案,衬底为SiC、Si、Sapphire、AlN、GaN中的任一种。
进一步优选的技术方案,成核层为GaN、AlN、AlGaN、InN、InAlN、InGaN中的任一种。
进一步优选的技术方案,AlxGa1-xN缓冲层的厚度为0-10000 nm,其中,0≤x≤100%,AlxGa1-xN缓冲层可以是单一固定组分,也可以是多固定组分。
进一步优选的技术方案,组分渐变的AlyGa1-yN层,由AlaGa1-aN层增大到AlbGa1-bN层,其中,0≤a≤15%,5%≤b≤50%,并a≤b,厚度为0-200 nm。
进一步优选的技术方案,组分固定的AlzGa1-zN层中,z≥y,z≥b,5%≤z≤100%,厚度为1-50 nm。
一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的制造方法,包括以下步骤,
一、在衬底上生长成核层;
二、在成核层上生长AlxGa1-xN缓冲层,0≤x≤100%,厚度为0-10000 nm;
三、在AlxGa1-xN缓冲层上生长未掺杂的GaN沟道层;
四、在未掺杂的GaN沟道层上生长组分渐变的AlyGa1-yN层,由AlaGa1-aN层增大到AlbGa1-bN层,其中0≤a≤15%,5%≤b≤50%,并a≤b,厚度为0-200 nm;
五、在组分渐变的AlyGa1-yN层上生长组分固定的AlzGa1-zN层,其中,z≥y,z≥b,5%≤z≤100%,厚度为1-50 nm;
六、在组分固定的AlzGa1-zN层上沉积欧姆接触金属并进行高温合金形成源电极和漏电极;在组分固定的AlzGa1-zN层上沉积肖特基接触金属并进行高温合金形成栅电极;在源电极与栅电极之间以及栅电极与漏电极之间沉积钝化层,制备出具有背势垒的AlGaN/GaN极化掺杂场效应晶体管材料与器件。
其中,各层生长采用氮化物外延生长法;氮化物外延生长法选用金属有机物化学气相沉积外延沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积、化学气相沉积中的氮化物外延方法中的任一种。
其中,钝化层为SiNx
其中, AlyGa1-yN层中Al组分在0 %到35 %间单调增大。
采用上述技术方案所产生的有益效果在于:本发明可以有效改善基于AlGaN/GaN突变异质结的AlGaN/GaN场效应晶体管器件性能。本发明具有背势垒的AlGaN/GaN极化掺杂场效应晶体管中的电子气呈准三维分布,器件线性度高,且由于背势垒的存在增强了电子局域性,改善了器件的栅控能力和关断特性。
附图说明
图1是本发明实施例1的结构示意图;
图2是本发明实施例2的结构示意图;
图中:1、衬底;2、成核层;3、AlxGa1-xN缓冲层;3-1、GaN缓冲层;4、GaN沟道层;5、AlyGa1-yN层;6、AlzGa1-zN层;7、源电极;8、栅电极;9、漏电极;10、钝化层。
具体实施方式
本发明具有背势垒的AlGaN/GaN极化掺杂场效应晶体管中的载流子呈准三维分布,浓度为1E+18 cm-3的载流子分布在宽度为50-100 nm 的沟道中,较宽的沟道使得器件表现出更高跨导线性度,器件微波工作时效率也大大提高。
根据能带理论,采用AlGaN背势垒可以提高缓冲层的导带高度,进而抑制极化载流子向缓冲层漂移,并且由于AlGaN的禁带宽度和临界击穿电场相比GaN更高,从而背势垒结构可以较好地解决AlGaN/GaN场效应晶体管器件缓冲层电流过大导致器件的提前击穿问题。在AlGaN/GaN极化掺杂场效应晶体管中,背势垒的存在可将准三维分布的极化载流子限制在GaN沟道层中,增强了电子局域性,提高了器件的栅控能力,改善了器件的关断特性。应用于GaN基高电子迁移率晶体管或异质结场效应晶体管材料材料与器件的制备领域。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
首先对具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的结构作详细的说明如下:
参见图1,自下至上依次包括衬底1、成核层2、AlxGa1-xN缓冲层3、未掺杂的GaN沟道层4、组分渐变的AlyGa1-yN层5、组分固定的AlzGa1-zN层6,其中,z≥y,在组分固定的AlzGa1-zN层6上沉积欧姆接触金属并进行高温合金形成源电极7和漏电极9,在组分固定的AlzGa1-zN层6上沉积肖特基接触金属并进行高温合金形成栅电极8,在源电极7与栅电极8之间以及栅电极8与漏电极9之间沉积钝化层10。
其中,衬底1为SiC、Si、Sapphire、AlN、GaN中的任一种。
其中,成核层2为GaN、AlN、AlGaN、InN、InAlN、InGaN中的任一种。
其中,AlxGa1-xN缓冲层3的厚度为0-10000 nm,其中,0≤x≤100%,AlxGa1-xN缓冲层3可以是单一固定组分,如图1所示,也可以是多固定组分,即如图2所示的在成核层之上生长GaN缓冲层3-1,然后生长AlxGa1-xN缓冲层3。
组分渐变的AlyGa1-yN层5,由AlaGa1-aN层增大到AlbGa1-bN层,其中,0≤a≤15%,5%≤b≤50%,并a≤b,厚度为0-200 nm。
组分固定的AlzGa1-zN层6中,z≥y,z≥b,5%≤z≤100%,厚度为1-50 nm。
具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的制造方法,包括以下步骤,
一、在SiC、Si、Sapphire、AlN、GaN等氮化物外延生长常用的单晶衬底或外延层衬底1上生长GaN、AlN、AlGaN、InN、InAlN、InGaN等氮化物外延生长常用成核层2;
二、在成核层2上生长AlxGa1-xN缓冲层3,其中0≤x≤100%,厚度为0-10000nm;
三、在AlxGa1-xN缓冲层3上生长未掺杂的GaN沟道层4;
四、在未掺杂的GaN沟道层4上生长组分渐变的AlyGa1-yN层5,由AlaGa1-aN层增大到AlbGa1-bN层,其中,0≤a≤15%,5%≤b≤50%,并a≤b,厚度为0-200 nm;
五、在组分渐变的AlyGa1-yN层5上生长组分固定的AlzGa1-zN层6,其中,z≥yz≥b,5%≤z≤100%,厚度为1-50 nm;
六、在组分固定的AlzGa1-zN层6上沉积欧姆接触金属并进行高温合金形成源电极7和漏电极9;在组分固定的AlzGa1-zN层6上沉积肖特基接触金属并进行高温合金形成栅电极8;在源电极7与栅电极8之间以及栅电极8与漏电极9之间沉积钝化层10,制备出具有背势垒的AlGaN/GaN极化掺杂场效应晶体管材料与器件。
各层生长采用氮化物外延生长法;氮化物外延生长法选用金属有机物化学气相沉积外延沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积、化学气相沉积中的氮化物外延方法中的任一种。
其中,AlyGa1-yN层5中Al组分在0 %到35 %间单调增大。本发明的结构形成极化掺杂,晶体管中的载流子呈准三维分布,提高了器件的线性度,增强了电子局域性,提高了器件的栅控能力,改善了器件的关断特性。
实施例1
如图1所示,用金属有机物化学气相沉积方法(MOCVD)制备背势垒结构AlGaN/GaN极化掺杂场效应晶体管器件。所用的AlGaN/GaN材料是用MOCVD方法在2英寸蓝宝石衬底上外延制备的。材料结构包括1.7 μm厚半绝缘AlGaN缓冲层,Al组分为12%,10 nm厚的GaN沟道层,70 nm厚的组分渐变的AlGaN层,Al组分由0 %到35 %单调增大,20 nm厚的组分固定的AlGaN层,Al的组分为35 %。缓变结材料方块电阻为580 Ω/sq。器件隔离使用台面隔离技术。源漏欧姆接触使用电子束蒸发的 Ti/ Al/ Ni/ Au,然后在 850 ℃退火30 s。采用电子束蒸发的Ni/ Au 作为栅金属。沉积SiNx作为钝化层。在器件制备中,没有进行钝化。器件源漏间距4 μm,栅长1 μm,栅宽40 μm。
实施例2
如图2所示,用金属有机物化学气相沉积方法(MOCVD)制备背势垒结构AlGaN/GaN极化掺杂场效应晶体管器件。所用的AlGaN/GaN材料是用MOCVD方法在2英寸蓝宝石衬底上外延制备的。材料结构包括100 nm厚半绝缘GaN缓冲层,1.6 μm厚的半绝缘AlGaN缓冲层,Al组分为10%,10 nm厚的GaN沟道层,70 nm厚的组分单调渐变的AlGaN层,Al组分由0 %到35 %单调增大,20 nm厚的组分固定的AlGaN层,Al的组分为35 %。缓变结材料方块电阻为580 Ω/sq。器件隔离使用台面隔离技术。源漏欧姆接触使用电子束蒸发的 Ti/ Al/ Ni/ Au,然后在 850 ℃退火30 s。采用电子束蒸发的Ni/ Au 作为栅金属。沉积SiNx作为钝化层。在器件制备中,没有进行钝化。器件源漏间距4 μm,栅长1 μm,栅宽40 μm。

Claims (10)

1.一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,其特征在于,自下至上依次包括衬底(1)、成核层(2)、AlxGa1-xN缓冲层(3)、未掺杂的GaN沟道层(4)、组分渐变的AlyGa1-yN层(5)、组分固定的AlzGa1-zN层(6),其中,z≥y;在组分固定的AlzGa1-zN层(6)上沉积欧姆接触金属并进行高温合金形成源电极(7)和漏电极(9),在组分固定的AlzGa1-zN层(6)上沉积肖特基接触金属并进行高温合金形成栅电极(8),在源电极(7)与栅电极(8)之间以及栅电极(8)与漏电极(9)之间沉积钝化层(10)。
2.根据权利要求1所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,其特征在于,衬底(1)为SiC、Si、Sapphire、AlN、GaN中的任一种。
3.根据权利要求1所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,其特征在于,成核层(2)为GaN、AlN、AlGaN、InN、InAlN、InGaN中的任一种。
4.根据权利要求1所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,其特征在于,AlxGa1-xN缓冲层(3)的厚度为0-10000 nm,其中,0≤x≤100%,所述AlxGa1-xN缓冲层(3)可以是单一固定组分,也可以是多固定组分。
5.根据权利要求1所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,其特征在于,组分渐变的AlyGa1-yN层(5),由AlaGa1-aN层增大到AlbGa1-bN层,其中,0≤a≤15%,5%≤b≤50%,并a≤b,厚度为0-200 nm。
6.根据权利要求5所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管,其特征在于,组分固定的AlzGa1-zN层(6)中,z≥y,z≥b,5%≤z≤100%,厚度为1-50 nm。
7.一种具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的制造方法,其特征在于,包括以下步骤,
一、在衬底(1)上生长成核层(2);
二、在成核层(2)上生长AlxGa1-xN缓冲层(3),0≤x≤100%,厚度为0-10000 nm;
三、在AlxGa1-xN缓冲层(3)上生长未掺杂的GaN沟道层(4);
四、在未掺杂的GaN沟道层(4)上生长组分渐变的AlyGa1-yN层(5),由AlaGa1-aN层增大到AlbGa1-bN层,其中0≤a≤15%,5%≤b≤50%,并a≤b,厚度为0-200 nm;
五、在组分渐变的AlyGa1-yN层(5)上生长组分固定的AlzGa1-zN层(6),其中,z≥y,z≥b,5%≤z≤100%,厚度为1-50 nm;
六、在组分固定的AlzGa1-zN层(6)上沉积欧姆接触金属并进行高温合金形成源电极(7)和漏电极(9);在组分固定的AlzGa1-zN层(6)上沉积肖特基接触金属并进行高温合金形成栅电极(8);在源电极(7)与栅电极(8)之间以及栅电极(8)与漏电极(9)之间沉积钝化层(10),制备出具有背势垒的AlGaN/GaN极化掺杂场效应晶体管材料与器件。
8.根据权利要求7所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的制造方法,其特征在于,各层生长采用氮化物外延生长法;氮化物外延生长法选用金属有机物化学气相沉积外延沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积、化学气相沉积中的氮化物外延方法中的任一种。
9.根据权利要求7所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的制造方法,其特征在于,钝化层(10)为SiNx
10.根据权利要求7所述的具有背势垒的AlGaN/GaN极化掺杂场效应晶体管的制造方法,其特征在于, AlyGa1-yN层(5)中Al的组分在0 %到35 %间单调增大。
CN201610325160.2A 2016-05-17 2016-05-17 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 Pending CN105957881A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610325160.2A CN105957881A (zh) 2016-05-17 2016-05-17 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610325160.2A CN105957881A (zh) 2016-05-17 2016-05-17 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法

Publications (1)

Publication Number Publication Date
CN105957881A true CN105957881A (zh) 2016-09-21

Family

ID=56911755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610325160.2A Pending CN105957881A (zh) 2016-05-17 2016-05-17 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN105957881A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786233A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
CN111868931A (zh) * 2018-02-14 2020-10-30 Hrl实验室有限责任公司 高度缩放的线性GaN HEMT结构
CN113097291A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052015A1 (en) * 2008-08-26 2010-03-04 Sanken Electric Co., Ltd. Semiconductor device
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052015A1 (en) * 2008-08-26 2010-03-04 Sanken Electric Co., Ltd. Semiconductor device
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PALASH DAS等: ""Graded Barrier AlGaN/AlN/GaN Heterostructure for Improved 2-Dimensional Electron Gas Carrier Concentration and Mobility"", 《ELECTRON.MATTER.LETT.》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111868931A (zh) * 2018-02-14 2020-10-30 Hrl实验室有限责任公司 高度缩放的线性GaN HEMT结构
CN111868931B (zh) * 2018-02-14 2024-03-12 Hrl实验室有限责任公司 高度缩放的线性GaN HEMT结构
CN109786233A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
CN113097291A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法

Similar Documents

Publication Publication Date Title
EP3316314A1 (en) Aluminum-gallium-nitride compound/gallium-nitride high-electron-mobility transistor
US9466684B2 (en) Transistor with diamond gate
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
CN107408511B (zh) 化合物半导体基板
JP5564842B2 (ja) 半導体装置
US20180358458A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
CN104813479B (zh) 具有部分凹陷阳极的GaN基肖特基二极管
CN103094336A (zh) 半导体器件
JP2007311733A (ja) 電界効果トランジスタ
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
CN101521225A (zh) 异质结场效应晶体管
CN105762183B (zh) 具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法
JP2015527749A (ja) Inganチャネルのn極のganhemt特性
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
US20220029007A1 (en) Semiconductor structure and semiconductor device
JP5082392B2 (ja) ショットキバリアダイオード
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
CN107706238B (zh) Hemt器件及其制造方法
CN104485357B (zh) 具有氮化镓系高阻层的hemt及制备方法
CN114121656B (zh) 一种基于硅衬底的新型hemt器件的制备方法及器件
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160921