CN113097291A - GaN器件结构及其制备方法 - Google Patents
GaN器件结构及其制备方法 Download PDFInfo
- Publication number
- CN113097291A CN113097291A CN202110350296.XA CN202110350296A CN113097291A CN 113097291 A CN113097291 A CN 113097291A CN 202110350296 A CN202110350296 A CN 202110350296A CN 113097291 A CN113097291 A CN 113097291A
- Authority
- CN
- China
- Prior art keywords
- gate
- barrier layer
- composite structure
- drain
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 188
- 239000002131 composite material Substances 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 33
- 239000000203 mixture Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 13
- 238000000407 epitaxy Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005036 potential barrier Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910002704 AlGaN Inorganic materials 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000001459 lithography Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 InP compound Chemical class 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012445 acidic reagent Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提供一种GaN器件结构及制备方法，制备包括：在衬底上制备GaN沟道层及初始势垒层，制备栅区辅助结构，制备掺杂势垒复合结构及栅极台阶辅助复合结构，栅极台阶辅助复合结构呈台阶状贯穿在掺杂势垒复合结构中，各级栅极台阶辅助结构沿栅极区域指向漏极电极方向逐渐上升，去除栅区辅助结构及栅极台阶辅助复合结构，制备源极电极及漏极电极，制备栅极复合结构。本发明通过引入掺杂势垒复合结构，并基于栅区辅助结构和栅极台阶辅助结构，通过多次选择性外延，可以改善掺杂浓度，实现低欧姆接触电极，并通过设计阶梯型栅极及栅极场板，还可以进一步同时设计阶梯型漏极场板，控制2DEG浓度，避免了刻蚀工艺造成的损伤，可靠性较高。
Description
技术领域
本发明属于半导体器件制造技术领域，特别是涉及一种GaN器件结构及其制备方法。
背景技术
GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。它具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力。
然而，随着技术的发展及需求，GaN器件结构中电极的欧姆接触难以有效改善，另外，现有工艺中栅极场板及漏极场板的形成，往往因为刻蚀工艺造成损伤，难以得到有效解决。
因此，如何提供一种GaN器件结构及其制备方法以解决现有技术的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件结构及其制备方法，用于解决现有技术中GaN器件欧姆接触难以有效改善以及场板制备容易造成损伤等问题。
为实现上述目的及其他相关目的，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：
提供衬底，并在所述衬底上制备外延结构，所述外延结构至少包括GaN沟道层及位于所述GaN沟道层上的初始势垒层；
在所述外延结构上制备栅区辅助结构，以定义出栅极区域；
在所述外延结构上制备掺杂势垒复合结构及栅极台阶辅助复合结构，所述掺杂势垒复合结构包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构至第M栅极台阶辅助结构；
其中，所述栅极台阶辅助复合结构呈台阶状贯穿在所述掺杂势垒复合结构中，所述第一栅极台阶辅助结构至少位于与所述栅区辅助结构相接触的侧部，各级栅极台阶辅助结构沿栅极区域指向漏极电极方向逐渐上升，N为大于等于2的整数，M为大于等于1的整数；
去除所述栅区辅助结构及所述栅极台阶辅助复合结构；
在所述掺杂势垒复合结构上制备源极电极及漏极电极；
在所述栅区辅助结构及所述栅极台阶辅助复合结构对应的区域制备栅氧层及位于所述栅氧层上的栅极复合结构，所述栅极复合结构包括位于所述栅极区域的栅极电极及栅极场板复合结构，所述栅极场板复合结构包括位于所述栅极台阶辅助复合结构对应区域的各级栅极场板，各级所述栅极场板与各级所述栅极台阶辅助结构一一对应。
可选地，所述掺杂势垒复合结构包括第一次外延掺杂势垒层至第二次外延掺杂势垒层，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构，形成所述掺杂势垒复合结构及栅极台阶辅助复合结构的步骤包括：
在所述外延结构上制备第一次外延掺杂势垒层，所述第一次外延掺杂势垒层形成于所述栅区辅助结构的周侧并与所述栅区辅助结构相接触；
在所述第一次外延掺杂势垒层上制备第一栅极台阶辅助结构，所述第一栅极台阶辅助结构至少位于所述栅区辅助结构相接触的侧部，并沿栅极区域指向漏极电极方向排布；
在所述第一次外延掺杂势垒层上制备第二次外延掺杂势垒层，所述第二次外延掺杂势垒层形成于所述栅区辅助结构和所述第一栅极台阶辅助结构的周侧，并与所述栅区辅助结构及所述第一栅极台阶辅助结构的外缘相接触。
可选地，所述制备方法包括下列特征中至少一项：A1)所述初始势垒层包括AlxGa1-xN层，x介于0.05-0.15之间，所述第一次外延掺杂势垒层包括AlyGa1-yN层，y大于x，且y介于0.15-0.25之间，所述第二次外延掺杂势垒层包括AlzGa1-zN层，z大于y，且z介于0.25-0.35之间；A2)所述第一次外延掺杂势垒层的掺杂浓度介于1017-1018/cm3之间，所述第二次外延掺杂势垒层的掺杂浓度介于1018-1019/cm3之间，且大于所述第一次外延掺杂势垒层的掺杂浓度。
可选地，所述初始势垒层及各层外延掺杂势垒层均为Al-Ga-N系材料层，且自下而上Al组分逐渐增加。
可选地，所述初始势垒层为非掺杂材料层，各层外延掺杂势垒层均为掺杂材料层，其中，各所述外延掺杂势垒层的掺杂种类相同，各层外延掺杂势垒层的掺杂浓度自下而上逐渐增加。
可选地，所述初始势垒层的厚度介于10-20nm之间；每一外延掺杂势垒层的厚度均介于5-10nm之间。
可选地，所述栅区辅助结构及各栅极台阶辅助结构的材质均为HSQ负性光刻树脂，且所述制备方法还包括对其进行加热稳定化处理形成稳定辅助结构的步骤，其中，加热的温度介于300-400℃之间。
可选地，所述制备方法还包括在所述外延结构上形成漏区辅助结构及呈台阶状贯穿在所述掺杂势垒复合结构中的漏极台阶辅助复合结构的步骤，所述漏极台阶辅助复合结构包括第一漏极台阶辅助结构至第K漏极台阶辅助结构，K为大于等于1的整数，其中，第一漏极台阶辅助结构至少位于与所述漏区辅助结构相接触的侧部，各级漏极台阶辅助结构沿栅极区域指向漏极电极的方向逐渐上升，且最后级次的漏极台阶辅助结构与漏极电极相连接。
可选地，所述制备方法还包括去除所述漏区辅助结构及所述漏极台阶辅助复合结构，并在对应区域制备漏极场板复合结构的步骤，其中，所述漏极场板复合结构包括位于所述漏区辅助结构及所述漏极台阶辅助复合结构对应区域的各级漏极场板，各级所述漏极场板与所述漏区辅助结构及各级所述漏极台阶辅助结构一一对应，且所述漏极场板复合结构与所述栅极复合结构之间具有间距。
另外，本发明提供一种GaN器件结构，所述GaN器件结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，所述GaN器件结构包括：
衬底；
外延结构，形成在所述衬底上，至少包括GaN沟道层及初始势垒层；
掺杂势垒复合结构，形成在所述外延结构上，包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，N为大于等于2的整数；
栅极复合结构，呈台阶状贯穿在所述掺杂势垒复合结构中，包括相连接的栅极电极及栅极场板复合结构，其中，所述栅极电极位于所述初始势垒层表面，所述栅极场板复合结构包括M级栅极场板，所述栅极电极及各级栅极场板沿所述栅极电极指向漏极电极的方向逐渐上升，M为大于等于1的整数；
源极电极和漏极电极，分别位于所述栅极复合结构的两侧。
可选地，所述初始势垒层及各层外延掺杂势垒层均为Al-Ga-N系材料层，且自下而上Al组分逐渐增加。
可选地，所述初始势垒层为非掺杂材料层，各层外延掺杂势垒层均为掺杂材料层，其中，各所述外延掺杂势垒层的掺杂种类相同，各层外延掺杂势垒层的掺杂浓度自下而上逐渐增加。
可选地，所述GaN器件结构还包括呈台阶状贯穿在所述掺杂势垒复合结构中的漏极场板复合结构，所述漏极场板复合结构包括第一漏极场板至第K漏极场板，K为大于等于1的整数，其中，各级漏极场板沿栅极电极指向漏极电极的方向逐渐上升，最后级次的漏极场板与所述漏极电极相连接，且所述漏极场板复合结构与所述栅极复合结构之间具有间距。
如上所述，本发明的GaN器件结构及其制备方法，通过引入掺杂势垒复合结构，并基于栅区辅助结构和栅极台阶辅助结构，通过多次选择性外延，可以改善掺杂浓度，实现低欧姆接触电极，并通过设计阶梯型栅极及栅极场板，还可以进一步同时设计阶梯型漏极场板，控制2DEG浓度，避免了刻蚀工艺造成的损伤，可靠性较高。
附图说明
图1显示为本发明实施例中GaN器件结构制备的工艺流程图。
图2-12显示为本发明实施例中GaN器件结构制备中各步骤得到的结构示意图。
元件标号说明
101 衬底
102 GaN沟道层
103 初始势垒层
104 栅区辅助结构
105 第一次外延掺杂势垒层
106 第一栅极台阶辅助结构
107 第二次外延掺杂势垒层
108 第二栅极台阶辅助结构
109 第三次外延掺杂势垒层
110 栅区结构凹槽
111 源极电极
112 漏极电极
113 栅氧层
114 栅极复合结构
115 栅极电极
116 栅极场板复合结构
201 漏区辅助结构
202 第一漏极台阶辅助结构
203 漏区结构凹槽
204 漏极场板复合结构
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一：
如图1所示，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：
S1，提供衬底，并在所述衬底上制备外延结构，所述外延结构至少包括GaN沟道层及位于所述GaN沟道层上的初始势垒层；
S2，在所述外延结构上制备栅区辅助结构，以定义出栅极区域；
S3，在所述外延结构上制备掺杂势垒复合结构及栅极台阶辅助复合结构，所述掺杂势垒复合结构包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构至第M栅极台阶辅助结构；
其中，所述栅极台阶辅助复合结构呈台阶状贯穿在所述掺杂势垒复合结构中，所述第一栅极台阶辅助结构至少位于与所述栅区辅助结构相接触的侧部，各级栅极台阶辅助结构沿栅极区域指向漏极电极方向逐渐上升，N为大于等于2的整数，M为大于等于1的整数；
S4，去除所述栅区辅助结构及所述栅极台阶辅助复合结构；
S5，在所述掺杂势垒复合结构上制备源极电极及漏极电极；
S6，在所述栅区辅助结构及所述栅极台阶辅助复合结构对应的区域制备栅氧层及位于所述栅氧层上的栅极复合结构，所述栅极复合结构包括位于所述栅极区域的栅极电极及栅极场板复合结构，所述栅极场板复合结构包括位于所述栅极台阶辅助复合结构对应区域的各级栅极场板，各级所述栅极场板与各级所述栅极台阶辅助结构一一对应。
下面将结合附图详细说明本发明的GaN器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的GaN器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了本发明一种示例中的GaN器件结构的制备步骤。
首先，如图1中的S1及图2所示，进行步骤S1，提供衬底101，并在所述衬底上制备外延结构，所述外延结构至少包括GaN沟道层102及位于所述GaN沟道层上的初始势垒层103。
具体的，所述衬底101可以为硅(Si)衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底、SiC衬底、蓝宝石(Sapphire)衬底、GaN衬底等，但不限于此，还可以是其他衬底。在其它示例中，所述衬底101还可以为包括其他半导体元素或化合物的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底101还可以为叠层结构，例如硅/锗硅叠层等。本实施例中，所述衬底101选择为SiC衬底。
在一示例中，形成所述GaN沟道层102之前还包括形成有用于缓解晶格失配的缓冲层(图中未示出)的步骤，其中，所述缓冲层包括但不限于AlGaN层，厚度可以介于1-3um之间，例如，可以是1.5um、2um、2.5um。
另外，在一示例中，所述GaN沟道层102厚度可以介于100nm-1um之间，例如，可以是200nm、500nm、800nm。在另一示例中，所述初始势垒层103包括但不限于AlGaN层，厚度可以介于10-20nm之间，例如可以是12nm、15nm、18nm。当然，具体衬底、外延层结构并不局限于此，还可以为其他材料构成，可根据需要进行设计。
在一具体示例中，初始势垒层103为AlxGa1-xN势垒层，厚度介于10-20nm之间，x为Al组分，介于0.05-0.15之间，该层作为器件势垒层，不进行掺杂。
接着，如图1中的S2及图3所示，进行步骤S2，在所述外延结构上制备栅区辅助结构104，以定义出栅极区域，并作为后续二次外延的掩膜板。
作为示例，所述栅区辅助结构104的材质为HSQ负性光刻树脂，HSQ可实现的分辨率较高，在电子束曝光后及显影后，能形成纳米级精确尺寸的硅氧化物。例如，在一具体示例中，利用HSQ负性光刻树脂，在AlGaN初始势垒层上定义栅极区及栅极尺寸，其中，HSQ经过曝光后，会交联形成硅氧化物，其余部分通过显影去除，得到栅区辅助结构。
进一步示例中，本发明的制备方法还包括对其进行加热稳定化处理形成稳定辅助结构的步骤，在一示例中，加热的温度介于300-400℃之间。例如，再经350℃高温退火后进一步固化转变成稳定的SiO2，使HSQ完全转变成SiO2，在工艺制程中更加稳定，在后续工艺中也容易去除。
另外，如图4所示，在一示例中，形成所述栅区辅助结构104的同时还可以在初始势垒层表面形成漏区辅助结构201，其中，所述漏区辅助结构201定义漏极场板的位置。同理，所述漏区辅助结构201的材料的选择及改善可以参见栅区辅助结构104的设计。
接着，如图1中的S3及图5-8所示，在所述外延结构上制备掺杂势垒复合结构及栅极台阶辅助复合结构，所述掺杂势垒复合结构包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构至第M栅极台阶辅助结构，N为大于等于2的整数，M为大于等于1的整数。
具体的，所述栅极台阶辅助复合结构呈台阶状贯穿在所述掺杂势垒复合结构中，所述第一栅极台阶辅助结构至少位于与所述栅区辅助结构104相接触的侧部，也就是说，第一栅极台阶辅助结构可以位于栅区辅助结构侧部并与之相接触，还可以是进一步延伸至栅区辅助结构的上方，实现二者相接触。依此类推，相邻的栅极台阶辅助结构之间相接触，可以进行上述方式的接触。例如，第二栅极台阶辅助结构位于第一栅极台阶辅助结构的右侧，第二栅极台阶辅助结构可以位于所述第一栅极台阶辅助结构的侧壁并与之相接触，还可以是进一步延伸至第一栅极台阶辅助结构的上方，实现二者相接触。
另外，所述栅区辅助结构104与各级栅极台阶辅助结构呈阶梯状设置，各个结构的底部作为一个台阶的台阶面，形成的台阶结构沿栅极区域指向漏极电极的方向逐渐上升，其中，每一台阶的台阶面对应为某一外延掺杂势垒层的表面，当然，相邻台阶之间相差的外延掺杂势垒层的层数可以依据实际设定。
在一示例中，各相邻台阶之间相差一层外延掺杂势垒层，每一外延掺杂势垒层对应一个栅极台阶辅助结构。另外，在一可选示例中，N-M＝1，即，外延掺杂势垒层的层数比栅极台阶辅助结构多一个，最后一层外延掺杂势垒层的表面不再制备栅极台阶辅助结构。
作为示例，所述栅极台阶辅助结构的材质为HSQ负性光刻树脂，HSQ可实现的分辨率较高，在电子束曝光后及显影后，能形成纳米级精确尺寸。例如，利用HSQ负性光刻树脂，在对应材料层上定义栅极场板尺寸，其中，HSQ经过曝光后，会交联形成硅氧化物，其余部分通过显影去除，得到栅极台阶辅助结构。进一步示例中，本发明的制备方法还包括对其进行加热稳定化处理形成稳定辅助结构的步骤，其中，加热的温度介于300-400℃之间，例如，再经350℃高温退火后进一步固化转变成稳定的SiO2，使HSQ完全转变成SiO2，在工艺制程中更加稳定，在后续工艺中也容易去除。
在一具体示例中，参见图5-8，提供一种掺杂势垒复合结构及栅极台阶辅助复合结构的具体制备方法。该方法中，以所述掺杂势垒复合结构包括第一次外延掺杂势垒层105、第二次外延掺杂势垒层107、第三次外延掺杂势垒层107，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构106、第二栅极台阶辅助结构108为例进行说明，其具体形成步骤包括：
如图5所示，首先，在所述外延结构上制备第一次外延掺杂势垒层105，且所述第一次外延掺杂势垒层105形成于所述栅区辅助结构104的周侧并与所述栅区辅助结构104相接触。在一具体示例中，二次外延AlyGa1-yN，厚度为5-10nm，n型掺杂(可以为Si)，掺杂浓度为1017-1018/cm3，y为Al组分(0.15-0.25)，高于x，栅区辅助结构(SiO2区)不外延材料。
如图6所示，接着，在所述第一次外延掺杂势垒层105上制备第一栅极台阶辅助结构106，所述第一栅极台阶辅助结构106至少位于所述栅区辅助结构104相接触的侧部，沿栅极区域指向漏极电极方向延伸。另外，其他示例中，所述第一栅极台阶辅助结构106还向远离漏极电极的方向延伸，覆盖部分所述栅区辅助结构104。
在一具体示例中，利用HSQ负性树脂定义台阶，分别在栅区辅助结构的右侧，二次光刻定义的HSQ结构(第一栅极台阶辅助结构)与第一次光刻定义的HSQ(栅区辅助结构)相连接，对光刻要求较低，不需要精确相连对准，另外，二次定义的HSQ可覆盖一次定义的HSQ，并比一次定义的HSQ尺寸大，作为台阶结构掩模板。
如图6所示，接着，在所述第一次外延掺杂势垒层105上制备第二次外延掺杂势垒层107，且所述第二次外延掺杂势垒层107形成于所述栅区辅助结构104和所述第一栅极台阶辅助结构106的周侧并与所述栅区辅助结构及所述第一栅极台阶辅助结构相接触。
在一具体示例中，三次外延AlzGa1-zN，厚度为5-10nm，n型掺杂，掺杂浓度为1018-1019/cm3，较前一次浓度高，z为Al组分(0.25-0.35)，高于y，SiO2区(之前步骤形成的HSQ负性光刻树脂构成的辅助结构)不外延材料。
其中，当选择为AlGaN作为外延掺杂材料层时，AlGaN中Al组份越高，与GaN晶格常数差别越大，越不能沉积厚度较厚的AlGaN，会造成裂解。通过多次缓变Al组份的AlGaN沉积，可以提高总体AlGaN的厚度，且AlGaN越厚，更能在GaN沟道内极化出二维电子气。
如图7所示，接着，在所述第二次外延掺杂势垒层107上制备第二栅极台阶辅助结构108，所述第二栅极台阶辅助结构108至少位于所述第一栅极台阶辅助结构106相接触的侧部，沿栅极区域指向漏极电极方向延伸。另外，其他示例中，所述第二栅极台阶辅助结构108还向远离漏极电极的方向延伸，覆盖部分所述第一栅极台阶辅助结构和所述栅区辅助结构。
如图8所示，最后，在所述第二次外延掺杂势垒层107上制备第三次外延掺杂势垒层109，且所述第三次外延掺杂势垒层109形成于所述栅区辅助结构104、所述第一栅极台阶辅助结构106、所述第二栅极台阶辅助结构108的周侧，并至少与所述栅区辅助结构104及所述第二栅极台阶辅助结构108相接触。
接着，如图1中的S4及图9所示，进行步骤S4，去除所述栅区辅助结构104及所述栅极台阶辅助复合结构，从而形成区凹槽结构110。例如，所述栅极台阶辅助复合结构包括所述第一栅极台阶辅助结构106和所述第二栅极台阶辅助结构108。
在一具体示例中，所述栅区辅助结构104及所述栅极台阶辅助复合结构为基于HSQ转化的SiO2，利用BOE化学试剂湿法去除SiO2，露出栅极区及AlGaN阶梯型掺杂势垒层。
接着，如图1中的S5及图10所示，进行步骤S5，在所述掺杂势垒复合结构上制备源极电极111及漏极电极112。例如，利用光刻、金属沉积、剥离工艺沉积源、漏电极。
最后，如图1中的S6及图11-12所示，进行步骤S6，在所述栅区辅助结构及所述栅极台阶辅助复合结构对应的区域形成栅氧层113及位于所述栅氧层113上的栅极复合结构114，所述栅极复合结构114包括位于所述栅极区域的栅极电极115及与所述栅极电极相连接栅极场板复合结构116，所述栅极场板复合结构包括位于所述栅极台阶辅助复合结构对应区域的各级栅极场板，各级栅极场板与各级所述栅极台阶辅助结构一一对应。
例如，以对应图5-8示例的结构，最终形成的结构参见图12所示，所述栅极场板复合结构116两级栅极场板，两级栅极场板分别与第一栅极台阶辅助结构106和第二栅极台阶辅助结构108的位置一一对应，且两级栅极场板沿着指向漏极电极方向台阶逐渐升高。
其中，在一示例中，沉积所述栅氧层113之前还包括步骤：利用臭氧对势垒表面进行氧化，及酸性试剂清洗去除表面残余杂质，然后ALD沉积栅氧，同时作为表面钝化层。在一示例中，所述栅氧层为Al2O3层，另一示例中，厚度介于10-50nm之间，如15nm、20nm。
作为示例，所述初始势垒层103及各层外延掺杂势垒层均为Al-Ga-N系材料层，且自下而上Al组分逐渐增加，例如，所述初始势垒层103、所述第一次外延掺杂势垒层105、所述第二次外延掺杂势垒层106以及所述第三次外延掺杂势垒层107，均为Al-Ga-N系材料层，且四个材料层中的Al组分依次增加。其中，AlGaN中Al组份越高，与GaN晶格常数差别越大，越不能沉积厚度较厚的AlGaN，会造成裂解，通过多次缓变Al组份的AlGaN沉积，可以提高总体AlGaN的厚度，而且AlGaN越厚，更能在GaN沟道内极化出二维电子气。
作为示例，所述初始势垒层103为非掺杂材料层，例如，为AlGaN层；各层外延掺杂势垒层均为掺杂材料层，其中，各所述外延掺杂势垒层的掺杂种类相同，如n型掺杂，各层外延掺杂势垒层的掺杂浓度自下而上逐渐增加。如，所述第一次外延掺杂势垒层105、所述第二次外延掺杂势垒层106以及所述第三次外延掺杂势垒层107，均为n型掺杂，且四个材料层中的掺杂的种类相同，掺杂的浓度依次升高，通过多次选择性外延，实现低欧姆接触电极。
作为示例，所述初始势垒层103的厚度介于10-20nm之间；每一外延掺杂势垒层的厚度均介于5-10nm之间。也就是说，在外延掺杂势垒复合结构中，其中任意外延掺杂势垒层的厚度介于5-10nm之间，可以是6nm、8nm。另外，各个外延掺杂势垒层的厚度可以相同也可以不同，在一示例中，优选各个外延掺杂势垒层的厚度相同。
在一示例中，所述掺杂势垒复合结构包括第一次外延掺杂势垒层105、第二次外延掺杂势垒层107，该结构中，所述初始势垒层103为AlxGa1-xN层，x介于0.05-0.15之间，如0.08、0.1、0.12，所述第一次外延掺杂势垒层105为AlyGa1-yN层，y大于x，且y介于0.15-0.25之间，如0.18、0.2、0.22，所述第二次外延掺杂势垒层107为AlzGa1-zN层，z大于y，且z介于0.25-0.35之间，如0.28、0.3、0.32。
在另一示例中，所述掺杂势垒复合结构包括第一次外延掺杂势垒层105、第二次外延掺杂势垒层107，所述第一次外延掺杂势垒层105的掺杂浓度介于1017-1018/cm3之间，如2*1017/cm3，所述第二次外延掺杂势垒层107的掺杂浓度介于1018-1019/cm3之间，如2*1018/cm3，且大于所述第一次外延掺杂势垒层的掺杂浓度。当然，也可以是这两个示例中的材料层条件同时满足。
另外，在另一示例中，参见图4-12所示，所述制备方法还包括在所述外延结构上形成漏区辅助结构201及呈台阶状贯穿在所述掺杂势垒复合结构中的漏极台阶辅助复合结构的步骤，所述漏极台阶辅助复合结构包括第一漏极台阶辅助结构202至第K漏极台阶辅助结构，K为大于等于1的整数，其中，第一漏极台阶辅助结构至少位于与所述漏区辅助结构相接触的侧部，各级漏极台阶辅助结构沿栅极区域指向漏极电极的方向逐渐上升，且最后级次的漏极台阶辅助结构与漏极电极相连接。
其中，所述漏极台阶辅助复合结构的制备及材料层的特征可以参考本实施例中栅极台阶辅助结构，在此不再赘述。在一示例中，所述漏区辅助结构201与所述栅极外延辅助结构104在同一工艺下制备，如图4所示；所述漏极台阶辅助结构与对应的而同一台阶位置的栅极台阶辅助结构在同一工艺中制备，如图5所示。另外，漏极台阶辅助结构的数量与栅极台阶辅助结构的数量可以相同也可以不同。如图8所示，漏极台阶辅助结构的数量为1个，栅极台阶辅助结构的数量为2个。
作为示例，所述制备方法还包括去除所述漏区辅助结构201及所述漏极台阶辅助复合结构，形成漏区凹槽结构203，并在对应区域制备漏极场板复合结构204的步骤，特征可以参见栅极复合场板结构描述，且漏极场板复合结构204与漏极电极112相接触。
其中，所述漏极场板复合结构包括位于所述漏区辅助结构及所述漏极台阶辅助复合结构对应区域的各级漏极场板，各级所述漏极场板与所述漏区辅助结构及各级所述漏极台阶辅助结构一一对应，且所述漏极场板复合结构与所述栅极复合结构之间具有间距d，以实际设计。
其中，基于本发明的设计方案，栅极区(栅极、与栅极相连的场板)、漏极场板区多次同步形成阶梯型形貌结构，栅极区、漏极场板区的阶梯为往漏极方向阶梯升高，有利于逐步缓解漏极电场强度。另外，各个台阶的台阶尺寸(沿栅极电极指向漏极电极的方向上的尺寸)可以同一尺寸，也可以线性变长，进一步起到逐步缓解最电场强度的效果。
另外，本发明提供一种GaN器件结构，所述GaN器件结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，所述GaN器件结构包括：
衬底101；
外延结构，形成在所述衬底101上，至少包括GaN沟道层102及初始势垒层103；
掺杂势垒复合结构，形成在所述外延结构上，包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，N为大于等于2的整数；如，第一次外延掺杂势垒层105、第二次外延掺杂势垒层107、第三次外延掺杂势垒层109；
栅极复合结构，呈台阶状贯穿在所述掺杂势垒复合结构中，包括相连接的栅极电极及栅极场板复合结构，其中，所述栅极电极位于所述初始势垒层表面，所述栅极场板复合结构包括M级栅极场板，所述栅极电极及各级栅极场板沿所述栅极电极指向漏极电极的方向逐渐上升，M为大于等于1的整数；
源极电极和漏极电极，分别位于所述栅极复合结构的两侧。
作为示例，所述初始势垒层103及各层外延掺杂势垒层均为Al-Ga-N系材料层，且自下而上Al组分逐渐增加。
作为示例，所述初始势垒层103为非掺杂材料层，各层外延掺杂势垒层均为掺杂材料层，各所述外延掺杂势垒层的掺杂种类相同，各层外延掺杂势垒层的掺杂浓度自下而上逐渐增加。
作为示例，所述GaN器件结构还包括呈台阶状贯穿在所述掺杂势垒复合结构204中的漏极场板复合结构，所述漏极场板复合结构包括第一漏极场板至第K漏极场板，K为大于等于1的整数，其中，各级漏极场板沿栅极电极指向漏极电极的方向逐渐上升，最后级次的漏极场板与所述漏极电极相连接，且所述漏极场板复合结构与所述栅极复合结构之间具有间距。
综上所述，本发明的GaN器件结构及其制备方法，通过引入掺杂势垒复合结构，并基于栅区辅助结构和栅极台阶辅助结构，通过多次选择性外延，可以改善掺杂浓度，实现低欧姆接触电极，并通过设计阶梯型栅极及栅极场板，还可以进一步同时设计阶梯型漏极场板，控制2DEG浓度，避免了刻蚀工艺造成的损伤，可靠性较高。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种GaN器件结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供衬底，并在所述衬底上制备外延结构，所述外延结构至少包括GaN沟道层及位于所述GaN沟道层上的初始势垒层；
在所述外延结构上制备栅区辅助结构，以定义出栅极区域；
在所述外延结构上制备掺杂势垒复合结构及栅极台阶辅助复合结构，所述掺杂势垒复合结构包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构至第M栅极台阶辅助结构；
其中，所述栅极台阶辅助复合结构呈台阶状贯穿在所述掺杂势垒复合结构中，所述第一栅极台阶辅助结构至少位于与所述栅区辅助结构相接触的侧部，各级栅极台阶辅助结构沿栅极区域指向漏极电极方向逐渐上升，N为大于等于2的整数，M为大于等于1的整数；
去除所述栅区辅助结构及所述栅极台阶辅助复合结构；
在所述掺杂势垒复合结构上制备源极电极及漏极电极；
在所述栅区辅助结构及所述栅极台阶辅助复合结构对应的区域制备栅氧层及位于所述栅氧层上的栅极复合结构，所述栅极复合结构包括位于所述栅极区域的栅极电极及栅极场板复合结构，所述栅极场板复合结构包括位于所述栅极台阶辅助复合结构对应区域的各级栅极场板，各级所述栅极场板与各级所述栅极台阶辅助结构一一对应。
2.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述掺杂势垒复合结构包括第一次外延掺杂势垒层至第二次外延掺杂势垒层，所述栅极台阶辅助复合结构包括第一栅极台阶辅助结构，形成所述掺杂势垒复合结构及栅极台阶辅助复合结构的步骤包括：
在所述外延结构上制备第一次外延掺杂势垒层，所述第一次外延掺杂势垒层形成于所述栅区辅助结构的周侧并与所述栅区辅助结构相接触；
在所述第一次外延掺杂势垒层上制备第一栅极台阶辅助结构，所述第一栅极台阶辅助结构至少位于所述栅区辅助结构相接触的侧部，并沿栅极区域指向漏极电极方向排布；
在所述第一次外延掺杂势垒层上制备第二次外延掺杂势垒层，所述第二次外延掺杂势垒层形成于所述栅区辅助结构和所述第一栅极台阶辅助结构的周侧，并与所述栅区辅助结构及所述第一栅极台阶辅助结构的外缘相接触。
3.根据权利要求2所述的GaN器件结构的制备方法，其特征在于，所述制备方法包括下列特征中至少一项：A1)所述初始势垒层包括AlxGa1-xN层，x介于0.05-0.15之间，所述第一次外延掺杂势垒层包括AlyGa1-yN层，y大于x，且y介于0.15-0.25之间，所述第二次外延掺杂势垒层包括AlzGa1-zN层，z大于y，且z介于0.25-0.35之间；A2)所述第一次外延掺杂势垒层的掺杂浓度介于1017-1018/cm3之间，所述第二次外延掺杂势垒层的掺杂浓度介于1018-1019/cm3之间，且大于所述第一次外延掺杂势垒层的掺杂浓度。
4.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述初始势垒层及各层外延掺杂势垒层均为Al-Ga-N系材料层，且自下而上Al组分逐渐增加。
5.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述初始势垒层为非掺杂材料层，各层外延掺杂势垒层均为掺杂材料层，其中，各所述外延掺杂势垒层的掺杂种类相同，且各层外延掺杂势垒层的掺杂浓度自下而上逐渐增加。
6.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述初始势垒层的厚度介于10-20nm之间；每一外延掺杂势垒层的厚度均介于5-10nm之间。
7.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述栅区辅助结构及各栅极台阶辅助结构的材质均为HSQ负性光刻树脂，且所述制备方法还包括对其进行加热稳定化处理形成稳定辅助结构的步骤，其中，加热的温度介于300-400℃之间。
8.根据权利要求1-7中任意一项所述的GaN器件结构的制备方法，其特征在于，所述制备方法还包括在所述外延结构上形成漏区辅助结构及呈台阶状贯穿在所述掺杂势垒复合结构中的漏极台阶辅助复合结构的步骤，所述漏极台阶辅助复合结构包括第一漏极台阶辅助结构至第K漏极台阶辅助结构，K为大于等于1的整数，其中，第一漏极台阶辅助结构至少位于与所述漏区辅助结构相接触的侧部，各级漏极台阶辅助结构沿栅极区域指向漏极电极的方向逐渐上升，且最后级次的漏极台阶辅助结构与漏极电极相连接。
9.根据权利要求8所述的GaN器件结构的制备方法，其特征在于，所述制备方法还包括去除所述漏区辅助结构及所述漏极台阶辅助复合结构，并在对应区域制备漏极场板复合结构的步骤，其中，所述漏极场板复合结构包括位于所述漏区辅助结构及所述漏极台阶辅助复合结构对应区域的各级漏极场板，各级所述漏极场板与所述漏区辅助结构及各级所述漏极台阶辅助结构一一对应，且所述漏极场板复合结构与所述栅极复合结构之间具有间距。
10.一种GaN器件结构，其特征在于，所述GaN器件结构包括：
衬底；
外延结构，形成在所述衬底上，至少包括GaN沟道层及初始势垒层；
掺杂势垒复合结构，形成在所述外延结构上，包括自下而上依次形成的第一次外延掺杂势垒层至第N次外延掺杂势垒层，N为大于等于2的整数；
栅极复合结构，呈台阶状贯穿在所述掺杂势垒复合结构中，包括相连接的栅极电极及栅极场板复合结构，其中，所述栅极电极位于所述初始势垒层表面，所述栅极场板复合结构包括M级栅极场板，所述栅极电极及各级栅极场板沿所述栅极电极指向漏极电极的方向逐渐上升，M为大于等于1的整数；
源极电极和漏极电极，分别位于所述栅极复合结构的两侧。
11.根据权利要求10所述的GaN器件结构，其特征在于，所述初始势垒层及各层外延掺杂势垒层均为Al-Ga-N系材料层，且自下而上Al组分逐渐增加。
12.根据权利要求10所述的GaN器件结构，其特征在于，所述初始势垒层为非掺杂材料层，各层外延掺杂势垒层均为掺杂材料层，其中，各所述外延掺杂势垒层的掺杂种类相同，且各层外延掺杂势垒层的掺杂浓度自下而上逐渐增加。
13.根据权利要求10-12中任意一项所述的GaN器件结构，其特征在于，所述GaN器件结构还包括呈台阶状贯穿在所述掺杂势垒复合结构中的漏极场板复合结构，所述漏极场板复合结构包括第一漏极场板至第K漏极场板，K为大于等于1的整数，其中，各级漏极场板沿栅极电极指向漏极电极的方向逐渐上升，最后级次的漏极场板与所述漏极电极相连接，且所述漏极场板复合结构与所述栅极复合结构之间具有间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350296.XA CN113097291B (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350296.XA CN113097291B (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113097291A true CN113097291A (zh) | 2021-07-09 |
| CN113097291B CN113097291B (zh) | 2022-08-26 |
Family
ID=76672080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110350296.XA Active CN113097291B (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097291B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110057257A1 (en) * | 2009-09-08 | 2011-03-10 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20110089468A1 (en) * | 2008-06-13 | 2011-04-21 | Naiqian Zhang | HEMT Device and a Manufacturing of the HEMT Device |
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20140159116A1 (en) * | 2012-12-07 | 2014-06-12 | International Rectifier Corporation | III-Nitride Device Having an Enhanced Field Plate |
| US9142626B1 (en) * | 2013-04-23 | 2015-09-22 | Hrl Laboratories, Llc | Stepped field plate wide bandgap field-effect transistor and method |
| CN105144356A (zh) * | 2013-04-11 | 2015-12-09 | 株式会社电装 | 具备hemt即高电子迁移率晶体管的半导体装置 |
| CN105244376A (zh) * | 2015-09-08 | 2016-01-13 | 东南大学 | 一种增强型AlGaN/GaN高电子迁移率晶体管 |
| CN105448964A (zh) * | 2015-11-23 | 2016-03-30 | 西安电子科技大学 | 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法 |
| CN105895685A (zh) * | 2015-12-25 | 2016-08-24 | 苏州捷芯威半导体有限公司 | 功率半导体器件及其制造方法 |
| CN105957881A (zh) * | 2016-05-17 | 2016-09-21 | 中国电子科技集团公司第十三研究所 | 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 |
| CN106252403A (zh) * | 2016-08-29 | 2016-12-21 | 中国科学院半导体研究所 | 一种hemt外延结构及制备方法 |
| CN111341660A (zh) * | 2020-04-07 | 2020-06-26 | 深圳镓华微电子有限公司 | 氮化镓mishemt的制作方法以及结构 |
-
2021
- 2021-03-31 CN CN202110350296.XA patent/CN113097291B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110089468A1 (en) * | 2008-06-13 | 2011-04-21 | Naiqian Zhang | HEMT Device and a Manufacturing of the HEMT Device |
| US20110057257A1 (en) * | 2009-09-08 | 2011-03-10 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20140159116A1 (en) * | 2012-12-07 | 2014-06-12 | International Rectifier Corporation | III-Nitride Device Having an Enhanced Field Plate |
| CN105144356A (zh) * | 2013-04-11 | 2015-12-09 | 株式会社电装 | 具备hemt即高电子迁移率晶体管的半导体装置 |
| US9142626B1 (en) * | 2013-04-23 | 2015-09-22 | Hrl Laboratories, Llc | Stepped field plate wide bandgap field-effect transistor and method |
| CN105244376A (zh) * | 2015-09-08 | 2016-01-13 | 东南大学 | 一种增强型AlGaN/GaN高电子迁移率晶体管 |
| CN105448964A (zh) * | 2015-11-23 | 2016-03-30 | 西安电子科技大学 | 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法 |
| CN105895685A (zh) * | 2015-12-25 | 2016-08-24 | 苏州捷芯威半导体有限公司 | 功率半导体器件及其制造方法 |
| CN105957881A (zh) * | 2016-05-17 | 2016-09-21 | 中国电子科技集团公司第十三研究所 | 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 |
| CN106252403A (zh) * | 2016-08-29 | 2016-12-21 | 中国科学院半导体研究所 | 一种hemt外延结构及制备方法 |
| CN111341660A (zh) * | 2020-04-07 | 2020-06-26 | 深圳镓华微电子有限公司 | 氮化镓mishemt的制作方法以及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113097291B (zh) | 2022-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541324B2 (en) | Semiconductor device with a recessed ohmic contact and methods of fabrication | |
| JP5186661B2 (ja) | 化合物半導体装置 | |
| DE102016105610A1 (de) | Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu deren Herstellung | |
| CN104037227A (zh) | 具有沟道背面钝化层器件的FinFET和方法 | |
| US20200176558A1 (en) | Method of forming iii-v on insulator structure on semiconductor substrate | |
| CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
| CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
| CN113035783B (zh) | 石墨烯器件与GaN器件异质集成结构及制备方法 | |
| CN111933528B (zh) | 一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法 | |
| CN113097291B (zh) | GaN器件结构及其制备方法 | |
| CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
| CN113035935B (zh) | GaN器件及制备方法 | |
| CN112864015B (zh) | GaN器件及制备方法 | |
| CN112993033B (zh) | GaN器件结构及其制备方法 | |
| CN113097070B (zh) | GaN器件结构及其制备方法 | |
| TWI508286B (zh) | 場效電晶體、半導體基板、場效電晶體之製造方法及半導體基板之製造方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| US9818858B1 (en) | Multi-layer active layer having a partial recess | |
| CN113097307B (zh) | GaN器件结构及其制备方法 | |
| CN111446289B (zh) | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 | |
| CN116895531A (zh) | 碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管 | |
| CN114080692A (zh) | 三族氮基半导体晶圆 | |
| CN117795686A (zh) | 具有包含氮化铝铟的阻挡层的半导体结构及其生长方法 | |
| CN117393597A (zh) | Hemt器件及其制备方法 | |
| DE102020001843A1 (de) | Stapelförmige hochsperrende InGaAs-Halbleiterleistungsdiode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |