CN111341660A - 氮化镓mishemt的制作方法以及结构 - Google Patents
氮化镓mishemt的制作方法以及结构 Download PDFInfo
- Publication number
- CN111341660A CN111341660A CN202010265918.4A CN202010265918A CN111341660A CN 111341660 A CN111341660 A CN 111341660A CN 202010265918 A CN202010265918 A CN 202010265918A CN 111341660 A CN111341660 A CN 111341660A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- field plate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 396
- 239000002184 metal Substances 0.000 claims abstract description 396
- 238000002161 passivation Methods 0.000 claims abstract description 82
- 238000000151 deposition Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 273
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 24
- 229910004205 SiNX Inorganic materials 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 6
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 6
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000006835 compression Effects 0.000 abstract description 2
- 238000007906 compression Methods 0.000 abstract description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 22
- 230000005684 electric field Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种氮化镓MISHEMT的制作方法，包括：晶圆开槽并在槽内沉积金属得到源极金属、漏极金属以及栅门金属；表面沉积第一绝缘介质层；将第一绝缘介质层开口以打开源极金属以及漏极金属，并在开口内形成第一链接金属；表面沉积第一金属层；刻蚀第一金属层得到链接源极金属的第一源极金属场板以及链接漏极金属的第一漏极金属场板；表面沉积第二绝缘介质层；将第二绝缘介质层开口以分别打开第一源极金属场板以及第一漏极金属场板，并在开口内形成第二链接金属；表面沉积第二金属层；刻蚀第二金属层得到链接第一源极金属场板的第二源极金属场板以及链接第一漏极金属场板的第二漏极金属场板；表面沉积钝化层。本发明能够有效提高器件抗压性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓MISHEMT的制作方法以及结构。
背景技术
GaN基半导体具有禁带宽度大、击穿电场高、电子饱和迁移速度高、容易形成异质结构、具有很强的自发和压电极化效应、抗辐射能力强和化学性质稳定性好等优异特性，因此适用于制备大功率、高速和大电压的电力电子器件。但是目前的GaN器件的抗压能力较弱，一般是通过增加栅门与漏极的距离来提高GaN器件的抗压能力，这将会增大GaN器件尺寸，而简单在栅门上增加金属场板实现抗压能力的效果非常微弱。
发明内容
鉴于此，为了在一定程度上解决相关技术中的技术问题之一，有必要提供一种氮化镓MISHEMT的制作方法以及结构，能够有效提高器件抗压性能。
本发明提供一种氮化镓MISHEMT的制作方法，所述方法包括以下步骤：
晶圆开槽并在槽内沉积金属得到源极金属、漏极金属以及栅门金属；
表面沉积第一绝缘介质层；
将所述第一绝缘介质层开口以打开所述源极金属以及所述漏极金属，并在开口内形成第一链接金属；
表面沉积第一金属层；
刻蚀所述第一金属层得到链接所述源极金属的第一源极金属场板以及链接所述漏极金属的第一漏极金属场板；
表面沉积第二绝缘介质层；
将所述第二绝缘介质层开口以分别打开所述第一源极金属场板以及所述第一漏极金属场板，并在开口内形成第二链接金属；
表面沉积第二金属层；
刻蚀所述第二金属层得到链接所述第一源极金属场板的第二源极金属场板以及链接所述第一漏极金属场板的第二漏极金属场板；
表面沉积钝化层以覆盖所述第二源极金属场板以及所述第二漏极金属场板。
进一步的，所述第一源极金属场板往漏极侧延伸并盖过所述栅门金属；和/或
所述第二源极金属场板盖过所述第一源极金属场板；和/或
所述第二漏极金属场板盖过所述第一漏极金属场板。
进一步的，所述晶圆包括通道层、位于所述通道层上方的阻挡层、实时沉积在所述阻挡层上的第一钝化层、实时沉积于所述第一钝化层上方的约束层以及约束层上方的第二钝化层；
晶圆开槽并在槽内沉积金属得到源极金属、漏极金属以及栅门金属，包括：
定义出源极区域、漏极区域以及栅门区域；
刻蚀掉源极区域以及漏极区域的第二钝化层、约束层以及第一钝化层得到源极槽以及漏极槽；
在所述源极槽以及所述漏极槽内分别沉积金属得到源极金属以及漏极金属，所述源极金属以及所述漏极金属顶部分别外延形成欧姆金属场板；
刻蚀掉在栅门区域的部分第二钝化层形成栅门场板槽；
在栅门场板槽内继续刻蚀掉剩余的第二钝化层、全部的约束层以及部分第一钝化层形成栅门接触槽，所述栅门接触槽的宽度小于所述栅门场板槽的宽度；
沉积金属以填满所述栅门接触槽以及所述栅门场板槽形成栅门金属，所述栅门金属包括位于所述栅门场板槽上方的第三台阶，第三台阶朝漏极方向延伸。
进一步的，所述源极金属和/或所述漏极金属的欧姆金属场板上具有单独的栅门金属；其中
于所述源极金属上方的栅门金属往漏极侧延伸并盖过所述源极金属的欧姆金属场板；和/或
于所述漏极金属上方的栅门金属往源极侧延伸并盖过所述漏极金属的欧姆金属场板；和/或
所述第一源极金属场板盖过于所述源极金属上方的栅门金属；和/或；
所述第一漏极金属场板盖过于所述漏极金属上方的栅门金属。
进一步的，在对晶圆进行开槽之前，在晶圆的所有表面沉积一层低压等离子SiNx。
进一步的，所述源极金属和/或所述漏极金属从下往上依次包括第一Ti层、Al层、第二Ti层以及第二TiN层，所述第一Ti层的厚度为1nm-200nm，所述Al层的厚度为100nm-500nm，所述第二Ti层的厚度1nm-200nm，所述第二TiN层的厚度为10nm-1000nm。
进一步的，所述栅门金属从下往上依次包括第三TiN层、第一中间层以及第四TiN层，所述第一中间层为Al或Al-Cu或Al-Si-Cu，所述第三TiN层的厚度为10nm-2000nm，所述第一中间层的厚度为50nm-5000nm，所述第四TiN层的厚度为10nm-2000nm。
进一步的，所述表面沉积第一金属层，包括：
沉积厚度为10nm-2000nm的第五TiN层；
沉积厚度为50nm-5000nm的第二中间层，所述第二中间层为Al或Al-Cu或Al-Si-Cu或W或Mo或Pt；
沉积厚度为10nm-2000nm的第六TiN层。
进一步的，所述表面沉积钝化层以覆盖所述第二源极金属场板以及所述第二漏极金属场板，包括：
表面沉积第三钝化层覆盖所述第二源极金属场板以及所述第二漏极金属场板；
在表面沉积第四钝化层覆盖第三钝化层；
所述第三钝化层以及所述第四钝化层开口以形成源极接触口以及漏极接触口。
本发明还提供一种氮化镓MISHEMT结构，其包括晶圆，所述晶圆具有源极金属、漏极金属以及栅门金属，在所述源极金属、漏极金属以及栅门金属上方覆盖有第一绝缘介质层，所述第一绝缘介质层于所述源极金属以及所述漏极金属相应位置处分别具有开口并在开口内形成有第一链接金属，所述第一链接金属上方覆盖有第一源极金属场板以及第一漏极金属场板，第二绝缘介质层覆盖第一源极金属场板、第一漏极金属场板以及露出的第一绝缘介质层，第二绝缘介质层于所述源极金属以及所述漏极金属相应位置处分别具有开口并在开口内形成有第二链接金属，所述第二链接金属表面覆盖有第二源极金属场板以及第二漏极金属场板，在所述第一金属场板表面覆盖有钝化层。
通过以上方案可知，本发明的氮化镓MISHEMT结构，能够有效提高器件抗压性能，下面将结合具体实施方式来说明本发明的具体有益效果。
附图说明
图1为第一具体实施方式的晶圆结构示意图。
图2为第二具体实施方式的晶圆结构示意图。
图3为图1的晶圆在开源极槽以及漏极槽后的结构示意图。
图4为图3沉积金属后的结构示意图。
图5为图4的晶圆继续开栅极槽后的结构示意图。
图6为图5沉积金属得到栅门金属后的结构示意图。
图7为图6的栅门金属刻蚀后的结构示意图。
图8为图7沉积第一绝缘介质层后的结构示意图。
图9为图8的第一绝缘介质层开口并形成第一链接金属后的结构示意图。
图10为图9沉积第一金属层并刻蚀完毕后的结构示意图。
图11为图10沉积第二绝缘介质层后的结构示意图。
图12为图11的第二绝缘介质层开口并形成第二链接金属后的结构示意图。
图13为图12沉积第二金属层并刻蚀完毕后的结构示意图。
图14为图13依次沉积第三钝化层以及第四钝化层后的结构示意图。
图15为第三钝化层以及第四钝化层开口后的结构示意图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得所有其他实施例，都属于本发明的保护范围。可以理解的是，附图仅仅提供参考与说明用，并非用来对本发明加以限制。附图中显示的连接关系仅仅是为了便于清晰描述，并不限定连接方式。
需要说明的是，当一个组件被认为是“连接”另一个组件时，它可以是直接连接到另一个组件，或者可能同时存在居中组件。除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
还需要说明的是，本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
氮化镓MISHEMT为(GaN metal insulator semiconductor high electronmobility transistor)，下面以具体的实施方式来说明本发明的氮化镓MISHEMT的制作方法。
第一步，提供GaN晶圆并将其清洗，其结构如图1或图2所示。
图1所示中，GaN晶圆可以包括衬底100、形成于衬底101上的通道层105、位于所述通道层105上方的阻挡层106、实时沉积(in-situ)在所述阻挡层106上的第一钝化层107、实时沉积(in-situ)于所述第一钝化层107上方的约束层108以及约束层108上方的第二钝化层109。二维电子气E1形成在通道层105与阻挡层106之间。
图2所示中，在其他的实施方式中，GaN晶圆可以包括衬底100以及在衬底100上依次形成的形核层101、过渡层102、超结晶格层103、第一二维电子气约束层104、通道层105、阻挡层106、实时沉积(in-situ)在阻挡层上的第一钝化层107、第二二维电子气约束层108、实时沉积(in-situ)在第二二维电子气约束层108上的第二钝化层109。二维电子气E2形成在通道层105与阻挡层106之间。
衬底100可以是硅(Si)，碳化硅(SiC)，石英(Diamond)，Ga2O3，或者是其它衬底100。
形核层101的厚度为0.01um-1um，可以采用AlN制成。
过渡层102的厚度为0.01um-5um，可以采用AlGaN，其中，从上往下或者从下往上，Al占比可以阶梯递增，即相当于包括多层子形核层101叠加构成的一个完整的形核层101，从上往下或者从下往上，子形核层101Al占比阶梯递增。
超结晶格层103的厚度为0.1um-100um，可以Al(Ga)N/Ga(Al)N制成，其中，Al(Ga)N层中的AlN百分比可以是70％-99％，Ga(Al)N层中的GaN百分比可以是70％-99％。
第一二维电子气约束层104为0.5um-100um。在本实施方式中，第一二维电子气约束层104为AlGaN材料，Al的百分比(Al含量/AlGa总量)可以是1％-30％，其中，从下往上或从上往下，所述第一二维电子气约束层104中的Al占比阶梯递增，即相当于包括多层子层叠加构成的一个完整的第一二维电子气约束层104，从上往下或者从下往上，子层Al占比阶梯递增，如此能够提高第一二维电子气约束层104的禁带宽度，具有比通道层105更大的禁带宽度，使得二维电子气更加难以从第一二维电子气约束层104逃逸，防止二维电子气从下层逃逸。
通道层105的厚度为0.001um-10um，可以采用GaN制成。
阻挡层106的厚度为0.1nm-100nm，可以采用AlGaN制成，Al的百分比可以是1％-100％，当Al的百分比达到100％时，即为AlN。阻挡层106的存在有助于缓解电流坍塌。
第一钝化层107为低压等离子SiNx层(LP SiNx)，其厚度可以为1nm-100nm，实时沉积的第一钝化层107能够钝化AlGaN表面，避免Al氧化。第二二维电子气约束层108的厚度为1nm-100nm，采用AlN制成。
所述第二钝化层109可以为低压等离子SiNx层(LP SiNx)，其厚度可以为0.1um-20um，实时沉积的第二钝化层109能够钝化AlN表面，避免Al氧化。
低压等离子SiNx层(LP SiNx)具有密度高(达到3.2x10-3kg/cm-3)的特点，而且介电常数比等离子强化SiNx小，张应力和压应力均优于等离子强化SiNx、禁带宽度达到5eV，因此第一钝化层107和第二钝化层109还能够有效地防止栅门漏电，而且还能够在一定程度上防止二维电子气通过钝化层逃逸。
第二二维电子气约束层108作为二维电子气的上层逸阻挡墙防止二维电子气从上层逃逸。第一二维电子气约束层104和第二二维电子气约束层108作为上下屏障，在使用中，保持二维电子气的浓度、GaN器件的动态电阻不因流失二维电子气而增高，减低或排除动态导通电阻。
下面以图1所示的GaN晶圆进行介绍本发明。
将图1所示的GaN晶圆片清洗去除表面杂质，特别是对生产线有害的重金属。特别清洗工艺为：DHF(dilute HF清洗)：25℃、1分钟，SC1清洗：55℃-85℃、20分钟，SC2清洗：55℃-85℃、20分钟，重复2-5次。
第二步，在GaN晶圆的所有表面沉积有一层低压等离子SiNx。
低压等离子SiNx作为外护层300，外护层300包括位于第二钝化层109上方部分，外护层300厚度在0.01um-5um之间，沉积LP SiNx可以使用立式氧化炉，使其能够沉积LP SiNx覆盖整个GaN晶圆，能够防止在后面的工艺加工过程中与Si或其它类型的生产线交叉污染，避免GaN晶圆功能层渗入杂质以影响GaN晶圆的性能。
第三步，如图3-7所示，在晶圆上开槽并在槽内沉积金属得到源极金属110、漏极金属111以及栅门金属113。
首先，先定义出源极区域、漏极区域以及栅门区域，图3所示中，源极区域位于左侧，漏极区域位于右侧，栅门区域位于中间。
其次，如图3所示，刻蚀掉源极区域以及漏极区域的第二钝化层109、约束层108以及第一钝化层107，当然还包括刻蚀掉外护层300。
刻蚀深至阻挡层106，从而得到了源极槽201以及漏极槽202。
然后，如图4所示，在所述源极槽201以及所述漏极槽202内沉积金属得到源极金属110以及漏极金属111。
可以的是，金属全面沉积过程中填满源极槽201以及漏极槽202并且越过第二钝化层109表面并覆盖在第二钝化层109上，然后通过即时或后续刻蚀第二钝化层109上的多余欧姆金属部分，使得源极金属110以及漏极金属111顶部分别外延形成欧姆金属场板112，可以外延0.5um。另外可以的是，在沉积源极金属110以及漏极金属111时，也可以分开进行。
欧姆金属场板112能够作为与源极以及漏极直接接触的场板，初步降低源极以及漏极附近的电场强度。
具体可以先在所述源极槽201以及所述漏极槽202内先沉积厚度为1nm-200nm的第一Ti层，然后再沉积厚度为100nm-500nm的Al层，然后再沉积厚度为1nm-200nm的第二Ti层，最后再沉积厚度为10nm-1000nm的第二TiN层，这样的结构以及厚度设计，可以得到非常低欧姆接触电阻。
源极金属110以及漏极金属111进行快速退火处理(RTA，rapid thermalannealing)。可以在N2或者是H2中，用RTA进行快速退火。根据温度上升和下降曲线，可以设置退火温度在400℃-1250℃之间，时间在30s-300s之间。
再然后，如图5所示，刻蚀掉在栅门区域的部分第二钝化层109形成栅门场板槽203。
具体可以刻蚀第二钝化层109的一半或者是三分之一，图示中为一半。
如图5所示，在刻蚀栅门区域的部分第二钝化层109形成栅门场板槽203之前，覆盖第二钝化层109上用于形成源极金属110以及漏极金属111的欧姆金属层可以预先保留，因此需要刻蚀掉用于形成栅门场板槽203位置处的第二钝化层109上的欧姆金属层、以及部分第二钝化层109形成栅门场板槽203。
再然后，在栅门场板槽203内继续刻蚀掉剩余的第二钝化层109、全部的约束层108以及部分第一钝化层107形成栅门接触槽204。
栅门接触槽204刻蚀需要刻蚀掉实时沉积的约束层108，但保留其下面的实时沉积的部分第一钝化107层作为栅门介质。
栅门接触槽204的宽度小于栅门场板槽203的宽度，优选为在靠近源极的地方开栅门接触槽204，宽度优选为栅门场板槽203的一半，即栅门场板槽203的宽度为栅门接触槽204的1倍左右。栅门接触槽204的宽度可以是0.01um-10um，栅门场板槽203的宽度可以是0.1um-5um。
在后续沉积金属得到栅门金属113时，栅门接触槽204的金属层构成栅门金属113的第一个台阶，栅门场板槽203的金属层构成栅门金属113的第二个台阶，其为一部分栅门场板。
沉积金属之前，需要进行金属反溅，就是用惰性气体离子对源极金属110以及漏极金属111(欧姆金属层)的表面进行轰击，去除金属表面的氧化物沉积，降低，降低接触电阻。
最后，如图6和图7所示，沉积金属以填满栅门接触槽204以及栅门场板槽203形成栅门金属113。
具体的，所述栅门金属113从下往上依次包括第三TiN层、第一中间层以及第四TiN层，所述第一中间层为Al或Al-Cu或Al-Si-Cu，所述第三TiN层的厚度为10nm-2000nm，所述第一中间层的厚度为50nm-5000nm，所述第四TiN层的厚度为10nm-2000nm，这样的结构以及厚度设计，能够得到合适的栅门金属113的电阻。
如图6所示，先沉积栅门金属113，然后刻蚀并保留栅门区域的栅门金属113。如图8所示，栅门区域的栅门金属113包括位于栅门接触槽204内的第一台阶1131、位于栅门场板槽203内的第二台阶1132、位于所述栅门场板槽203上方的第三台阶1133。第三台阶1133位于栅门场板槽203上方并且在第二钝化层109上朝漏极方向延伸，第三台阶1133构成为栅门场板的一部分。第三台阶1133的宽度大于第二台阶1132的宽度，优选为第二台阶1132的2倍左右。通过第二台阶1132以及第三台阶1133，能够初步有效地降低栅门的电场强度。
在沉积栅门金属113的时候，在表面全面沉积，栅门金属113会叠加在欧姆金属层上面，然后刻蚀不需要的栅门金属113，保留保留第三台阶1133、源极以及漏极部分的栅门金属113，并继续刻蚀多余的欧姆金属层，得到源极金属110以及漏极金属111外延的欧姆金属场板112。叠加在源极金属110和漏极金属111的栅门金属113具有场板作用，优选的，于源极金属110上方的栅门金属113往漏极侧延伸并盖过源极金属110的欧姆金属场板112，和/或，于漏极金属111上方的栅门金属113往源极侧延伸并盖过漏极金属111的欧姆金属场板112，这样源极金属110以及漏极金属111上方的栅门金属113就能够屏蔽下层金属场板(即欧姆金属场板112)尖角处高压电场。
第四步，如图8所示，表面沉积第一绝缘介质层114。
第一绝缘介质层114的介质可以是TEOS(一种SiO2)，SiNx，SiO2，AlN，SiONx,或者是任何氧化物，氮化物，或者是其他具有高的抗电场的绝缘介质，其厚度可以需要设计，优选在0.1um-10um之间。第一绝缘介质层114会覆盖未被覆盖的第二钝化层109表以及栅门金属113。
第五步，如图9所示，将所述第一绝缘介质层114开口以打开所述源极金属110以及所述漏极金属111，并在开口1141内形成第一链接金属115。
第一链接金属115形成在两个开口1141(源极位置处的开口以及漏极位置处的开口)内，其会部分覆盖或者全部覆盖、并接触源极和漏极的栅门金属113。开口1141的形状可以是圆形或者是四边形等，尺寸一般在1um-20um。
由于栅门和源极/漏极有金属覆盖，会造成沉积的介质凹凸不平，需要进行介质平坦化处理，可以使用CMP(chemical mechanical polishing)或者是etchback(后刻蚀)的方法去掉多余介质，使得第一绝缘介质层114的上表面平坦。
第六步，如图10所示，表面沉积第一金属层116。
在沉积第一金属层116之前，需要进行金属反溅，用惰性气体离子对第一链接金属115的表面进行轰击，去除第一链接金属115表面的氧化物沉积，降低接触电阻。
金属反溅后，沉积第一金属层116过程中，可以先沉积厚度为10nm-2000nm的第五TiN层，然后沉积厚度为50nm-5000nm的第二中间层，最后沉积厚度为10nm-2000nm的第六TiN层，第二中间层为Al或Al-Cu或Al-Si-Cu或W或Mo或Pt。
第七步，刻蚀第一金属层116得到链接源极金属110的第一源极金属场板1161以及链接漏极金属111的第一漏极金属场板1162。
在共源共栅结构中，第一金属层116可以链接到栅门。在刻蚀的过程中，根据需要涂覆光刻胶，刻蚀掉不需要第一金属层116，得到第一源极金属场板1161以及第一漏极金属场板1162。
连接到第一源极金属场板1161朝栅门方向延伸以盖过栅门金属113的第三台阶1133，盖过的幅度可以为0.5um-5um。第一源极金属场板1161宽度大，欧姆金属场板112尖角处的高压电场被屏蔽，第一源极金属场板1161与源极金属110的欧姆金属场板112相互作用，使得源极处的电场强度大大降低，而且第一源极金属场板1161同时还与栅门金属113的第二台阶1132以及第三台阶1133相互作用，还降低栅极处的电场强度，提高了器件的抗压能力。
第一漏极金属场板1162朝栅门方向延伸，延伸的幅度可以按照需要设计，优选为0.1um-10um，使得第一漏极金属场板1162宽度大于漏极金属111的欧姆金属场板112以盖过漏极金属111的欧姆金属场板112，第一漏极金属场板1162宽度大，欧姆金属场板112尖角处的高压电场被屏蔽，第一漏极金属场板1162与漏极金属111的欧姆金属场板112相互作用，使得漏极处的电场强度大大降低。
若保留了源极金属110上方的栅极金属113以及漏极金属111上方的栅极金属113时，优先使得第一源极金属场板1161盖过源极金属110上方的栅极金属113、第一漏极金属场板1162盖过漏极金属111上方的栅极金属113，可以通过第一源极金属场板1161屏蔽下层金属场板尖角处高压电场。
第八步，如图11所示，表面沉积第二绝缘介质层117。
第二绝缘介质层117的介质可以是TEOS(一种SiO2)，SiNx，SiO2，AlN，SiONx,或者是任何氧化物，氮化物，或者是其他具有高的抗电场的绝缘介质，其厚度可以需要设计，优选在0.1um-10um之间。第二绝缘介质层117会覆盖第一源极金属场板1161、第一漏极金属场板1162以及刻蚀露出的第一绝缘介质层114。
第九步，如图12所示，将第二绝缘介质层117开口以分别打开第一源极金属场板1161以及第一漏极金属场板1162，并在开口1171内形成第二链接金属118。
开口1171位置对应源极以及漏极位置，开口1171的尺寸和形状可以与第一绝缘介质层114的开口1141相同，可以为1um-20um。开口1171也可以是连续的，可以覆盖整个刻蚀后留下的第一金属层116。
沉积的介质凹凸不平，需要进行介质平坦化处理，可以使用CMP(chemicalmechanical polishing)或者是etch back(后刻蚀)的方法去掉多余介质，使得第二绝缘介质层117的上表面平坦。
第十步，如图13所示，表面沉积第二金属层119。
在沉积第二金属层119之前，需要进行金属反溅，用惰性气体离子对第二链接金属118的表面进行轰击，去除第二链接金属118表面的氧化物沉积，降低接触电阻。
金属反溅后，沉积第二金属层119过程中，可以先沉积第七TiN层，然后沉积第三中间层，最后沉积第八TiN层，第二中间层为Al或Al-Cu或Al-Si-Cu或W或Mo或Pt，每层的厚度在此不限定。
第十一步，刻蚀第二金属层119得到链接第一源极金属场板1161的第二源极金属场板1191以及链接第一漏极金属场板1162的第二漏极金属场板1192。
在共源共栅结构中，第二金属层119可以链接到栅门。在刻蚀的过程中，根据需要涂覆光刻胶，刻蚀掉不需要第二金属层119，得到第二源极金属场板1191以及第二漏极金属场板1192。第二源极金属场板1191盖过第一源极金属场板1161，盖过幅度可以在0.5um-5um，第二漏极金属场板1192盖过所述第一漏极金属场板1162，盖过幅度可以按照需求设计，可以为0.1um-20um。第二源极金属场板1191能够屏蔽第一源极金属场板1161尖角处的高压电场，第二漏极金属场板1192能够屏蔽第一漏极金属场板1162尖角处的高压电场。
第二源极金属场板1191、第一源极金属场板1161、源极金属110上方的栅门金属113以及源极金属110的欧姆金属场板112一起，通过多层电场屏蔽，大幅度降低源极处的电场强度，使得源极处的电场强度达到非常低的可靠值。第二漏极金属场板1192、第一漏极金属场板1162、漏极金属111上方的栅门金属113以及漏极金属111的欧姆金属场板112一起，通过多层电场屏蔽，大幅度降低漏极处的电场强度，使得漏极处的电场强度达到非常低的可靠值，如此，GaN器件的抗压能力明显提高。
第十二步，如图14-14所示，表面沉积钝化层以覆盖第二源极金属场板1191以及第二漏极金属场板1192。
首先，如图14所示，在表面沉积第三钝化层120覆盖第二源极金属场板1191以及第二漏极金属场板1192。
第三钝化层120可为SiNx，厚度为0.5um-10um。
其次，在表面沉积第四钝化层121覆盖第三钝化层120。第四钝化层121的上表面为平坦的表面。
第四钝化层121可为亚胺(polyimide)，并经过高温软化(curing)，固化等处理，厚度为0.5um-20um。第三钝化层120以及第四钝化层121可以提高器件抗压能力和可靠性。
最后，如图15所示，第三钝化层120以及第四钝化层121开口205以形成源极接触口以及漏极接触口。
本发明通过以上具体制作方法得到的一种氮化镓MISHEMT结构，包括晶圆，所述晶圆形成有源极金属110、漏极金属111以及栅门金属113，在所述源极金属110、漏极金属111以及栅门金属113上方覆盖有第一绝缘介质层114，所述第一绝缘介质层114于所述源极金属110以及所述漏极金属111相应位置处分别具有开口并在开口内形成有第一链接金属115，所述第一链接金属115上方覆盖有第一源极金属场板1161以及第一漏极金属场板1162，第二绝缘介质层117覆盖第一源极金属场板1161、第一漏极金属场板1162以及露出的第一绝缘介质层114，第二绝缘介质层117于所述源极金属110以及所述漏极金属111相应位置处分别具有开口并在开口内形成有第二链接金属118，所述第二链接金属118表面覆盖有第二源极金属场板1191以及第二漏极金属场板1192，在所述第一金属场板表面覆盖有钝化层。
本申请的说明书和权利要求书中，词语“包括/包含”和词语“具有/包括”及其变形，用于指定所陈述的特征、数值、步骤或部件的存在，但不排除存在或添加一个或多个其他特征、数值、步骤、部件或它们的组合。
本发明的一些特征，为阐述清晰，分别在不同的实施例中描述，然而，这些特征也可以结合于单一实施例中描述。相反，本发明的一些特征，为简要起见，仅在单一实施例中描述，然而，这些特征也可以单独或以任何合适的组合于不同的实施例中描述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包括在本发明的保护范围之内。
Claims (10)
1.一种氮化镓MISHEMT的制作方法，其特征在于，所述方法包括以下步骤：
晶圆开槽并在槽内沉积金属得到源极金属、漏极金属以及栅门金属；
表面沉积第一绝缘介质层；
将所述第一绝缘介质层开口以打开所述源极金属以及所述漏极金属，并在开口内形成第一链接金属；
表面沉积第一金属层；
刻蚀所述第一金属层得到链接所述源极金属的第一源极金属场板以及链接所述漏极金属的第一漏极金属场板；
表面沉积第二绝缘介质层；
将所述第二绝缘介质层开口以分别打开所述第一源极金属场板以及所述第一漏极金属场板，并在开口内形成第二链接金属；
表面沉积第二金属层；
刻蚀所述第二金属层得到链接所述第一源极金属场板的第二源极金属场板以及链接所述第一漏极金属场板的第二漏极金属场板；
表面沉积钝化层以覆盖所述第二源极金属场板以及所述第二漏极金属场板。
2.根据权利要求1所述的氮化镓MISHEMT的制作方法，其特征在于：
所述第一源极金属场板往漏极侧延伸并盖过所述栅门金属；和/或
所述第二源极金属场板盖过所述第一源极金属场板；和/或
所述第二漏极金属场板盖过所述第一漏极金属场板。
3.根据权利要求1或2所述的氮化镓MISHEMT的制作方法，其特征在于，所述晶圆包括通道层、位于所述通道层上方的阻挡层、实时沉积在所述阻挡层上的第一钝化层、实时沉积于所述第一钝化层上方的约束层以及约束层上方的第二钝化层；
晶圆开槽并在槽内沉积金属得到源极金属、漏极金属以及栅门金属，包括：
定义出源极区域、漏极区域以及栅门区域；
刻蚀掉源极区域以及漏极区域的第二钝化层、约束层以及第一钝化层得到源极槽以及漏极槽；
在所述源极槽以及所述漏极槽内分别沉积金属得到源极金属以及漏极金属，所述源极金属以及所述漏极金属顶部分别外延形成欧姆金属场板；
刻蚀掉在栅门区域的部分第二钝化层形成栅门场板槽；
在栅门场板槽内继续刻蚀掉剩余的第二钝化层、全部的约束层以及部分第一钝化层形成栅门接触槽，所述栅门接触槽的宽度小于所述栅门场板槽的宽度；
沉积金属以填满所述栅门接触槽以及所述栅门场板槽形成栅门金属，所述栅门金属包括位于所述栅门场板槽上方的第三台阶，第三台阶朝漏极方向延伸。
4.根据权利要求3所述的氮化镓MISHEMT的制作方法，其特征在于，所述源极金属和/或所述漏极金属的欧姆金属场板上具有单独的栅门金属；其中
于所述源极金属上方的栅门金属往漏极侧延伸并盖过所述源极金属的欧姆金属场板；和/或
于所述漏极金属上方的栅门金属往源极侧延伸并盖过所述漏极金属的欧姆金属场板；和/或
所述第一源极金属场板盖过于所述源极金属上方的栅门金属；和/或；
所述第一漏极金属场板盖过于所述漏极金属上方的栅门金属。
5.根据权利要求1或2所述的氮化镓MISHEMT的制作方法，其特征在于，在对晶圆进行开槽之前，在晶圆的所有表面沉积一层低压等离子SiNx。
6.根据权利要求1或2所述的氮化镓MISHEMT的制作方法，其特征在于，所述源极金属和/或所述漏极金属从下往上依次包括第一Ti层、Al层、第二Ti层以及第二TiN层，所述第一Ti层的厚度为1nm-200nm，所述Al层的厚度为100nm-500nm，所述第二Ti层的厚度1nm-200nm，所述第二TiN层的厚度为10nm-1000nm。
7.根据权利要求1或2所述的氮化镓MISHEMT的制作方法，其特征在于，所述栅门金属从下往上依次包括第三TiN层、第一中间层以及第四TiN层，所述第一中间层为Al或Al-Cu或Al-Si-Cu，所述第三TiN层的厚度为10nm-2000nm，所述第一中间层的厚度为50nm-5000nm，所述第四TiN层的厚度为10nm-2000nm。
8.根据权利要求1或2所述的氮化镓MISHEMT的制作方法，其特征在于，所述表面沉积第一金属层，包括：
沉积厚度为10nm-2000nm的第五TiN层；
沉积厚度为50nm-5000nm的第二中间层，所述第二中间层为Al或Al-Cu或Al-Si-Cu或W或Mo或Pt；
沉积厚度为10nm-2000nm的第六TiN层。
9.根据权利要求1或2所述的氮化镓MISHEMT的制作方法，其特征在于，所述表面沉积钝化层以覆盖所述第二源极金属场板以及所述第二漏极金属场板，包括：
表面沉积第三钝化层覆盖所述第二源极金属场板以及所述第二漏极金属场板；
在表面沉积第四钝化层覆盖第三钝化层；
所述第三钝化层以及所述第四钝化层开口以形成源极接触口以及漏极接触口。
10.一种氮化镓MISHEMT结构，其特征在于，其包括晶圆，所述晶圆具有源极金属、漏极金属以及栅门金属，在所述源极金属、漏极金属以及栅门金属上方覆盖有第一绝缘介质层，所述第一绝缘介质层于所述源极金属以及所述漏极金属相应位置处分别具有开口并在开口内形成有第一链接金属，所述第一链接金属上方覆盖有第一源极金属场板以及第一漏极金属场板，第二绝缘介质层覆盖第一源极金属场板、第一漏极金属场板以及露出的第一绝缘介质层，第二绝缘介质层于所述源极金属以及所述漏极金属相应位置处分别具有开口并在开口内形成有第二链接金属，所述第二链接金属表面覆盖有第二源极金属场板以及第二漏极金属场板，在所述第一金属场板表面覆盖有钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010265918.4A CN111341660A (zh) | 2020-04-07 | 2020-04-07 | 氮化镓mishemt的制作方法以及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010265918.4A CN111341660A (zh) | 2020-04-07 | 2020-04-07 | 氮化镓mishemt的制作方法以及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111341660A true CN111341660A (zh) | 2020-06-26 |
Family
ID=71186329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010265918.4A Pending CN111341660A (zh) | 2020-04-07 | 2020-04-07 | 氮化镓mishemt的制作方法以及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341660A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097291A (zh) * | 2021-03-31 | 2021-07-09 | 浙江集迈科微电子有限公司 | GaN器件结构及其制备方法 |
| CN116959982A (zh) * | 2023-09-21 | 2023-10-27 | 华通芯电(南昌)电子科技有限公司 | 一种晶圆片制备方法及晶圆片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100163936A1 (en) * | 2006-09-01 | 2010-07-01 | Immorlica Anthony A | Structure and Method for Fabrication of Field Effect Transistor Gates With or Without Field Plates |
| US20120319169A1 (en) * | 2011-06-20 | 2012-12-20 | Imec | Cmos compatible method for manufacturing a hemt device and the hemt device thereof |
| CN103003940A (zh) * | 2009-10-12 | 2013-03-27 | 莫诺利特斯3D<sup>TM</sup>有限公司 | 具有半导体装置和结构的系统 |
| CN105226093A (zh) * | 2015-11-11 | 2016-01-06 | 成都嘉石科技有限公司 | GaN HEMT器件及其制作方法 |
| CN211455647U (zh) * | 2020-04-07 | 2020-09-08 | 深圳镓华微电子有限公司 | 氮化镓mishemt结构 |
-
2020
- 2020-04-07 CN CN202010265918.4A patent/CN111341660A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100163936A1 (en) * | 2006-09-01 | 2010-07-01 | Immorlica Anthony A | Structure and Method for Fabrication of Field Effect Transistor Gates With or Without Field Plates |
| CN103003940A (zh) * | 2009-10-12 | 2013-03-27 | 莫诺利特斯3D<sup>TM</sup>有限公司 | 具有半导体装置和结构的系统 |
| US20120319169A1 (en) * | 2011-06-20 | 2012-12-20 | Imec | Cmos compatible method for manufacturing a hemt device and the hemt device thereof |
| CN105226093A (zh) * | 2015-11-11 | 2016-01-06 | 成都嘉石科技有限公司 | GaN HEMT器件及其制作方法 |
| CN211455647U (zh) * | 2020-04-07 | 2020-09-08 | 深圳镓华微电子有限公司 | 氮化镓mishemt结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097291A (zh) * | 2021-03-31 | 2021-07-09 | 浙江集迈科微电子有限公司 | GaN器件结构及其制备方法 |
| CN116959982A (zh) * | 2023-09-21 | 2023-10-27 | 华通芯电(南昌)电子科技有限公司 | 一种晶圆片制备方法及晶圆片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9276101B2 (en) | High speed gallium nitride transistor devices | |
| JP4179539B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US11398546B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
| US8823012B2 (en) | Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same | |
| CN103715251A (zh) | 化合物半导体器件及其制造方法 | |
| US20230058006A1 (en) | Semiconductor device with asymmetric gate structure | |
| JP2012054354A (ja) | 化合物半導体装置及びその製造方法 | |
| US20150021671A1 (en) | Field-effect transistor and method of manufacturing thereof | |
| US11545567B2 (en) | Methods for forming fluorine doped high electron mobility transistor (HEMT) devices | |
| WO2023015495A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN103022122B (zh) | 化合物半导体器件及其制造方法 | |
| WO2022232960A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| CN111341660A (zh) | 氮化镓mishemt的制作方法以及结构 | |
| TWI725433B (zh) | 半導體裝置的製作方法 | |
| JP2009026838A (ja) | 半導体装置及びその製造方法 | |
| KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| CN211455647U (zh) | 氮化镓mishemt结构 | |
| WO2023082071A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2022257122A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| TWI686873B (zh) | 半導體裝置及其製造方法 | |
| US11127846B2 (en) | High electron mobility transistor devices and methods for forming the same | |
| TWI693716B (zh) | 半導體裝置及其製造方法 | |
| JP2015012037A (ja) | 半導体装置及びその製造方法 | |
| WO2023015493A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |