CN103022122B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103022122B
CN103022122B CN201210353262.7A CN201210353262A CN103022122B CN 103022122 B CN103022122 B CN 103022122B CN 201210353262 A CN201210353262 A CN 201210353262A CN 103022122 B CN103022122 B CN 103022122B
Authority
CN
China
Prior art keywords
compound semiconductor
opening
semiconductor layer
dielectric film
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210353262.7A
Other languages
English (en)
Other versions
CN103022122A (zh
Inventor
牧山刚三
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103022122A publication Critical patent/CN103022122A/zh
Application granted granted Critical
Publication of CN103022122B publication Critical patent/CN103022122B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法。公开一种化合物半导体器件，其中为均质的并且由单一材料(在这种情况下，SiN)构成并且因此具有均匀的介电常数的第一保护膜连续地覆盖化合物半导体层；作为由氧化物构成的第二保护膜的含氧保护部形成为覆盖形成于第一保护膜中的开口的一个边缘部分；以及栅电极形成为填充开口并且形成为其中包含第二保护膜。

Description

化合物半导体器件及其制造方法
技术领域
本文中所讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
已经对以高饱和电子速度和宽带隙为特征的氮化物基半导体器件进行了有力地开发，以期望得到用于高电压和高输出应用的半导体器件。在氮化物基半导体器件中，在大量报告中已经对场效应晶体管尤其是高电子迁移率晶体管(HEMT)进行了研究。具体地，将GaN用作沟道层并且将AlGaN用作供给层的AlGaN/GaN基HEMT已经引起了公众的注意。在AlGaN/GaN基HEMT中，由于GaN与AlGaN之间的晶格常数的差异，所以在AlGaN中产生应变。由于由应变引起的压电极化以及AlGaN的自发极化，获得高密度的二维电子气(2DEG)，从而可以实现高电压和高输出器件。
专利文献1：日本公开特许公报号2010-251456
专利文献2：国际专利申请2009-524242的日本国家公开
为了使用于高输出和高频率应用的氮化物基半导体器件如AlGaN/GaN基HEMT具有较大的输出，需要提高操作电压。但是，用于较大输出的操作电压的提高使得栅电极周围的电场强度提高，从而引起器件特性的劣化(化学和/或物理变化)。因此为了提高用于高输出应用的氮化物基半导体器件的可靠性，必须抑制由于在栅电极周围可能引起的强电场所导致的器件特性的劣化。
发明内容
针对现有技术的缺点构想出本发明，本发明的一个目的是提供：用于高电压和高输出用途的高度可靠的化合物半导体器件，其即使在提高的操作电压之下也能完全抑制器件特性的劣化；以及用于制造该化合物半导体器件的方法。
根据实施方案的一个方面，提供一种化合物半导体器件，包括：化合物半导体层；由单一材料构成、形成为覆盖化合物半导体层的均质膜并且具有形成于其中的开口的绝缘膜；以及
形成于化合物半导体层之上以填充开口的栅极，
化合物半导体器件还具有在开口的一个边缘部分处形成的含氧保护部。
根据实施方案的另一方面，提供一种制造化合物半导体器件的方法，包括：
形成由单一材料构成、形成为覆盖化合物半导体层的均质膜并且具有形成于其中的开口的绝缘膜；以及
在形成于绝缘膜中的开口的一个边缘部分处形成含氧保护部；以及
在化合物半导体层之上形成栅极以填充开口。
附图说明
图1A至图1C、图2A至图2C、图3A和图3B、图4A和图4B是逐步示出制造第一实施方案的肖特基AlGaN/GaN基HEMT的方法的示意性横截面图；
图5是示出第一实施方案的肖特基AlGaN/GaN基HEMT的示意性横截面图；
图6是示出用于与第一实施方案比较的常规AlGaN/GaN基HEMT的示意性横截面图；
图7是示出在高温导电下在第一实施方案的AlGaN/GaN基HEMT中的栅极漏电流的变化的特性图；
图8A至图8C是示出制造根据第一实施方案的一个变化实施例的AlGaN/GaN基HEMT的主要步骤的示意性横截面图；
图9A至图9C、图10A和图10B是示出制造根据第二实施方案的肖特基AlGaN/GaN基HEMT的主要步骤的示意性横截面图；
图11是示出第三实施方案的电源的总体构造的连接图；以及
图12是示出第四实施方案的高频放大器的总体构造的连接图。
具体实施方式
下面将参考附图描述各个实施方案。在下面的各个实施方案中，将说明化合物半导体器件的构造及其制造方法。
注意，在下面所参考的附图中，为了便于说明，组件不总是用确切的尺寸和厚度示出。
(第一实施方案)
本实施方案公开作为化合物半导体器件的肖特基AlGaN/GaN基HEMT。
图1A至图4B是逐步示出制造第一实施方案的肖特基AlGaN/GaN基HEMT的方法的示意性横截面图。
首先，如图1A所示，通常在用作生长衬底的半绝缘SiC衬底1上形成化合物半导体层2。化合物半导体层2具有化合物半导体层的堆叠结构并且由缓冲层2a、沟道层2b、中间层2c、供给层2d以及盖层2e构成。在AlGaN/GaN基HEMT中，在沟道层2b中与供给层2d(更准确地，与中间层2c)的界面附近形成二维电子气(2DEG)。
更详细地，通常通过金属有机气相外延(MOVPE)在SiC衬底1上生长下面描述的各个化合物半导体。也可采用分子束外延(MBE)来代替MOVPE工艺。
在SiC衬底1上，通过依次沉积AlN、i(故意未掺杂的)-GaN、i-AlGaN、n-AlGaN以及n-GaN，以堆叠的方式形成缓冲层2a、沟道层2b、中间层2c、供给层2d以及盖层2e。在生长AlN、GaN、AlGaN以及GaN的过程中，三甲基铝气体、三甲基镓气体以及氨气的混合气体用作源气体。取决于待生长的化合物半导体层的组成，适当地设置作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体的供给的开/关和流量。所有化合物半导体层所共用的氨气的流量设置为约100ccm至10LM。例如，生长压力调节为约50托至300托，以及生长温度调节为约1000℃至1200℃。
在用于获得n型化合物半导体层的GaN和AlGaN的生长过程中，通常，通过以预定的流量将包含作为n型杂质的Si的SiH4气体添加到源气体中，来将例如Si掺杂到GaN和AlGaN中。Si的剂量调节为约1×1018/cm3至1×1020/cm3并且通常为5×1018/cm3或约5×1018/cm3。
本文中，形成的缓冲层2a为约0.1μm厚，沟道层2b为约3μm厚，中间层2c为约5nm厚，供给层2d为约20nm厚并且具有0.2至0.3或约0.2至0.3的Al比率，并且盖层2e为约10nm厚。
接下来，如图1B所示，形成元件隔离结构3。
更详细地，将氩(Ar)注入到化合物半导体层2的待转换为元件隔离区域的区域中。因此，形成元件隔离结构3以延伸穿过化合物半导体层2并且部分地移除SiC衬底1的表面部分。通过元件隔离结构3，在化合物半导体层2上确定了有源区域。
或者，可以通过STI(浅沟槽隔离)代替上面描述的注入来产生元件隔离。
接下来，如图1C所示，形成源电极4和漏电极5。更详细地，首先，在盖层2e中从化合物半导体层2的俯视图观察待形成源电极和漏电极的区域中形成电极形成沟槽2A、2B。
在该过程中，在化合物半导体层2的表面上形成在随后待形成源电极和漏电极的区域处具有开口的光刻胶掩模。然后通过干法蚀刻来在光刻胶掩模的开口中移除盖层2e。因此形成电极形成沟槽2A、2B。在干法蚀刻中，惰性气体如Ar以及含氯气体如Cl2用作蚀刻气体。或者，可以通过干法蚀刻形成电极形成沟槽，使得穿透盖层2e足够深以部分地移除供给层2d的表面部分。
例如，本文中可采用的电极材料是Ti/Al。在形成电极的过程中，真空蒸镀工艺可以与具有适用于剥离工艺的悬垂几何形状的双层光刻胶剂组合。更具体地，将光刻胶材料涂覆在化合物半导体层2之上，然后对其进行图案化以形成具有电极形成沟槽2A、2B的光刻胶掩模。然后在整个表面之上沉积Ti/Al层。本文中所沉积的Ti层约20nm厚，Al层约200nm厚。然后，通过剥离工艺将沉积在具有悬垂结构的光刻胶掩模之上的Ti/Al层的上部连同光刻胶掩模一起移除掉。此后，通常在550℃或约550℃的氮气氛中对SiC衬底1进行退火以在Ti/Al层的残余的下部与供给层2d之间产生欧姆接触。通过这些步骤，由Ti/Al层的残余的下部形成源电极4和漏电极5以填充电极形成沟槽2A、2B。
接下来，如图2A所示，形成第一保护膜6。
更详细地，通常，通过等离子体辅助CVD，在化合物半导体层2的整个表面之上沉积绝缘材料如氮化硅(SiN)。以这种方式，形成约50nm厚的第一保护膜6。本文中，覆盖化合物半导体层2的第一保护膜6由均质的单一材料(在该情况下为SiN)构成。
或者，氧化铝(Al2O3)、二氧化硅(SiO2)、氮氧化硅(SiON)等可以代替SiN用作用于构成第一保护膜的材料。
在SiO2用作用于构成第一保护膜的材料的情况下，SiO2的键在所采用的干法蚀刻过程中被断开以在第一保护膜中形成开口，从而在开口的边缘处增加了悬键，尽管SiO2的悬键的初始含量没有这么大。在该实施方案中，如随后所描述的，将通过第二保护膜来保护开口的边缘。
接下来，如图2B所示，在第一保护膜6中形成开口6a。
更详细地，首先，将光刻胶涂覆在第一保护膜6的整个表面之上。然后通过600nm宽的开口图案将光刻胶暴露于UV光并显影。以这种方式形成其中形成有开口10a的光刻胶掩模10。
接下来，使用光刻胶掩模10，使用SF6作为蚀刻气体，通过干法蚀刻对第一保护膜6进行蚀刻。通过该过程，在开口10a中露出的区域中蚀刻第一保护膜6，从而在第一保护膜6中形成开口6a。
然后通过氧等离子体辅助灰化或通过使用化学溶液的湿法工艺移除光刻胶掩模10。
接下来，如图2C所示，形成氧化物膜7。
更详细地，在第一保护膜6上沉积预定的氧化物。优选地，氧化物是二氧化硅(SiO2)、氮氧化硅(SiON)、含碳硅氧化物(SiOC)如SOG、氧化铝(Al2O3)以及二氧化铪(HfO2)。在本实施方案中，SiO2用作实例。更具体地，通过旋涂在第一保护膜6的包括开口6a的内部的整个表面之上涂覆电子束敏感性SOG(负型)。从而形成氧化物膜7。
接下来，如图3A所示，形成第二保护膜7a。
更详细地，通过电子束光刻在落在开口6a的一个边缘部分上的区域中选择性地使用电子束对氧化物膜7进行照射。在该实施例中，将预定剂量的电子束照射在以下区域中：从氧化膜7上的设置为从开口6a的漏电极形成侧的边缘朝向漏电极形成侧后退约100nm处的位置，直到开口6a中的在该边缘前方约50nm的位置。然后对氧化物膜7进行显影和固化。因此，氧化物膜7仅保留在上述区域中，从而形成第二保护膜7a。第二保护膜7a形成为：从保护膜6的表面延伸，覆盖开口6a的侧面，以与露出化合物半导体层2的表面的开口6a的底表面的一部分交叠。
代替对电子束光刻的依赖，或者，可以通过在氧化物膜7上形成光刻胶掩模以仅遮蔽上述区域以及使用光刻胶掩模通过干法蚀刻对氧化物膜7进行蚀刻来形成第二保护膜7a。
接下来，如图3B所示，形成用于栅极的图案化的光刻胶掩模。
更详细地，首先，通过旋涂在整个表面之上分别涂覆下光刻胶层11(例如，来自U.S.A的MicroChem Corp.的PMGI(商品名))以及上光刻胶层12(例如，来自Sumitomo Chemical Co.Ltd.的PFI32-A8(商品名))。通过UV光刻在上光刻胶层12中形成直径为约1.5μm的开口12a。接下来，使用碱性显影剂溶液，同时使用上光刻胶层12作为掩模，对下光刻胶层11进行湿法蚀刻，从而在下光刻胶层11中形成开口11a。因此，形成由其中形成有开口11a的下光刻胶层11和其中形成有开口12a的上光刻胶层12构成的光刻胶掩模13。形成在光刻胶掩模13中的由彼此连通的开口11a和开口12a构成的开口现表示为开口13a。
接下来，如图4A所示，形成栅电极8。
更详细地，使用光刻胶掩模13作为掩模通过真空蒸镀将栅电极金属(Ni/Au；其中Ni是约10nm厚，Au是约300nm厚)形成到包括开口13a的内侧的整个表面之上。以这种方式，形成栅电极8，栅电极8由形成为填充第一保护膜6中的开口6a的栅金属构成并且与化合物半导体层2的表面产生肖特基接触。
接下来，如图4B所示，移除光刻胶掩模13。
更详细地，将SiC衬底1浸没在保温在80℃下的N-甲基-吡咯烷酮中，并且通过剥离工艺移除光刻胶掩模13及沉积在其上的栅金属的不需要部分。栅电极8形成为其下部与化合物半导体层2的在开口6a中的表面产生肖特基接触，并且使得从开口6a的宽度在其上部加宽。第二保护膜7a位于栅电极8的上部的下方，并且被栅电极8覆盖以使得包含在栅电极8中。
此后，通常，接着的工艺是电连接源电极4、漏电极5以及栅电极8，从而完成肖特基AlGaN/GaN基HEMT。
接下来，以下将与对比例相比较来说明本实施方案的肖特基AlGaN/GaN基HEMT的效果。
图5是与图4B相同的示出第一实施方案的肖特基AlGaN/GaN基HEMT的示意性横截面图。图6是示出的与本实施方案对比的常规AlGaN/GaN基HEMT的示意性横截面图。
在本实施方案的AlGaN/GaN基HEMT中，如图5所示，第一保护膜6覆盖化合物半导体层2。在形成于第一保护膜6中的开口6a的一个边缘部分处形成第二保护膜7a，并且栅电极8形成为填充开口6a并且形成为包含第二保护膜7a。
另一方面，如图6所示，在不具有第二保护膜7a的对比例的AlGaN/GaN基HEMT中，栅电极8与形成于第一保护膜6中的开口6a的侧壁直接接触。通常通过等离子体辅助CVD形成第一保护膜6，并且通常认为通过该过程形成的绝缘膜具有大量的孤电子对(悬键)。在抑制专门用于GaN-HEMT的电流崩塌方面，悬键(包括氢键形成基团)是非常有效的。但是，如果将绝缘膜与栅电极处于直接接触的这样的结构放置在强电场中，则由于大量悬键引起的不完全封端状态[下文中，该状态由“悬键表示(包括氢键形成基团)”]可能与栅电极中的金属继续反应，从而生成硅化物。据认为，如果硅化物与化合物半导体层2接触，则硅化物用作栅电流的泄漏路径。也认为，在硅化作用的位置处，从栅电极扩散的金属与化合物半导体本身之间的反应也可能继续。简言之，由于在形成于第一保护膜6中的开口6a的一个边缘部分处存在大量悬键，所以在三个参与者(即，化合物半导体层2、第一保护膜6以及栅电极8)之间可能进行预定的反应，从而形成电流泄漏路径，这可以引起器件特性的劣化(化学和/或物理变化)。
相反，在本实施方案中，第一保护膜6覆盖化合物半导体层2。更具体地，作为均质的并且由单一材料(在该情况下，SiN)构成并且因此具有均匀的介电常数的第一保护膜6连续地覆盖化合物半导体层2，除了与栅电极8产生肖特基接触的区域之外。在该构造中，第一保护膜6中的介电常数没有不连续性，使得不再预先考虑由于不连续性而产生的电场集中。
在形成于第一保护膜6中的开口6a的一个边缘部分上，局部地形成保护部。在示出的实施例中，由包含氧以及仅少量的悬键(包括氢键形成基团)构成的第二保护膜7a形成为覆盖开口6a的漏电极侧上的一个边缘部分。在开口6a的漏电极5侧上的一个边缘部分是最可能引起电场集中的部分，这是由于第一保护膜6与化合物半导体层2之间的高度差以及由于该部分靠近漏电极5。在本实施方案中，包含一个边缘部分的区域覆盖有仅包含少量悬键的第二保护膜7a。通过该构造，可以防止包含大量悬键并且因此是高度反应性的第一保护膜6与栅电极8接触，从而防止了反应如硅化作用。此外，包含在第二保护膜7a中的氧与作为栅电极8的组成元素的Ni反应，以产生呈现较强的防止硅化作用效果的钝化产物。存在第二保护膜7a也是有利的，原因是其防止了栅电极8与化合物半导体层2直接反应。
如上所述，根据本实施方案，通过第二保护膜7a可以防止三个参与者(即，化合物半导体层2、第一保护膜6以及栅电极8)之间的反应，并且从而可以防止器件特性的劣化，同时利用第一保护膜6成功地确保防止电场集中的效果，否则，介电常数的不连续性将引起电场集中。
通过适当地控制第二保护膜7a的布置，通常通过控制第二保护膜7a的在第一绝缘膜6上的边缘位置，电场集中的点可以分布在任意位置。通过使边缘位置与栅电极8分开，电场集中点的一部分可以与栅电极8分开，并且从而可以以更彻底的方式防止器件特性的劣化。
研究了在高温导电的情况下的本实施方案的AlGaN/GaN基HEMT中的栅泄漏电流的数量的变化。结果示于图7中。
由图7可知，证实了：在本实施方案的AlGaN/GaN基HEMT中，在200℃下在夹断电压下的导电情况下，在长时间内抑制了栅电极漏电流的增加。结果显示，本实施方案的AlGaN/GaN基HEMT的器件特性是极好的，并且证明是高度可靠的。
如上所述，根据本实施方案，获得一种特征在于高电压电阻和大输出的高度可靠的AlGaN/GaN基HEMT，其即使在提高操作电压的情况下也完全地抑制了器件特性的劣化(化学和/或物理变化)。
(变化实施例)
下面将说明第一实施方案的肖特基AlGaN/GaN基HEMT的变化实施例。本变化实施例与第一实施方案的不同之处在于第二保护膜的几何形状。注意，为了避免重复说明，所有与第一实施方案的AlGaN/GaN基HEMT中的组件相同的组件将给出相同的附图标记。
图8A至8C是示出制造根据第一实施方案的变化实施例的肖特基AlGaN/GaN基HEMT的主要步骤的示意性横截面图。
首先，与之前在第一实施方案的图1A至图2C中示出的步骤一致，在第一保护膜6上形成氧化物膜7。图8A中示出了工艺完成的状态。
接下来，如图8B所示，形成第二保护膜7b。
更详细地，通过电子束光刻将电子束照射到氧化物膜7上，具体是落在开口6a的一个边缘部分上的部分中。在该过程中，将预定剂量的电子束照射在以下区域中：从氧化膜7上的设置为从开口6a的漏电极形成侧的边缘朝向漏电极形成侧后退约100nm处的位置，直到开口6a中的在该边缘前方约S0nm的位置。本文中的电子束的剂量调节为在该区域的中心周围处保持恒定，并且朝着近边缘区域从上述恒定值下降。之后，对氧化膜膜7进行显影和固化。因此，氧化物膜7仅保留在上述区域中，从而形成第二保护膜7b。如图8B所示，第二保护膜7b具有渐薄横截面，例如在其中心区域7ba中具有恒定的厚度，并且朝着近边缘区域7bb逐渐地变薄。
代替对电子束光刻的依赖，可以在氧化物膜7上形成光刻胶掩模使得仅露出上述区域，然后使用光刻胶掩模通过湿法蚀刻对氧化物膜7进行蚀刻。通过湿法蚀刻，第二保护膜7b形成为朝着近边缘区域7bb的端部逐渐变薄。
接下来，执行第一实施方案中的图3B至图4B中示出的步骤。图8C示出与图4B相同的状态。
接着的过程是电连接源电极4、漏电极5以及栅电极8，从而完成肖特基AlGaN/GaN基HEMT。
根据本变化实施例，类似于第一实施方案，可以防止三个参与者(即，化合物半导体层2、第一保护膜6以及栅电极8)之间的反应，从而可以防止器件特性的劣化，同时，依靠第一保护膜6成功地确保了防止电场集中的效果，否则，介电常数的不连续性将引起电场集中。
此外，在该变化实施例中，给予第二保护膜7b具有以下特征的几何形状：在中心区域7ba中具有恒定的厚度并且朝着近边缘区域7bb中的边缘变薄。
在该实施方案(第一实施方案)中的第二保护膜7a示出了在其边缘处相对于第一保护膜6的高度差，从而在边缘处的电场可以增加(具体地，在漏电极5侧上的边缘处)。相反，该变化实施例的第二保护膜7b朝着近边缘区域7bb的端部变薄，使得消除了高度差。因此，可以缓和第二保护膜7b的边缘处的电场的集中，使得可以防止第一保护膜6和第二保护膜7b以及化合物半导体层2在栅电极8的附近处变质，从而可以以更完全的方式防止器件特性的劣化。
如上所述，根据该变化实施例，获得一种特征在于高电压电阻和大输出的高度可靠的AlGaN/GaN基HEMT，其即使在提高的操作电压下也完全地抑制器件特性的劣化(化学和/或物理变化)。
(第二实施方案)
下面将说明第二实施方案的肖特基AlGaN/GaN基HEMT。本实施方案与第一实施方案的不同之处在于：与第一实施方案的中的第二保护膜对应的保护部的模式。注意，为了避免重复说明，所有与第一实施方案的AlGaN/GaN基HEMT中的组件相同的组件将给出相同的附图标记。
图9A至9C、图10A和图10B是示出制造根据第二实施方案的肖特基AlGaN/GaN基HEMT的主要步骤的示意性横截面图。
首先，与之前在第一实施方案的图1A至图2A中示出的步骤一致，在化合物半导体层2的整个表面之上形成第一保护膜6。图9A中示出工艺完成的状态。
接下来，如图9B所示，在第一保护膜6中形成保护区域6b。
更详细地，首先，将光刻胶涂覆在第一保护膜6的整个表面之上。通常在源电极4与漏电极5之间的位于更靠近漏电极5的200nm宽的预定区域中，通过电子束光刻由电子束照射光刻胶，然后进行显影。以这种方式，形成其中具有开口11a的光刻胶掩模11。
接下来，使用光刻胶掩模11将氧注入第一保护膜6中。本文中将氧注入到第一保护膜6的暴露于开口11a中的区域。本文中仅将氧注入预定区域的表面部分中。更具体地，在以下条件下注入氧：当沿着沿深度方面的方向观察时，使得氧仅分布在预定区域的表面部分上，而不允许氧分布在整个深度范围内(离子加速度能量的调节)。因此，预定区域的表面部分转变成富氧，从而形成保护区域6b。即使在形成保护区域6b之后，第一保护膜6也不会在除了预定区域中的除表面部分以外的区域中变质，并且保持由单一材料(在该情况下是SiN)构成的均质状态。
通过氧等离子体辅助灰化或使用化学溶液的湿法工艺，移除光刻胶掩模11。
接下来，如图9C所示，形成光刻胶掩模12。
更详细地，将光刻胶涂覆在第一保护膜6的整个表面之上。该光刻胶经受UV光刻以形成600nm宽的开口，然后对该光刻胶进行显影。因此，形成其中具有开口12a的光刻胶掩模12。在开口12a中，露出第一保护膜6的表面的一部分以及保护区域6b的在源电极4侧上的一部分。
接下来，如图10A所示，在第一保护膜6中形成开口6a。
更详细地，使用作为蚀刻气体的SF6和光刻胶掩模12，通过干法蚀刻对第一保护膜6进行蚀刻。通过该过程，蚀刻了第一保护膜6的暴露于开口12a中的部分，从而在第一保护膜6中形成开口6a。由于开口6a的形成，保护区域6b保留在以下区域之上：从开口6a的在漏电极5侧上的一个边缘，直到设置在朝向漏电极5从该边缘后退约100nm处的位置。
通过氧等离子体灰化或使用化学溶液的湿法工艺来移除光刻胶掩模12。
接下来，实施在第一实施方案的图3B至图4B中示出的过程，图10B示出与图4B相同的状态。
接着的过程是电连接源电极4、漏电极5以及栅电极8，从而完成肖特基AlGaN/GaN基HEMT。
在本实施方案的AlGaN/GaN基HEMT中，首先，第一保护膜6覆盖化合物半导体层2。更具体地，作为均质的并且由单一材料(在该情况下为SiN)构成并且因此具有均匀的介电常数的第一保护膜6连续覆盖化合物半导体层2的除了与栅电极8处于肖特基接触的区域。在该构造中，在第一保护膜6中的介电常数没有不连续性，使得不再预先考虑由于不连续性而产生的电场集中。
在形成于第一保护膜6中的开口6a的一个边缘部分上，局部地形成保护部。在示出实施例中，在形成于第一保护膜中的开口6a的在漏电极5侧上的一个边缘部分中的表面部分中形成注入有氧并且因此仅具有少量的悬键(包括氢键形成基团)的保护区域6b。在开口6a的漏电极5侧上的一个边缘部分是最可能引起电场集中的部分，这是由于第一保护膜6与化合物半导体层2之间的高度差以及由于该部分靠近漏电极5。在该实施方案中，包含第一保护膜6的一个边缘部分的区域通过氧注入变质，从而形成包含仅少量的悬键的保护区域6b。通过该构造，可以防止包含大量悬键并且因此是高度反应性的第一保护膜6与栅电极8接触，从而防止了例如硅化作用的反应。此外，包含在保护区域6b中的氧与为栅电极8的组成元素的Ni反应，以生成呈现较强的防止硅化作用效果的钝化产物。存在保护区域6b也是有利的，原因是其防止了栅电极8与化合物半导体层2直接反应。
简言之，根据本实施方案，通过保护区域6b可以防止三个参与者(即，化合物半导体层2、第一保护膜6以及栅电极8)之间的反应，从而可以防止器件特性的劣化，同时，依靠第一保护膜6成功地确保了防止电场集中的效果，否则，介电常数的不连续性将引起电场集中。
由于保护区域6b为第一保护膜6的通过氧注入形成的局部变质部分，因此，即使在与保护区域6b的边界附近，第一保护膜6在其平面中也没有高度差异。因此，防止了电场在边界附近集中，从而可以以更彻底的方式防止器件特性的劣化。
如上所述，根据本实施方案，获得一种特征在于高电压电阻和大输出的高度可靠的AlGaN/GaN基HEMT，其即使在提高的操作电压下也完全地抑制器件特性的劣化(化学和/或物理变化)。
(第三实施方案)
本实施方案公开一种配备有选自第一实施方案及其变化实施例和第二实施方案中任一种类型的AlGaN/GaN基HEMT的电源。
图11是示出第三实施方案的电源的总体构造的连接图。
本实施方案的电源由高压一次电路21、低压二次电路22和设置在一次电路21与二次电路22之间的变压器23构成。
通过AC(交流电)电源24、所谓的桥式整流电路25和多个(在该情况下，是四个)开关元件26a、26b、26c、26d来构造一次电路21。桥式整流电路25具有开关元件26e。
通过多个(在该情况下，是三个)开关元件27a、27b、27c构造二次电路32。
在该实施方案中，通过选自第一实施方案及其变化实施例和第二实施方案中的任一种类型的AlGaN/GaN基HEMT来构造一次电路21中的开关元件26a、26b、26c、26d、26e。另一方面，通过普通硅基MIS-FET来构造二次电路22中的开关元件27a、27b、27c。
在本实施方案中，特征在于高电压电阻和大输出并且即使在提高的操作电压下也完全地抑制器件特性的劣化(化学和/或物理变化)的高度可靠的AlGaN/GaN基HEMT应用于高压电路中。以这种方式，可以实现用于高功率应用的高度可靠的电源电路。
(第四实施方案)
本实施方案公开一种配备有选自第一实施方案及其变化实施例和第二实施方案中的任一种类型的AlGaN/GaN基HEMT的高频放大器。
图12是示出第四实施方案的高频放大器的总体构造的连接图。
通过数字预失真电路31、混频器32a、32b以及功率放大器33来构造该实施方案的高频放大器。
数字预失真电路31补偿输入信号的非线性失真。混频器32a将非线性失真已经得到补偿的输入信号与AC信号进行混合。功率放大器33将已经与AC信号混合的输入信号放大，并且具有选自第一实施方案及其变化实施例和第二实施方案中的任一种类型的AlGaN/GaN基HEMT。在图12中示出的构造中，在通过混频器32b将输出侧上的信号与AC信号混合后，通常通过切换，将输出侧上的信号反馈到数字预失真电路31。
在本实施方案中，特征在于高电压电阻和大输出并且即使在提高的操作电压下也完全地抑制器件特性的劣化(化学和/或物理变化)的高度可靠的AlGaN/GaN基HEMT应用于高频放大器中。以这种方式，可以实现用于高电压应用的高度可靠的高频放大器。
(其他实施方案)
虽然上面描述的第一实施方案至第四实施方案举例说明了作为化合物半导体器件的AlGaN/GaN基HEMT，但是，除AlGaN/GaN基HEMT以外的其它类型的HEMT也能够用于化合物半导体器件。
附加实施例1的HEMT
本附加实施例公开作为化合物半导体器件的InAlN/GaN基HEMT。
InAlN和GaN是可以通过改变组成而使晶格常数接近的化合物半导体。在前述第一实施方案及其变化实施例和第二实施方案至第四实施方案采用InAlN/GaN基HEMT的情况下，沟道层可以由i-GaN制成，中间层可以由AlN制成，供给层可以由n-InAlN制成，盖层可以由n-GaN制成。在该构造中的二维电子气主要归因于InAlN的自发极化，几乎没有来自压电极化的贡献。
根据本附加实施例，实现了类似于前述AlGaN/GaN基HEMT的、特征在于高电压电阻和大输出并且即使在提高的操作电压下也完全地抑制器件特性的劣化(化学和/或物理变化)的高度可靠的InAlN/GaN基HEMT。
附加实施例2的HEMT
本附加实施例公开作为化合物半导体器件的InAlGaN/GaN基HEMT。
将GaN与InAlGaN比较，后者具有比前者小的晶格常数。在前述第一实施方案及其变化实施例和第二实施方案至第四实施方案采用InAlGaN/GaN基HEMT的情况下，沟道层可以由i-GaN制成，中间层可以由i-InAlGaN制成，供给层可以由n-InAlGaN制成，盖层可以由n+-GaN制成。
根据本附加实施例，实现了类似于前述AlGaN/GaN基HEMT的、特征在于高电压电阻和大输出并且即使在提高的操作电压下也完全地抑制器件特性的劣化(化学和/或物理变化)的高度可靠的InAlGaN/GaN基HEMT。

Claims (10)

1.一种化合物半导体器件，包括：
化合物半导体层；
由单一材料构成并且形成为覆盖所述化合物半导体层的均质膜并且具有形成于其中的开口的绝缘膜；以及
形成于所述化合物半导体层之上以填充所述开口的栅极，
所述化合物半导体器件还具有形成在所述开口的一个边缘部分处的含氧的保护部，
其中所述保护部是形成为在所述栅极与所述绝缘膜之间覆盖所述开口的所述一个边缘部分的氧化物膜，和
其中所述氧化物膜具有朝着所述氧化物膜的端部变薄的渐薄结构。
2.根据权利要求1所述的化合物半导体器件，其中所述氧化物膜形成为从所述绝缘膜的表面延伸，覆盖所述开口的侧面，以与所述开口的露出所述化合物半导体层表面的底表面的一部分交叠。
3.根据权利要求1或2所述的化合物半导体器件，其中形成在所述绝缘膜中的所述开口具有比所述栅极的宽度窄的宽度，以及
所述保护部位于所述栅极下方。
4.一种制造化合物半导体器件的方法，包括：
形成由单一材料构成并且形成为覆盖化合物半导体层的均质膜并且具有形成于其中的开口的绝缘膜；以及
在形成于所述绝缘膜中的所述开口的一个边缘部分处形成含氧的保护部；以及
在所述化合物半导体层之上形成栅极以填充所述开口，
其中在形成所述保护部的步骤中，形成氧化物膜以覆盖所述开口的边缘部分，以产生所述保护部，和
其中将所述氧化物膜形成为朝着所述氧化物膜的端部变薄。
5.根据权利要求4所述的制造化合物半导体器件的方法，其中将所述氧化物膜形成为从所述绝缘膜的表面延伸，覆盖所述开口的侧面，以与所述开口的露出所述化合物半导体层表面的底表面的一部分交叠。
6.根据权利要求4或5所述的制造化合物半导体器件的方法，其中将所述开口形成在所述绝缘膜中，并且将所述开口的宽度调节为窄于所述栅极的宽度，以及
将所述保护部形成为位于所述栅极的下方。
7.一种制造化合物半导体器件的方法，包括：
形成由单一材料构成并且形成为覆盖化合物半导体层的均质膜并且具有形成于其中的开口的绝缘膜；以及
在形成于所述绝缘膜中的所述开口的一个边缘部分处形成含氧的保护部；以及
在所述化合物半导体层之上形成栅极以填充所述开口，
其中在形成所述保护部的步骤中，将氧仅引入到所述绝缘膜的一个边缘部分的表面部分中，以使所述表面部分成为所述保护部。
8.根据权利要求7所述的制造化合物半导体器件的方法，其中将所述开口形成在所述绝缘膜中，并且将所述开口的宽度调节为窄于所述栅极的宽度，以及
将所述保护部形成为位于所述栅极的下方。
9.一种电源电路，包括：变压器；以及高压电路和低压电路，将变压器设置为置于所述高压电路与所述低压电路之间，
所述高压电路具有晶体管，
所述晶体管具有：
化合物半导体层；
由单一材料构成并形成为覆盖所述化合物半导体层的均质膜并且具有形成在其中的开口的绝缘膜；以及
形成在所述化合物半导体层之上以填充所述开口的栅极，
所述晶体管还具有形成在所述开口的一个边缘部分处的含氧的保护部，
其中所述保护部是形成为在所述栅极与所述绝缘膜之间覆盖所述开口的所述一个边缘部分的氧化物膜，和
其中所述氧化物膜具有朝着所述氧化物膜的端部变薄的渐薄结构。
10.一种高频放大器，所述高频放大器接收高频电压并且提供放大的输出，
所述高频放大器具有晶体管，
所述晶体管具有：
化合物半导体层；
由单一材料构成并且形成为覆盖所述化合物半导体层的均质膜并且具有形成在其中的开口的绝缘膜；以及
形成在所述化合物半导体层之上以填充所述开口的栅极，
所述晶体管还具有形成在所述开口的一个边缘部分处的含氧的保护部，
其中所述保护部是形成为在所述栅极与所述绝缘膜之间覆盖所述开口的所述一个边缘部分的氧化物膜，和
其中所述氧化物膜具有朝着所述氧化物膜的端部变薄的渐薄结构。
CN201210353262.7A 2011-09-21 2012-09-20 化合物半导体器件及其制造方法 Expired - Fee Related CN103022122B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-206553 2011-09-21
JP2011206553A JP5942371B2 (ja) 2011-09-21 2011-09-21 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103022122A CN103022122A (zh) 2013-04-03
CN103022122B true CN103022122B (zh) 2015-06-24

Family

ID=47879837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210353262.7A Expired - Fee Related CN103022122B (zh) 2011-09-21 2012-09-20 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20130069129A1 (zh)
JP (1) JP5942371B2 (zh)
CN (1) CN103022122B (zh)
TW (1) TWI488302B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186832B2 (ja) * 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6236919B2 (ja) * 2013-06-26 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
KR102298440B1 (ko) * 2016-02-18 2021-09-08 한국전자통신연구원 반도체 소자 및 이의 제조 방법
US10283598B2 (en) * 2016-05-06 2019-05-07 Hangzhou Dianzi University III-V heterojunction field effect transistor
JP7155934B2 (ja) * 2018-11-21 2022-10-19 富士通株式会社 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2021089977A (ja) * 2019-12-04 2021-06-10 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
CN112420811B (zh) * 2020-11-11 2023-03-14 厦门市三安集成电路有限公司 一种晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682291A (zh) * 2007-11-20 2010-03-24 爱信艾达株式会社 电机控制装置
CN102170270A (zh) * 2010-02-26 2011-08-31 瑞萨电子株式会社 高频功率放大器及其工作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348673B2 (ja) * 1999-03-03 2002-11-20 日本電気株式会社 電界効果トランジスタ
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4888115B2 (ja) * 2004-02-20 2012-02-29 日本電気株式会社 電界効果トランジスタ
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2007250910A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
JP5186661B2 (ja) * 2007-09-28 2013-04-17 富士通株式会社 化合物半導体装置
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5534701B2 (ja) * 2009-04-14 2014-07-02 三菱電機株式会社 半導体装置
JP2012234984A (ja) * 2011-05-02 2012-11-29 Panasonic Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682291A (zh) * 2007-11-20 2010-03-24 爱信艾达株式会社 电机控制装置
CN102170270A (zh) * 2010-02-26 2011-08-31 瑞萨电子株式会社 高频功率放大器及其工作方法

Also Published As

Publication number Publication date
TWI488302B (zh) 2015-06-11
TW201320334A (zh) 2013-05-16
JP2013069810A (ja) 2013-04-18
JP5942371B2 (ja) 2016-06-29
CN103022122A (zh) 2013-04-03
US20130069129A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
CN103367422B (zh) 化合物半导体器件及其制造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
US9306031B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103035702B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103035522B (zh) 制造化合物半导体器件的方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103715247B (zh) 化合物半导体器件及其制造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
JP2014072360A (ja) 化合物半導体装置及びその製造方法
JP2011082217A (ja) 化合物半導体装置及びその製造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20180920