CN103715247B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103715247B
CN103715247B CN201310376379.1A CN201310376379A CN103715247B CN 103715247 B CN103715247 B CN 103715247B CN 201310376379 A CN201310376379 A CN 201310376379A CN 103715247 B CN103715247 B CN 103715247B
Authority
CN
China
Prior art keywords
electrode
compound semiconductor
layer
source electrode
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310376379.1A
Other languages
English (en)
Other versions
CN103715247A (zh
Inventor
镰田阳
镰田阳一
木内谦二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN103715247A publication Critical patent/CN103715247A/zh
Application granted granted Critical
Publication of CN103715247B publication Critical patent/CN103715247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供化合物半导体器件及其制造方法。具体地，提供一种AlGaN／GaN HEMT，其包括：化合物半导体层；形成在化合物半导体层的上侧的源电极和漏电极；以及Al-Si-N层，该Al-Si-N层为设置在源电极和漏电极中的至少一个电极的下部中并且电阻值比源电极和漏电极的电阻值高的高电阻层。

Description

化合物半导体器件及其制造方法
技术领域
本文所讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
已经考虑通过利用氮化物半导体的特性(如高饱和电子速度和宽带隙)来将氮化物半导体应用到高耐压和高功率的半导体器件。例如，作为氮化物半导体的GaN具有3.4eV的带隙，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，并具有高击穿电场强度。这使得GaN非常有前景作为用于实现高电压工作和高功率的电源的半导体器件的材料。
已经有作为使用氮化物半导体的半导体器件的场效应晶体管、特别是HEMT(高电子迁移率晶体管)的许多报道。例如，在GaN基HEMT(GaN-HEMT)中，使用GaN作为电子渡越层并且使用AlGaN作为电子供给层的AlGaN／GaN HEMT已经引起关注。在AlGaN／GaN HEMT中，在AlGaN中发生由于GaN与AlGaN之间的晶格常数的差异而引起的畸变。由于通过AlGaN的畸变和自发极化而引起的压电极化，获得了高浓度二维电子气(2DEG)。因此，AlGaN／GaN HEMT有望作为高效开关元件或用于电动车辆的高耐压功率器件等。
[专利文献1]日本公开特许公报第2011-210750号
近年来，为了使得在使用氮化物半导体的半导体器件中能够进行高电流操作，已经积极地研究了一种将离子注入欧姆电极如漏电极下方的氮化物半导体层以降低氮化物半导体层与欧姆电极的接触电阻的技术。还研究了一种通过增加氮化物半导体的AlGaN层的Al组成比来改进操作电流的技术。
然而，在这两种技术中，电流密度集中在欧姆电极的电极端上是不可避免的。该电流密度的集中涉及如下问题：欧姆电极在未来所期望的高电流操作时由于电流集中在电极端上而可能遭受击穿。
发明内容
考虑到上述问题作出了本实施方案，本实施方案的一个目的是：提供通过减小电极的电流密度而能够进行高电流操作的高度可靠且高耐压的化合物半导体器件；以及提供制造该化合物半导体器件的方法。
根据一个方面的化合物半导体器件包括：化合物半导体层；形成在化合物半导体层的上侧上的一对电极；以及设置在所述一对电极中的至少一个电极的下部中并且电阻值比电极的电阻值高的高电阻层。
根据一个方面的制造化合物半导体器件的方法包括：形成化合物半导体层；以及在化合物半导体层的上侧上形成一对电极，其中，在所述一对电极中的至少一个电极的下部中形成电阻值比电极的电阻值高的高电阻层。
附图说明
图1A至图1C为按步骤顺序示出根据第一实施方案的制造AlGaN／GaN HEMT的方法的示意性横截面图。
图2A至图2C为从图1A至图1C继续的按步骤顺序示出根据第一实施方案的制造AlGaN／GaN HEMT的方法的示意性横截面图。
图3A至图3C为从图2A至图2C继续的按步骤顺序示出根据第一实施方案的制造AlGaN／GaN HEMT的方法的示意性横截面图。
图4A和图4B为示出根据对比例的AlGaN／GaN HEMT的示意性横截面图。
图5为表示在以源电极为例关于对比例的AlGaN／GaN HEMT研究电流密度的分布时的结果的特性曲线图。
图6A和图6B为表示在以源电极为例关于第一实施方案的AlGaN／GaN HEMT基于与对比例的对比来研究Al含量比的分布和电流密度的分布时的结果的特性曲线图。
图7A至图7C为示出根据第二实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
图8A至图8C为从图7A至图7C继续的示出根据第二实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
图9A和图9B为表示在以源电极为例关于第二实施方案的AlGaN／GaN HEMT基于与对比例的对比来研究Al含量比的分布和电流密度的分布时的结果的特性曲线图。
图10A至图10C为示出根据第三实施方案的制造AlGaN／GaNHEMT的方法的主要步骤的示意性横截面图。
图11A至图11C为从图10A至图10C继续的示出根据第三实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
图12A至图12C为示出根据第四实施方案的制造AlGaN／GaNHEMT的方法的主要步骤的示意性横截面图。
图13A至图13C为从图12A至图12C继续的示出根据第四实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
图14为示出根据第五实施方案的电源电路的示意性结构的连接图。
图15为示出根据第六实施方案的高频放大器的示意性结构的连接图。
具体实施方式
(第一实施方案)
在本实施方案中，公开了氮化物半导体的AlGaN／GaN HEMT作为化合物半导体器件。
图1A至图3C为按步骤顺序示出根据第一实施方案的制造AlGaN／GaN HEMT的方法的示意性横截面图。
首先，如图1A所示，化合物半导体堆叠结构2形成在例如作为生长衬底的半绝缘SiC衬底1上。作为生长衬底，可以使用Si衬底、蓝宝石衬底、GaAs衬底或GaN衬底等来代替SiC衬底。衬底的导电性可以是半绝缘的或导电的。
化合物半导体堆叠结构2包括缓冲层2a、电子渡越层2b、中间层2c、电子供给层2d和盖层2e。
在电子渡越层2b与电子供给层2d(准确地说，中间层2c)的界面附近生成作为渡越电子的二维电子气(2DEG)。该2DEG基于电子渡越层2b的化合物半导体(此处为GaN)与电子供给层2d的化合物半导体(此处为AlGaN)之间的晶格常数差异来生成。
更详细地，通过例如MOVPE(金属有机气相外延)法在SiC衬底1上生长以下化合物半导体。可以使用MBE(分子束外延)法等来代替MOVPE法。
在SiC衬底1上依次生长具有约100nm厚度的AlN、具有约3μm厚度的i(有意不掺杂)-GaN、具有约5nm厚度的i-AlGaN、具有约30nm厚度并且其Al组成为例如约20％的AlGaN以及具有约10nm厚度的n-GaN。因此，形成了缓冲层2a、电子渡越层2b、中间层2c、电子供给层2d和盖层2e。作为缓冲层2a，可以使用AlGaN来代替AlN或者可以通过低温生长来生长GaN。
作为AlN的生长条件，使用三甲基铝(TMA)气体和氨(NH3)气体的混合气体作为源气体。作为GaN的生长条件，使用三甲基镓(TMG)气体和NH3气体的混合气体作为源气体。作为AlGaN的生长条件，使用TMA气体、TMG气体和NH3气体的混合气体作为源气体。根据待生长的化合物半导体层来适当地设定是否提供作为Al源的TMA气体和作为Ga源的TMG气体及其流量。作为共用源的NH3气体的流量设定为约100ccm至约10LM。另外，生长压力设定为约50托至约300托，并且生长温度设定为约1000℃至约1200℃。
为了生长电子供给层2d的n-AlGaN和盖层2e的n-GaN，例如，将包含例如Si的SiH4气体作为n型杂质以预定流量添加至源气体，使得AlGaN和GaN掺杂有Si。Si的掺杂浓度设定为约1×1018／cm3至约1×1020／cm3，例如设定为约5×1018／cm3。
随后，形成元件隔离结构。
更详细地，例如将氩(Ar)注入化合物半导体堆叠结构2的元件隔离区。因此，在化合物半导体堆叠结构2的至少电子渡越层2b中形成元件隔离结构。元件隔离结构在化合物半导体堆叠结构2上划分出有源区。
附带地，代替上述注入方法，例如STI(浅沟槽隔离)方法可以用于元件隔离。此时，例如氯基蚀刻气体用于化合物半导体堆叠结构2的干法蚀刻。
随后，如图1B中所示形成氮化硅膜3。
更详细地，通过等离子CVD法或溅射法等在化合物半导体堆叠结构2上沉积具有约10nm至约5000nm例如约100nm厚度的氮化硅(SiN)。因此，形成氮化硅膜3。氮化硅膜3形成为使得氮化硅膜3的SiN组成比Si3N4的SiN组成更富含Si。因此，通过下文所述的热处理来促进氮化硅膜3的Si的扩散。具体地，氮化硅膜3形成为Si3+xN4-x，使得满足0≤x≤1的条件。为了以这样富含Si的状态来形成氮化硅膜3，例如，使作为成膜时使用的源气体的SiH4／NH3之比为1或更大来作为成膜条件。
随后，如图1C所示，在氮化硅膜3中形成用于源电极和漏电极的电极凹部3a、3b。
更详细地，首先在氮化硅膜3的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出在氮化硅膜3的表面中的与待形成源电极的区域和待形成漏电极的区域对应的部分。因此，形成了具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对氮化硅膜3的计划形成电极区域进行干法蚀刻以使其被移除，直到露出盖层2e的表面。因此，在氮化硅膜3中形成电极凹部3a和电极凹部3b，使得从该电极凹部3a露出在盖层2e的表面中的待形成源电极的区域并且从电极凹部3b露出在盖层2e的表面中的待形成漏电极的区域。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。要求该干法蚀刻对盖层2e造成尽可能小的蚀刻损伤，而使用氟基气体的干法蚀刻对电子供给层2d仅造成小的损伤。
通过使用氧等离子体的灰化或通过使用化学溶液的湿法来移除抗蚀剂掩模。
随后，如图2A所示，形成源电极4和漏电极5。
更详细地，在氮化硅膜3的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理从而在抗蚀剂中形成开口，使得从开口露出电极凹部3a、3b。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积法将包含Al的导电材料例如Ti／Al作为电极材料沉积在抗蚀剂掩模上(包括从其露出电极凹部3a、3b的开口的内侧)。Ti的厚度为约30nm，Al的厚度为约200nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ti／Al。因此，形成其一部分电极材料填充电极凹部3a、3b的源电极4和漏电极5。在源电极4和漏电极5中，其彼此面对的侧表面的一部分接触氮化硅膜3。
随后，如图2B所示，建立源电极4和漏电极5的欧姆特性并且形成Al-Si-N层6。
更详细地，在例如氮气氛中以约400℃至约900℃例如约580℃的温度对SiC衬底1进行热处理。因此，源电极4和漏电极5的Ti／Al与盖层2e进行欧姆接触，使得建立欧姆特性。同时，热处理使源电极4和漏电极5的Al与氮化硅膜3的Si和N在源电极4和漏电极5与氮化硅膜3接触的部分中彼此扩散。因此，从源电极4和漏电极5的下部直到氮化硅膜3的部分形成包含Al-Si-N化合物的Al-Si-N层6。
在源电极4和漏电极5的下部中，Al-Si-N层6中的每个层的Al含量比从其端部朝向与氮化硅膜3的界面附近从80％或更多(此处为约100％)逐渐降低。Al-Si-N层6是电阻值比源电极4和漏电极5的电阻值高的高电阻层。假设包含在Al-Si-N层6中的Al-Si-N化合物是Alx-Siy-Nz化合物，那么该Al-Si-N化合物为满足x+y+z=1和0<x<1并且还满足0<y<1和0<z<1的化合物。
随后，如图2C所示，Al-Si-N层6仅保留在源电极4和漏电极5的下部中。
更详细地，在氮化硅膜3的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而形成开口，使得从该开口露出源电极4与漏电极5之间的区域。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过干法蚀刻移除存在于源电极4与漏电极5之间的区域上的氮化硅膜3和Al-Si-N层6的存在于该区域上的部分直到露出盖层2e的表面。Al-Si-N层6的这些部分是由于跨越源电极4和漏电极5的面对侧表面形成Al-Si-N所形成的不需要部分。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。由于该蚀刻，移除了氮化硅膜3并且Al-Si-N层6仅保留在源电极4和漏电极5的下部中。剩余的Al-Si-N层6各自局部地设置在相关下部中的更靠近另一电极(对源电极4来说是漏电极5，对源电极4来说是漏电极5)的电极端中。
Al-Si-N层6中的每个层与化合物半导体堆叠结构2之间的接触面积为源电极4(漏电极5)与化合物半导体堆叠结构体之间的接触面积的例如约1／100。在源电极4和漏电极5直接接触化合物半导体堆叠结构2的表面的部分中，接触电阻(ρC)为约10-6Ω.cm2，并且在Al-Si-N层6接触该表面的部分中，接触电阻为约10-6Ω.cm2至约10-1Ω.cm2。
附带地，Al-Si-N层可以保留在源电极4和漏电极5中的仅一个电极(例如，漏电极5)的下部中。在此情况下，例如，在图1C中的步骤中，用于源电极4的电极凹部形成为比氮化硅膜3中的电极凹部3b宽，并且在图2A中的步骤中，源电极4形成为远离氮化硅膜3。在图2B中的随后的步骤中，仅在漏电极5侧中形成Al-Si-N层6。
随后，如图3A所示，在源电极4与漏电极5之间的区域上形成保护绝缘膜7。
更详细地，在化合物半导体堆叠结构2的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而形成开口，使得从该开口露出源电极4与漏电极5之间的区域。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过等离子CVD法或溅射法等沉积具有约10nm至约5000nm厚度例如约100nm厚度的氮化硅(SiN)。通过剥离法移除抗蚀剂掩模和其上沉积的SiN。因此，在化合物半导体堆叠结构2上的在源电极4与漏电极5之间的区域上形成保护绝缘膜7。
使用用于覆盖化合物半导体堆叠结构2的钝化膜的SiN可以降低电流崩塌。
随后，如图3B所示，在保护绝缘膜7中形成用于栅电极的电极凹部7a。
更详细地，在保护绝缘膜7的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，从该开口露出保护绝缘膜7的表面中的与待形成栅电极的区域对应的部分。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对保护绝缘膜7中的待形成栅电极的区域进行干法蚀刻以使其移除直到露出盖层2e的表面。因此，在保护绝缘膜7中形成电极凹部7a，使得从该电极凹部7a露出盖层2e的表面中的待形成栅电极的区域。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。
通过使用氧等离子体的灰化或通过使用化学溶液的湿法来移除抗蚀剂掩模。
随后，如图3C所示形成栅电极8。
更详细地，首先在保护绝缘膜7上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出电极凹部7a。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，例如，通过例如气相沉积法将Ni／Au作为电极材料沉积在抗蚀剂掩模上包括从其中露出保护绝缘膜7的电极凹部7a的开口的内侧。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ni／Au。因此，形成其下部中的部分电极材料填充电极凹部7a的内侧的栅电极8。
此后，通过如下多个过程形成根据本实施方案的AlGaN／GaNHEMT：形成层间绝缘膜；形成连接至源电极4、漏电极5和栅极电极8的布线；形成上保护膜；以及形成暴露于最上表面的连接电极。
此处，将描述本实施方案的对比例。
如图4A所示，对比例的AlGaN／GaN HEMT类似于本实施方案具有SiC衬底1和化合物半导体堆叠结构2。在化合物半导体堆叠结构2上形成源电极102、漏电极103和栅电极104，并且形成覆盖化合物半导体堆叠结构2的SiN的保护绝缘膜101。
在对比例的AlGaN／GaN HEMT中，2DEG的电子从源电极102朝向漏电极103移动至电子渡越层2b。在此情况下，如图4B所示，电流从漏电极103朝向源电极102流动，并且源电极102的一个端部和漏电极103的一个端部为电流密度集中的位置。
关于对比例的AlGaN／GaN HEMT，以源电极为例对电流密度的分布进行了研究。图5中示出了结果。在图5中，X轴定义为与图4B中用箭头X表示的源电极102的Al部中的水平表面平行，并且表示对应于位置X的电流密度。电流密度从源电极102的左端朝向右端增加，并且证实源电极102的右端为电流密度集中的位置。
关于根据本实施方案的AlGaN／GaN HEMT，以源电极为例基于与图4A中的对比例的对比来对Al含量比的分布进行研究。图6A中示出了结果。在图6A中，如图5中一样，X轴定义为与源电极的Al部中的水平表面平行并且代表对应于位置X的Al含量。在对比例中，Al含量在整个源电极中均匀地为约100％。另一方面，在本实施方案中，在源电极的不存在Al-Si-N层的部分中，Al含量均匀地为约100％。在Al-Si-N层中，Al含量比朝向与氮化硅膜3的界面附近从约100％逐渐降低。
关于根据本实施方案的AlGaN／GaN HEMT，以源电极为例基于与图4A中的对比例的对比来对电流密度的分布进行研究。图6B中示出了结果。在图6B中，如图5中一样，X轴定义为与源电极的Al部中的水平表面平行，并且代表对应于位置X的电流密度。在对比例中，电流密度从源电极的左端朝向右端增加，并且源电极的一个端部为电流密度集中的位置。另一方面，在本实施方案中，电流密度从源电极的左端朝向右端增加，但电流密度在Al-Si-N层的电阻比源电极的电阻高的位置处大幅减小，然后再次增加。由于电流密度在Al-Si-N层的该位置处减小，所以与对比例相比，电流密度在源电极的右端处低得多。因而，在本实施方案中，减小了在源电极(和漏电极)的一个端部处的电流密度。
如上所述，根据本实施方案，实现了通过减小源电极4和漏电极5的电流密度而能够进行高电流操作的高度可靠且高耐压的AlGaN／GaNHEMT。
(第二实施方案)
在本实施方案中，与在第一实施方案中一样，公开了AlGaN／GaNHEMT的结构和制造方法，但Al-Si-N层的形成不同于第一实施方案中的Al-Si-N层的形成。注意，将通过相同的附图标记来表示与第一实施方案中的组成构件相同的组成构件等，并且将省略其详细描述。
图7A至图7C和图8A至图8C为示出根据第二实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
在本实施方案中，与在第一实施方案中一样，首先执行图1A至图2A中的步骤。此时，源电极4和漏电极5形成为使得其彼此面对的侧表面的一部分接触氮化硅膜3。图7A中示出了此时的状态。
随后，如图7B所示，建立源电极4和漏电极5的欧姆特性并且形成Al-Si-N层11。
更详细地，在例如氮气氛中以比在第一实施方案中用于形成Al-Si-N层6的温度高的温度即约900℃至约1200℃例如约900℃对SiC衬底1进行热处理。因此，源电极4和漏电极5的Ti／Al与电子供给层2d进行欧姆接触，使得建立欧姆特性。同时，热处理使源电极4和漏电极5的Al与氮化硅膜3的Si和N在源电极4和漏电极5接触氮化硅膜3的部分中彼此扩散。因此，从源电极4和漏电极5的下部直到氮化硅膜3的部分形成包含Al-Si-N化合物的Al-Si-N层11。在本实施方案中，由于热处理的温度比第一实施方案中热处理的温度高，所以Al-Si-N层11中的Al、Si和N的相互扩散的分布比第一实施方案的Al-Si-N层6中的Al、Si和N的相互扩散的分布宽。
在源电极4和漏电极5的下部中，Al-Si-N层11中的每个层的Al含量比从其端部朝向与氮化硅膜3的界面附近从80％或更多(此处为约100％)逐渐降低。Al-Si-N层11是电阻值比源电极4和漏电极5的电阻值高的高电阻层。假设包含在Al-Si-N层11中的Al-Si-N化合物是Alx-Siy-Nz化合物，那么该Al-Si-N化合物为满足x+y+z=1和0<x<1，并且还满足0<y<1和0<z<1的化合物。
随后，如图7C所示，Al-Si-N层11仅保留在源电极4和漏电极5的下部中。
更详细地，在氮化硅膜3的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而形成开口，使得从该开口露出源电极4与漏电极5之间的区域。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过干法蚀刻移除存在于源电极4与漏电极5之间的区域上的氮化硅膜3和Al-Si-N层11的存在于该区域上的部分直到露出盖层2e的表面。Al-Si-N层11的这些部分是由于跨越源电极4和漏电极5的面对侧表面形成Al-Si-N所形成的不需要部分。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。由于该蚀刻，所以移除了氮化硅膜3并且Al-Si-N层11仅保留在源电极4和漏电极5的下部中。剩余的Al-Si-N层11各自局部地设置在相关下部中的更靠近另一电极(对源电极4来说是漏电极5，而对源电极4来说是漏电极5)的电极端中。
Al-Si-N层11中的每个层与化合物半导体堆叠结构2之间的接触面积为源电极4(漏电极5)与化合物半导体堆叠结构2之间的接触面积的例如约1／100。在源电极4和漏电极5直接接触化合物半导体堆叠结构2的表面的部分中，接触电阻(ρC)为约10-6Ω.cm2并且在Al-Si-N层11接触该表面的部分中，接触电阻为约10-6Ω.cm2至约10-1Ω.cm2。
附带地，Al-Si-N层可以保留在源电极4和漏电极5中的仅一个电极(例如，漏电极5)的下部中。在此情况下，在图1C中的步骤中，用于源电极4的电极凹部形成为比氮化硅膜3中的电极凹部3b宽，并且在图2A中的步骤中，源电极4形成为远离氮化硅膜3。在图7B中的随后的步骤中，仅在漏电极5侧形成Al-Si-N层11。
随后，如图8A所示，在源电极4与漏电极5之间的区域上形成保护绝缘膜7。
更详细地，在化合物半导体堆叠结构2的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而形成开口，使得从该开口露出源电极4与漏电极5之间的区域。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过等离子CVD法、或溅射法等沉积具有约10nm至约5000nm厚度例如约100nm厚度的SiN。通过剥离法移除抗蚀剂掩模和其上沉积的SiN。因此，在化合物半导体堆叠结构2上的在源电极4与漏电极5之间的区域上形成保护绝缘膜7。
随后，如图8B所示，在保护绝缘膜7中形成用于栅电极的电极凹部7a。
更详细地，在保护绝缘膜7的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出保护绝缘膜7的表面中的与待形成栅电极的区域对应的部分。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对保护绝缘膜7中的待形成栅电极的区域进行干法蚀刻以使其移除直到露出盖层2e的表面。因此，在保护绝缘膜7中形成电极凹部7a，使得从该电极凹部7a露出盖层2e的表面中的待形成栅电极的区域。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。
通过使用氧等离子体的灰化或通过使用化学溶液的湿法来移除抗蚀剂掩模。
随后，如图8C所示形成栅电极8。
更详细地，首先在保护绝缘膜7上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出电极凹部7a。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，例如，通过例如气相沉积法将Ni／Au作为电极材料沉积在抗蚀剂掩模上(包括从其中露出保护绝缘膜7的电极凹部7a的开口的内侧)。Ni的厚度为约30nm并且Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ni/Au。因此，形成其下部中的部分电极材料填充电极凹部7a的内侧的栅电极8。
此后，通过如下多个过程形成根据本实施方案的AlGaN／GaNHEMT：形成层间绝缘膜；形成连接至源电极4、漏电极5和栅极电极8的布线；形成上保护膜；以及形成暴露于最上表面的连接电极。
关于根据本实施方案的AlGaN／GaN HEMT，以源电极为例基于与图4A中的对比例的对比来对Al含量比的分布进行研究。图9A中示出了结果。在图9A中，如图5中一样，X轴定义为与源电极的Al部中的水平表面平行并且表示对应于位置X的Al含量。在对比例中，Al含量在整个源电极中均匀地为约100％。另一方面，在本实施方案中，Al含量比从源电极的左端朝向源电极的右端从约100％逐渐降低。
关于根据本实施方案的AlGaN／GaN HEMT，以源电极为例基于与图4A中的对比例的对比来对电流密度的分布进行研究。图9B中示出了结果。在图9B中，如图5中一样，X轴定义为与源电极的Al部中的水平表面平行，并且表示对应于位置X的电流密度。在对比例中，电流密度从源电极的左端朝向右端增加，并且源电极的一个端部为电流密度集中的位置。另一方面，在本实施方案中，电流密度从源电极的左端朝向右端增加，但电流密度在Al-Si-N层的电阻比源电极的电阻高的位置处大幅减小，然后再次增加。由于电流密度在Al-Si-N层的该位置处减小，所以与对比例相比，电流密度在源电极的右端低得多。因而，在本实施方案中，与对比例相比，减小了在源电极(和漏电极)的一个端部处的电流密度。
如上所述，根据本实施方案，实现了通过减小源电极4和漏电极5的电流密度而能够进行高电流操作的高度可靠且高耐压的AlGaN／GaNHEMT。
(第三实施方案)
在本实施方案中，与在第一实施方案中一样，公开了AlGaN／GaNHEMT的结构和制造方法，但高电阻层的形成不同于第一实施方案中的高电阻层的形成。注意，将通过相同的附图标记来表示与第一实施方案中的组成构件等相同的组成构件等，并且将省略其详细描述。
图10A至图10C和图11A至图11C为示出根据第三实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
在本实施方案中，与在第一实施方案中一样，首先执行图1A中的步骤。此时，在SiC衬底1上形成具有缓冲层2a、电子渡越层2b、中间层2c、电子供给层2d和盖层2e的化合物半导体堆叠结构2。图10A中示出了此时的状态。
随后，如图10B所示形成Al-Si层12。
更详细地，通过溅射法等在化合物半导体堆叠结构2上沉积具有约1nm至约100nm厚度例如约2nm厚度的硅化铝(Al-Si)。因此，形成Al-Si层12。
Al-Si层12是电阻值比源电极和漏电极的电阻值高的高电阻层，这将在后面描述。假设包含在Al-Si层12中的Al-Si化合物是Alx-Siy-Nz化合物，那么该Al-Si化合物为满足x+y+z=1和0<x<1，并且还满足0<y<1和z=0的化合物。
随后，如图10C所示对Al-Si层12进行处理。
更详细地，首先在Al-Si层12的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而形成抗蚀剂掩模，使得该抗蚀剂掩模覆盖Al-Si层12的表面的与待形成源电极的区域的内侧和待形成漏电极的区域的内侧对应的部分。
通过使用该抗蚀剂掩模，对Al-Si层12除在计划形成电极区域中的部分之外进行干法蚀刻以使其移除，直到露出盖层2e的表面。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。因此，Al-Si层12保留在盖层2e上的待形成源电极的区域的内侧和待形成漏电极的区域的内侧。保留在待形成源电极的区域中的Al-Si层12被称为Al-Si层12a，而保留在待形成漏电极的区域中的Al-Si层12被称为Al-Si层12b。
通过使用氧等离子体的灰化或通过使用预定化学溶液的湿法来移除抗蚀剂掩模。
随后，如图11A所示形成源电极13和漏电极14。
更详细地，在化合物半导体堆叠结构2的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出包括Al-Si层12a、12b的区域。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积法将包含Al的导电材料例如Ti／Al作为电极材料沉积在抗蚀剂掩模上包括从其露出包括Al-Si层12a、12b的区域的开口的内侧。Ti的厚度为约30nm并且Al的厚度为约200nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ti/Al。因此，在化合物半导体堆叠结构2上形成下部中包括Al-Si层的源电极和下部中包括Al-Si层的漏电极。在源电极13和漏电极14中，Al-Si层12a、12b局部地设置在各自的电极端使得从源电极13和漏电极14的彼此面对的侧表面露出Al-Si层12a、12b的端。Al-Si层12a、12b是电阻值比源电极13和漏电极14的电阻值高的高电阻层。
随后，在例如氮气氛中以约400℃至约1000℃例如约550℃的温度对SiC衬底1进行热处理。因此，源电极13和漏电极14的Ti／Al与盖层2e进行欧姆接触，使得建立欧姆特性。
随后，如图11B所示，在源电极13与漏电极14之间的区域上形成保护绝缘膜15。
更详细地，通过等离子CVD法、或溅射法等在化合物半导体堆叠结构2上沉积具有约10nm至约5000nm厚度例如约100nm厚度的SiN。通过光刻和干法蚀刻等移除沉积在源电极13和漏电极14上的SiN。通过使用氧等离子体的灰化或通过使用预定化学溶液的湿法来移除用于光刻的抗蚀剂掩模。因此，在化合物半导体堆叠结构2上，在源电极13与漏电极14之间的区域上形成保护绝缘膜15。
随后，如图11C所示形成栅电极16。
更详细地，首先在保护绝缘膜15的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出保护绝缘膜15的表面的与待形成栅电极的区域对应的部分。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对保护绝缘膜15中的待形成栅电极的区域进行干法蚀刻以使其移除，直到露出盖层2e的表面。因此，在保护绝缘膜15中形成电极凹部15a，使得从该电极凹部15a露出在盖层2e的表面中的待形成栅电极的区域。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。
通过使用氧等离子体的灰化或通过使用预定化学溶液的湿法来移除抗蚀剂掩模。
接下来，在保护绝缘膜15上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出电极凹部15a。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，例如，通过例如气相沉积法将Ni／Au作为电极材料沉积在抗蚀剂掩模上(包括从其露出保护绝缘膜15的电极凹部15a的开口的内侧)。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ni／Au。因此，形成其下部中的一部分电极材料填充电极凹部15a的内侧的栅电极16。
此后，通过如下多个过程形成根据本实施方案的AlGaN／GaNHEMT：形成层间绝缘膜；形成连接至源电极13、漏电极14和栅电极16的布线；形成上保护膜；以及形成暴露于最上表面的连接电极。
如上所述，根据本实施方案，实现了通过减小源电极13和漏电极14的电流密度而能够进行高电流操作的高度可靠且高耐压的AlGaN／GaNHEMT。
(第四实施方案)
在本实施方案中，与在第一实施方案中一样，公开了AlGaN／GaNHEMT的结构和制造方法，但高电阻层的形成不同于第一实施方案中的高电阻层的形成。注意，将通过相同的附图标记来表示与第一实施方案中的组成构件等相同的组成构件等，并且将省略其详细描述。
图12A至图12C和图13A至图13C为示出根据第四实施方案的制造AlGaN／GaN HEMT的方法的主要步骤的示意性横截面图。
在本实施方案中，与在第一实施方案中一样，首先执行图1A中的步骤。此时，在SiC衬底1上形成具有缓冲层2a、电子渡越层2b、中间层2c、电子供给层2d和盖层2e的化合物半导体堆叠结构2。图12A中示出了此时的状态。
随后，如图12B所示，形成Al-N层17。
更详细地，通过溅射法等在化合物半导体堆叠结构2上沉积具有约1nm至约100nm厚度例如约3nm厚度的氮化铝(Al-N)。因此，形成Al-N层17。
Al-N层17是其电阻值比源电极和漏电极的电阻值高的高电阻层，这将在后面描述。假设包含在Al-N层17中Al-N化合物是Alx-Siy-Nz化合物，那么该Al-N化合物为满足x+y+z=1和0<x<1，并且还满足y=0并且0<z<1的化合物。
随后，如图12C所示对Al-N层17进行处理。
更详细地，首先在Al-N层17的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而形成抗蚀剂掩模，使得该抗蚀剂掩模覆盖Al-N层17的表面的与待形成源电极的区域的内侧和待形成漏电极的区域的内侧对应的部分。
通过使用该抗蚀剂掩模，对Al-N层17的除在计划形成电极区域中的部分之外进行干法蚀刻以使其移除，直到露出盖层2e的表面。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。因此，Al-N层17保留在盖层2e上的待形成源电极的区域的内侧和待形成漏电极的区域的内侧。保留在待形成源电极的区域中的Al-N层17被称为Al-N层17a，保留在待形成漏电极的区域中的Al-N层17被称为Al-N层17b。
通过使用氧等离子体的灰化或通过使用预定化学溶液的湿法来移除抗蚀剂掩模。
随后，如图13A所示形成源电极13和漏电极14。
更详细地，在化合物半导体堆叠结构2的表面上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出包括Al-N层17a、17b的区域。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积法将包含Al的导电材料例如Ti/Al作为电极材料沉积在抗蚀剂掩模上(包括从其中露出包括Al-N层17a、17b的区域的开口的内侧)。Ti的厚度为约30nm，Al的厚度为约200nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ti/Al。因此，在化合物半导体堆叠结构2上形成下部中包括Al-N层17a的源电极13和下部中包括Al-N层17b的漏电极14。在源电极13和漏电极14中，Al-N层17a、17b局部地设置在各自的电极端使得从源电极13和漏电极14的彼此面对的侧表面露出Al-N层17a、17b的端部。Al-N层17a、17b是其电阻值比源电极13和漏电极14的电阻值高的高电阻层。
随后，在例如氮气氛中以约400℃至约1000℃例如约550℃的温度对SiC衬底1进行热处理。因此，源电极13和漏电极14的Ti/Al与盖层2e进行欧姆接触，使得建立欧姆特性。
随后，如图13B所示，在源电极13与漏电极14之间的区域上形成保护绝缘膜15。
更详细地，通过等离子CVD法、溅射法等在化合物半导体堆叠结构2上沉积具有约10nm至约5000nm厚度例如约100nm厚度的SiN。通过光刻、干法蚀刻等移除沉积在源电极13和漏电极14上的SiN。通过使用氧等离子体的灰化或通过使用预定化学溶液的湿法来移除用于光刻的抗蚀剂掩模。因此，在化合物半导体堆叠结构2上，在源电极13与漏电极14之间的区域上形成保护绝缘膜15。
随后，如图13C所示形成栅电极16。
更详细地，首先在保护绝缘膜15上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出保护绝缘膜15的表面的与待形成栅电极的区域对应的部分。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对保护绝缘膜15中的待形成栅电极的区域进行干法蚀刻以使其移除，直到露出盖层2e的表面。因此，在保护绝缘膜15中形成电极凹部15a，使得从电极凹部15a露出在盖层2e的表面中的待形成栅电极的区域。对于干法蚀刻，例如使用氟基蚀刻气体如SF6。
通过使用氧等离子体的灰化或通过使用预定化学溶液的湿法来移除抗蚀剂掩模。
接下来，在保护绝缘膜15上施加抗蚀剂。通过光刻对抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得从该开口露出电极凹部15a。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，例如，通过例如气相沉积法将Ni／Au作为电极材料沉积在抗蚀剂掩模上包括从其中露出保护绝缘膜15的电极凹部15a的开口的内侧。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ni／Au。因此，形成其下部中的一部分电极材料填充电极凹部15a的内侧的栅电极16。
此后，通过如下多个过程形成根据本实施方案的AlGaN／GaNHEMT：形成层间绝缘膜；形成连接至源电极13、漏电极14和栅极电极16的布线；形成上保护膜；以及形成暴露于最上表面的连接电极。
如上所述，根据本实施方案，实现了通过减小源电极13和漏电极14的电流密度而能够进行高电流操作的高度可靠且高耐压的AlGaN／GaNHEMT。
(第五实施方案)
在本实施方案中，公开了应用有选自第一实施方案至第四实施方案中的一种AlGaN／GaN HEMT的电源电路。
图14为示出根据第五实施方案的电源电路的示意性结构的连接图。
根据本实施方案的电源电路包括高压一次侧电路21、低压二次侧电路22和设置在一次侧电路21与二次侧电路22之间的变压器23。
一次侧电路21包括交流(AC)电源24、所谓的桥式整流电路25和多个(此处为四个)开关元件26a、26b、26c和26d。另外，桥式整流电路25具有开关元件26e。
二次侧电路22包括多个(此处为三个)开关元件27a、27b和27c。
在本实施方案中，一次侧电路21的开关元件26a、26b、26c、26d和26e各自为选自第一实施方案至第四实施方案中的一种AlGaN／GaNHEMT。另一方面，二次侧电路22的开关元件27a、27b和27c各自是使用硅的常规场效应晶体管(MIS FET)。
在本实施方案中，通过减小源电极和漏电极的电流密度而能够进行高电流操作的高度可靠且高耐压的AlGaN／GaN HEMT被应用于电源电路。因此，实现了高度可靠且高功率的电源电路。
(第六实施方案)
在本实施方案中，公开了应用有选自第一实施方案至第四实施方案中的一种AlGaN／GaN HEMT的高频放大器。
图15为示出根据第六实施方案的高频放大器的示意性结构的连接图。
根据本实施方案的高频放大器包括：数字预失真电路31、混频器32a、32b、以及功率放大器33。
数字预失真电路31补偿输入信号的非线性失真。混频器32a将AC信号与补偿了非线性失真的输入信号进行混合。功率放大器33将与AC信号混频的输入信号进行放大，并且具有选自第一实施方案至第四实施方案中的一种AlGaN／GaN HEMT。在图15中，通过例如开关的切换，混频器32b可以将输出侧信号与AC信号进行混合，并且结果可以发送至数字预失真电路31。
在本实施方案中，通过减小源电极和漏电极的电流密度而能够进行高电流操作的高度可靠且高耐压的AlGaN／GaN HEMT被应用于高频放大器。因此，实现了高度可靠且高耐压的高频放大器。
(其它实施方案)
在第一实施方案至第六实施方案中，将AlGaN／GaN HEMT作为化合物半导体器件的实施例。作为化合物半导体器件，本发明还适用于除AlGaN／GaN HEMT以外的如下HEMT。
-其它HEMT的实施例1
在本实施例中，公开了InAlN／GaN HEMT作为化合物半导体器件。
InAlN和GaN是其晶格常数可以根据组成而变得彼此接近的化合物半导体。在此情况下，在上述第一实施方案至第六实施方案中，电子渡越层由i-GaN制成；中间层由i-InAlN制成；电子供给层由n-InAlN制成；以及盖层由n-GaN制成。另外，在此情况下，几乎未发生压电极化，因此，主要通过InAlN的自发极化来生成二维电子气。
根据本实施例，类似于上述AlGaN／GaN HEMT，实现了通过减小源电极和漏电极的电流密度而能够进行高电流操作的高度可靠且高耐压的InAlN／GaN HEMT。
-其它HEMT的实施例2
在本实施例中，公开了InAlGaN／GaN HEMT作为化合物半导体器件。
GaN和InAlGaN为化合物半导体，其中，后者InAlGaN根据组成能够具有比前者GaN的晶格常数小的晶格常数。在此情况下，在上述第一实施方案至第六实施方案中，电子渡越层由i-GaN制成；中间层由i-InAlGaN制成；电子供给层由n-InAlGaN制成；以及盖层由n-GaN制成。
根据本实施例，类似于上述AlGaN／GaN HEMT，实现了通过减小源电极和漏电极的电流密度而能够进行高电流操作的高度可靠且高耐压的InAlGaN／GaN HEMT。
根据上述各种实施方案，实现了通过减小电极的电流密度而能够进行高电流操作的高度可靠且高耐压的化合物半导体器件。

Claims (12)

1.一种化合物半导体器件，包括:
化合物半导体层；
形成在所述化合物半导体层的上侧上的第一电极和第二电极；以及设置在所述第一电极的下部中并且其电阻值比所述第一电极的其他部分的电阻值高的高电阻层；其中在所述高电阻层中，从远离所述第二电极的电极端朝向靠近所述第二电极的电极端，Al含量比从等于或高于80％的值逐渐降低。
2.根据权利要求1所述的化合物半导体器件，其中所述化合物半导体层包括选自AlN、AlGaN和GaN的材料层。
3.根据权利要求1所述的化合物半导体器件，其中所述高电阻层包含满足x+y+z＝l和O<x<l的Alx-Siy-Nz化合物。
4.根据权利要求1所述的化合物半导体器件，所述第一电极具有第一电极端和第二电极端，所述第一电极端比所述第二电极端更靠近所述第二电极，其中所述高电阻层局部地设置在所述第一电极端中。
5.一种制造化合物半导体器件的方法，包括:
形成化合物半导体层；以及
在所述化合物半导体层的上侧上形成第一电极和第二电极，
其中在所述第一电极的下部中形成电阻值比所述第一电极的其他部分的电阻值高的高电阻层；以及在所述高电阻层中，从远离所述第二电极的电极端朝向靠近所述第二电极的电极端，Al含量比从等于或高于80％的值逐渐降低。
6.根据权利要求5所述的制造化合物半导体器件的方法，其中所述化合物半导体层包括选自AlN、AlGaN和GaN的材料层。
7.根据权利要求5所述的制造化合物半导体器件的方法，其中所述 高电阻层包含满足x+y+z＝1和O<x<1的A1x-Siy-Nz化合物。
8.根据权利要求5所述的制造化合物半导体器件的方法，所述第一电极具有第一电极端和第二电极端，所述第一电极端比所述第二电极端更靠近所述第二电极，其中所述高电阻层局部地设置在所述第一电极端中。
9.一种电源电路，包括:
变压器；以及
将所述变压器夹在中间的高压电路和低压电路，所述高压电路包括晶体管，所述晶体管包括:
化合物半导体层；
形成在所述化合物半导体层的上侧上的第一电极和第二电极；以及
设置在所述第一电极的下部中并且其电阻值比所述第一电极的其他部分的电阻值高的高电阻层；
其中所述高电阻层具有包含80％或者更多的Al的部分；
其中在所述高电阻层中，从远离所述第二电极的电极端朝向靠近所述第二电极的电极端，Al含量比从等于或高于80％的值逐渐降低。
10.根据权利要求9所述的电源电路，其中所述化合物半导体层包括选自AlN、AlGaN和GaN的材料层。
11.根据权利要求9所述的电源电路，其中所述高电阻层包含满足x+y+z＝1和O<x<1的A1x-Siy-Nz化合物。
12.根据权利要求9所述的电源电路，所述第一电极具有第一电极端和第二电极端，所述第一电极端比所述第二电极端更靠近所述第二电极，其中所述高电阻层局部地设置在所述第一电极端中。
CN201310376379.1A 2012-09-28 2013-08-26 化合物半导体器件及其制造方法 Active CN103715247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012217621A JP6161887B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法
JP2012-217621 2012-09-28

Publications (2)

Publication Number Publication Date
CN103715247A CN103715247A (zh) 2014-04-09
CN103715247B true CN103715247B (zh) 2016-08-10

Family

ID=50385021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310376379.1A Active CN103715247B (zh) 2012-09-28 2013-08-26 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8847283B2 (zh)
JP (1) JP6161887B2 (zh)
CN (1) CN103715247B (zh)
TW (1) TWI546957B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
US20170294848A1 (en) * 2016-04-07 2017-10-12 Visic Technologies Ltd. Method and device for ac fed switch mode power supply based on normally on transistors
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP7031282B2 (ja) * 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN110011549A (zh) * 2019-01-21 2019-07-12 关键禾芯科技股份有限公司 调压整流电路系统
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399285A (zh) * 2007-09-25 2009-04-01 恩益禧电子股份有限公司 场效应晶体管、半导体芯片及半导体装置
CN102484067A (zh) * 2009-06-26 2012-05-30 康奈尔大学 包括铝-硅氮化物钝化的用于形成iii-v半导体结构的方法
CN102694019A (zh) * 2011-03-23 2012-09-26 株式会社东芝 氮化物半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130919A (en) * 1980-03-17 1981-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH04357844A (ja) * 1991-06-04 1992-12-10 Nikko Kyodo Co Ltd 電界効果トランジスタ
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP5391720B2 (ja) * 2009-02-19 2014-01-15 富士通株式会社 化合物半導体装置及びその製造方法
JP2010278333A (ja) * 2009-05-29 2010-12-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
JP2011210750A (ja) 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5768340B2 (ja) * 2010-07-14 2015-08-26 富士通株式会社 化合物半導体装置
JP5890991B2 (ja) * 2011-09-28 2016-03-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399285A (zh) * 2007-09-25 2009-04-01 恩益禧电子股份有限公司 场效应晶体管、半导体芯片及半导体装置
CN102484067A (zh) * 2009-06-26 2012-05-30 康奈尔大学 包括铝-硅氮化物钝化的用于形成iii-v半导体结构的方法
CN102694019A (zh) * 2011-03-23 2012-09-26 株式会社东芝 氮化物半导体器件及其制造方法

Also Published As

Publication number Publication date
JP6161887B2 (ja) 2017-07-12
TWI546957B (zh) 2016-08-21
US9059136B2 (en) 2015-06-16
TW201413953A (zh) 2014-04-01
US20140092635A1 (en) 2014-04-03
US8847283B2 (en) 2014-09-30
JP2014072387A (ja) 2014-04-21
CN103715247A (zh) 2014-04-09
US20140369080A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
CN103715247B (zh) 化合物半导体器件及其制造方法
CN103367422B (zh) 化合物半导体器件及其制造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
CN103715252B (zh) 化合物半导体器件及其制造方法
CN103035702B (zh) 化合物半导体器件及其制造方法
CN102386222B (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN104112672B (zh) 半导体设备及其制造方法
CN103681833A (zh) 化合物半导体器件及其制造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP7009952B2 (ja) 半導体装置及び半導体装置の製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP7100241B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2014056938A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140811

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140811

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140811

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

Applicant before: Fujitsu Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant