CN104112672B - 半导体设备及其制造方法 - Google Patents

半导体设备及其制造方法 Download PDF

Info

Publication number
CN104112672B
CN104112672B CN201410132262.3A CN201410132262A CN104112672B CN 104112672 B CN104112672 B CN 104112672B CN 201410132262 A CN201410132262 A CN 201410132262A CN 104112672 B CN104112672 B CN 104112672B
Authority
CN
China
Prior art keywords
diaphragm
interlayer dielectric
drain electrode
source electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410132262.3A
Other languages
English (en)
Other versions
CN104112672A (zh
Inventor
尾崎史朗
冈本直哉
牧山刚三
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104112672A publication Critical patent/CN104112672A/zh
Application granted granted Critical
Publication of CN104112672B publication Critical patent/CN104112672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体设备，包括：第一电极；第二电极；由多孔绝缘材料制成并且形成在第一电极和第二电极之上的层间绝缘膜；以及分别电连接到第一电极和第二电极的连接部，其中在层间绝缘膜与第一电极的表面、第二电极的表面以及连接部的部分表面之间形成空腔。

Description

半导体设备及其制造方法
相关申请的交叉引用
该申请基于2013年4月16日提交的在先日本专利申请No.2013-086099的优先权并主张其权利，在此引入其全部内容作为参考以用于所有目的。
技术领域
本文中所讨论的实施例涉及半导体设备及其制造方法。
背景技术
化合物半导体设备，特别是氮化物半导体设备，通过利用其特性（例如高饱和电子速度和宽带隙）而被积极地开发为高耐压和高功率半导体设备。已经关于场效应晶体管（特别是作为氮化物半导体设备的HEMT（高电子迁移率晶体管））而作了许多报告。特别地，使用GaN作为电子传输层并且使用AlGaN作为电子供给层的AlGaN/GaN HEMT已经受到关注。在AlGaN/GaN HEMT中，AlGaN中发生由于GaN与AlGaN之间的晶格常数上的差异而引起的畸变。因为由畸变引起的压电极化以及AlGaN的自发极化，获得了高浓度的二维电子气（2DEG）。因此，能够实现高耐压和高功率。
近些年来，HEMT具有优异的高速特性并且因而应用于光通信系统的信号处理电路、其他高速数字电路等。HEMT具有优异的低噪声特性并且因而期望应用于微波或毫米波段中的放大器。
另一方面，为了改进HEMT的高频特性，必需增加作为与晶体管的电流增益相关的放大频率的上限的电流增益的截止频率（放大限制频率）fT的值。为了实现增加的目的，必需增加作为与元件的放大系数有关的元件参数的跨导gm的值并且通过减小栅极长度来降低栅电极与源电极之间的电容。
尤其必需降低由于栅电极周围的层间绝缘膜（保护膜）而引起的寄生电容以防止高频特性变差，即使在对HEMT进行集成（例如集成到MMIC中）时也是如此。为了降低寄生电容，减小层间绝缘膜的介电常数并且去除栅电极周围的层间绝缘膜是有效的。
例如，在专利文献1至4中，以如下方式去除栅电极周围的层间绝缘膜。
首先，在栅电极周围形成填充材料层，并且然后形成层间绝缘膜以覆盖整个表面。接下来，在层间绝缘膜中形成连接孔以露出填充材料层的端部。然后，通过连接孔使填充材料层被溶解并去除。因而，层间绝缘膜被形成为使得在栅电极周围形成空腔。
专利文献1：日本公开特许公报No.2004-95637。
专利文献2：日本公开特许公报No.2006-210499。
专利文献3：日本公开特许公报No.5-335343。
专利文献4：日本公开特许公报No.2009-272433。
然而，通过专利文献1至4的方法，虽然能够使栅电极周围的层间绝缘膜成为空腔，但是层间绝缘膜仍然在源电极和漏电极之上，这使得不能实现寄生电容的彻底降低。这是因为如果填充材料也被形成在源电极和漏电极上并且然后被溶解并去除，则失去了支撑层间绝缘膜的部分并且剩下的层间绝缘膜落在电极上。
如上所述，在现有技术中，难于使层间绝缘膜最大限度地成为空腔以尽可能多地降低寄生电容，这带来阻止提高最大操作频率的问题。
发明内容
本实施例在考虑以上所述问题的情况下作出，并且实施例的一个目的是提供一种能够使由于电极周围的层间绝缘膜而引起的寄生电容尽可能多地减小以充分提高最大操作频率的高可靠性的半导体设备及其制造方法。
根据实施例的一个方面，半导体设备包括：第一电极；第二电极；形成在所述第一电极和所述第二电极之上的层间绝缘膜；以及分别电连接到所述第一电极和所述第二电极的连接部，其中在所述层间绝缘膜与所述第一电极的表面、所述第二电极的表面以及所述连接部的部分表面之间形成空腔。
根据实施例的一个方面，用于制造半导体设备的方法包括：形成第一电极；形成第二电极；用填充材料覆盖所述第一电极和所述第二电极；形成覆盖所述填充材料的层间绝缘膜；形成穿透所述填充材料和所述层间绝缘膜并且电连接到所述第一电极和所述第二电极的连接部；以及去除所述填充材料以在所述层间绝缘膜与所述第一电极的表面、所述第二电极的表面以及所述连接部的部分表面之间形成空腔。
附图说明
图1A至图1C是以步骤顺序说明根据第一实施例的制造AlGaN/GaNHEMT的方法的示意性剖视图；
图2A至图2C是以继图1C之后的步骤顺序说明根据第一实施例的制造AlGaN/GaNHEMT的方法的示意性剖视图；
图3A至图3C是以继图2C之后的步骤顺序说明根据第一实施例的制造AlGaN/GaNHEMT的方法的示意性剖视图；
图4A和图4B是以继图3C之后的步骤顺序说明根据第一实施例的制造AlGaN/GaNHEMT的方法的示意性剖视图；
图5是表示关于根据第一实施例的AlGaN/GaN HEMT和其对比示例的最大操作频率（GHz）与栅极长度（μm）之间的关系的特性图；
图6A至图6C是依次说明根据第一实施例的修改示例的制造AlGaN/GaN HEMT的方法的主要步骤的示意性剖视图；
图7A至图7C是继图6C之后依次说明根据第一实施例的修改示例的制造AlGaN/GaNHEMT的方法的主要步骤的示意性剖视图；
图8A至图8C是以步骤的顺序说明根据第二实施例的制造MOS晶体管的方法的示意性剖视图；
图9A至图9C是以继图8C之后的步骤的顺序说明根据第二实施例的制造MOS晶体管的方法的示意性剖视图；
图10A和图10B是以继图9C之后的步骤的顺序说明根据第二实施例的制造MOS晶体管的方法的示意性剖视图；
图11A至图11C是依次说明根据第二实施例的修改示例的制造MOS晶体管的方法的示意性剖视图；
图12A至图12C是继图11C之后依次说明根据第二实施例的修改示例的制造MOS晶体管的方法的示意性剖视图；
图13是说明根据第三实施例的电源设备的示意性结构的连接图；以及
图14是说明根据第四实施例的高频放大器的示意性结构的连接图。具体实施方式
（第一实施例）
在该实施例中，作为半导体设备而公开了一种作为化合物半导体的氮化物半导体的AlGaN/GaN HEMT。
图1A至图4B是以步骤顺序说明根据第一实施例的制造AlGaN/GaNHEMT的方法的示意性剖视图。
首先，如图1A所示，在例如作为生长衬底的半绝缘SiC衬底1上形成作为多个化合物半导体层的堆叠体的化合物半导体堆叠结构2。可以使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等代替SiC衬底来作为生长衬底。衬底的传导性可以是半绝缘的或导电的。
化合物半导体堆叠结构2包括缓冲层2a、电子传输层2b、间隔层2c、电子供给层2d以及盖层2e。
在完成的AlGaN/GaN HEMT中，在该AlGaN/GaN HEMT的操作期间，在电子传输层2b与电子供给层2d的界面附近（准确的说是在电子传输层2b与间隔层2c的界面附近）生成二维电子气（2DEG）。2DEG基于电子传输层2b的化合物半导体（在此为GaN）与电子供给层2d的化合物半导体（在此为AlGaN）之间的晶格常数差而被生成。
具体地，在SiC衬底1上，通过例如MOVPE（金属有机气相外延）方法来生长以下化合物半导体。可以使用MBE（分子束外延）方法等来代替MOVPE方法。
在SiC衬底1上，依次使AlN生长到约200nm的厚度，i（有意未掺杂）-GaN生长到约1μm的厚度，i-AlGaN生长到约5nm的厚度，n-AlGaN生长到约30nm的厚度，并且n-GaN生长到约10nm的厚度。因而，形成缓冲层2a、电子传输层2b、间隔层2c、电子供给层2d以及盖层2e。作为缓冲层2a，可以使用AlGaN代替AlN，或者可以在低温下生长GaN。
作为AlN的生长条件，使用三甲基铝（TMAl）气体和氨气（NH3）气体的混合气体作为源气体。作为GaN的生长条件，使用三甲基镓（TMGa）气体和NH3气体的混合气体作为源气体。作为AlGaN的生长条件，使用TMAl气体、TMGa气体以及NH3气体作为源气体。根据待生长的化合物半导体层，适当地设置是否供应作为Al源的TMAl气体和作为Ga源的TMGa气体以及其流量。作为共用源的氨气气体的流量被设置为约100ccm至约10LM。此外，生长压力被设置为约50Torr至约300Torr，并且生长温度被设置为约1000℃至约1200℃。
例如，为了使AlGaN、GaN生长为n型，即为了形成电子供给层2d和盖层2e，将例如包含作为n型杂质的Si的SiH4气体以预定流量添加到源气体，由此用Si掺杂GaN和AlGaN。Si的掺杂浓度被设置为约1×1018/cm3至约1×1020/cm3，例如设置为约5×1018/cm3。
随后，如图1B所示形成元件隔离区3。
具体地，例如氩（Ar）被离子注入到化合物半导体堆叠结构2中的作为不活跃（inactive）区的部分。由此在化合物半导体堆叠结构2和SiC衬底1的表面层部分中形成元件隔离区3。元件隔离区3在化合物半导体堆叠结构2上划分出AlGaN/GaN HEMT的元件区（晶体管区）。
顺便提及，可以利用例如STI（浅槽隔离）方法代替上述注入方法来执行元件隔离。在该情形中，例如氯基蚀刻气体被用于化合物半导体堆叠结构2的干法蚀刻。
随后，如图1C所示，形成源电极4和漏电极5。
具体地，首先，通过光刻和干法蚀刻去除化合物半导体堆叠结构2的盖层2e中的计划用于形成源电极和漏电极的部分。因而，在化合物半导体堆叠结构2的盖层2e中形成电极凹槽2A、2B。
然后，形成用于形成源电极和漏电极的抗蚀剂掩模。在化合物半导体堆叠结构2上施加抗蚀剂并且通过光刻处理该抗蚀剂。因而，形成使电极凹槽2A、2B露出的开口。因而，形成具有开口的抗蚀剂掩模。
使用该抗蚀剂掩模，在包括使计划用于形成源电极和漏电极的部分露出的开口的内侧的抗蚀剂掩模上通过例如气相沉积方法来沉积例如Ti/Al（下层为Ti并且上层为Al）作为电极材料。Ti的厚度为约20nm，并且Al的厚度为约200nm。通过剥离方法去除抗蚀剂掩模以及沉积在其上的Ti/Al电极。此后，例如在氮气氛围中以约400℃至约1000℃（例如约600℃）的温度来对SiC衬底1进行热处理，由此使剩余的Ti/Al与电子供给层2d进行欧姆接触。只要能够获得Ti/Al与电子供给层2d的欧姆接触，就可以存在无需热处理的情况。填充电极凹槽2A、2B的源电极4和漏电极5由此被形成并且与电子供给层2d进行欧姆接触。
随后，如图2A所示，形成用于源电极4和漏电极5的保护膜6。
具体地，例如通过PECVD方法在化合物半导体堆叠结构2上沉积绝缘膜（例如氮化硅膜）至约40nm的厚度，从而覆盖源电极4和漏电极5。沉积的氮化硅膜通过光刻和干法蚀刻而被处理以使得在元件区中保留氮化硅膜。保护膜6由此形成。
随后，如图2B所示，形成栅电极7。
具体地，首先，通过光刻和干法蚀刻去除保护膜6中计划用于形成栅电极的部分。电极凹槽6a由此在保护膜6中被形成。
然后，形成用于形成栅电极的抗蚀剂掩模。抗蚀剂被施加在整个表面上。在此，例如，使用适用于气相沉积方法和剥离方法的屋檐式结构两层抗蚀剂。通过光刻对施加的抗蚀剂进行处理。因此，形成具有开口的抗蚀剂掩模，该开口使作为计划用于形成栅电极的部分的电极凹槽6a露出。
然后，例如通过气相沉积方法，利用抗蚀剂掩模而在包括开口的内侧的抗蚀剂掩模上沉积例如Ni/Au（下层是Ni并且上层是Au）作为电极材料。Ni的厚度为约30nm，并且Au的厚度为约400nm。通过剥离方法，去除抗蚀剂掩模以及沉积在其上的Ni/Au。栅电极7由此在填充电极凹槽6a的同时被形成在保护膜6上。如图2B所示，栅电极7优选地被形成在离源电极4比离漏电极5更近的偏离位置处。
注意，可以形成具有从保护膜6朝上突出的较窄的下部（细栅（finegate））并且具有较宽的上部（上栅（over gate））的栅电极作为栅电极7。
随后，如图2C所示，形成有机膜8。
具体地，在化合物半导体堆叠结构2的表面上完整地形成填充材料以覆盖源电极4、漏电极5以及栅电极7。可以使用未作特别限制的光分解材料（例如有机材料）作为填充材料，只要其具有通过波长大于等于约250nm且小于等于400nm的紫外线而被分解的CxHy框架结构即可。有机材料例如通过旋涂方法来施加。注意，聚丙烯、聚碳酸酯等也可以用作填充材料。由此在化合物半导体堆叠结构2上形成使栅电极7嵌入的有机膜8。
随后，如图3A所示，对有机膜8进行处理。
具体地，通过光刻和干法蚀刻来处理有机膜8以使得有机膜8留在预定部分中。在该实施例中，有机膜8被留在计划用于形成稍后描述的空腔的部分处，即例如留在覆盖保护膜6的顶部的部分，从而包含栅电极7、源电极4以及漏电极5。
随后，如图3B所示，形成层间绝缘膜9。
具体地，在化合物半导体堆叠结构2的表面上完整地形成具有使紫外线透过的特性且是低介电常数材料的多孔绝缘材料，从而覆盖有机膜8。使用例如多孔硅石作为多孔绝缘材料。也可以使用除多孔硅石之外的包含Si作为组分的有机硅氧烷或氢氧硅氧烷或上述两者。进一步地，也可以使用包含Si作为组分的有机聚合物作为多孔绝缘材料。由此在化合物半导体堆叠结构2之上形成了覆盖有机膜8的层间绝缘膜9。
随后，如图3C所示，在保护膜6、有机膜8以及层间绝缘膜9中形成接触孔10a、10b。
具体地，通过光刻和干法蚀刻来处理保护膜6、有机膜8以及层间绝缘膜9。因而，在保护膜6、有机膜8以及层间绝缘膜9中分别形成使源电极4的表面的一部分、漏电极5的表面的一部分以及栅电极7的表面的一部分露出的接触孔。在图3C中，仅示出露出源电极4的表面的一部分和漏电极5的表面的一部分的接触孔10a、10b。
随后，如图4A所示，形成接线12a、12b。
具体地，通过溅射方法在层间绝缘膜9的整个表面上首先沉积例如TiW/Au作为导电膜（在此是两层金属膜）以填充接触孔10a、10b。金属膜被形成为使得TiW被形成为层间绝缘膜9上的下层以覆盖接触孔10a、10b的内壁表面并且Au被形成为层间绝缘膜9上的上层以经由TiW填充接触孔10a、10b。注意，金属膜被形成以类似地填充使栅电极7的表面的一部分露出的接触孔。
随后，抗蚀剂被施加到金属膜上并且通过光刻而被处理以形成为具有与在金属膜上的期望接线相对应的开口的抗蚀剂掩模。例如通过镀Au方法来以Au填充抗蚀剂掩模的开口，并且通过灰化或湿法处理来去除抗蚀剂掩模。
然后，通过光刻和干法蚀刻去除在层间绝缘膜9上的多余的金属膜。由此形成在层间绝缘膜9上延伸并且经由通过以TiW/Au填充接触孔10a、10b所制成的连接部11a、11b而电连接到源电极4和漏电极5的接线12a、12b。注意，与接线12a、12b相类似地也形成经由通过以TiW/Au填充接触孔所制成的连接部而电连接到栅电极7的接线。
随后，如图4B所示，有机膜8被去除以在层间绝缘膜9中形成空腔13。
具体地，将波长大于等于约250nm且小于等于约400nm（例如约254nm）的紫外线在真空中施加到层间绝缘膜9。由于层间绝缘膜9是具有使紫外线透过的特性的多孔绝缘材料，因此所施加的紫外线穿过层间绝缘膜9并且到达有机膜8。有机膜8是具有被紫外线分解的特性的材料，并且因而通过施加紫外线而被光分解并且透过层间绝缘膜9中的孔隙而被去除。因而，有机膜8被去除并且在层间绝缘膜9与保护膜6之间形成空腔13。
空腔13被形成于其中有机膜8已经存在的部分处。有机膜8已经被形成在覆盖保护膜6的顶部以包含栅电极7、源电极4以及漏电极5的部分处。因此，空腔13被形成在层间绝缘膜9与经由保护膜6的漏电极5的表面、栅电极7的表面、源电极4的表面以及连接部11a、11b的部分表面（和用于栅电极7的连接部的表面的一部分）之间。
此后，通过后续步骤，例如接线12a、12b（和用于栅电极7的接线）的电连接等，形成AlGaN/GaN HEMT。
在下文中，将在与其对比示例的比较的基础上描述通过如以上所述而制造的AlGaN/GaN HEMT所实现的操作和效果。
图5是表示根据该实施例及其对比示例的关于AlGaN/GaN HEMT的最大操作频率（GHz）与栅极长度（μm）之间的关系的特性图。
在图5中，对比示例1是具有在栅电极周围没有空腔的构造（其中栅电极嵌入层间绝缘膜中的构造）的AlGaN/GaN HEMT。对比示例2是具有在栅电极周围有空腔的同时在源电极和漏电极上留有层间绝缘膜的构造的AlGaN/GaN HEMT。对比示例2的AlGaN/GaN HEMT例如是根据专利文献1至4的AlGaN/GaN HEMT。
在对比示例2的AlGaN/GaN HEMT中，空腔被形成于覆盖栅电极周边的由BDB树脂（苯并环丁烯）制成的层间绝缘膜中，并且在源电极和漏电极上留有层间绝缘膜。相反，在该实施例中的AlGaN/GaN HEMT中，形成具有空腔（包含栅电极、源电极以及漏电极的空腔）的层间绝缘膜，在该空腔中源电极和漏电极上未留有层间绝缘膜。在该实施例中的层间绝缘膜由介电常数低于BDB树脂的介电常数的多孔绝缘材料制成。
如图5所示，发现在该实施例中在预定栅极长度范围内能够达到比对比示例1和对比示例2更大的最大操作频率。确切地说，当栅电极的栅极长度为0.1μm时，在对比示例1中的最大操作频率为约81GHz并且在对比示例2中最大操作频率为约93GHz，而在该实施例中实现了约97GHz的较大的最大操作频率。
如上所述，根据该实施例，实现了在高频特性上优异的高可靠性且高耐压的AlGaN/GaN HEMT，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。
（修改的示例）
在下文中，将描述根据第一实施例的AlGaN/GaN HEMT的修改的示例。在该示例中，公开了一种AlGaN/GaN HEMT，其如在第一实施例中那样但是与第一实施例的不同之处在于形成层间绝缘膜中的空腔的形式是不同的。
图6A至图7C是依次说明用于制造根据第一实施例的修改示例的AlGaN/GaN HEMT的方法的主要步骤的示意性剖面图。注意，与在第一实施例中相同的构件等将用相同的附图标记来表示并且将省略其详细描述。
在该示例中，首先执行如第一实施例中的图1A至图2B中的步骤。此时，在化合物半导体堆叠结构2上形成栅电极7。
随后，如图6A所示，形成有机膜14。
具体地，在化合物半导体堆叠结构2的表面上完整地形成填充材料以覆盖源电极4、漏电极5以及栅电极7。在过热蒸汽或超临界水中溶解的材料（在此为作为有机材料的聚乙烯）作为填充材料而被使用。例如通过旋涂方法施加聚乙烯。也可以使用聚丙烯、聚碳酸酯等替代聚乙烯作为填充材料。在化合物半导体堆叠结构2上由此形成了将栅电极7嵌入的有机膜14。
随后，如图6B所示，对有机膜14进行处理。
具体地，通过光刻和干法蚀刻来处理有机膜14以使得有机膜14留在预定部分处。在该实施例中，有机膜14留在计划用于形成稍后描述的空腔的部分处，即，例如覆盖保护膜6的顶部以包含栅电极7、源电极4以及漏电极5的部分。
随后，如图6C所示，形成层间绝缘膜9。
具体地，在化合物半导体堆叠结构2的表面上完整地形成具有使过热蒸汽或超临界水透过的特性且为低介电常数材料的多孔绝缘材料以覆盖有机膜14。使用例如多孔硅石作为多孔绝缘材料。也可以使用除多孔硅石之外的包含Si作为组分的有机硅氧烷或氢氧硅氧烷或上述两者。进一步地，也可以使用包含Si作为组分的有机聚合物作为多孔绝缘材料。由此在化合物半导体堆叠结构2之上形成覆盖有机膜14的层间绝缘膜9。
水在温度和压强上增加到超过临界点时变为超临界水（饱和蒸汽）。另一方面，在临界压强或更低的范围内，水变为气相中的水，即热蒸汽或次临界水。
随后，如图7A所示，在保护膜6、有机膜14以及层间绝缘膜9中形成接触孔10a、10b。
具体地，通过光刻和干法蚀刻处理保护膜6、有机膜14以及层间绝缘膜9。因而，在保护膜6、有机膜14以及层间绝缘膜9中分别形成使源电极4的表面的一部分、漏电极5的表面的一部分以及栅电极7的表面的一部分露出的接触孔。在图7A中，仅示出使源电极4的表面的一部分和漏电极5的表面的一部分露出的接触孔10a、10b。
随后，如图7B所示，形成接线12a、12b。
具体地，通过溅射方法在层间绝缘膜9的整个表面上首先沉积例如TiW/Au作为导电膜（在此为两层金属膜）以填充接触孔10a、10b。金属膜被形成为使得TiW被形成为层间绝缘膜9上的下层以覆盖接触孔10a、10b的内壁表面并且Au被形成为层间绝缘膜9上的上层以经由TiW填充接触孔10a、10b。注意，金属膜被形成用以类似地填充使栅电极7的表面的一部分露出的接触孔。
随后，抗蚀剂被施加到金属膜上并且通过光刻被处理以形成为具有与金属膜上的期望接线相对应的开口的抗蚀剂掩模。例如通过镀Au方法来以Au填充抗蚀剂掩模的开口，并且通过灰化或湿法处理来去除抗蚀剂掩模。
然后，通过光刻和干法蚀刻来去除层间绝缘膜9上的多余的金属膜。由此形成在层间绝缘膜9上延伸并且经由通过以TiW/Au填充接触孔10a、10b所制成的连接部11a、11b而电连接到源电极4和漏电极5的接线12a、12b。注意，与接线12a、12b相类似地也形成经由通过以TiW/Au填充接触孔所制成的连接部而电连接到栅电极7的接线。
随后，如图7C所示，去除有机膜14以在层间绝缘膜9中形成空腔15。
具体地，将约200℃至约300℃（例如约250℃）的过热蒸汽供应给层间绝缘膜9。由于层间绝缘膜9是具有使过热蒸汽透过的特性的多孔绝缘材料，因此所供应的过热蒸汽穿过层间绝缘膜9并且到达有机膜14。有机膜14是具有在过热蒸汽中溶解的特性的材料，并且因而通过供应过热蒸汽而被溶解并且通过层间绝缘膜9中的孔隙而被去除。因而，有机膜14被去除并且在层间绝缘膜9与保护膜6之间形成空腔15。
代替供应过热蒸汽，可以将约200℃至约300℃（例如约250℃）的超临界水供应给层间绝缘膜9。在该情况下，有机膜14通过供应超临界水而被溶解并且通过层间绝缘膜9中的孔隙而被去除。因而，有机膜14被去除并且在层间绝缘膜9与保护膜6之间形成空腔15。
空腔15被形成在其中已经存在有机膜14的部分处。有机膜14已经被形成在覆盖保护膜6的顶部以包含栅电极7、源电极4以及漏电极5的部分处。因此，空腔15被形成在层间绝缘膜9与经由保护膜6的漏电极5的表面、栅电极7的表面、源电极4的表面，以及连接部11a、11b的部分表面（和用于栅电极7的连接部的表面的一部分）之间。
此后，通过后续步骤，例如接线12a、12b（和用于栅电极7的接线）的电连接等，形成AlGaN/GaN HEMT。
如上所述，根据该示例，实现了在高频特性上优异的高可靠性且高耐压的AlGaN/GaN HEMT，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。
（其他实施例）
在第一实施例及其修改的示例中，AlGaN/GaN HEMT例示为化合物半导体设备。作为化合物半导体设备，本发明适用于除AlGaN/GaNHEMT之外的以下HEMT。
其他HEMT示例1
在该示例中，公开了一种InAlN/GaN HEMT作为化合物半导体设备。
InAlN和GaN是能够通过组成而使它们的晶格常数彼此接近的化合物半导体。在该情况下，在以上所述的第一实施例及其修改的示例中，电子传输层由i-GaN制成，间隔层由i-AlN制成，电子供给层由n-InAlN制成，并且盖层由n-GaN制成。进一步地，在该情况下，几乎不发生压电极化，并且二维电子气因而主要通过InAlN的自发极化而被生成。
根据该示例，与以上所述的AlGaN/GaN HEMT相类似地实现了在高频特性上优异的高可靠性且高耐压的InAlN/GaN HEMT，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。
其他HEMT示例2
在该示例中，公开了一种InAlGaN/GaN HEMT作为化合物半导体设备。
GaN和InAlGaN是化合物半导体，其中由于组成而使得后者能够具有比前者更小的晶格常数。在该情况下，在以上所述的第一实施例及其修改的示例中，电子传输层由i-GaN制成，间隔层由i-AlN制成，电子供应层由n-InAlGaN制成，并且盖层由n-GaN制成。
根据该示例，与以上所述的AlGaN/GaN HEMT相类似地实现了在高频特性上优异的高可靠性且高耐压的InAlGaN/GaN HEMT，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。
（第二实施例）
在该实施例中，公开了一种MOS晶体管作为半导体设备。
图8A至图10B以步骤顺序而说明了根据第二实施例的制造MOS晶体管的方法的示意性剖视图。
首先，如图8A所示，经由栅极绝缘膜22而在Si衬底21上形成栅电极23。
具体地，例如通过STI（浅槽隔离）方法而在Si衬底21上形成元件隔离区20。元件隔离区20在Si衬底21上划分出元件区。
接着，例如通过CVD方法等在Si衬底21上沉积氧化硅膜。由此形成栅极绝缘膜22。
然后，例如通过CVD方法等在栅极绝缘膜上沉积多晶硅，并且通过光刻和干法蚀刻而将栅极绝缘膜22和多晶硅处理成电极形状。由此经由栅极绝缘膜22而在Si衬底21上形成栅电极23。
随后，如图8B所示，形成源极区24和漏极区25。
具体地，例如利用栅电极23作为掩模而将p型杂质（硼等）或n型杂质（磷、砷等）离子注入到栅电极23的两侧上的Si衬底21的元件区中，并且对其进行热处理。由此在栅电极23的两侧上的Si衬底21中形成源极区24和漏极区25。
随后，如图8C所示，形成有机膜26。
具体地，在Si衬底21的表面上完整地形成填充材料以覆盖栅电极23、源极区24以及漏极区25。可以使用未作特别限制的光分解材料（例如有机材料）作为填充材料，只要其具有通过波长大于等于约250nm且小于等于400nm的紫外线而分解的CxHy框架结构即可。有机材料例如通过旋涂方法而被施加。注意，聚丙烯、聚碳酸酯等也可以用作填充材料。由此在Si衬底21上形成将栅电极23嵌入的有机膜26。
随后，如图9A所示，对有机膜26进行处理。
具体地，通过光刻和干法蚀刻来处理有机膜26以使得有机膜26留在预定部分处。在该实施例中，有机膜26留在计划用于形成稍后描述的空腔的部分（即从而包含栅电极23、源极区24以及漏极区25）处。
随后，如图9B所示，形成层间绝缘膜27。
具体地，在Si衬底21的表面上完整地形成具有使紫外线透过的特性并且为低介电常数材料的多孔绝缘材料以覆盖有机膜26。使用例如多孔硅石作为多孔绝缘材料。也可以使用除多孔硅石之外的包含Si作为组分的有机硅氧烷或氢氧硅氧烷或上述两者。进一步地，也可以使用包含Si作为组分的有机聚合物作为多孔绝缘材料。由此在Si衬底21之上形成了覆盖有机膜26的层间绝缘膜27。
随后，如图9C所示，在有机膜26以及层间绝缘膜27中形成接触孔28a、28b。
具体地，通过光刻和干法蚀刻来处理有机膜26和层间绝缘膜27。因而，在有机膜26和层间绝缘膜27中形成使源极区24的表面的一部分、漏极区25的表面的一部分以及栅电极23的表面的一部分露出的接触孔。在图9C中，仅示出使源极区24的表面的一部分和漏极区25的表面的一部分露出的接触孔28a、28b。
随后，如图10A所示，形成接线30a、30b。
具体地，例如通过溅射方法而在层间绝缘膜27的整个表面上首先沉积TiW/Au作为导电膜（在此为两层金属膜）以填充接触孔28a、28b。金属膜被形成为使得TiW被形成为层间绝缘膜27上的下层以覆盖接触孔28a、28b的内壁表面并且Au被形成为层间绝缘膜27上的上层以经由TiW来填充接触孔28a、28b。注意，金属膜被形成用以类似地填充使栅电极23的表面的一部分露出的接触孔。
随后，抗蚀剂被施加到金属膜上并且通过光刻被处理以形成为具有与金属膜上的期望接线相对应的开口的抗蚀剂掩模。例如通过镀Au方法来以Au填充抗蚀剂掩模的开口，并且通过灰化或湿法处理来去除抗蚀剂掩模。
然后，通过光刻和干法蚀刻去除在层间绝缘膜27上的多余的金属膜。由此形成在层间绝缘膜27上延伸且经由通过以TiW/Au填充接触孔28a、28b所制成的连接部29a、29b而电连接到源极区24和漏极区25的接线30a、30b。注意，与接线30a、30b相类似地也形成经由通过以TiW/Au填充接触孔所制成的连接部而电连接到栅电极23的接线。
随后，如图10B所示，去除有机膜26以在层间绝缘膜27中形成空腔31。
具体地，将波长大于等于约250nm且小于等于约400nm（例如约254nm）的紫外线在真空中施加到层间绝缘膜27。由于层间绝缘膜27是具有使紫外线透过的特性的多孔绝缘材料，因此所施加的紫外线穿过层间绝缘膜27并且到达有机膜26。有机膜26是具有被紫外线分解的特性的材料，并且因而通过施加紫外线而被光分解并且通过层间绝缘膜27中的孔隙而被去除。因而，有机膜26被去除并且在层间绝缘膜27与栅电极23、源极区24以及漏极区25之间形成空腔31。
空腔31被形成在其中已经存在层间绝缘膜27和有机膜26的部分处。有机膜26已经被形成在包含栅电极23、源极区24以及漏极区25的部分处。因此，空腔31被形成在层间绝缘膜27与栅电极23的表面、源极区24的表面、漏极区25的表面以及连接部29a、29b的部分表面（和用于栅电极23的连接部的表面的一部分）之间。
此后，通过后续步骤，例如接线30a、30b（和用于栅电极23的接线）的电连接等，形成MOS晶体管。
如上所述，根据该实施例，实现了在防止信号传输延迟上优异的高可靠性的MOS晶体管，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。
（修改的示例）
在下文中，将描述根据第二实施例的MOS晶体管的修改示例。在该示例中，公开了一种MOS晶体管，其如在第二实施例中那样但是与第二实施例的不同之处在于形成层间绝缘膜中的空腔的形式不同。
图11A至图12C是依次说明根据第二实施例的修改示例的制造MOS晶体管的方法的主要步骤的示意性剖面图。注意，与在第二实施例中的相同的构件等将用相同的附图标记来表示并且将省略其详细描述。
在该示例中，首先执行如第二实施例中的图8A至图8B中的步骤。此时，在Si衬底21中形成源极区24和漏极区25。
随后，如图11A所示，形成有机膜32。
具体地，在Si衬底21的表面上完整地形成填充材料以覆盖栅电极23、源极区24以及漏极区25。使用在过热蒸汽或超临界水中溶解的材料（在此是作为有机材料的聚乙烯）作为填充材料。通过例如旋涂方法施加聚乙烯。也可以使用聚丙烯、聚碳酸酯等替代聚乙烯作为填充材料。由此在Si衬底21上形成使栅电极23嵌入的有机膜32。
随后，如图11B所示，对有机膜32进行处理。
具体地，通过光刻和干法蚀刻来处理有机膜32以使得有机膜32留在预定部分处。在该实施例中，有机膜32留在计划用于形成稍后描述的空腔的部分（即，以包含栅电极23、源极区24以及漏极区25）处。
随后，如图11C所示，形成层间绝缘膜27。
具体地，在Si衬底21的表面上完整地形成具有使过热蒸汽或超临界水透过的特性且为低介电常数材料的多孔绝缘材料以覆盖有机膜32。使用例如多孔硅石作为多孔绝缘材料。也可以使用除多孔硅石之外的包含Si作为组分的有机硅氧烷或氢氧硅氧烷或上述两者。进一步地，也可以使用包含Si作为组分的有机聚合物作为多孔绝缘材料。由此在Si衬底21之上形成覆盖有机膜32的层间绝缘膜27。
随后，如图12A所示，在有机膜32和层间绝缘膜27中形成接触孔28a、28b。
具体地，通过光刻和干法蚀刻来处理有机膜32和层间绝缘膜27。因而，在有机膜32和层间绝缘膜27中分别形成使源极区24的表面的一部分、漏极区25的表面的一部分以及栅电极23的表面的一部分露出的接触孔。在图12A中，仅示出使源极区24的表面的一部分和漏极区25的表面的一部分露出的接触孔28a、28b。
随后，如图12B所示，形成接线30a、30b。
具体地，例如通过溅射方法在层间绝缘膜27的整个表面上首先沉积TiW/Au作为导电膜（在此为两层金属膜）以填充接触孔28a、28b。金属膜被形成为使得TiW被形成为层间绝缘膜27上的下层以覆盖接触孔28a、28b的内壁表面并且Au被形成为层间绝缘膜27上的上层以经由TiW填充接触孔28a、28b。注意，金属膜被形成用以类似地填充使栅电极23的表面的一部分露出的接触孔。
随后，抗蚀剂被施加到金属膜上并且通过光刻而被处理以形成为具有与在金属膜上的期望接线相对应的开口的抗蚀剂掩模。例如通过镀Au方法而以Au填充抗蚀剂掩模的开口，并且通过灰化或湿法处理来去除抗蚀剂掩模。
然后，通过光刻和干法蚀刻来去除在层间绝缘膜27上的多余的金属膜。由此形成在层间绝缘膜27上延伸且经由通过以TiW/Au填充接触孔28a、28b所制成的连接部29a、29b电连接到源极区24和漏极区25的接线30a、30b。注意，与接线30a、30b相类似地也形成经由通过以TiW/Au填充接触孔所制成的连接部电连接到栅电极23的接线。
随后，如图12C所示，去除有机膜32以在层间绝缘膜27中形成空腔33。
具体地，将约200℃至约300℃（例如约250℃）的过热蒸汽供应给层间绝缘膜27。由于层间绝缘膜27是具有使过热蒸汽透过的特性的多孔绝缘材料，因此所供应的过热蒸汽穿过层间绝缘膜27并且到达有机膜32。有机膜32是具有在过热蒸汽中溶解的特性的材料，并且因而通过供应过热蒸汽而被溶解并且通过层间绝缘膜27中的孔隙而被去除。因而，有机膜32被去除并且在层间绝缘膜27与栅电极23、源极区24以及漏极区25之间形成空腔33。
代替供应过热蒸汽，可以将约200℃至约300℃（例如约250℃）的超临界水供应给层间绝缘膜27。在该情况下，有机膜32通过供应超临界水而溶解并且通过层间绝缘膜27中的孔隙而被去除。因而，有机膜32被去除并且在层间绝缘膜27与栅电极23、源极区24以及漏极区25之间形成空腔33。
空腔33被形成在其中已经存在层间绝缘膜27和有机膜32的部分处。有机膜32已经被形成在包含栅电极23、源极区24以及漏极区25的部分处。因此，空腔33被形成在层间绝缘膜27与栅电极23的表面、源极区24的表面、漏极区25的表面以及连接部29a、29b的部分表面（和用于栅电极7的连接部的表面的一部分）之间。
此后，通过后续步骤，例如接线30a、30b（和用于栅电极23的接线）的电连接等，形成MOS晶体管。
如上所述，根据该实施例，实现了在防止信号传输延迟上优异的高可靠性的MOS晶体管，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。
（第三实施例）
在该实施例中，公开了一种电源设备，其中第一实施例或其修改示例中的AlGaN/GaN HEMT被应用于该电源设备。
图13是说明根据第三实施例的电源设备的示意性结构的连接图。
根据该实施例的电源设备包括高压初级侧电路41、低压次级侧电路42、以及设于初级侧电路41与次级侧电路42之间的变压器43。
初级侧电路41包括AC电源44、所谓的桥式整流电路45、以及多个（此处为四个）开关元件46a、46b、46c、46d。进一步地，桥式整流电路45具有开关元件46e。
次级侧电路42包括多个（此处为三个）开关元件47a、47b、47c。
在该实施例中，初级侧电路41中的开关元件46a、46b、46c、46d、46e均为根据第一实施例或其修改示例的AlGaN/GaN HEMT。另一方面，次级侧电路42的开关元件47a、47b、47c均为使用硅的常规MIS FET。
在该实施例中，将在高频特性上优异的高可靠性且高耐压的AlGaN/GaN HEMT应用于高压电路，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。因此，实现了高可靠性的大型电源电路。
（第四实施例）
在该实施例中，公开了一种高频放大器，其中根据第一实施例或其修改示例的AlGaN/GaN HEMT被应用于该高频放大器。
图14是说明根据第四实施例的高频放大器的示意性结构的连接图。
根据该实施例的高频放大器包括数字预失真电路51、混频器52a、混频器52b以及功率放大器53。
数字预失真电路51补偿输入信号中的非线性失真。混频器52a将其非线性失真被补偿的输入信号与AC信号进行混频。功率放大器53将与AC信号混频的输入信号放大，并且具有根据第一实施例或其修改示例的AlGaN/GaN HEMT。在图14中，通过例如开关的切换，能够通过混频器52b将输出侧信号与AC信号进行混频，并且结果能够被发送到数字预失真电路51。
在该实施例中，在高频特性上优异的高可靠性且高耐压的AlGaN/GaN HEMT被应用于高频放大器，其中由于栅电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。因此，实现了高可靠性和高耐压的放大器。
根据以上实施例，实现了高可靠性的半导体设备，其中由于电极周围的层间绝缘膜而引起的寄生电容能够尽可能多地减小以充分提高最大操作频率。

Claims (12)

1.一种半导体设备，包括：
源极；
漏极；
形成在所述源极和所述漏极之上的层间绝缘膜；
保护膜，其被形成为覆盖所述源极和所述漏极中的每一个的上表面和侧表面；以及
分别电连接到所述源极和所述漏极的连接部，
其中，
在所述层间绝缘膜与被覆盖以所述保护膜的所述源极的上表面和侧表面、被覆盖以所述保护膜的所述漏极的上表面和侧表面以及所述连接部的部分表面之间形成空腔；以及
被覆盖以所述保护膜的所述源极和被覆盖以所述保护膜的所述漏极被完全地包含在所述空腔内。
2.根据权利要求1所述的半导体设备，
其中，所述层间绝缘膜由多孔绝缘材料制成。
3.根据权利要求1或2所述的半导体设备，还包括：
化合物半导体层，
其中，所述源极和所述漏极被形成于所述化合物半导体层之上。
4.一种制造半导体设备的方法，包括：
形成源极；
形成漏极；
形成保护膜，所述保护膜覆盖所述源极和所述漏极中的每一个的上表面和侧表面；
用填充材料覆盖所述源极和所述漏极；
形成覆盖所述填充材料的层间绝缘膜；
形成连接部，该连接部穿透所述保护膜、所述填充材料和所述层间绝缘膜并且电连接到所述源极和所述漏极；以及
去除所述填充材料以在所述层间绝缘膜与被覆盖以所述保护膜的所述源极的上表面和侧表面、被覆盖以所述保护膜的所述漏极的上表面和侧表面以及所述连接部的部分表面之间形成空腔，
其中，被覆盖以所述保护膜的所述源极和被覆盖以所述保护膜的所述漏极被完全地包含在所述空腔内。
5.根据权利要求4所述的制造半导体设备的方法，
其中，所述层间绝缘膜由多孔绝缘材料制成，并且
其中，通过所述层间绝缘膜中的孔隙来去除所述填充材料以形成所述空腔。
6.根据权利要求5所述的制造半导体设备的方法，
其中，所述填充材料是光分解材料，并且
其中，所述填充材料通过光分解而被去除。
7.根据权利要求6所述的制造半导体设备的方法，
其中，所述层间绝缘膜由具有使紫外线透过的特性的材料制成，并且
其中，将紫外线施加到所述层间绝缘膜以使所述填充材料光分解。
8.根据权利要求7所述的制造半导体设备的方法，
其中，将波长大于等于250nm且小于等于400nm的紫外线施加到所述层间绝缘膜。
9.根据权利要求5所述的制造半导体设备的方法，
其中，所述填充材料是在过热蒸汽或超临界水中溶解的材料，并且
其中，所述填充材料通过过热蒸汽或超临界水而被溶解并去除。
10.根据权利要求4至9中任一项所述的制造半导体设备的方法，
其中，所述源极和所述漏极被形成于化合物半导体层之上。
11.一种包括变压器以及跨所述变压器的高压电路和低压电路的电源电路，
所述高压电路包括晶体管，
所述晶体管包括：
源极；
漏极；
形成于所述源极和所述漏极之上的层间绝缘膜；
保护膜，所述保护膜被形成为覆盖所述源极和所述漏极中的每一个的上表面和侧表面；以及
分别电连接到所述源极和所述漏极的连接部，
其中，
在所述层间绝缘膜与被覆盖以所述保护膜的所述源极的上表面和侧表面、被覆盖以所述保护膜的所述漏极的上表面和侧表面以及所述连接部的部分表面之间形成空腔；以及
被覆盖以所述保护膜的所述源极和被覆盖以所述保护膜的所述漏极被完全地包含在所述空腔内。
12.一种用于放大被输入的高频电压并且输出所产生的高频电压的高频放大器，所述高频放大器包括：
晶体管，
所述晶体管包括：
源极；
漏极；
形成于所述源极和所述漏极之上的层间绝缘膜；
保护膜，所述保护膜被形成为覆盖所述源极和所述漏极中的每一个的上表面和侧表面；以及
分别电连接到所述源极和所述漏极的连接部，
其中，
在所述层间绝缘膜与被覆盖以所述保护膜的所述源极的上表面和侧表面、被覆盖以所述保护膜的所述漏极的上表面和侧表面以及所述连接部的部分表面之间形成空腔；以及
其中，被覆盖以所述保护膜的所述源极和被覆盖以所述保护膜的所述漏极被完全地包含在所述空腔内。
CN201410132262.3A 2013-04-16 2014-04-02 半导体设备及其制造方法 Active CN104112672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-086099 2013-04-16
JP2013086099A JP2014209522A (ja) 2013-04-16 2013-04-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN104112672A CN104112672A (zh) 2014-10-22
CN104112672B true CN104112672B (zh) 2017-11-10

Family

ID=50382358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410132262.3A Active CN104112672B (zh) 2013-04-16 2014-04-02 半导体设备及其制造方法

Country Status (5)

Country Link
US (2) US9257514B2 (zh)
EP (1) EP2793257A1 (zh)
JP (1) JP2014209522A (zh)
CN (1) CN104112672B (zh)
TW (1) TWI535008B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
CN106170866A (zh) * 2014-04-25 2016-11-30 美国休斯研究所 具有基材转移的iii‑v族材料结构上的fet晶体管
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
TWI614907B (zh) * 2015-09-08 2018-02-11 精曜有限公司 半導體元件及其製作方法
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP6810350B2 (ja) * 2016-12-28 2021-01-06 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
US10749005B1 (en) * 2017-03-30 2020-08-18 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same
JP6222419B1 (ja) 2017-04-04 2017-11-01 三菱電機株式会社 半導体装置及びその製造方法
JP6886107B2 (ja) * 2017-04-07 2021-06-16 富士通株式会社 電源回路
CN108494275A (zh) * 2017-11-16 2018-09-04 广州擎天实业有限公司 一种高导热大功率同步整流模块
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
US11695037B2 (en) 2021-01-12 2023-07-04 Win Semiconductors Corp. Semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1616341A (zh) * 2003-11-14 2005-05-18 索尼株式会社 刻蚀方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) * 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
JPH0661271A (ja) * 1992-08-11 1994-03-04 Hitachi Ltd 半導体集積回路装置
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JP2971454B2 (ja) * 1997-08-21 1999-11-08 松下電子工業株式会社 半導体装置とその製造方法
JP2000269327A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
JP2004055677A (ja) 2002-07-17 2004-02-19 Communication Research Laboratory 電界効果トランジスタのゲート電極とその作製方法
JP4284639B2 (ja) 2002-08-29 2009-06-24 富士通株式会社 半導体装置の製造方法
US7294934B2 (en) 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
JP2005142325A (ja) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005317801A (ja) * 2004-04-28 2005-11-10 Japan Science & Technology Agency 薄膜素子形成法
JP4832764B2 (ja) * 2005-01-26 2011-12-07 三菱電機株式会社 半導体装置およびその製造方法
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5343301B2 (ja) * 2005-11-28 2013-11-13 三菱電機株式会社 半導体装置およびその製造方法
JP2008098400A (ja) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
US7829268B2 (en) * 2007-10-17 2010-11-09 Tokyo Electron Limited Method for air gap formation using UV-decomposable materials
JP4719210B2 (ja) 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
JP5365062B2 (ja) * 2008-05-07 2013-12-11 富士通株式会社 半導体装置及びその製造方法
CN102666549A (zh) * 2009-12-14 2012-09-12 出光兴产株式会社 多环稠环化合物以及使用该多环稠环化合物的有机薄膜晶体管
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
JP5732884B2 (ja) * 2011-02-09 2015-06-10 富士通株式会社 半導体装置及びその製造方法、電源装置
JP5866769B2 (ja) 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
WO2013071699A1 (zh) * 2011-11-18 2013-05-23 中国科学院苏州纳米技术与纳米仿生研究所 一种iii族氮化物hemt器件
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
US9443969B2 (en) * 2013-07-23 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1616341A (zh) * 2003-11-14 2005-05-18 索尼株式会社 刻蚀方法

Also Published As

Publication number Publication date
EP2793257A1 (en) 2014-10-22
CN104112672A (zh) 2014-10-22
US9257514B2 (en) 2016-02-09
JP2014209522A (ja) 2014-11-06
TW201448209A (zh) 2014-12-16
US20140306231A1 (en) 2014-10-16
US20160099335A1 (en) 2016-04-07
US9647084B2 (en) 2017-05-09
TWI535008B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
CN104112672B (zh) 半导体设备及其制造方法
CN103367422B (zh) 化合物半导体器件及其制造方法
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103715247B (zh) 化合物半导体器件及其制造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
CN102763204B (zh) 化合物半导体装置及其制造方法
JP2011082217A (ja) 化合物半導体装置及びその製造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
US20170125545A1 (en) Compound semiconductor device and manufacturing method thereof
JP7009952B2 (ja) 半導体装置及び半導体装置の製造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
CN103022122A (zh) 化合物半导体器件及其制造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP2019125600A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant