TWI614907B - 半導體元件及其製作方法 - Google Patents

Abstract

一種半導體元件的製作方法包括提供一半導體堆疊層以及一電鍍電極於一溶液中、對半導體堆疊層的相對面與電鍍電極施加一電壓差以及提供一光束至半導體堆疊層，令第一電極形成於半導體堆疊層的入光面上。電壓差使電鍍電極提供至少一金屬離子至溶液中並形成一金屬離子溶液。半導體堆疊層的入光面與半導體堆疊層的相對面相對，且半導體堆疊層適於吸收上述光束並產生一電子至入光面，令金屬離子溶液中的金屬離子與電子形成第一電極於半導體堆疊層的入光面上。一種半導體元件亦被提出。

Description

半導體元件及其製作方法

本發明是有關於一種電子元件及其製作方法，且特別是有關於一種半導體元件及其製作方法。

在現有的太陽能電池技術中，藉由異質結技術(Heterojunction Technology,HJT)所形成的具有異質結接面(Heterojunction with Intrinsic Thin-Layer,HIT)的異質接面太陽能電池主要是藉由具有不同能帶的半導體材料所結合而成。異質接面太陽能電池不但具有較高的光電轉換效率及較好的溫度特性，藉由不同能帶的結合的異質接面更可以減少太陽能電池中自由載子的損耗。因此，異質接面太陽能電池已經成為現今太陽能電池技術中主要發展的技術之一。

在現有的異質結太陽能電池中，N型矽晶(Silicon)異質結太陽能電池具有前射極(front emitter)結構，亦即N型矽經異質結太陽能電池在經由照光面接受光束後所產生的電子 (electron)會往太陽能電池相對於照光面的非照光面移動。當上述的異質結太陽能電池要採用電鍍製程製作電極於照光面時需要一外加的接觸電極，藉由接觸電極來強迫給予電子到異質結太陽能電池的照光面，藉以在一電鍍溶液中與金屬離子的完成還原反應。然而，上述的接觸電極需要以夾持的方式與異質結太陽能電池電性連接，異質結太陽能電池上的晶片容易在夾持的過程中受損、破損，進而降低良率。另一方面，接觸電極無法在異質結太陽能電池的照光面形成均勻的電場分佈，因此接觸電極附近具有較強電場的區域會先形成電鍍電極，剩餘區域也隨著電鍍電極的披覆而形成較弱的電場，進而形成不均勻的電極。為了解決上述問題，現有的太陽能電池製作方法會先用真空的方式在半導體晶片上成長一整面的金屬層做為種子層(seed layer)，最後再用鹼性溶液移除金屬種子層來暴露出透光區域。然而，額外的種子層除了增加了製程的複雜度，同時也會使整體良率下降並大幅增加成本。

本發明提供一種半導體元件的製作方法，其可以有效率地形成良好的電極。

本發明提供一種半導體元件，其具有均勻的且良好的電極。

本發明的實施例的半導體元件的製作方法包括提供一半 導體堆疊層以及一電鍍電極於一溶液中、對半導體堆疊層的相對面與電鍍電極施加一電壓差以及提供一光束至半導體堆疊層，令第一電極形成於半導體堆疊層的入光面上。電壓差使電鍍電極提供至少一金屬離子至溶液中並形成一金屬離子溶液。半導體堆疊層的入光面與半導體堆疊層的相對面相對，且半導體堆疊層適於吸收上述光束並產生一電子至入光面，令金屬離子溶液中的金屬離子與電子形成第一電極於半導體堆疊層的入光面上。

在本發明的一實施例中，上述提供半導體堆疊層以及電鍍電極於溶液中的步驟包括提供一第一型摻雜基材、形成一第一型摻雜半導體層及一第二型摻雜半導體層以及形成一第一導電層及一第二導電層。第一型摻雜半導體層位於第一型摻雜基材的正面上，第二型摻雜半導體層位於第一型摻雜基材的相對於正面的反面上。第一導電層位於第一型摻雜半導體層且上述的入光面位於第一導電層。第二導電層位於第二型摻雜半導體層且上述的相對面位於第二導電層。

在本發明的一實施例中，上述形成第一型摻雜半導體層及第二型摻雜半導體層的步驟之前更包括形成一第一本質層及形成一第二本質層。第一本質層位於第一型摻雜基材的正面上，第二本質層位於第一型摻雜基材的反面上。第一本質層及第一型摻雜基材之間形成一異質接面，且第二本質層及第一型摻雜基材之間形成另一異質接面。

在本發明的一實施例中，上述形成第一導電層於第一型 摻雜半導體導電層且形成第二導電層於第二型摻雜半導體層的步驟包括形成多個抗反射微結構於第一導電層及第二導電層。

本發明的實施例的半導體元件包括一第一型摻雜基材、一第一型摻雜半導體層、一第二型摻雜半導體層、一第一導電層、一第二導電層、一第一電極以及一第二電極。第一型摻雜半導體層配置於第一型摻雜基材的正面，第二型摻雜半導體層配置於第一型摻雜基材的相對於正面的反面。第一導電層配置於第一型摻雜半導體層上，且第一型半導體層位於第一導電層及第一型摻雜基材之間。第二導電層配置於第二型摻雜半導體層上，且第二型半導體層位於第二導電層及第一型摻雜基材之間。第一電極配置於第一導電層的一背對正面的入光面，且第一電極暴露部分入光面。第二電極配置於第二導電層的一背對反面的相對面，且第二電極暴露部分相對面。

在本發明的一實施例中，上述的第一型摻雜半導體層為N型摻雜半導體層，第一型摻雜基材為N型摻雜基材，第二型摻雜半導體層為P型摻雜半導體層。

在本發明的一實施例中，上述的半導體元件更包括一配置於入光面上的絕緣遮罩層，且絕緣遮罩層暴露部分入表面。

在本發明的一實施例中，上述的第一本質層及第二本質層的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積、離子鍍膜技術及熱擴散爐技術。

在本發明的一實施例中，上述的第一型摻雜半導體層及 第二型摻雜半導體層的形成方法包括電漿輔助化學氣相沈積(Plasma Enhanced Chemical Vapor Deposition,PECVD)、物理氣相沈積(Physical Vapor Deposition,PVD)、常壓化學氣相沈積(Atmospheric Pressure Chemical Vapor Deposition,APCVD)及熱擴散爐技術(Thermal diffusion furnace)。

在本發明的一實施例中，上述的第一導電層及第二導電層的形成方法包括電漿輔助化學氣相沈積(Plasma Enhanced Chemical Vapor Deposition,PECVD)、物理氣相沈積(Physical Vapor Deposition,PVD)、常壓化學氣相沈積(Atmospheric Pressure Chemical Vapor Deposition,APCVD)、離子鍍膜技術(Reactive Plasma Deposition,RPD)及熱擴散爐技術(Thermal diffusion furnace)。

在本發明的一實施例中，上述的第一導電層及第二導電層具有多個抗反射微結構。

在本發明的一實施例中，上述的入光面及相對面的表面粗糙度Ra小於5奈米。

在本發明的一實施例中，上述的光束的波長不同於金屬離子溶液的吸收波段的波長。

在本發明的一實施例中，上述的第一型摻雜半導體層及第二型摻雜半導體層的材質包括單晶矽、多晶矽、非晶矽、碳化矽、矽氧化物、矽氮化物或其組合。

在本發明的一實施例中，上述的第一導電層及第二導電 層的材質包括銦氧化物、鋅氧化物、金屬氧化物、矽氮化物或其組合。

在本發明的一實施例中，上述的半導體元件更包括一配置於第一型摻雜基材及第一型摻雜半導體層之間的第一本質層以及配置於第一型摻雜基材及第二型摻雜半導體層之間的第二本質層。第一本質層及第一型摻雜基材之間形成一異質接面，第二本質層及第一型摻雜基材之間形成另一異質接面。

基於上述，本發明的實施例的半導體元件的製作方法藉由光束在半導體堆疊層中產生的電子來在一金屬離子溶液中形成半導體元件的電極，因此形成的半導體元件的表面上可以具有均勻且良好的電極，且電極的形成過程中不需額外在半導體堆疊層的表面貼覆、夾取電極，因此可以提昇半導體元件的製作良率。本發明的實施例的半導體元件的架構在製程中可以讓光束充分的進入入光面來產生電子，因此可以形成較均勻的電極並提供良好的電性連接品質。如此一來，本發明的實施例的半導體元件便可以將更多的光能轉換為電能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

L、L1、L2‧‧‧光束

V‧‧‧電壓差

100、100A‧‧‧半導體元件

110、110A‧‧‧半導體堆疊層

111‧‧‧電子

112、112A‧‧‧第一型摻雜半導體層

113、113A‧‧‧入光面

114、114A‧‧‧第一型摻雜基材

115、115A‧‧‧相對面

116、116A‧‧‧第二型摻雜半導體層

117、117A‧‧‧絕緣遮罩

118、118A‧‧‧第一電極

119、119A‧‧‧第二電極

121、121A‧‧‧第一導電層

123、123A‧‧‧正面

125、125A‧‧‧反面

126、126A‧‧‧第二導電層

131A、132A‧‧‧本質層

133A、134A‧‧‧異質接面

200‧‧‧電鍍電極

201‧‧‧金屬離子

300‧‧‧溶液

400‧‧‧金屬離子溶液

圖1是依照本發明的第一實施例中製作半導體元件的示意圖。

圖2至圖5是依照本發明的第二實施例中製作半導體元件的示意圖。

圖1是依照本發明的第一實施例中製作半導體元件的示意圖。請參照圖1，在本發明的第一實施例中，半導體元件100的製作方法包括提供一半導體堆疊層110以及一電鍍電極200於一溶液300中並對半導體堆疊層110與電鍍電極200施加一電壓差V。電壓差V使電鍍電極200提供至少一金屬離子201至溶液中300並形成一金屬離子溶液400。亦即本實施例的半導體元件製作方法藉由提供電壓差V給電鍍電極200及半導體堆疊層110來使電鍍電極200解離出金屬離子201至溶液300中，進而使溶液300形成混有金屬離子201的金屬離子溶液400。在本實施例中，電壓差V可以藉由電池或外接電源所提供，本發明不限於此。

本實施例的半導體元件100製作方法是對半導體堆疊層110的相對面115及電鍍電極200施加電壓差V，接著提供一光束L至半導體堆疊層110。半導體堆疊層110適於吸收光束L並產生電子111，且半導體堆疊層110的入光面113相對於相對面115，因此上述吸收光束L所產生的電子111會到達入光面113，進而使金屬離子溶液400中的金屬離子201與電子111形成第一電極118於入光面113上。也就是說，本實施例中的第一電極118是由電壓差V所產生出的金屬離子201與光束L在半導體堆疊層110產 生的電子111所形成，進而製作出半導體元件100。由於在本實施例中形成第一電極118的電子111是由半導體堆疊層110吸收光束L所產生，經由光束L所引發的電子111可以均勻地抵達入光面113，因此第一電極118可以均勻地形成在入光面113上。另一方面，因為本實施例的半導體元件製作方法中不會有額外的導電電極接觸到入光面113，因此可以大幅降低入光面113因碰觸、夾持而損傷或破損的機率，進而提升製作半導體元件100的良率。換句話說，本實施例的半導體元件100的製作方法是經由光引發電鍍來形成均勻的第一電極118在入光面113。

詳細來說，在本實施例中，提供半導體堆疊層110以及電鍍電極200於溶液300中的步驟包括提供一第一型摻雜基材114、形成一第一型摻雜半導體層112及一第二型摻雜半導體層116以及形成一第一導電層121及一第二導電層126。第一型摻雜半導體層112位於第一型摻雜基材114的正面123上，第二型摻雜半導體層116位於第一型摻雜基材114的相對於正面123的反面125上。第一導電層121位於第一型摻雜半導體層112且入光面113位於第一導電層121。第二導電層126位於第二型摻雜半導體層116且上述的相對面115位於第二導電層126。在本實施例中，第一型摻雜基材114例如是N型摻雜基材，第一型摻雜半導體層112例如是N型摻雜半導體層，第二型摻雜半導體層116例如是P型摻雜半導體層，而半導體堆疊層110例如具有一種背射極(rear emitter)結構。當本實施例的半導體堆疊層110在接收光束L時 會產生電子111往前(也就是往入光面113)射出，進而使金屬離子溶液400中金屬離子201在入光面113還原並形成第一電極118。

在本實施例中，由於有電壓差V提供在半導體堆疊層110的相對面115，因此電子111在半導體堆疊層110中產生後會往入光面113移動。詳細來說，在本實施例中，半導體堆疊層110具有形成於相對面115的第二電極119，且第二電極119電性連接至電鍍電極200，而電壓差V經由第二電極119提供到相對面115。在本實施例中，提供電壓差V到第二電極119的方法例如是藉由電刷與第二電極119的接觸來提供，但本發不限於此。另一方面，在本發明的其他實施例中，半導體堆疊層110的相對面115更可以直接電性連接到電鍍電極200，本發明不限於此。

另一方面，在本發明的第一實施例中，半導體堆疊層110更包括絕緣遮罩117，絕緣遮罩117配置於入光面113上且暴露部分入光面113。半導體堆疊層110可以藉由絕緣遮罩117的位置來限定金屬離子201可以接觸入光面113的區域，也就是絕緣遮罩117可以定義出第一電極118所形成的位置。

在本實施例中，光束L的波長不同於金屬離子溶液400的吸收波段的波長。詳細來說，在本實施例中，當電鍍電極200所解離的金屬離子201例如為銅離子時，銅離子201所形成的金屬離子溶液400因為不吸收藍色光束，因此光束L可以包括例如是波長為460奈米的藍色光束L，進而使光束L可已有效率的傳遞至半導體堆疊層110。也就是說，本發明的實施例的光束L的選 用可以根據金屬離子溶液400的吸光特性來決定，進而使光束L可以有效率地傳遞到半導體堆疊層110。

在本發明的第一實施例中，第一型摻雜半導體層112及第二型摻雜半導體層116的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積及熱擴散爐技術(Thermal diffusion furnace)，但本發明不限於此。第一導電層121及第二導電層126的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積、離子鍍膜技術及熱擴散爐技術，但本發明不限於此。

在本實施例中，半導體元件100包括第一型摻雜基材114、第一型摻雜半導體層112、第二型摻雜半導體層116、第一導電層121、第二導電層126、第一電極118以及第二電極119。第一型摻雜半導體層112配置於第一型摻雜基材114的正面123，第二型摻雜半導體層116配置於第一型摻雜基材114的相對於正面123的反面125。第一導電層121配置於第一型摻雜半導體層112上，且第一型摻雜半導體層112位於第一導電層121及第一型摻雜基材114之間。第二導電層126配置於第二型摻雜半導體層116上，且第二型半導體層116位於第二導電層126及第一型摻雜基材114之間。第一電極118配置於第一導電層121的一背對正面123的入光面113，且第一電極118暴露部分入光面113。第二電極119配置於第二導電層126的一背對反面125的相對面115，且第二電極119暴露部分相對面115。由於第一型摻雜基材114例 如是N型摻雜基材，第一型摻雜半導體層112例如是N型摻雜半導體層，第二型摻雜半導體層116例如是P型摻雜半導體層，因此半導體元件100例如是一種良好的N型半導體元件100，其中第一電極118藉由N型半導體元件100所具有的背射極結構的特性可以由上述的光引發電鍍來形成，具有良好地均勻度，同時還可以提昇製作良率。也就是說，本實施例的半導體元件100的架構在製程中可以讓光束L充分的進入入光面113來產生電子111，因此可以形成較均勻的電極並提供良好地電性連接品質，進而使半導體元件100的光電轉換效率提昇。

進一步來說，在本實施例中，第一型摻雜半導體層112及第二型摻雜半導體層116的材質包括單晶矽、多晶矽、非晶矽、碳化矽、矽氧化物、矽氮化物或其組合，但本發明不限於此。在本實施例中，第一導電層121及第二導電層126的材質包括銦氧化物、鋅氧化物、金屬氧化物、矽氮化物或其組合，但本發明不限於此。

圖2至圖5是依照本發明的第二實施例中製作半導體元件的示意圖。請參照圖2，在本發明的第二實施例中，半導體元件的製作方法先提供第一型摻雜基材114A，並在第一型摻雜基材114A的正面123A上形成第一本質層131A，在第一型摻雜基材114A的反面125A形成第二本質層132A。第一本質層131A及第一型摻雜基材114A之間形成一異質接面133A，且第二本質層132A及第一型摻雜基材114A之間形成異質接面134A。也就是 說，本實施例在形成第一型摻雜半導體層112A及第二型摻雜半導體層116A之前先形成了第一本質層131A及第二本質層132A，進而使第一型摻雜基材114A的正面123A和反面125A都形成異質接面。在本實施例中，第一本質層131A及第二本質層132A的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積、離子鍍膜技術及熱擴散爐技術，但本發明不限於此。

請參照圖3，本實施例在形成完第一型摻雜半導體層112A及第二型摻雜半導體層116A後，接著形成第一導電層121A於第一型摻雜半導體層112A，並形成第二導電層126A於第二型摻雜半導體層116A。本實施例在第一導電層121A形成的同時更形成多個抗反射微結構，也就是本實施例的第一導電層121A所形成的入光面113A上具有多個抗反射微結構。詳細來說，在本實施例中，入光面113A的表面粗糙度Ra小於5奈米，進而增加例如是光束L1穿透入光面113A的效率。在其他實施例中，抗反射微結構更可以形成於相對面115A，本發明不限於此。

另一方面，由於本發明的第二實施例的第一型摻雜基材114A的正面123A和反面125A都有形成異質接面，因此更可以提昇半導體堆疊層110A在接收光束L1後產生電子的效率，提供一個良好的光電轉換效率。

請參照圖4，本實施例在形成第一電極層121A和第二電極層126A之後形成第二電極119A於相對面115A，並形成絕緣遮罩117A於入光面113A。藉由上述的光引發電鍍製程，施加於第 二電極119A的電壓差可以使半導體堆疊層110A因吸收到例如是光束L2而產生的電子到達入光面113A。因此，半導體堆疊層110A即可藉由環境中的金屬離子來還原並形成第一電極118A於入光面113A。接著再參照圖5，本實施例再經由移除絕緣遮罩117A來製作出半導體元件100A。

在本實施例中，半導體元件100A包括配置於第一型摻雜基材114A及第一型摻雜半導體層112A之間的第一本質層131A以及配置於第一型摻雜基材114A及第二型摻雜半導體層116A之間的第二本質層132A。第一本質層131A及第一型摻雜基材114A之間形成一異質接面133A，第二本質層132A及第一型摻雜基材114A之間形成異質接面134A，可以提昇半導體元件100A在接收到光束L2時的電子產生效率。另一方面，在本實施例中，入光面113A被第一電極118A暴露的面積大於相對面115A被第二電極119A暴露的面積。因此第一電極118A可以藉由N型半導體元件100A所具有的背射極結構的特性來良好地形成在入光面113A上，但本發明不限於此。在其他實施例中，入光面被第一電極暴露的面積也可以與第二電極所暴露的相對面的面積相同，本發明不限於此。

綜上所述，本發明的實施例的半導體元件的製作方法是藉由提供電壓差在半導體堆疊層及電鍍電極之間並在半導體堆疊層所在的環境形成金屬離子溶液，進而讓光束在半導體堆疊層中產生的電子可以在半導體堆疊層的入光面與金屬離子溶液中的金 屬離子還原並形成電極。因此半導體元件的電極的形成不受額外導電電極的配置位置所影響，電極可以均勻地形成在入光面上，同時可以避免半導體元件的表面在貼覆或碰觸其他導電元件時造成損傷，進而提昇半導體元件的製作良率。本發明的實施例的半導體元件的架構在製程中可以讓光束充分的進入入光面來產生電子，進而藉由光引發電鍍來形成均勻的電極，因此可以具有良好的電性連接品質。如此一來，本發明的實施例的半導體元件便可以將更多的光能轉換為電能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

L‧‧‧光束

V‧‧‧電壓差

100‧‧‧半導體元件

110‧‧‧半導體堆疊層

111‧‧‧電子

112‧‧‧第一型摻雜半導體層

113‧‧‧入光面

114‧‧‧第一型摻雜基材

115‧‧‧相對面

116‧‧‧第二型摻雜半導體層

117‧‧‧絕緣遮罩

118‧‧‧第一電極

119‧‧‧第二電極

121‧‧‧第一導電層

123‧‧‧正面

125‧‧‧反面

126‧‧‧第二導電層

200‧‧‧電鍍電極

201‧‧‧金屬離子

300‧‧‧溶液

400‧‧‧金屬離子溶液

Claims (16)

1. 一種半導體元件的製作方法，包括：提供一半導體堆疊層以及一電鍍電極於一溶液中，其中該半導體堆疊層具有一入光面及一與該入光面相對的相對面；對該相對面與該電鍍電極施加一電壓差；以及提供一光束至該半導體堆疊層，其中該電壓差使該電鍍電極提供至少一金屬離子至該溶液中並形成一金屬離子溶液，該半導體堆疊層適於吸收該光束並產生至少一電子至該入光面，令該金屬離子溶液中的該金屬離子與該電子形成一第一電極於該半導體堆疊層的該入光面上。
2. 如申請專利範圍第1項所述的半導體元件的製作方法，其中該半導體堆疊層更包括一絕緣遮罩層，配置於該入光面上，該絕緣遮罩層暴露部分該入光面。
3. 如申請專利範圍第1項所述的半導體元件的製作方法，其中提供該半導體堆疊層以及該電鍍電極於該溶液中的步驟包括：提供一第一型摻雜基材；形成一第一型摻雜半導體層於該第一型摻雜基材的一正面上且形成一第二型摻雜半導體層於該第一型摻雜基材的一相對於該正面的反面上；以及形成一第一導電層於該一第一型摻雜半導體層且形成一第二導電層於該第二型摻雜半導體層，其中該入光面位於該第一導電層，該相對面位於該第二導電層。
4. 如申請專利範圍第3項所述的半導體元件的製作方法，其中形成該第一型摻雜半導體層及該第二型摻雜半導體層的步驟之前更包括：形成一第一本質層於該第一型摻雜基材的該正面上且形成一第二本質層於該第一型摻雜基材的該反面上，令該第一本質層及該第一型摻雜基材之間形成一異質接面，並令該第二本質層及該第一型摻雜基材之間形成另一異質接面。
5. 如申請專利範圍第4項所述的半導體元件的製作方法，其中該第一本質層及該第二本質層的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積、離子鍍膜技術及熱擴散爐技術。
6. 如申請專利範圍第3項所述的半導體元件的製作方法，其中該第一型摻雜半導體層及該第二型摻雜半導體層的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積及熱擴散爐技術。
7. 如申請專利範圍第3項所述的半導體元件的製作方法，其中該第一導電層及該第二導電層的形成方法包括電漿輔助化學氣相沈積、物理氣相沈積、常壓化學氣相沈積、離子鍍膜技術及熱擴散爐技術。
8. 如申請專利範圍第3項所述的半導體元件的製作方法，其中形成該第一導電層於該第一型摻雜半導體導電層且形成該第二導電層於該第二型摻雜半導體層的步驟包括： 形成多個抗反射微結構於該第一導電層及該第二導電層。
9. 如申請專利範圍第1項所述的半導體元件的製作方法，其中提供該半導體堆疊層以及該電鍍電極於該溶液中的步驟包括：將該電鍍電極電性連接至該半導體堆疊層的一第二電極，該第二電極形成於該相對面。
10. 如申請專利範圍第1項所述的半導體元件的製作方法，其中該光束的波長不同於該金屬離子溶液的吸收波段的波長。
11. 一種半導體元件，包括：一第一型摻雜基材；一第一型摻雜半導體層，配置於該第一型摻雜基材的一正面；一第二型摻雜半導體層，配置於該第一型摻雜基材的一反面，其中該反面相對於該正面；一第一導電層，配置於該第一型摻雜半導體層上，且該第一型摻雜半導體層位於該第一導電層及該第一型摻雜基材之間；一第二導電層，配置於該第二型摻雜半導體層上，且該第二型摻雜半導體層位於該第二導電層及該第一型摻雜基材之間；一第一電極，配置於該第一導電層的一背對該正面的入光面，該第一電極暴露部分該入光面；以及一第二電極，配置於該第二導電層的一背對該反面的相對面，該第二電極暴露部分該相對面。
12. 如申請專利範圍第11項所述的半導體元件，其中該第一型摻雜半導體層為N型摻雜半導體層，該第一型摻雜基材為N型 摻雜基材，該第二型摻雜半導體層為P型摻雜半導體層。
13. 如申請專利範圍第11項所述的半導體元件，其中該第一導電層及該第二導電層具有多個抗反射微結構。
14. 如申請專利範圍第11項所述的半導體元件，其中該第一型摻雜半導體層及該第二型摻雜半導體層的材質包括單晶矽、多晶矽、非晶矽、碳化矽、矽氧化物、矽氮化物或其組合。
15. 如申請專利範圍第11項所述的半導體元件，其中該第一導電層及該第二導電層的材質包括銦氧化物、鋅氧化物、金屬氧化物、矽氮化物或其組合。
16. 如申請專利範圍第11項所述的半導體元件，更包括一配置於該第一型摻雜基材及該第一型摻雜半導體層之間的第一本質層以及配置於該第一型摻雜基材及該第二型摻雜半導體層之間的第二本質層，其中該第一本質層及該第一型摻雜基材之間形成一異質接面，該第二本質層及該第一型摻雜基材之間形成另一異質接面。