JP2011176145A - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP2011176145A
JP2011176145A JP2010039330A JP2010039330A JP2011176145A JP 2011176145 A JP2011176145 A JP 2011176145A JP 2010039330 A JP2010039330 A JP 2010039330A JP 2010039330 A JP2010039330 A JP 2010039330A JP 2011176145 A JP2011176145 A JP 2011176145A
Authority
JP
Japan
Prior art keywords
wiring
main surface
electrode
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010039330A
Other languages
English (en)
Other versions
JP5101645B2 (ja
Inventor
Yosuke Akimoto
陽介 秋元
Akihiro Kojima
章弘 小島
Sachi Inozuka
幸 猪塚
Yoshiaki Sugizaki
吉昭 杉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010039330A priority Critical patent/JP5101645B2/ja
Priority to US12/793,945 priority patent/US8933480B2/en
Priority to EP10165062.0A priority patent/EP2360750B1/en
Priority to TW099129339A priority patent/TWI415310B/zh
Publication of JP2011176145A publication Critical patent/JP2011176145A/ja
Priority to HK12101875.4A priority patent/HK1161422A1/zh
Application granted granted Critical
Publication of JP5101645B2 publication Critical patent/JP5101645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】対向電極構造としつつも、光の取り出し面に対するボンディング構造が不要な半導体発光装置及びその製造方法を提供する。
【解決手段】半導体発光装置は、第1の主面と第1の主面に対する反対側に設けられた第2の主面と側面と発光層とを有する半導体積層体と、第1の主面に設けられた第1の電極と、第1の電極上に設けられた第1の配線と、半導体積層体の側面に設けられた絶縁膜と、絶縁膜を介して半導体積層体の側面に設けられた第2の配線と、第2の主面における少なくとも外周部に設けられると共に、第2の主面よりも外側で第2の配線と接続された第2の電極と、を備えた。
【選択図】図1

Description

本発明は、半導体発光装置及びその製造方法に関する。
発光層を含む半導体積層体における一方の主面と、これとは反対側の他方の主面のそれぞれに電極を設けた構造の半導体発光装置が知られている(例えば特許文献1)。このようないわゆる対向電極構造の場合、光の取り出し面に、外部回路とワイヤボンディングするためのボンディングパッドが形成され、そのボンディングパッドを設けた部分は光を遮蔽してしまう。
特開2007−123517号公報
本発明は、対向電極構造としつつも、光の取り出し面に対するボンディング構造が不要な半導体発光装置及びその製造方法を提供する。
本発明の一態様によれば、第1の主面と、前記第1の主面に対する反対側に設けられた第2の主面と、側面と、発光層とを有する半導体積層体と、前記第1の主面に設けられた第1の電極と、前記第1の電極上に設けられた第1の配線と、前記半導体積層体の前記側面に設けられた絶縁膜と、前記絶縁膜を介して前記半導体積層体の前記側面に設けられた第2の配線と、前記第2の主面における少なくとも外周部に設けられると共に、前記第2の主面よりも外側で前記第2の配線と接続された第2の電極と、を備えたことを特徴とする半導体発光装置が提供される。
また、本発明の他の一態様によれば、基板上に、発光層を有する半導体積層体を形成する工程と、前記半導体積層体を前記基板上で複数に分離する溝を形成する工程と、前記第1の主面上に、前記第1の主面と接続された第1の電極を形成する工程と、前記第1の電極上に、前記第1の電極と接続された第1の配線を形成する工程と、前記溝の底部及び前記溝内における前記半導体積層体の側面に、第2の配線を形成する工程と、前記第2の配線を形成した後、前記基板を除去し、前記半導体積層体における前記第1の主面に対する反対側の第2の主面及び前記第2の配線を露出させる工程と、前記基板を除去した後、前記第2の主面と前記第2の配線とを接続する第2の電極を前記第2の主面及び前記第2の配線に形成する工程と、を備えたことを特徴とする半導体発光装置の製造方法が提供される。
本発明によれば、対向電極構造としつつも、光の取り出し面に対するボンディング構造が不要な半導体発光装置及びその製造方法が提供される。
実施形態に係る半導体発光装置の模式断面図。 (a)は同半導体発光装置における主要要素の平面レイアウトを示し、(b)は他具体例の平面レイアウトを示す模式平面図。 実施形態に係る半導体発光装置の製造方法を示す模式断面図。 図3に続く工程を示す模式断面図。 図4に続く工程を示す模式断面図。 図5に続く工程を示す模式断面図。 図6に続く工程を示す模式断面図。 図7に続く工程を示す模式断面図。 実施形態に係る半導体発光装置の製造方法を示す模式平面図。 図9に続く工程を示す模式平面図。 実施形態に係る半導体発光装置の他の製造方法を示す模式断面図。 実施形態に係る半導体発光装置の他具体例の模式断面図。
以下、図面を参照し、実施形態について説明する。
図1は、本実施形態に係る半導体発光装置の模式断面図である。
本実施形態に係る半導体発光装置は、発光層(活性層)12を含む半導体積層体15と、発光層12に電流を供給するための配線構造部と、蛍光体層29とを有し、これらは後述するようにウェーハ状態で一括して形成される。
半導体積層体15は、n型半導体層11と発光層12とp型半導体層13とを有する。発光層12は、n型半導体層11とp型半導体層13との間に設けられている。例えば、n型半導体層11はn型GaN層であり、p型半導体層13はp型GaN層である。発光層12は、例えばInGaNを含む多重量子井戸構造を有する。
半導体積層体15の側面には、例えばシリコン酸化膜等の絶縁膜21が形成されている。絶縁膜21は、半導体積層体15の第1の主面15aにおける外周部にも形成されている。その外周部を除く第1の主面15aの大部分には、第1の電極としてp側電極22が形成されている。p側電極22は、p型半導体層13に対してオーミックコンタクトして電気的に接続されている。
p側電極22上には、第1の配線としてp側配線25が設けられている。半導体積層体15の側面には、絶縁膜21を介して、第2の配線としてn側配線26が設けられている。n側配線26は、半導体積層体15の側面から第1の主面15aよりもp側配線25側に突出している。n側配線26とp側配線25との間には、例えばポリイミド等の絶縁材23及び樹脂27が設けられ、n側配線26とp側配線25とは絶縁分離されている。
半導体積層体15における第1の主面15aの反対側の第2の主面15bには、第2の電極としてn側電極28が形成されている。n側電極28は、第2の主面15bの外周部に形成されている。また、n側電極28は、第2の主面15bよりも面方向の外側にも形成され、その第2の主面15bの外側の部分で、n側配線26における第2の主面15b側の端部と接続されている。n側配線26とn側電極28とは共に金属材料からなり、n側配線26とn側電極28とは金属接合している。n側電極28は、第2の主面15bに対してオーミックコンタクトし、電気的に接続されている。
図2(a)は、n側電極28の平面レイアウトの一例を示す。
n側電極28は、第2の主面15bの中央を囲むように第2の主面15bの外周部に連続してリング状に形成されている。また、半導体積層体15の側面に設けられたn側配線26は、絶縁膜21を介して半導体積層体15の周囲を連続して覆っている。
図10(a)は、絶縁材23及び樹脂27の平面レイアウトの一例を示す。図10(b)は、n側配線26及びp側配線25の平面レイアウトの一例を示す。なお、図10(a)、(b)は、ウェーハ状態を示す。
絶縁材23は、p側電極22上に設けられ、その一部に開口23aが形成されている。その開口23aの周囲の絶縁材23上に樹脂27が設けられている。樹脂27は、開口23aの周囲を連続して囲んでいる。
樹脂27によって囲まれる領域にp側配線25が設けられ、p側配線25は開口23aを通じてp側電極22と接続されている。
n側配線26は、半導体積層体15の側面に設けられた部分と、第1の主面15aよりもp側配線25側に突出して、絶縁材23上に広がるパッド部26aを有する。n側配線26のパッド部26aは、樹脂27で囲まれた領域の外側の絶縁材23の非開口部上に設けられている。
p側配線25と、n側配線26のパッド部26aとは、第1の主面15a及びp側電極22上の領域に、互いに重ならずに設けられている。p側電極22とパッド部26aとの間には絶縁材23が介在し、p側配線25とパッド部26aとの間には絶縁材23及び樹脂27が介在している。第1の主面15a上に、絶縁材23及び樹脂27によって隔てられた2つの領域を形成し、一方の領域にp側配線25を、他方の領域にn側配線26のパッド部26aを分けて設けることで、デバイス全体の厚み及び平面サイズの増大を抑制できる。
p型半導体層13は、p側電極22を介してp側配線25と電気的に接続されている。n型半導体層11は、n側電極28を介してn側配線26と電気的に接続されている。p型半導体層13及び発光層12の側面と、n側配線26との間には絶縁膜21が介在され、p型半導体層13及び発光層12に対してn側配線26は絶縁されている。
p側配線25及びn側配線26のパッド部26aには、それぞれ、例えばはんだボール、金属バンプなどの外部端子(図示せず)が設けられ、その外部端子を介して、半導体発光装置は外部回路と電気的に接続可能である。
本実施形態の構造によれば、半導体積層体15を基板に支持させなくても、p側配線25、n側配線26のパッド部26aおよび絶縁材23をピラー状に厚くすることで機械的強度を保つことが可能となる。また、回路基板等に実装した場合に、外部端子を介して半導体積層体15に加わる応力を、p側配線25、n側配線26のパッド部26aおよび絶縁材23が吸収することで緩和することができる。
n側配線26及びp側配線25の材料としては、銅、金、ニッケル、銀などを用いることができる。これらのうち、良好な熱伝導性、高いマイグレーション耐性及び絶縁膜との優れた密着性を備えた銅がより好ましい。
半導体積層体15の第2の主面15bには、蛍光体層29が設けられている。また、蛍光体層29は、n側電極28を覆っている。発光層12から発光された光は、主にn型半導体層11中を進んで第2の主面15bから蛍光体層29に進入し、蛍光体層29を通過して、外部に放出される。
蛍光体層29は、発光層12からの光を吸収し波長変換光を放出可能である。このため発光層12からの光と蛍光体層29における波長変換光との混合光が放出可能となる。例えば発光層12を窒化物系とすると、その発光層12からの青色光と、例えば黄色蛍光体層29における波長変換光である黄色光との混合色として白色または電球色などを得ることができる。
また、必要に応じて、蛍光体層29における第2の主面15bに対する反対側の面に、例えば樹脂からなるレンズ30が設けられる。
本実施形態では、発光層12を含む半導体積層体15における互いに反対側に形成された第1の主面15a及び第2の主面15bのそれぞれにp側電極22とn側電極28が形成されている。第1の主面15a側にはn側電極28を形成するための領域を確保する必要がない。したがって、第1の主面15aにおける外周部を除く大部分にp側電極22を形成することができ、発光に寄与する面積を大きくして輝度の向上が図れる。また、第1の主面15a側に、発光層12及びp型半導体層13を含む凸部に隣接させて、n型半導体層11が露出した段構造を形成する必要がなく、その分、半導体発光装置の平面サイズの増大を抑えることができる。
前述したような対向電極構造としながらも、外部回路との接続を担うp側配線25及びn側配線26は、いずれも第1の主面15a側に設けられている。そして、第2の主面15b側のn側電極28は、半導体積層体15の側面に設けられたn側配線26を通じて、第1の主面15a側のパッド部26aと接続されている。したがって、第2の主面15b側に、例えばワイヤボンディングのためのボンディングパッドを設ける必要がない。このため、ボンディングパッドによって第2の主面15b側から取り出される光が遮蔽されることによる光取り出し効率の低減がない。
n側配線26は金属材料からなり、発光層12が発する光に対して遮光性を有する。そのn側配線26は、発光層12を含む半導体積層体15の側面(周囲)を連続して覆っている。したがって、発光層12の側面からの光をn側配線26によって遮蔽することができる。発光層12の側面からの光は蛍光体層29を通過せずに外部に放出され、色度ずれの原因となり得るが、その側面からの光をn側配線26によって遮蔽することで、色度ずれを抑制できる。
また、半導体積層体15の側面が金属であるn側配線26で覆われた構造のため、放熱性に優れ、熱による製品寿命への影響を低減できる。また、蛍光体層29の一部が、金属であるn側電極28を覆って接しているため、蛍光体層29の放熱性も向上できる。
次に、図3(a)〜図10(b)を参照して、本実施形態に係る半導体発光装置の製造方法について説明する。図3(a)〜図8(b)は、ウェーハ状態における模式断面を示し、図9(a)〜図10(b)は、ウェーハ状態における模式平面を示す。
まず、図3(a)に示すように、基板10の主面上に、n型半導体層11、発光層12およびp型半導体層13を含む半導体積層体15を形成する。基板10上にn型半導体層11が形成され、n型半導体層11上に発光層12が形成され、発光層12上にp型半導体層13が形成される。例えば、半導体積層体15が窒化物系半導体の場合、半導体積層体15を、サファイア基板上に結晶成長させることができる。
次に、例えば図示しないマスクを用いたRIE(Reactive Ion Etching)法で、半導体積層体15の一部を除去する。これにより、図3(b)に示すように、半導体積層体15を基板10上で複数に分離する溝14が形成される。溝14は、p型半導体層13、発光層12及びn型半導体層11を貫通し、基板10に達する。また、図9(a)に示すように、溝14は、例えば格子状の平面パターンで形成される。
次に、図4(a)に示すように、基板10上の露出部全面を、例えばシリコン酸化膜等の絶縁膜21で覆う。絶縁膜21は、半導体積層体15の上面、溝14の側面に露出する半導体積層体15の側面および溝14の底部に形成される。
次に、図示しないマスクを用いて、半導体積層体15の上面(p型半導体層13の上面)上の絶縁膜21を、例えばウェット処理で除去する。そして、絶縁膜21が除去されて露出したp型半導体層13上に、図4(b)に示すように、p側電極22を形成する。p側電極22は、図9(a)に示すように、p型半導体層13の上面における外周部を除く大部分に形成される。p側電極22は、例えば、p型半導体層13上に形成されたニッケル(Ni)膜と、このニッケル膜上に形成された銀(Ag)またはアルミニウム(Al)膜とを有する。
次に、図5(a)、図9(b)に示すように、p側電極22上に例えばポリイミド等の絶縁材23を形成した後、選択的に開口23aを形成する。開口23aからはp側電極22の一部が露出する。
次に、基板10上の露出部全面に、図示しないめっき用のシード金属(例えばCu)を形成する。シード金属は、p側電極22の上面、絶縁材23の上面及び側面、溝14内の絶縁膜21の側面及び底面に形成される。
シード金属の形成後、図5(b)、図10(a)に示すように、開口23aの周囲の絶縁材23上にめっきレジスト(例えば樹脂)24を形成する。
そして、上記シード金属を電流経路としためっき法により、図6(a)、図10(b)に示すように、p側配線25及びn側配線26を形成する。p側配線25及びn側配線26は、同じ金属材料、例えば銅(Cu)からなり、めっき法により同時に形成される。
p側配線25は、めっきレジスト24によって囲まれた領域のp側電極22上に形成される。n側配線26は、溝14の側面及び底部の絶縁膜21に形成されると共に、一部がパッド部26aとして絶縁材23上にも形成される。n側配線26は溝14内に埋め込まれると共に、溝14上にも設けられる。パッド部26aは、めっきレジスト24によって囲まれた領域の外側の絶縁材23上に形成される。p側配線25とパッド部26aとは、絶縁材23及びめっきレジスト24によって隔てられている。
次に、めっきレジスト24を例えば薬液で除去し、さらにめっきレジスト24が除去された絶縁材23上のシード金属を除去する。これにより、p側配線25とn側配線26ととのシード金属を介した電気的接続が分断される。また、p側配線25とn側配線26との間に、図6(b)に示すように、樹脂27を設ける。樹脂27は、めっきレジスト24と同じ平面パターンで形成され、絶縁材23上でp側配線25とn側配線26とを隔てる。
次に、図7(a)に示すように、基板10が除去される。基板10は、例えばレーザーリフトオフ法により半導体積層体15に対して分離される。具体的には、基板10における半導体積層体15が形成された主面の反対面である裏面側から半導体積層体15の第2の主面15bに向けてレーザ光が照射される。レーザ光は、基板10に対して透過性を有し、半導体積層体15に対しては吸収領域となる波長を有する。
レーザ光が基板10と第2の主面15bとの界面に到達すると、その界面付近のn型半導体層11はレーザ光のエネルギーを吸収して分解する。例えば、n型半導体層11がGaNの場合、Gaと窒素ガスに分解する。この分解反応により、基板10とn型半導体層11との間に微小な隙間が形成され、基板10とn型半導体層11とが分離する。レーザ光の照射を、設定された領域ごとに複数回に分けてウェーハ全体にわたって行い、基板10を除去する。
基板10の除去により、図7(a)に示すように、溝14の底部の絶縁膜21が露出する。そして、半導体積層体15の第2の主面15b及び溝14の底部の絶縁膜21に対して、例えばCMP(Chemical Mechanical Polishing)またはエッチバックを行い、溝14の底部の絶縁膜21を除去する。これにより、図7(b)に示すように、溝14の底部のn側配線26が露出する。
そして、図8(a)に示すように、露出したn側配線26の第2の主面15b側の端面、およびその端面の両側の第2の主面15bの外周部に、n側電極28を形成する。n側電極28は、第2の主面15bとオーミックコンタクトし、n側配線26と金属接合する。したがって、第2の主面15bはn側電極28を介してn側配線26と電気的に接続される。n側電極28は、例えば、第2の主面15b及びn側配線26側から順に形成されたチタン(Ti)膜、アルミニウム(Al)膜、ニッケル(Ni)膜、金(Au)膜などを有する。
ウェーハ状態で、n側電極28は溝14よりも広い幅で、溝14に沿って例えば格子状に形成され、溝14より外側にはみ出した部分が、第2の主面15bの外周部に接する。すなわち、溝14を挟んで隣接する複数の半導体積層体15(チップ)に対して共通にn側電極28を形成することができる。
なお、n側電極28は、第2の主面15bの外周部だけに限らず、図2(b)に示すように、第2の主面15bを横切るようなレイアウトで形成してもよい。この場合、第2の主面15bにおける電流分布がより均一になり、発光効率を向上させることができる。
次に、図8(b)に示すように、第2の主面15bに、n側電極28を覆うように蛍光体層29を形成する。例えば、蛍光体粒子が混合された液状の樹脂をスピンコート法で第2の主面15bに塗布した後、熱硬化させることで、蛍光体層29が形成される。
第2の主面15bから基板10を除去した後に蛍光体層29を形成することで、光取り出し面である第2の主面15bと蛍光体層29との間に基板10が存在せず、光取り出し効率の向上を図れる。
その後、図8(b)に示すように、溝14におけるn側配線26を例えばレーザーを用いて切断し、個片化された半導体発光装置が得られる。基板10はすでに除去されているため、容易に個片化でき生産性を向上できる。
あるいは、切断位置に樹脂を設けておき、その樹脂を切断するようにしてもよい。例えば、前述しためっきレジスト24を形成するときに、図11に示すように、溝14にもめっきレジスト24を形成しておく。その状態でめっきを行うことで、溝14の一部にはn側配線26が形成されない。
そして、ダイシング時まで溝14のめっきレジスト24は除去しないで残しておく。あるいは、めっきレジスト24の除去後、別の樹脂を溝14に設けてもよい。いずれにしても、ダイシング時には、溝14の樹脂を切断することで、容易に個片化を行うことができる。
ダイシングされるまでの前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線及びパッケージングを行う必要がなく、大幅な生産コストの低減が可能になる。すなわち、個片化された状態で、すでに配線及びパッケージングが済んでいる。また、個々のデバイスの平面サイズをベアチップ(半導体積層体15)の平面サイズに近くした小型化が容易になる。
また、ウェーハ状態で、複数の半導体積層体15に分離する溝14を形成し、その溝14内にn側配線26を設けることで、個片化した状態ですでに個々の半導体積層体15の側面にn側配線26が形成された構造が得られる。したがって、個片化後に個々のチップに対してその側面にn側配線26を形成する必要がない。
溝14によって分離された複数の半導体積層体15のうち少なくとも1つの半導体積層体15を囲む位置で切断して個片化する。例えば、図9(a)において2点鎖線で示すように、複数の半導体積層体15を含む領域を囲む溝14の位置で切断し、いわゆるマルチチップ構造の半導体発光装置としてもよい。
この場合、図8(a)に示すように、複数の半導体積層体15が、側面に設けられたn側配線26を介してつながった構造となる。ウェーハ状態で前述した工程を行うことで、溝14を挟んで隣接する複数の半導体積層体15に対して共通にn側配線26及びn側電極28を形成することができ、製造効率がよい。
図12は、他の実施形態に係る半導体発光装置の模式断面図である。
本実施形態では、n側電極として、発光層12が発する光に対して透明な透明電極41を用いている。例えば、透明電極41として、ITO(indium Tin Oxide)を用いることができる。透明電極41は、第2の主面15bに対してオーミックコンタクトし、n側配線26に対してはコンタクト層42を介して接続されている。コンタクト層42としては、例えば、チタン(Ti)、ニッケル(Ni)などを用いることができる。あるいは、n側配線26のめっき時のシード層として用いた例えばTiなどをコンタクト層42として用いることもできる。
透明電極41を用いることで、n側電極を第2の主面15bの全面に形成することができ、第2の主面15bにおける電流分布をより均一にすることができ、高い発光効率が得られる。また、n側電極をパターニングする必要がなく、プロセスが簡素化する。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。基板、半導体層、電極、配線、金属ピラー、絶縁膜、樹脂の材料、サイズ、形状、レイアウトなどに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
10…基板、12…発光層、14…溝、15…半導体積層体、15a…第1の主面、15b…第2の主面、21…絶縁膜、22…p側電極、23…絶縁層、25…p側配線、26…n側配線、27…樹脂、28…n側電極、29…蛍光体層、41…透明電極

Claims (12)

  1. 第1の主面と、前記第1の主面に対する反対側に設けられた第2の主面と、側面と、発光層とを有する半導体積層体と、
    前記第1の主面に設けられた第1の電極と、
    前記第1の電極上に設けられた第1の配線と、
    前記半導体積層体の前記側面に設けられた絶縁膜と、
    前記絶縁膜を介して前記半導体積層体の前記側面に設けられた第2の配線と、
    前記第2の主面における少なくとも外周部に設けられると共に、前記第2の主面よりも外側で前記第2の配線と接続された第2の電極と、
    を備えたことを特徴とする半導体発光装置。
  2. 前記第2の配線は、前記側面から前記第1の主面よりも前記第1の配線側に突出していることを特徴とする請求項1記載の半導体発光装置。
  3. 前記第2の配線は、前記第1の電極との間に絶縁材を介在させて前記第1の電極に対向するパッド部を有することを特徴とする請求項2記載の半導体発光装置。
  4. 前記第2の配線は、前記絶縁膜を介して前記半導体積層体の周囲を連続して覆っていることを特徴とする請求項1〜3のいずれか1つに記載の半導体発光装置。
  5. 前記第2の電極は、前記第2の主面の中央を囲むように、前記第2の主面の前記外周部に連続して形成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光装置。
  6. 基板上に、発光層を有する半導体積層体を形成する工程と、
    前記半導体積層体を前記基板上で複数に分離する溝を形成する工程と、
    前記第1の主面上に、前記第1の主面と接続された第1の電極を形成する工程と、
    前記第1の電極上に、前記第1の電極と接続された第1の配線を形成する工程と、
    前記溝の底部及び前記溝内における前記半導体積層体の側面に、第2の配線を形成する工程と、
    前記第2の配線を形成した後、前記基板を除去し、前記半導体積層体における前記第1の主面に対する反対側の第2の主面及び前記第2の配線を露出させる工程と、
    前記基板を除去した後、前記第2の主面と前記第2の配線とを接続する第2の電極を前記第2の主面及び前記第2の配線に形成する工程と、
    を備えたことを特徴とする半導体発光装置の製造方法。
  7. 前記溝内の前記第2の配線を切断して個片化する工程をさらに備えたことを特徴とする請求項6記載の半導体発光装置の製造方法。
  8. 前記溝内に樹脂を形成する工程と、
    前記樹脂を切断して個片化する工程と、
    をさらに備えたことを特徴とする請求項6記載の半導体発光装置の製造方法。
  9. 複数の前記半導体積層体を含む領域を囲む前記溝の位置で切断して個片化する工程をさらに備えたことを特徴とする請求項6〜8のいずれか1つに記載の半導体発光装置の製造方法。
  10. 前記第1の配線と前記第2の配線とを、めっき法により同時に形成することを特徴とする請求項6〜9のいずれか1つに記載の半導体発光装置の製造方法。
  11. 前記第1及び第2の配線を形成する工程は、
    前記第1の電極を覆う絶縁材を形成する工程と、
    前記絶縁材に開口を形成し、前記第1の電極の一部を露出させる工程と、
    露出された前記第1の電極上に前記第1の配線を形成する工程と、
    前記絶縁材における非開口部上に前記第2の配線を形成する工程と、
    を有することを特徴とする請求項6〜10のいずれか1つに記載の半導体発光装置の製造方法。
  12. 前記溝は前記基板上で格子状に形成され、前記溝によって分離された個々の前記半導体積層体の周囲を前記第2の配線で連続して覆うことを特徴とする請求項6〜11のいずれか1つに記載の半導体発光装置の製造方法。
JP2010039330A 2010-02-24 2010-02-24 半導体発光装置 Expired - Fee Related JP5101645B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010039330A JP5101645B2 (ja) 2010-02-24 2010-02-24 半導体発光装置
US12/793,945 US8933480B2 (en) 2010-02-24 2010-06-04 Semiconductor light emitting device and method for manufacturing same
EP10165062.0A EP2360750B1 (en) 2010-02-24 2010-06-07 Semiconductor light emitting device and method for manufacturing same
TW099129339A TWI415310B (zh) 2010-02-24 2010-08-31 半導體發光裝置及其製造方法
HK12101875.4A HK1161422A1 (zh) 2010-02-24 2012-02-24 半導體光發射裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010039330A JP5101645B2 (ja) 2010-02-24 2010-02-24 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2011176145A true JP2011176145A (ja) 2011-09-08
JP5101645B2 JP5101645B2 (ja) 2012-12-19

Family

ID=44065296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010039330A Expired - Fee Related JP5101645B2 (ja) 2010-02-24 2010-02-24 半導体発光装置

Country Status (5)

Country Link
US (1) US8933480B2 (ja)
EP (1) EP2360750B1 (ja)
JP (1) JP5101645B2 (ja)
HK (1) HK1161422A1 (ja)
TW (1) TWI415310B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置
JP2014039039A (ja) * 2012-08-20 2014-02-27 Lg Innotek Co Ltd 発光素子
JP2018501650A (ja) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む発光素子アレイ
TWI614907B (zh) * 2015-09-08 2018-02-11 精曜有限公司 半導體元件及其製作方法
CN112968083A (zh) * 2020-11-04 2021-06-15 重庆康佳光电技术研究院有限公司 发光器件及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5197654B2 (ja) * 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
JP5537446B2 (ja) 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5535114B2 (ja) 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
US11329195B2 (en) 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
US9461209B2 (en) 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
TWI616004B (zh) * 2013-11-27 2018-02-21 晶元光電股份有限公司 半導體發光元件
CN103594592B (zh) * 2013-11-08 2016-06-01 溧阳市江大技术转移中心有限公司 具有粗化透明电极的倒装发光二极管
TWI672837B (zh) * 2014-07-11 2019-09-21 晶元光電股份有限公司 半導體發光元件
JP6384202B2 (ja) * 2014-08-28 2018-09-05 日亜化学工業株式会社 発光装置の製造方法
US11424226B2 (en) 2018-03-05 2022-08-23 Osram Opto Semiconductors Gmbh Light-emitting device and method for producing a plurality of light-emitting devices
DE102018119734A1 (de) * 2018-08-14 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
CN113594318B (zh) * 2021-05-31 2022-08-12 华灿光电(浙江)有限公司 高亮度发光二极管芯片及其制造方法
WO2023169673A1 (en) * 2022-03-09 2023-09-14 Ams-Osram International Gmbh Optoelectronic package and method for manufactuiring an optoelectronic package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019939A (ja) * 2003-06-23 2005-01-20 Samsung Electro Mech Co Ltd フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法
JP2007523483A (ja) * 2004-02-20 2007-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
WO2009064330A2 (en) * 2007-11-14 2009-05-22 Cree, Inc. Wire bond free wafer level led

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281524B1 (en) 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
DE10056292A1 (de) * 2000-11-14 2002-09-19 Osram Opto Semiconductors Gmbh Lumineszenzdiode
US6724794B2 (en) 2001-06-29 2004-04-20 Xanoptix, Inc. Opto-electronic device integration
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2007511065A (ja) 2003-11-04 2007-04-26 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法
WO2006005062A2 (en) 2004-06-30 2006-01-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
JP2007123517A (ja) 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
US8431950B2 (en) 2008-05-23 2013-04-30 Chia-Lun Tsai Light emitting device package structure and fabricating method thereof
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5349260B2 (ja) 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5414579B2 (ja) 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019939A (ja) * 2003-06-23 2005-01-20 Samsung Electro Mech Co Ltd フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法
JP2007523483A (ja) * 2004-02-20 2007-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
WO2009064330A2 (en) * 2007-11-14 2009-05-22 Cree, Inc. Wire bond free wafer level led

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置
JP2014039039A (ja) * 2012-08-20 2014-02-27 Lg Innotek Co Ltd 発光素子
JP2018501650A (ja) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む発光素子アレイ
TWI614907B (zh) * 2015-09-08 2018-02-11 精曜有限公司 半導體元件及其製作方法
CN112968083A (zh) * 2020-11-04 2021-06-15 重庆康佳光电技术研究院有限公司 发光器件及其制造方法

Also Published As

Publication number Publication date
EP2360750B1 (en) 2015-11-25
HK1161422A1 (zh) 2012-08-24
TWI415310B (zh) 2013-11-11
JP5101645B2 (ja) 2012-12-19
US8933480B2 (en) 2015-01-13
US20110204396A1 (en) 2011-08-25
EP2360750A1 (en) 2011-08-24
TW201130173A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5101645B2 (ja) 半導体発光装置
JP5197654B2 (ja) 半導体発光装置及びその製造方法
JP5343040B2 (ja) 半導体発光装置
JP5349260B2 (ja) 半導体発光装置及びその製造方法
JP5356312B2 (ja) 半導体発光装置
JP5449039B2 (ja) 半導体発光装置及びその製造方法
EP2325905B1 (en) Semiconductor light-emitting device and method for manufacturing same
JP5662277B2 (ja) 半導体発光装置及び発光モジュール
JP5642623B2 (ja) 半導体発光装置
US9041033B2 (en) Semiconductor light emitting device
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP6074317B2 (ja) 半導体発光装置および光源ユニット
JP2013140942A (ja) 半導体発光装置
JP2011253998A (ja) 半導体発光装置及びその製造方法
JP2013247243A (ja) 半導体発光装置
JP2014225644A (ja) 発光装置
TWI646706B (zh) 發光二極體晶片封裝體
JP5426788B2 (ja) 半導体発光装置
JP2014187405A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees