JP5202559B2 - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP5202559B2
JP5202559B2 JP2010051413A JP2010051413A JP5202559B2 JP 5202559 B2 JP5202559 B2 JP 5202559B2 JP 2010051413 A JP2010051413 A JP 2010051413A JP 2010051413 A JP2010051413 A JP 2010051413A JP 5202559 B2 JP5202559 B2 JP 5202559B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor layer
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010051413A
Other languages
English (en)
Other versions
JP2011187679A (ja
Inventor
章弘 小島
吉昭 杉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010051413A priority Critical patent/JP5202559B2/ja
Priority to US12/793,943 priority patent/US8445916B2/en
Priority to EP10165209.7A priority patent/EP2365548B1/en
Priority to TW099129341A priority patent/TWI425668B/zh
Publication of JP2011187679A publication Critical patent/JP2011187679A/ja
Priority to HK12102215.1A priority patent/HK1161767A1/zh
Priority to US13/865,546 priority patent/US8729564B2/en
Application granted granted Critical
Publication of JP5202559B2 publication Critical patent/JP5202559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、半導体発光装置及びその製造方法に関する。
p側電極に例えば銀(Ag)などの反射電極層を含む構造のフリップチップ用の窒化物半導体発光素子が知られている。このような構造において、反射電極層の劣化が製品寿命に影響を与えることがある。
特開2005−191521号公報
本発明は、反射電極層の劣化を抑制できる半導体発光装置及びその製造方法を提供する。
本発明の一態様によれば、第1の主面とその反対側に形成された第2の主面とを有し、発光層を含み、基板の上に形成された後に前記基板が除去された半導体層と、前記半導体層の前記第2の主面に設けられた第1の電極と、前記半導体層の前記第2の主面に設けられ、銀層を含む第2の電極と、前記半導体層の前記第2の主面側に設けられ、第1の開口と第2の開口とを有する絶縁膜と、前記絶縁膜における前記半導体層に対する反対側の面及び前記第1の開口内に設けられ、前記第1の電極と接続され、銅を有する第1の配線と、前記絶縁膜における前記半導体層に対する反対側の面及び前記第2の開口に設けられ、前記第2の電極と接続され、銅を有する第2の配線と、前記第2の電極と前記絶縁膜との間及び前記第2の電極と前記第2の配線との間に設けられて前記第2の電極を覆い、前記第2の電極、前記第1の配線及び前記第2の配線とは異なる金属材料からなるバリアメタル層と、前記第1の配線における前記第1の電極に対する反対側の面に設けられ、銅を有する第1の金属ピラーと、前記第2の配線における前記第2の電極に対する反対側の面に設けられ、銅を有する第2の金属ピラーと、前記第1の金属ピラーと前記第2の金属ピラーとの間に形成され、前記基板が除去された前記半導体層を前記第1及び第2の金属ピラーとともに支持する樹脂と、前記半導体層の前記第1の主面の上に設けられた蛍光体層と、を備えたことを特徴とする半導体発光装置が提供される
また、本発明の他の一態様によれば、第1の主面とその反対側に形成された第2の主面とを有し、発光層を含む半導体層を基板上に形成する工程と、前記半導体層の前記第2の主面に、第1の電極を形成する工程と、前記半導体層の前記第2の主面に、銀層を含む第2の電極を形成する工程と、前記第2の電極における前記半導体層に対する反対側の面にバリアメタル層を形成する工程と、前記半導体層の前記第2の主面側に、前記第1の電極、前記第2の電極及び前記バリアメタル層を覆う絶縁膜を形成する工程と、前記絶縁膜に、前記第1の電極に達する第1の開口を形成する工程と、前記絶縁膜に、前記バリアメタル層に達する第2の開口を形成する工程と、前記絶縁膜における前記半導体層に対する反対側の面に、前記第1の開口を介して前記第1の電極と接続され、銅を有する第1の配線を形成する工程と、前記絶縁膜における前記半導体層に対する反対側の面に、前記第2の開口を介して前記バリアメタル層と接続され、銅を有する第2の配線を形成する工程と、前記第1の配線における前記第1の電極に対する反対側の面に、銅を有する第1の金属ピラーを形成する工程と、前記第2の配線における前記第2の電極に対する反対側の面に、銅を有する第2の金属ピラーを形成する工程と、前記第1の金属ピラーと前記第2の金属ピラーとの間に樹脂を形成する工程と、前記第1の金属ピラー、前記第2の金属ピラー及び前記樹脂を形成した後、前記第1及び第2の金属ピラーと前記樹脂とにより前記半導体層を支持しつつ前記半導体層に対して前記基板を分離させ除去する工程と、前記基板を除去した後、前記半導体層の前記第1の主面の上に蛍光体層を形成する工程と、を備えたことを特徴とする半導体発光装置の製造方法が提供される。

本発明によれば、反射電極層の劣化を抑制できる半導体発光装置及びその製造方法が提供される。
実施形態に係る半導体発光装置の模式断面図。 図1における発光層近傍の拡大模式断面図。 (a)はp側電極とバリアメタル層との平面レイアウトを示し、(b)はウェーハ状態における第2の半導体層の平面レイアウトの一例を示す。 実施形態に係る半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 同半導体発光装置の製造方法を示す模式断面図。 他の実施形態に係る半導体発光装置の模式断面図。 さらに他の実施形態に係る半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。
図1(a)は、本実施形態に係る半導体発光装置の模式断面図である。
本実施形態に係る半導体発光装置は、発光層を含む半導体層9と、配線層を含むパッケージ構造部と、蛍光体層27とを有し、これらはウェーハ状態で一括して形成される。半導体層9は、第1の半導体層11と第2の半導体層12を有する。第1の半導体層11は、例えばn型のGaN層であり、電流の横方向経路として機能する。但し、第1の半導体層11の導電型はn型に限らず、p型であってもよい。
第1の半導体層11の第1の主面(上側の面)13は光取り出し面として機能し、その第1の主面13から主として光が外部へと取り出される。第2の半導体層12は、第1の半導体層11の第1の主面13の反対側の第2の主面(下側の面)に設けられている。
第2の半導体層12は、発光層(活性層)を含む複数の半導体層の積層構造を有する。その構造の一例を図2に示す。
第1の半導体層11の第2の主面上に、n型のGaN層31が設けられている。GaN層31上に、n型のInGaN層32が設けられている。InGaN層32上に、発光層33が設けられている。発光層33は、例えばInGaNを含む多重量子井戸構造を有する。発光層33上に、p型のGaN層34が設けられている。GaN層34上に、p型のAlGaN層35が設けられている。AlGaN層35上に、p型のGaN層36が設けられている。
第1の半導体層11の第2の主面側の一部は凸部を有し、その凸部の表面に第2の半導体層12が設けられている。第2の半導体層12は第1の半導体層11よりも平面サイズが小さい。第1の半導体層11の第2の主面において第2の半導体層12が設けられていない部分に、第1の電極としてn側電極14が設けられている。
第2の半導体層12において第1の半導体層11と接する面の反対面には第2の電極としてp側電極15が設けられている。p側電極15は、図2に示すように、GaN層36上に設けられたコンタクト層37と、コンタクト層37上に設けられた銀(Ag)層38とを含む。コンタクト層37は、GaN層36と良好なオーミックコンタクトがとれる例えばニッケル(Ni)層である。
第1の半導体層11の第2の主面は、例えばシリコン酸化膜等の絶縁膜17で覆われている。n側電極14及びp側電極15は、絶縁膜17から露出している。n側電極14とp側電極15とは、絶縁膜17によって絶縁され、互いに電気的に独立した電極となっている。また、絶縁膜17は、第1の半導体層11の凸部の側面およびその凸部上に形成された第2の半導体層12の側面(もしくは端部)も覆っている。
p側電極15において第2の半導体層12に対する反対側の面には、p側電極15とは異なる金属材料からなるバリアメタル層16が設けられている。絶縁膜17及びバリアメタル層16を絶縁膜18が覆っている。バリアメタル層16は、p側電極15と絶縁膜18との間、およびp側電極15と後述するp側配線22との間に設けられている。
図3(a)は、p側電極15及びバリアメタル層16の平面レイアウトの一例を示す。バリアメタル層16の平面サイズはp側電極15の平面サイズよりも大きく、バリアメタル層16は、p側電極15における第2の半導体層12に対する反対側の面のすべてを覆っている。
再び図1に示すように、絶縁膜17、n側電極14、p側電極15およびバリアメタル層16を覆うように、第1の半導体層11の第2の主面側に絶縁膜18が設けられている。絶縁膜18は、例えば、シリコン酸化膜あるいは樹脂である。
絶縁膜18において、第1の半導体層11及び第2の半導体層12に対する反対側の面18cは平坦化され、その面18cに第1の配線としてのn側配線21と第2の配線としてのp側配線22が設けられている。
n側配線21は、n側電極14に達して絶縁膜18に形成された開口18a内にも設けられ、n側電極14と電気的に接続されている。p側配線22は、バリアメタル層16に達して絶縁膜18に形成された開口18b内にも設けられ、バリアメタル層16と電気的に接続されている。p側配線22は、バリアメタル層16を介してp側電極15と電気的に接続されている。
例えば、n側配線21とp側配線22は、開口18a、18bの内壁面も含めた絶縁膜18の表面に形成されたシード金属を電流経路として利用したメッキ法によって同時に形成される。
n側電極14、p側電極15、n側配線21、p側配線22は、いずれも第1の半導体層11の第1の主面13の反対側(第2の主面側)に設けられ、発光層に電流を供給するための配線層を構成する。
n側配線21においてn側電極14に対する反対側の面には、第1の金属ピラーとしてn側金属ピラー23が設けられている。p側配線22においてp側電極15及びバリアメタル層16に対する反対側の面には、第2の金属ピラーとしてp側金属ピラー24が設けられている。n側金属ピラー23の周囲、p側金属ピラー24の周囲、n側配線21およびp側配線22は、樹脂20で覆われている。
第1の半導体層11は、n側電極14及びn側配線21を介してn側金属ピラー23と電気的に接続されている。第2の半導体層12は、p側電極15、バリアメタル層16及びp側配線22を介してp側金属ピラー24と電気的に接続されている。n側金属ピラー23及びp側金属ピラー24における樹脂20から露出する下端面には、例えばはんだボール、金属バンプなどの外部端子25が設けられ、その外部端子25を介して、半導体発光装置は外部回路と電気的に接続可能である。
n側金属ピラー23の厚み(図1において上下方向の厚み)は、半導体層9、n側電極14、p側電極15、バリアメタル層16、絶縁膜17、18、n側配線21およびp側配線22を含む積層体の厚みよりも厚い。同様に、p側金属ピラー24の厚みも、上記積層体の厚みよりも厚い。この条件を満足すれば、各金属ピラー23、24の平面サイズに対する厚みの比は1以上であることに限らず、その比は1よりも小さくてもよい。すなわち、n側金属ピラー23の平面サイズよりも厚みが小さくてもよい。
本実施形態の構造によれば、第1の半導体層11及び第2の半導体層12の積層体が薄くても、n側金属ピラー23、p側金属ピラー24およびこれらの周囲を覆う樹脂20を前述したように厚くすることで機械的強度を保つことが可能となる。また、回路基板等に実装した場合に、外部端子25を介して半導体層に加わる応力をn側金属ピラー23とp側金属ピラー24が吸収することで緩和することができる。n側金属ピラー23及びp側金属ピラー24を補強する役目をする樹脂20は、回路基板等と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂20として、例えばエポキシ樹脂、シリコーン樹脂、フッ素樹脂などを一例として挙げることができる。
また、n側配線21、p側配線22、n側金属ピラー23、p側金属ピラー24の材料としては、銅、金、ニッケル、銀などを用いることができる。これらのうち、良好な熱伝導性、高いマイグレーション耐性及び絶縁膜との優れた密着性を備えた銅がより好ましい。
第1の半導体層11の第1の主面13上には、蛍光体層27が設けられている。蛍光体層27は、第1の主面13の面方向にわたって略均一な厚さで設けられている。蛍光体層27は、発光層からの光を吸収し波長変換光を放出可能である。このため発光層からの光と蛍光体層27における波長変換光との混合光が放出可能となる。例えば発光層を窒化物系とすると、その発光層からの青色光と、例えば黄色蛍光体層27における波長変換光である黄色光との混合色として白色または電球色などを得ることができる。
発光層から発光された光は、主に、第1の半導体層11中を進んで第1の主面13から蛍光体層27に進入し、蛍光体層27を通過して、外部に放出される。また、発光層から発光された光は、第1の主面13の反対側にも向かう。
ここで、本実施形態では、図2を参照して前述したように、p側電極15は銀(Ag)層38を含む。この銀(Ag)層38は、第1の主面13の反対側に向かう光を反射させて第1の主面13側へと向かわせる反射層として機能する。
銀(Ag)の反射率は、600nm以上の光に対して98%、500〜600nm付近の光に対して98%、450〜500nm付近の光に対して97%と、可視領域の波長において高い反射率を有する。
銀(Ag)は空気中では殆ど酸化しないが、硫化水素と反応して表面に硫化膜を形成し、茶色や黒色に硫化しやすい。硫黄(S)は、GaN層中は殆ど拡散せず、したがって第1の半導体層11及び第2の半導体層12側からの硫黄(S)の侵入は殆ど無視できる。しかし、樹脂は硫黄(S)の侵入を阻止することができず、空気中から樹脂20に侵入した硫黄(S)が銀(Ag)層38に到達し、銀(Ag)層38を硫化させる懸念がある。銀(Ag)層38の硫化は、反射率を低下させ、製品寿命の短命化をまねく。
本実施形態では、硫黄(S)による銀(Ag)層38の硫化反応を防ぐために、p側電極15における樹脂20側の表面(第2の半導体層12に対する反対側の表面)をバリアメタル層16で覆っている。バリアメタル層16は、樹脂20側から侵入した硫黄(S)が銀(Ag)層38に到達するのをブロックする。この機能を実現するべく、バリアメタル層16は、例えば、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、アルミニウム(Al)、あるいはこれらを少なくとも1つ含む合金からなる。
このバリアメタル層16によって、銀(Ag)層38の硫化を防止できる。この結果、銀(Ag)層38の反射率の低下を抑制でき、高効率な発光特性を得ることができる。また、銀(Ag)層38の劣化抑制は、製品寿命を延ばすことにつながる。
n側配線21及びp側配線22は、例えばメッキ法で形成される銅(Cu)配線である。このときのメッキ液中に硫黄(S)が含まれるが、その硫黄(S)による銀(Ag)層38の硫化もバリアメタル層16によって防止することができる。
また、バリアメタル層16は、n側配線21及びp側配線22とは異なる金属材料からなり、それらn側配線21及びp側配線22を構成する銅(Cu)がp側電極15へと拡散するのをブロックする。これにより、銅(Cu)による汚染からp側電極15を保護することができる。
また、バリアメタル層16として、チタン(Ti)、タンタル(Ta)及びルテニウム(Ru)から選ばれた少なくとも1種類の金属を用いることで、銅(Cu)からなるp側配線22との密着性を高めることができ、製品の信頼性を向上できる。
銀(Ag)はGaNに対してオーミックコンタクトをとり難い。そこで、本実施形態では、図2に示すように、第2の半導体層12のGaN層36に含まれるガリウム(Ga)と合金を形成する例えばニッケル(Ni)層をコンタクト層37として、GaN層36と銀(Ag)層38との間に設けている。これにより、p側電極15と第2の半導体層12との接触抵抗を低減できる。
次に、図4(a)〜図11(b)を参照して、本実施形態に係る半導体発光装置の製造方法について説明する。
まず、図4(a)に示すように、基板10の主面上に第1の半導体層11を形成する。第1の半導体層11において基板10側の面が第1の主面13に対応する。基板10において第1の主面13の反対側の第2の主面上に、第2の半導体層12が形成される。例えば、発光層が窒化物系半導体の場合、第1の半導体層11及び第2の半導体層12の積層体は、サファイア基板上に結晶成長させることができる。
次に、例えば図示しないマスクを用いたRIE(Reactive Ion Etching)法で、第1の半導体層11及び第2の半導体層12を選択的に除去する。図4(b)に示すように、第1の半導体層11の第2の主面側の一部が凸形状に加工され、その凸部の表面に第2の半導体層12が選択的に残される。
基板10及び第1の半導体層11はウェーハ状態であり、図3(b)に示すように、互いに離間された複数の第2の半導体層12が、第1の半導体層11上に島状に選択的に形成される。
次に、図4(b)に示すように、第1の半導体層11の第2の主面及び第2の半導体層12の全面を絶縁膜17で覆う。
次に、図5(a)に示すように、絶縁膜17上にレジスト膜41を形成し、そのレジスト膜41に選択的に開口41aを形成する。そして、開口41aの底部に露出する絶縁膜17を例えばウェットエッチングにより除去する。これにより、開口41aの底部に第1の半導体層11が露出する。
次に、図5(b)に示すように、開口41aの底部に露出する第1の半導体層11の第2の主面にn側電極14を形成する。n側電極14は、例えば、第1の半導体層11側から順に、チタン(Ti)膜、アルミニウム(Al)膜、ニッケル(Ni)膜、金(Au)膜が蒸着法で形成された構造を有する。
次に、リフトオフ法で、レジスト膜41及びその上面に形成されたn側電極14と同じ金属膜を除去(図6(a))した後、アニール処理を行う。このアニール処理により、n側電極14における第1の半導体層11と接する膜(例えばチタン膜)と、第1の半導体層11に含まれるガリウムとが合金化され、n側電極14は第1の半導体層11とオーミックコンタクトする。
次に、絶縁膜17及びn側電極14上に、図6(b)に示すようにレジスト膜42を形成し、そのレジスト膜42に選択的に開口42aを形成する。そして、開口42aの底部に露出する絶縁膜17を例えばウェット処理により除去する。これにより、開口42aの底部に、第2の半導体層12が露出する。
次に、図7(a)に示すように、開口42aの底部に露出する第2の半導体層12の表面にp側電極15を形成する。p側電極15は、例えば、図2に示すように、第2の半導体層12側から順に、コンタクト層37と銀(Ag)層38とが蒸着法で形成された構造を有する。
次に、リフトオフ法で、レジスト膜42及びその上面に形成されたp側電極15と同じ金属膜を除去(図7(b))した後、アニール処理を行う。このアニール処理により、コンタクト層37として例えばニッケル(Ni)層と、第2の半導体層12のp型GaN層36に含まれるガリウム(Ga)とが合金を形成し、p側電極15は第2の半導体層12とオーミックコンタクトする。
次に、絶縁膜17、n側電極14及びp側電極15上に、図8(a)に示すようにレジスト膜43を形成し、p側電極15上のレジスト膜43に選択的に開口43aを形成する。開口43aの平面サイズは、p側電極15形成時の開口42aの平面サイズよりも広く、開口43aの底部に、p側電極15の表面のすべてが露出する。
次に、図8(b)に示すように、開口43aの底部に露出するp側電極15の表面上に、バリアメタル層16を例えば蒸着法で形成する。バリアメタル層16は、p側電極15の露出された表面のすべてを覆う。
次に、リフトオフ法で、レジスト膜43及びその上面に形成されたバリアメタル層と同じ金属膜を除去し、図9(a)の構成が得られる。
次に、図9(b)に示すように、n側電極14、p側電極15、バリアメタル層16および絶縁膜17を覆う絶縁膜18を形成した後、その上面18cを平坦化する。その後、n側電極14に達する開口18aと、バリアメタル層16に達する開口18bを絶縁膜18に形成する。
次に、絶縁膜18の上面18c及び開口18a、18bの内壁に図示しないシード金属(Cu)を形成し、さらに図示しないメッキレジストを形成した後、シード金属を電流経路としたCuメッキを行う。
これにより、図10(a)に示すように、絶縁膜18の上面(第1の半導体層11及び第2の半導体層12に対する反対側の面)18cに、選択的にn側配線21とp側配線22が形成される。n側配線21は、開口18a内にも形成され、n側電極14と接続される。p側配線22は、開口18b内にも形成され、バリアメタル層16と接続される。
そして、n側配線21及びp側配線22のメッキに使ったメッキレジストを薬液で除去した後、今度は金属ピラー形成用の別のメッキレジストを形成し、前述したシード金属、n側配線21及びp側配線22を電流経路とした電解メッキを行う。これにより、図10(b)に示すように、n側配線21上にn側金属ピラー23が形成され、p側配線22上にp側金属ピラー24が形成される。
その後、金属ピラー形成用のメッキレジストを薬液で除去し、さらにシード金属の露出している部分を除去する。これにより、n側配線21とp側配線22とのシード金属を介した電気的接続が分断される。
次に、図11(a)に示すように、n側配線21、p側配線22、n側金属ピラー23、p側金属ピラー24および絶縁膜18を、樹脂20で覆う。その後、樹脂20の表面を研削してn側金属ピラー23及びp側金属ピラー24の上面を露出させる。そして、その露出面に、はんだボール、金属バンプなどの外部端子25を設ける。
次に、図11(b)に示すように、基板10が除去される。図11(b)では、図11(a)と上下方向の位置関係を逆に図示している。
基板10は、例えばレーザーリフトオフ法により第1の半導体層11上から除去される。具体的には、基板10における第1の半導体層11が形成された主面の反対面である裏面側から第1の半導体層11に向けてレーザ光が照射される。レーザ光は、基板10に対して透過性を有し、第1の半導体層11に対しては吸収領域となる波長を有する。
レーザ光が基板10と第1の半導体層11との界面に到達すると、その界面付近の第1の半導体層11はレーザ光のエネルギーを吸収して分解される。例えば、第1の半導体層11がGaNの場合、Gaと窒素ガスに分解する。この分解反応により、基板10と第1の半導体層11との間に微小な隙間が形成され、基板10と第1の半導体層11とが分離する。レーザ光の照射を、設定された領域ごとに複数回に分けてウェーハ全体にわたって行い、基板10を除去する。
基板10の除去後、図1に示すように、第1の半導体層11の第1の主面13上に蛍光体層27を形成する。例えば、蛍光体粒子が混合された液状の樹脂をスピンコート法で塗布した後、熱硬化させることで、蛍光体層27が形成される。
第1の主面13上から基板10を除去した後に蛍光体層27を形成することで、第1の主面13と蛍光体層27との間に基板10が存在せず、光取り出し効率の向上を図れる。
その後、ダイシングし、個片化された半導体発光装置が得られる。基板10はすでに除去されているため、容易にダイシングでき生産性を向上できる。少なくとも1つの第2の半導体層12を含む領域を囲む位置で切断して個片化する。例えば、図3(b)において1点鎖線で示すように1つの第2の半導体層12を1ユニットとしてダイシングしてもよいし、2点鎖線で示すように複数の第2の半導体層12を1ユニットとしてダイシングしてもよい。
ダイシングされるまでの前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線及びパッケージングを行う必要がなく、大幅な生産コストの低減が可能になる。すなわち、個片化された状態で、すでに配線及びパッケージングが済んでいる。また、個々のデバイスの平面サイズをベアチップ(第1の半導体層11及び第2の半導体層12の積層体)の平面サイズに近くした小型化が容易になる。
なお、基板10をすべて除去しないで、図12に示すように、薄く研削した上で第1の半導体層11の第1の主面13上に残してもよい。基板10を薄層化して残すことにより、基板10をすべて除去する構造よりも機械的強度を高めることができ、信頼性の高い構造とすることができる。また、基板10が残っていることで、個片化した後の反りを抑制でき、回路基板等への実装が容易になる。
n側電極14は、発光層に対向しないため、反射メタル層として機能する銀(Ag)層を含まなくてもよい。n側電極14に銀(Ag)を用いないことでコスト低減を図れる。あるいは、n側電極14とp側電極15とを同じ材料で同時に形成すると工程数を削減でき、コスト低減を図れる。その場合、n側電極14も銀(Ag)層を含むため、その硫化を抑制するために、n側電極14もバリアメタル層16で覆うことが望ましい。
すなわち、図13に示すように、バリアメタル層16は、n側電極14における第1の半導体層11に対する反対側の面を覆う。n側配線21はバリアメタル層16を介してn側電極14と電気的に接続される。p側電極15を覆うバリアメタル層16と、n側電極14を覆うバリアメタル層16とは、同材料で同時に形成される。ただし、p側電極15を覆うバリアメタル層16と、n側電極14を覆うバリアメタル層16とは分離され、電気的につながっていない。
上記実施形態では、n側電極14を形成した後にp側電極15を形成したが、p側電極15を先に形成し、その後、n側電極14を形成してもよい。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。基板、半導体層、電極、配線、金属ピラー、絶縁膜、樹脂の材料、サイズ、形状、レイアウトなどに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
9…半導体層、10…基板、11…第1の半導体層、12…第2の半導体層、14…n側電極、15…p側電極、16…バリアメタル層、17,18…絶縁膜、20…樹脂、21…n側配線、22…p側配線、23…n側金属ピラー、24…p側金属ピラー、25…外部端子、27…蛍光体層、33…発光層、37…コンタクト層、38…銀層

Claims (17)

  1. 第1の主面とその反対側に形成された第2の主面とを有し、発光層を含み、基板の上に形成された後に前記基板が除去された半導体層と、
    前記半導体層の前記第2の主面に設けられた第1の電極と、
    前記半導体層の前記第2の主面に設けられ、銀層を含む第2の電極と、
    前記半導体層の前記第2の主面側に設けられ、第1の開口と第2の開口とを有する絶縁膜と、
    前記絶縁膜における前記半導体層に対する反対側の面及び前記第1の開口内に設けられ、前記第1の電極と接続され、銅を有する第1の配線と、
    前記絶縁膜における前記半導体層に対する反対側の面及び前記第2の開口に設けられ、前記第2の電極と接続され、銅を有する第2の配線と、
    前記第2の電極と前記絶縁膜との間及び前記第2の電極と前記第2の配線との間に設けられて前記第2の電極を覆い、前記第2の電極、前記第1の配線及び前記第2の配線とは異なる金属材料からなるバリアメタル層と、
    前記第1の配線における前記第1の電極に対する反対側の面に設けられ、銅を有する第1の金属ピラーと、
    前記第2の配線における前記第2の電極に対する反対側の面に設けられ、銅を有する第2の金属ピラーと、
    前記第1の金属ピラーと前記第2の金属ピラーとの間に形成され、前記基板が除去された前記半導体層を前記第1及び第2の金属ピラーとともに支持する樹脂と、
    前記半導体層の前記第1の主面の上に設けられた蛍光体層と、
    を備えたことを特徴とする半導体発光装置。
  2. 前記バリアメタル層は、チタン、タンタル及びルテニウムから選ばれた少なくとも1種類の金属を含むことを特徴とする請求項1記載の半導体発光装置。
  3. 前記第2の配線は、前記バリアメタル層を介して前記第2の電極と接続されたことを特徴とする請求項1または2に記載の半導体発光装置。
  4. 前記バリアメタル層の平面サイズは、前記第2の電極の平面サイズよりも大きく、
    前記バリアメタル層は、前記第2の電極における前記半導体層に対する反対側の面のすべてを覆うことを特徴とする請求項1〜のいずれか1つに記載の半導体発光装置。
  5. 前記第1の配線、前記第2の配線、前記第1の金属ピラー及び前記第2の金属ピラーは同じ金属材料からなることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光装置。
  6. 前記半導体層は窒化ガリウム層を含み、
    前記第2の電極は、前記窒化ガリウム層と前記銀層との間に設けられ、前記窒化ガリウム層に含まれるガリウムと合金を形成するコンタクト層を含むことを特徴とする請求項1〜のいずれか1つに記載の半導体発光装置。
  7. 前記バリアメタル層は、前記第1の電極における前記半導体層に対する反対側の面も覆い、前記第1の配線は、前記バリアメタル層を介して前記第1の電極と接続されたことを特徴とする請求項1〜のいずれか1つに記載の半導体発光装置。
  8. 前記第1の金属ピラー及び前記第2の金属ピラーのそれぞれの厚みは、前記半導体層、前記第1の電極、前記第2の電極、前記バリアメタル層、前記絶縁膜、前記第1の配線及び前記第2の配線を含む積層体の厚みよりも厚いことを特徴とする請求項1、2、またはに記載の半導体発光装置。
  9. 第1の主面とその反対側に形成された第2の主面とを有し、発光層を含む半導体層を基板上に形成する工程と、
    前記半導体層の前記第2の主面に、第1の電極を形成する工程と、
    前記半導体層の前記第2の主面に、銀層を含む第2の電極を形成する工程と、
    前記第2の電極における前記半導体層に対する反対側の面にバリアメタル層を形成する工程と、
    前記半導体層の前記第2の主面側に、前記第1の電極、前記第2の電極及び前記バリアメタル層を覆う絶縁膜を形成する工程と、
    前記絶縁膜に、前記第1の電極に達する第1の開口を形成する工程と、
    前記絶縁膜に、前記バリアメタル層に達する第2の開口を形成する工程と、
    前記絶縁膜における前記半導体層に対する反対側の面に、前記第1の開口を介して前記第1の電極と接続され、銅を有する第1の配線を形成する工程と、
    前記絶縁膜における前記半導体層に対する反対側の面に、前記第2の開口を介して前記バリアメタル層と接続され、銅を有する第2の配線を形成する工程と、
    前記第1の配線における前記第1の電極に対する反対側の面に、銅を有する第1の金属ピラーを形成する工程と、
    前記第2の配線における前記第2の電極に対する反対側の面に、銅を有する第2の金属ピラーを形成する工程と、
    前記第1の金属ピラーと前記第2の金属ピラーとの間に樹脂を形成する工程と、
    前記第1の金属ピラー、前記第2の金属ピラー及び前記樹脂を形成した後、前記第1及び第2の金属ピラーと前記樹脂とにより前記半導体層を支持しつつ前記半導体層に対して前記基板を分離させ除去する工程と、
    前記基板を除去した後、前記半導体層の前記第1の主面の上に蛍光体層を形成する工程と、
    を備えたことを特徴とする半導体発光装置の製造方法。
  10. 前記バリアメタル層は、チタン、タンタル及びルテニウムから選ばれた少なくとも1種類の金属を含むことを特徴とする請求項記載の半導体発光装置の製造方法。
  11. 前記半導体層は窒化ガリウム層を含み、前記第2の電極は前記窒化ガリウム層と前記銀層との間に設けられたコンタクト層を含み、
    前記窒化ガリウム層に含まれるガリウムと前記コンタクト層とを合金化させるアニール工程をさらに備えたことを特徴とする請求項または10に記載の半導体発光装置の製造方法。
  12. 前記第1の配線及び前記第2の配線を、メッキ法で同時に形成することを特徴とする請求項11のいずれか1つに記載の半導体発光装置の製造方法。
  13. 前記第1の配線及び前記第2の配線をシード層として用いて、前記第1の金属ピラー及び前記第2の金属ピラーをメッキ法で同時に形成することを特徴とする請求項12記載の半導体発光装置の製造方法。
  14. 前記半導体層を形成する工程は、
    前記基板上に第1の半導体層を形成する工程と、
    前記第1の半導体層における前記基板に対する反対側の面上に、第2の半導体層を形成する工程と、を有し、
    前記第1の半導体層に前記第1の電極を形成し、前記第2の半導体層に前記第2の電極を形成することを特徴とする請求項13のいずれか1つに記載の半導体発光装置の製造方法。
  15. 複数の前記第2の半導体層が、前記第1の半導体層上に選択的に形成され、
    少なくとも1つの前記第2の半導体層を含む領域を囲む位置で切断して個片化する工程をさらに備えたことを特徴とする請求項14記載の半導体発光装置の製造方法。
  16. 前記蛍光体層を形成する工程は、前記基板を除去した後、前記第1の半導体層における前記第2の半導体層に対する反対側の面上に前記蛍光体層を形成する工程を有することを特徴とする請求項14または15に記載の半導体発光装置の製造方法。
  17. 複数の前記第2の半導体層が、前記第1の半導体層上に選択的に形成され、
    前記蛍光体層を形成した後、少なくとも1つの前記第2の半導体層を含む領域を囲む位置で切断して個片化する工程をさらに備えたことを特徴とする請求項16記載の半導体発光装置の製造方法。
JP2010051413A 2010-03-09 2010-03-09 半導体発光装置及びその製造方法 Active JP5202559B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010051413A JP5202559B2 (ja) 2010-03-09 2010-03-09 半導体発光装置及びその製造方法
US12/793,943 US8445916B2 (en) 2010-03-09 2010-06-04 Semiconductor light emitting device and method for manufacturing same
EP10165209.7A EP2365548B1 (en) 2010-03-09 2010-06-08 Semiconductor light emitting device and method for manufacturing same
TW099129341A TWI425668B (zh) 2010-03-09 2010-08-31 半導體發光裝置及其製造方法
HK12102215.1A HK1161767A1 (zh) 2010-03-09 2012-03-05 半導體光發射設備及其製造方法
US13/865,546 US8729564B2 (en) 2010-03-09 2013-04-18 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010051413A JP5202559B2 (ja) 2010-03-09 2010-03-09 半導体発光装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013019803A Division JP5422760B2 (ja) 2013-02-04 2013-02-04 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2011187679A JP2011187679A (ja) 2011-09-22
JP5202559B2 true JP5202559B2 (ja) 2013-06-05

Family

ID=44065309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051413A Active JP5202559B2 (ja) 2010-03-09 2010-03-09 半導体発光装置及びその製造方法

Country Status (5)

Country Link
US (2) US8445916B2 (ja)
EP (1) EP2365548B1 (ja)
JP (1) JP5202559B2 (ja)
HK (1) HK1161767A1 (ja)
TW (1) TWI425668B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP5414627B2 (ja) * 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
JP5537446B2 (ja) 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5535114B2 (ja) 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP2013140942A (ja) * 2011-12-07 2013-07-18 Toshiba Corp 半導体発光装置
KR101940617B1 (ko) * 2012-03-09 2019-01-21 엘지이노텍 주식회사 발광 소자 패키지 및 발광 모듈
JP2013232477A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
JP5869961B2 (ja) * 2012-05-28 2016-02-24 株式会社東芝 半導体発光装置
JP6029338B2 (ja) * 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
US9034672B2 (en) * 2012-06-19 2015-05-19 Epistar Corporation Method for manufacturing light-emitting devices
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
JP6215525B2 (ja) * 2012-10-23 2017-10-18 スタンレー電気株式会社 半導体発光装置
CN102931297B (zh) * 2012-11-16 2015-06-24 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
JP6118575B2 (ja) * 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
KR102191933B1 (ko) 2013-02-19 2020-12-18 루미리즈 홀딩 비.브이. 다층 구조체에 의해 형성되는 발광 다이 컴포넌트
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
JP6387656B2 (ja) * 2014-04-02 2018-09-12 日亜化学工業株式会社 発光素子の製造方法
JP6308025B2 (ja) * 2014-05-30 2018-04-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US9385279B2 (en) 2014-05-30 2016-07-05 Nichia Corporation Light-emitting device and method for manufacturing the same
JP2016018836A (ja) 2014-07-07 2016-02-01 株式会社東芝 半導体発光素子
JP6299540B2 (ja) 2014-09-16 2018-03-28 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
KR20170003102A (ko) * 2015-06-30 2017-01-09 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
KR102481646B1 (ko) * 2015-11-12 2022-12-29 삼성전자주식회사 반도체 발광소자 패키지
CN113571622B (zh) * 2021-07-22 2022-08-23 厦门三安光电有限公司 发光二极管及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
KR100506741B1 (ko) * 2003-12-24 2005-08-08 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
WO2006035664A1 (ja) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
EP2426743B1 (en) 2004-10-22 2019-02-20 Seoul Viosys Co., Ltd GaN compound semiconductor light emitting element and method of manufacturing the same
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
WO2008069429A1 (en) 2006-12-04 2008-06-12 Postech Academy-Industry Foundation Ohmic electrode and method thereof, semiconductor light emitting element having this
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP5049417B2 (ja) * 2007-02-07 2012-10-17 スタンレー電気株式会社 車両用灯具のリフレクター
JP5139005B2 (ja) * 2007-08-22 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
JP2009099675A (ja) * 2007-10-15 2009-05-07 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5414579B2 (ja) * 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5197654B2 (ja) * 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
TW201138153A (en) 2011-11-01
EP2365548B1 (en) 2015-12-23
US8445916B2 (en) 2013-05-21
TWI425668B (zh) 2014-02-01
HK1161767A1 (zh) 2012-08-03
EP2365548A1 (en) 2011-09-14
US8729564B2 (en) 2014-05-20
US20110220910A1 (en) 2011-09-15
JP2011187679A (ja) 2011-09-22
US20130234154A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5202559B2 (ja) 半導体発光装置及びその製造方法
JP5414579B2 (ja) 半導体発光装置
JP5197654B2 (ja) 半導体発光装置及びその製造方法
JP5349260B2 (ja) 半導体発光装置及びその製造方法
JP6074317B2 (ja) 半導体発光装置および光源ユニット
JP5101645B2 (ja) 半導体発光装置
JP5816127B2 (ja) 半導体発光装置およびその製造方法
JP6182050B2 (ja) 半導体発光装置
US10505075B2 (en) Semiconductor light emitting device
JP5982179B2 (ja) 半導体発光装置およびその製造方法
JP2013247298A (ja) 半導体発光装置
JP2013247243A (ja) 半導体発光装置
JP2012169332A (ja) 半導体発光装置及びその製造方法
JP5845134B2 (ja) 波長変換体および半導体発光装置
JP5837456B2 (ja) 半導体発光装置及び発光モジュール
JP5422760B2 (ja) 半導体発光装置
JP4622426B2 (ja) 半導体発光素子
JP5426788B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R151 Written notification of patent or utility model registration

Ref document number: 5202559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250