JP2009099675A - 発光ダイオードの製造方法及び発光ダイオード、並びにランプ - Google Patents

発光ダイオードの製造方法及び発光ダイオード、並びにランプ Download PDF

Info

Publication number
JP2009099675A
JP2009099675A JP2007268054A JP2007268054A JP2009099675A JP 2009099675 A JP2009099675 A JP 2009099675A JP 2007268054 A JP2007268054 A JP 2007268054A JP 2007268054 A JP2007268054 A JP 2007268054A JP 2009099675 A JP2009099675 A JP 2009099675A
Authority
JP
Japan
Prior art keywords
layer
substrate
light emitting
emitting diode
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007268054A
Other languages
English (en)
Inventor
Takashi Hodota
高史 程田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007268054A priority Critical patent/JP2009099675A/ja
Publication of JP2009099675A publication Critical patent/JP2009099675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

【課題】製造工程において半導体層にクラック等が生じるのを防止することが可能な、上下電極構造の発光ダイオードの製造方法を提供する。
【解決手段】第１の基板２１上に複数の化合物半導体層１１を形成し、この上に第１の接合層４を積層して第１の積層体を形成する第１積層工程と、第２の基板１の表面１ａ全体に無電解メッキ層２を形成し、第２の接合層３を積層して第２の積層体を形成する第２積層工程と、第１の接合層４と第２の接合層３とを接合して第１の積層体２０と第２の積層体３０とを接合した後、無電解メッキ層２に仮貼付基板２４を貼り付ける接合工程と、第１の基板２１を剥離する除去工程と、複数の化合物半導体層１１上にｎ型電極層を形成する電極形成工程と、仮貼付基板２４を除去する仮貼付基板除去工程と、ダイシング工程とを備え、第１の基板２１及び第２の基板１の熱膨張係数が５×１０−６／℃〜８×１０−６／℃の範囲である。
【選択図】図５

Description

本発明は、発光ダイオードの製造方法及び発光ダイオード、並びにランプに関するものである。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性が得られるポテンシャルを有している。
一般に、ＩＩＩ族窒化物半導体は、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
基板には例えばサファイア等の絶縁性基板の他、炭化ケイ素、シリコン、酸化亜鉛、ガリウム砒素等の導電性基板が使用できることが知られているが、ＩＩＩ族窒化物半導体と完全に格子整合する基板は未だ開発されておらず、現在のところ、格子定数が１０％以上も異なるサファイアの上にＩＩＩ族窒化物半導体層を強制的に成長させた青色ＬＥＤ素子が実用化されている。
従来の青色ＬＥＤ素子は、基本的にサファイア基板の上にＩＩＩ族窒化物半導体よりなるｎ型半導体層と発光層とｐ型半導体層とが順に積層されたダブルへテロ構造を有している。前記のようにサファイアは絶縁性であり基板側から電極を取り出すことができないので、同一のＩＩＩ族窒化物半導体層表面にｐ型電極とｎ型電極とが設けられた、いわゆるフェイスアップ方式や、フリップチップ方式の素子とされている。
しかしながら、サファイアを基板とする従来のフェイスアップ方式またはフリップチップ方式の素子にはいくつかの問題点がある。まず、第一の問題として、ｐ型電極とｎ型電極とが水平方向に並んでいるため電流が水平方向に流れ、その結果、電流密度が局部的に高くなりチップが発熱する。また、第二の問題として、サファイアという非常に硬く、劈開性のない基板を使用しているので、チップ化するのに高度な技術を必要とする。また、第三の問題として、サファイアは熱伝導性が比較的低いので、ＩＩＩ族窒化物半導体層において発生した熱を効率よく放熱できない。
上記問題を回避するため、下記特許文献１には、メッキ層上にＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードを製造する方法が開示されている。すなわち、特許文献１には、サファイア基板上にｎ型半導体層、発光層及びｐ型半導体層を順次積層してＩＩＩ族窒化物半導体層を形成するとともに、ｐ型半導体層の一面にp型オーミック電極を形成し、次いで、p型オーミック電極上にシード層を形成してからシード層上にフォトレジストを格子状に形成し、次いで、シード層及びフォトレジストを覆うようにメッキ層を形成し、次いで、サファイア基板を除去してからｎ型半導体層にｎ型オーミック電極を形成し、最後に、フォトレジストを除去してからウェーハをダイシングする上下電極構造の発光ダイオードの製造方法が開示されている。
また、上下電極構造の発光ダイオードの製造工程において、サファイア基板上に形成された半導体層の、サファイア基板とは反対側の面に、Ｃｕ等の金属やＳｉからなる第２の基板を接合した後、レーザリフトオフ法を用いて半導体層からサファイア基板を除去する方法が提案されている。このような製造方法によれば、上記材質からなる第２の基板を半導体層に接合し、サファイア基板を除去した後にウェーハをダイシングしてチップ化する方法なので、上述したような放熱性や劈開性等の各問題を回避することが可能となる。
しかしながら、上述した各製造方法で発光ダイオードを製造する場合、例えば、サファイア基板をレーザリフトオフ等の方法で半導体層から剥離させた際に、半導体層にクラック等の損傷が生じてしまう虞がある。このような損傷が半導体層に生じた場合には、発光ダイオードの素子特性の低下や、製造工程における歩留まりの低下等を招いてしまうという問題があった。
国際公開第０５／０２９５７２号パンフレット
本発明は上記問題に鑑みてなされたものであり、製造工程において半導体層にクラック等の損傷が生じるのを防止し、製造工程における歩留まりを向上させることが可能な、上下電極構造の発光ダイオードの製造方法の提供を目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
［１］ 第１の基板上に、ｎ型半導体層、発光層、ｐ型半導体層及び反射性ｐ型電極層を順次積層して複数の化合物半導体層を形成し、該複数の化合物半導体層の各々の上に第１の接合層を積層して第１の積層体を形成する第１積層工程と、第２の基板の表面全体に無電解メッキ層を形成し、さらに、前記第２の基板の表面に形成された無電解メッキ層の内の一面側に第２の接合層を積層して第２の積層体を形成する第２積層工程と、前記第１の接合層と前記第２の接合層とを接合することにより、前記第１の積層体と前記第２の積層体とを接合した後、前記第２の基板の表面に形成された無電解メッキ層の内の他面側に仮貼付基板を貼り付ける接合工程と、前記第１の基板を前記複数の化合物半導体層から剥離して、前記複数の化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させる除去工程と、前記複数の化合物半導体層に備えられるｎ型半導体層上にｎ型電極層を形成する電極形成工程と、前記仮貼付基板を前記第２の基板から剥離する仮貼付基板除去工程と、前記複数の化合物半導体層の各々の間に形成される分断溝に沿って、前記第２の積層体を切断するダイシング工程と、を具備してなり、前記第１の基板及び第２の基板が、ともに、熱膨張係数が５×１０−６／℃〜８×１０−６／℃の範囲の材料からなることを特徴とする発光ダイオードの製造方法。
［２］ 前記第１の基板がサファイアからなり、前記第２の基板がモリブデン材料からなることを特徴とする上記［１］に記載の発光ダイオードの製造方法。
［３］ 前記第１積層工程は、前記第１の接合層を、前記反射性ｐ型電極層上に、Ｎｉ層及びＡｕ層を順次積層して形成することを特徴とする上記［１］又は［２］に記載の発光ダイオードの製造方法。
［４］ 前記第２積層工程は、前記第２の接合層を、前記無電解メッキ層上に、Ｐｔ層及びＡｕＳｎ層を順次積層して形成することを特徴とする上記［１］〜［３］の何れか１項に記載の発光ダイオードの製造方法。
［５］ 前記第２積層工程は、前記無電解メッキ層をＮｉＰによって形成することを特徴とする上記［１］〜［４］の何れか１項に記載の発光ダイオードの製造方法。
［６］ 前記除去工程と前記電極形成工程との間において、前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする上記［１］〜［５］の何れか1項に記載の発光ダイオードの製造方法。
［７］ 前記絶縁膜形成工程と前記電極形成工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする上記［６］に記載の発光ダイオードの製造方法。
［８］ 上記［１］〜［７］の何れか１項に記載の製造方法で得られる発光ダイオード。
［９］ 上記［８］に記載の発光ダイオードが用いられてなるランプ。
本発明の発光ダイオードの製造方法によれば、第１の基板上に化合物半導体層及び第１の接合層が形成されてなる第１の積層体と、第２の基板の表面全体に無電解メッキ層が形成され、この無電解メッキ層の一面側に第２の接合層が形成されてなる第２の積層体とを一体に形成した後、第1の基板を化合物半導体層から剥離する方法とされ、前記第１の基板及び第２の基板が、ともに、熱膨張係数が５×１０−６／℃〜８×１０−６／℃の範囲の材料からなるので、製造工程において化合物半導体層にクラック等の損傷が生じるのを防止することができ、また、製造工程における歩留まりを向上させることができる。従って、素子特性に優れた上下電極構造の発光ダイオードを、高い製造効率で製造することが可能となる。
以下に、本発明の実施形態である発光ダイオード及びその製造方法、並びにランプについて、図面を適宜参照しながら説明する。図１は本実施形態の発光ダイオードの断面模式図であり、図２〜図１０は発光ダイオードの製造方法を説明する工程図、図１１は、本発明の実施形態のダイオードが用いられてなるランプの模式断面図である。尚、以下の説明において参照する図面は、発光ダイオード及びその製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の発光ダイオード等の寸法関係とは異なっている。
［発光ダイオード］
図１に示す例の発光ダイオードＡは、無電解メッキ層２が表面１ａの内の上面１ｂ及び下面１ｃに形成され、発光ダイオードＡの基体となるＭｏ基板（第２の基板）１と、このＭｏ基板１の上面１ｂ側の無電解メッキ層２上に配置された第２の接合層３と、この第２の接合層３の上側に配置された第１の接合層４と、この第１の接合層４の上側に配置された化合物半導体層１１と、この化合物半導体層１１上に配置されたｎ型電極層９と、から概略構成されている。
ここで、化合物半導体層１１は、反射性ｐ型電極層５、ｐ型半導体層６、発光層７及びｎ型半導体層８が積層されて構成されている。化合物半導体層１１の上面は、発光層７からの光を外部に取り出す光取出面１１ａとされており、この光取出面１１ａ上にはｎ型電極層９が形成されている。また、光取出面１１ａはエッチング等の手段によって粗面化されており、これにより発光ダイオードＡの光取出効率がより高められている。
更に、化合物半導体層１１の側面１１ｂと光取出面１１ａの外周部分とには、例えばＳｉＯ２等の絶縁性材料からなる保護用の絶縁膜１０が形成されている。この絶縁膜１０は、図示例では第１の接合層４の側面まで延在されている。絶縁膜１０を形成することによって、例えば化合物半導体層１１の側面１１ｂに異物が付着した場合でも、異物によるｎ型半導体層８とｐ型半導体層７との短絡が防止される。
ｎ型電極層９は、化合物半導体層１１のｎ型半導体層８とオーミック接触することによって、化合物半導体層１１の負極となっている。図１に示すｎ型電極層９は、ｎ型半導体層８に接するＣｒ膜９ａと、Ｃｒ膜９ａに積層されたＴｉ膜９ｂと、Ｔｉ膜９ｂに積層されたＡｕ膜９ｃとからなる３層構造とされている。ｎ型電極層９はこの３層構造に限らず、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよい。
このｎ型電極層９は、後述するように、光取出面１１ａをプラズマで処理した後にＣｒ膜９ａ、Ｔｉ膜９ｂ及びＡｕ膜９ｃを順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層８との間でオーミック接触が得られるようになっている。
次に、図１に示すように、化合物半導体層１１の下側、つまり、反射性ｐ型電極層５の下側には第１の接合層４が配置され、この第１の接合層４の下側に第２の接合層３が配置されている。第１の接合層４は、Ｎｉ層４ｂとＡｕ層４ａとの積層膜で構成され、第２の接合層３は、ＡｕＳｎ層３ｂとＰｔ層３ａとの積層膜で構成されており、Ａｕ層４ａとＡｕＳｎ層３ｂとの間が接続するように構成されている。
本実施形態では、Ｎｉ層４ｂの厚さは、例えば５０〜２００ｎｍ程度が好ましく、Ａｕ層４ａの厚さは、例えば２００〜７００ｎｍ程度が好ましく、第１の接合層４全体の厚さは、例えば２５０〜９００ｎｍ程度が好ましい。また、ＡｕＳｎ層３ｂの厚さは、例えば１０００〜３０００ｎｍ程度が好ましく、Ｐｔ層３ａの厚さは、例えば２０〜２００ｎｍ程度が好ましく、第２の接合層３全体の厚さは、例えば１０２０〜２２００ｎｍ程度が好ましい。
次に、Ｍｏ基板１は、金属Ｍｏを圧延して得られる、本実施形態の発光ダイオードＡの基体である。Ｍｏは、電気抵抗が低く熱伝導性が高い点において、上下電極構造の発光ダイオードＡの基体の材質として好ましい。Ｍｏ基板１の厚みは、ウェーハとしての強度や後述のダイシング工程における分割性を考慮した場合、例えば、１００μｍ以上２００μｍ未満とすることが好ましい。Ｍｏ基板１の厚さが１００μｍ未満だと強度が低下し、また、２００μｍ以上だと、ダイシング工程における分割（チップ化）が困難となる虞がある。本実施形態では、このようなＭｏ基板１を備えることにより、発光ダイオードＡの放熱効率が高められる。
ここで、Ｍｏ基板１を構成する金属Ｍｏは、熱膨張係数が約５．６×１０−６／℃であるが、これに対し、後述の製造方法で用いられるサファイア基板２１を構成するサファイアは、熱膨張係数が７×１０−６／℃と、比較的近い物性となっている。このように、Ｍｏ基板（第２の基板）１とサファイア基板（第１の基板）２１の熱膨張係数が近似していることにより、後述する製造方法の除去工程において、化合物半導体層１１を損傷することなく、サファイア基板２１を剥離できるという効果が得られる。
また、本実施形態では、金属Ｍｏを圧延したままの状態で得られるＭｏ基板１を用い、この表面１ａに後述の無電解メッキ層２が形成された構成なので、金属Ｍｏ（熱伝導率：１３８Ｗ／（ｍ・Ｋ））と同等程度の熱伝導率を有するＳｉ基板（熱伝導率：１４８Ｗ／（ｍ・Ｋ））等を用いた場合に比べ、コストダウンが可能となる。
また、Ｍｏ基板に代わってＧｅ基板を用いることも、熱膨張係数が６×１０−６／℃と、サファイアと近似しており、高強度や低コストを実現する点で可能であるが、Ｇｅを用いた場合、材料費がＳｉの約４倍と非常に高価であり、また、熱伝導率が５９．９Ｗ／（ｍ・Ｋ）と低いことから、発光ダイオードの放熱効率の点で好ましくない。
次に、無電解メッキ層２は、Ｍｏ基板１の表面１ａに形成されるメッキ層であり、上述した第２の接合層３との密着性を向上させるために形成される層である。また、本実施形態の無電解メッキ層２は、ＮｉＰからなる層が無電解メッキ法で形成されてなるものである。このように、無電解メッキ法でＮｉＰからなるメッキ層を形成することにより、上述した高い密着性の他、優れた耐食性及び高硬度特性を備えた無電解メッキ層２が得られる。
次に、化合物半導体層１１は、反射性ｐ型電極層５とｐ型半導体層６と発光層７とｎ型半導体層８とから概略構成されている。
反射性ｐ型電極層５は、第１の接合層４及び第２の接合層３を介してＭｏ基板１と電気的に接続されており、これにより、Ｍｏ基板１が反射性ｐ型電極層５の取出電極となっている。また、反射性ｐ型電極層５及びＭｏ基板１と、ｎ型電極層９とは、化合物半導体層１１の厚み方向において反対側に配置された関係になっている。これにより本実施形態の発光ダイオードＡは、所謂上下電極構造の発光ダイオードとなっている。
反射性ｐ型電極層５は、ｐ型半導体層６とオーミック接触することにより、化合物半導体層１１の正極とされている。
また、反射性ｐ型電極層５は、図１に示すように、化合物半導体層１１に接するオーミックコンタクト層５ｃと、オーミックコンタクト層５ｃに接する反射層５ｂと、反射層５ｂに接する相互拡散防止層５ａとから構成されている。反射層５ｂを備えることによって反射性ｐ型電極層５は、発光層７から発した光を光取出面１１ａ側に反射させる反射層となっている。
この反射性ｐ型電極層５は、後述するように、オーミックコンタクト層５ｃを、ＲＦスパッタリング法を用いて積層し、反射層５ｂ及び相互拡散防止層５ａは例えばＤＣスパッタリング法を用いて積層することによって形成され、これによりアニール処理を施すことなくｐ型半導体層６との間でオーミック接触が得られるようになっている。
オーミックコンタクト層５ｃに要求される性能としては、ｐ型半導体層６との接触抵抗が小さいことが必須である。オーミックコンタクト層５ｃの材料はｐ型半導体層６との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族またはＡｇが好ましく、Ｐｔ，Ｉｒ，ＲｈまたはＲｕがより好ましく、Ｐｔが特に好ましい。Ａｇを用いることは良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも高い。したがって、それほど低い接触抵抗が要求されない用途にはＡｇを用いることも可能である。オーミックコンタクト層５ｃの厚さは、低接触抵抗を安定して得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な接触抵抗が得られる。
オーミックコンタクト層５ｃには、Ａｇ合金、Ａｌ合金などの反射層５ｂが積層されている。Ｐｔ，Ｉｒ，Ｒｈ、Ｒｕ、ＯＳ，ＰｄなどはＡｇ合金と比較すると可視光から紫外領域の反射率が低い。したがって、発光層７からの光が十分に反射せずに出力の高い素子を得ることが難しい。この場合、オーミックコンタクト層５ｃを光が十分に透過するほどに薄く形成し、Ａｇ合金などの反射層５ｂを形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。この場合、オーミックコンタクト層５ｃの膜厚は３０ｎｍ以下とすることが好ましい。さらに好ましくは１０ｎｍ以下である。反射層５ｂの膜厚は良好な反射率を得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な密着性が得られる。Ａｇ合金はマイグレーションを起こしやすいので薄い方が好ましい。したがって、膜厚は２００ｎｍ以下にすることが好ましい。
相互拡散防止層５ａは、反射層５ｂの構成元素と接合層２の構成元素との相互拡散を防止するために形成される。相互拡散防止層５ａとしては、例えば、Ｐｔ等を用いることが好ましい。
ｐ型半導体層６、発光層７及びｎ型半導体層８を構成する材料としては、ＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶またはＳｉＣ単結晶からなる基板に対してエピタキシャル成長可能な点において、ＧａＮ系単結晶またはＺｎＯ系単結晶がより好ましく、ＧａＮ系単結晶が更に好ましい。
ＧａＮ系単結晶からなる半導体層としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。
ｎ型半導体層８は、下地層と、ｎコンタクト層と、発光層７に接するｎクラッド層とが積層されて構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層としては、下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極層９との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層と発光層７との間には、ｎクラッド層を設けることが好ましい。ｎコンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層７のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
次に、ｎ型半導体層８の下側に積層される発光層７としては、ＧａＮ系半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）のＧａＮ系半導体からなる発光層が本発明では通常用いられる。発光層７の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が挙げられ、例えば好ましくは１〜１０ｎｍであり、より好ましくは２〜６ｎｍである。発光層７の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層７は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
次に、ｐ型半導体層６は、発光層７に接するｐクラッド層と、ｐコンタクト層とが積層されて構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層７のバンドギャップエネルギーより大きくなる組成であり、発光層７へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層は、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持および反射性ｐ型電極層５との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度で、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
［発光ダイオードの製造方法］
次に、図２〜図１０を参照して、発光ダイオードＡの製造方法の一例について説明する。本実施形態の発光ダイオードＡの製造方法は、第１の基板（図２等の符号２１参照）上に複数の化合物半導体層１１を形成し、該複数の化合物半導体層１１の各々の上に第１の接合層４を積層して第１の積層体２０を形成する第１積層工程と、第２の基板（図３等の符号１参照）の表面１ａ全体に無電解メッキ層２を形成し、さらに、前記第２の基板の表面１ａに形成された無電解メッキ層２の内の一面２ａ側に第２の接合層３を積層して第２の積層体３０を形成する第２積層工程と、第１の接合層４と第２の接合層３とを接合することにより、第１の積層体２０と第２の積層体３０とを接合した後、第２の基板の表面１ａに形成された無電解メッキ層２の内の他面２ｂ側に仮貼付基板２４を貼り付ける接合工程と、前記第１の基板を複数の化合物半導体層１１から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させる除去工程と、複数の化合物半導体層１１に備えられるｎ型半導体層８上にｎ型電極層９を形成する電極形成工程と、仮貼付基板２４を前記第２の基板から剥離する仮貼付基板除去工程と、複数の化合物半導体層１１の各々の間に形成される分断溝１１ｃに沿って、第２の積層体３０を切断するダイシング工程と、を具備しており、前記第１の基板及び第２の基板が、ともに、熱膨張係数が５×１０−６／℃〜８×１０−６／℃の範囲の材料からなり、概略構成される。本例においては、前記第１の基板がサファイア基板２１であり、前記第２の基板が、圧延モリブデン材料からなるＭｏ基板１である例を用いて説明する。
また、本実施形態で説明する例では、前記除去工程と前記電極形成工程との間において、複数の化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する絶縁膜形成工程が設けられている。またさらに、本例では、前記絶縁膜形成工程と前記電極形成工程との間において、ｎ型半導体層８の光取出面１１ａを粗面化する粗面化工程が設けられている。
以下、本実施形態の発光ダイオードの製造方法の一例について、図面を参照しつつ各工程を説明する。
「第１積層工程」
第１積層工程では、図２（ａ）〜図２（ｃ）に示すように、サファイア基板２１上に、ｎ型半導体層８、発光層７、ｐ型半導体層６及び反射性ｐ型電極層５を順次積層して複数の化合物半導体層１１を形成し、さらに、複数の化合物半導体層１１の各々の上に第１の接合層４を積層して第１の積層体２０を形成する。
具体的には、まず、図２（ａ）に示すように、サファイア基板２１上に、ｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層する。
ｎ型半導体層８にはｎ型ドーパントとしてＳｉ等をドープさせることが望ましく、ｐ型半導体層６にはｐ型ドーパントとしてＭｇ等をドープさせることが望ましい。
また、サファイア基板２１上に化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の各々を形成する際には、あらかじめサファイア基板２１上にバッファ層を形成することが望ましい。すなわち、サファイアからなるサファイア基板２１を用い、ｎ型半導体層８としてＧａＮを形成する場合には、基板２１とｎ型半導体層８との格子定数が１０％以上も異なる。この場合に、バッファ層として、サファイア基板２１とｎ型半導体層８との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層８を構成するＧａＮの結晶性を向上させることができる。
この際、化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはＭＯＣＶＤ法である。
スパッタリング法では、Ｇａを含むターゲットを用いるとともに、プラズマガスとしてアルゴンと窒素の混合ガスを用いて、所謂リアクティブスパッタリング法によってＧａＮ系半導体を形成することが好ましい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いればよい。
次に、図２（ｂ）に示すように、上記手順にてサファイア基板２１上に順次積層されたｎ型半導体層８、発光層７及びｐ型半導体層６を、複数の積層体として分割する。
具体的には、図２（ｂ）に示すように、化合物半導体層１１を構成するｐ型半導体層６上にマスクを形成し、ドライエッチング等の手段によってｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を格子状にエッチングして分割する。エッチングによる処理は、基板２１が露出した時点で終了する。これにより、ｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を、複数に分割された積層体とする。
次に、図２（ｃ）に示すように、ｐ型半導体層６上に、フォトリソグラフィ技術によって、オーミックコンタクト層、反射層及び拡散防止層を順次積層し、パターニングすることにより、反射性ｐ型電極層５を形成する。
オーミックコンタクト層をｐ型半導体層６上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましい。ＲＦ放電によるスパッタリング成膜法を用いることで、蒸着法やＤＣ放電のスパッタリング成膜法を用いるより接触抵抗の低い電極を形成できる。即ち、ＲＦ放電によるスパッタリング成膜法でオーミックコンタクト層を形成することによって、オーミックコンタクト層にｐ型半導体層６の構成元素が混在し、ｐ型半導体層６にはオーミックコンタクト層の構成元素が混在することになり、これによりオーミックコンタクト層とｐ型半導体層６とがオーミック接合される。
ＲＦ放電によるスパッタリング成膜では、イオンアシスト効果により、ｐ型半導体層６に付着したスパッタ原子にエネルギーを与え、ｐ型半導体、例えばＭｇドープのｐ−ＧａＮとの間で表面拡散を促す作用があると考えられる。さらに、上記成膜においては、ｐ型半導体層６の最表面原子にもエネルギーを与え、半導体材料、例えばＧａがオーミックコンタクト層に拡散することを促す作用もあると考えられる。
ＲＦ放電による成膜では、初期において、接触抵抗を下げる効果を持つが、膜厚を大きくすると、その膜が疎であるために反射率の点ではＤＣ放電による成膜に比べて劣る。そこで、接触抵抗を低く保った範囲で薄膜化して光透過率を上げたオーミックコンタクト層をＲＦ放電により形成し、その上に反射層及び相互拡散防止層をＤＣ放電により形成することが好ましい。
上記の如く、オーミックコンタクト層をＲＦスパッタリング法により形成することによって、オーミックコンタクト層とｐ型半導体層６とをオーミック接触させることができる。この場合、オーミックコンタクト層形成後のアニールを必要としない。むしろ、アニールすることにより、Ｐｔ、Ｇａそれぞれの拡散を促進し、半導体の結晶性を下げてしまうため、電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。従ってオーミックコンタクト層形成後、３５０℃よりも高い温度で熱処理されていないことが好ましい。
スパッタリングは、従来公知のスパッタリング装置を用いて従来公知の条件を適宜選択して実施することができる。化合物半導体層１１を積層したサファイア基板２１をチャンバ内に収容し、基板温度を室温から５００℃の範囲に設定する。基板加熱は特に必要としないが、オーミックコンタクト層の構成元素およびｐ型半導体層６の構成元素の拡散を促進するために適度に加熱しても良い。チャンバ内は真空度が１０−４〜１０−７Ｐａとなるまで排気する。スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等が使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
次に、図２（ｄ）に示すように、さらに、複数の化合物半導体層１１の各々の上に第１の接合層４を形成する。
具体的には、複数の化合物半導体層１１に備えられる反射性ｐ型電極層５を覆うように、Ｎｉ層４ｂとＡｕ層４ａとを順次積層して第１の接合層４を形成する。第１の接合層４を構成するＮｉ層４ｂ及びＡｕ層４ａの形成方法としては、従来公知の方法を何ら制限無く用いることができる。
上記手順により、サファイア基板２１上に複数の化合物半導体層１１を形成し、該複数の化合物半導体層１１の各々の上に第１の接合層４を積層して第１の積層体２０を形成する。
「第２積層工程」
第２積層工程では、図３（ａ）〜図３（ｃ）に示すように、圧延Ｍｏ材料からなるＭｏ基板（第２の基板）１の表面１ａ全体に無電解メッキ層２を形成し、さらに、Ｍｏ基板１の表面１ａに形成された無電解メッキ層２の内の一面２ａ側に第２の接合層３を積層して第２の積層体３０を形成する。
具体的には、まず、図３（ａ）に示すように、金属Ｍｏ塊に圧延処理を施し、得られた圧延版をプレスで打ち抜くことにより、平板状のＭｏ基板１を得る。金属Ｍｏの圧延処理方法としては、従来公知の方法を何ら制限無く用いることができる。
次に、図３（ｂ）に示すように、Ｍｏ基板１の表面１ａ全体に、ＮｉＰからなる無電解メッキ層２を形成する。このような、無電解メッキ層２の形成方法としては、従来公知の無電解メッキ法を何ら制限無く用いることができる。Ｍｏ基板１の表面１ａに無電解メッキ層２を形成することにより、Ｍｏ基板１と後述の第２の接合層３との密着性が向上する。
次に、図３（ｃ）に示すように、Ｍｏ基板１の表面１ａに形成された無電解メッキ層２の内、一面２ａ上に第２の接合層３を形成する。
具体的には、無電解メッキ層２の一面２ａを覆うように、Ｐｔ層３ａ及びＡｕＳｎ層３ｂを順次積層して第２の接合層３を形成する。第２の接合層３を構成するＰｔ層３ａ及びＡｕＳｎ層３ｂの形成方法としては、従来公知の方法を何ら制限無く用いることができる。また、無電解メッキ層２上にＰｔ層３ａを形成することにより、溶融したＡｕＳｎ金属と無電解メッキ層２との濡れ性を向上させることができるので、ＡｕＳｎ層３ｂの安定した成膜が可能となる。
上記手順により、Ｍｏ基板１の表面に無電解メッキ層２を形成し、さらに、無電解メッキ層２の一面２ａに第２の接合層３を形成して第２の積層体３０を形成する。
「接合工程」
接合工程では、図４（ａ）、（ｂ）に示すように、第１の接合層４と第２の接合層３とを接合することにより、第１の積層体２０と第２の積層体３０とを接合した後、Ｍｏ基板１の表面１ａに形成された無電解メッキ層２の内の他面２ｂ側に仮貼付基板２４を貼り付ける。
具体的には、図４（ａ）に示すように、第１の積層体２０に備えられ第１の接合層４をなすＡｕ層４ａと、第２の積層体３０に備えられ第２の接合層３をなすＡｕＳｎ層３ｂとを、ＡｕＳｎ共晶接合によって接合する。このようなＡｕＳｎ共晶接合は、基板（サファイア基板２１並びにＭｏ基板１温度を、例えば、２９０℃程度として行なうことができる。これにより、第１の接合層４と第２の接合層３との間がオーミック接触するとともに、第１の積層体２０と第２の積層体３０とが一体に形成される。
そして、図４（ｂ）に示すように、Ｍｏ基板１の表面１ａに形成された無電解メッキ層２の内の他面２ｂ側に、仮貼付基板２４を、ワックス剤２５を用いて貼り付ける。仮貼付基板２４としては如何なるものを使用しても良く、例えば、剥離後のサファイア基板等を用いても構わない。また、ワックス剤２５としても、従来より基板の貼着等に用いられているものを何ら制限無く用いることができる。
「除去工程」
除去工程では、図５（ａ）、（ｂ）に示すように、サファイア基板２１及び図示略のバッファ層を、複数の化合物半導体層１１から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させる。
図示略のバッファ層及びサファイア基板２１を取り除く方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来るが、本例では生産性の観点からレーザリフトオフ法を用いることが好ましい。
具体的には、図５（ａ）に示すように、まず、バッファ層とサファイア基板２１との界面近傍にレーザ光Ｌを照射し、主にバッファ層を熱分解させることにより、図５（ｂ）に示すようにｎ型半導体層８からサファイア基板２１を剥離させる。ｎ型半導体層８からサファイア基板２１及びバッファ層を取り除くことによって、ｎ型半導体層８のバッファ層との接合面、つまり光取出面１１ａが露出される。
本実施形態の製造方法においては、上述のように、サファイア基板（第１の基板）２１に各層が積層されてなる第１の積層体２０と、Ｍｏ基板（第２の基板）１の表面１ａに無電解メッキ層２が形成され、この無電解メッキ層２の一面２ａ側に第２の接合層３が形成されてなる第２の積層体３０とを一体化する接合工程が備えられている。そして、本除去工程において、サファイア基板２１を剥離する方法とされている。
従来、発光ダイオードの製造工程においては、サファイア基板上に形成された半導体層の前記サファイア基板とは反対側の面に、Ｃｕ等の金属やＳｉからなる第２の基板を接合した後、半導体層からサファイア基板を除去する方法が採用されていた。しかしながら、このような従来の製造方法で発光ダイオードを製造した場合には、サファイア基板をレーザリフトオフ等の手段で半導体層から剥離させた際に、半導体層にクラック等の損傷が生じるという問題があった。このような問題の原因として、第１の基板を構成するサファイア基板と、第２の基板を構成する材料との間で、熱膨張係数が大きく異なるということが挙げられる。つまり、サファイア基板の熱膨張係数が７×１０−６／℃程度であるのに対し、第２の基板にシリコンや銅を用いた場合、シリコンの熱膨張係数が３×１０−６／℃、銅の熱膨張係数が１６．８×１０−６／℃と、サファイア基板との間で熱膨張係数が大きく異なる。このため、特に、サファイア基板と半導体層の間に熱による機械的ストレスが加わることから、サファイア基板を剥離した際に、基板剥離面を起点としたクラックが半導体層に発生するというものであった。
これに対し、本実施形態の製造方法では、第１の基板及び第２の基板を、ともに、熱膨張係数が５×１０−６／℃〜８×１０−６／℃の範囲の材料に規定し、本例では、前記第１の基板にサファイア基板２１を用い、前記第２の基板に、モリブデン材料からなるＭｏ基板１を用いた構成としている。ここで、Ｍｏ基板１を構成する金属Ｍｏの熱膨張係数は約５．６×１０−６／℃であり、サファイア基板２１を構成するサファイアの熱膨張係数が７×１０−６／℃であるのに対し、比較的近い物性となっている。このように、Ｍｏ基板１とサファイア基板２１の熱膨張係数が近似していることにより、サファイア基板２１と化合物半導体層１１の間に機械的ストレスが加わるのを抑制することができるので、本除去工程において、化合物半導体層１１を損傷することなく、サファイア基板２１を剥離することが可能となる。
「絶縁膜形成工程」
次に、絶縁膜形成工程では、図６に示すように、複数に分割された化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する。
具体的には、図６に示すように、ＣＶＤ法やスパッタ法等の手段によって、ＳｉＯ２からなる絶縁膜１０を、各化合物半導体層１１の側面１１ｂ及び第１の接合層４の側面と、各化合物半導体層１１の光取出面１１ａの外周部分を覆うように形成する。化合物半導体層１１の全体に絶縁膜１０を形成し、光取出面１１ａの中央部以外の部分にレジストを形成し、ドライエッチングすることで、目的の絶縁膜１０を形成できる。
「粗面化工程」
次に、粗面化工程では、ｎ型半導体層８の光取出面１１ａを粗面化する。
具体的には、詳細な図示を省略するが（図６を参照）、加熱ＫＯＨ溶液に浸漬して、光取出面１１ａの中央の絶縁膜１０に被覆されずに露出している部分の、ｎ型半導体層８を構成する図示略の下地層を除去するとともに、ｎ型半導体層８の光取出面１１ａを粗面化する。
下地層の除去及び粗面化には、ＰＥＣ（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）を使用することもできる。また、下地層の除去及び光取出面１１ａの粗面化にはドライエッチングを適用することもできる。
尚、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には下地層の除去操作は不要である。
「電極形成工程」
電極形成工程では、図７に示すように、ｎ型半導体層８の光取出面１１ａを、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取出面１１ａにｎ型電極層９を形成する。
具体的には、Ｍｏ基板１及び化合物半導体層１１等を含む基板をプラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、化合物半導体層１１の上方においてプラズマを発生させ、エッチングガスを含むプラズマを光取出面１１ａに暴露させる。
エッチングガスとしては、ｎ型半導体層８中のドーパント元素がケイ素（Ｓｉ）の場合は、エッチングガスとしてハロゲン化ケイ素を用いることが好ましく、具体的にはＳｉＣｌ４またはＳｉＦ４が好ましい。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層８の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
次に、図７に示すように、プラズマ処理後のｎ型半導体層８の上に、Ｃｒ膜、Ｔｉ膜及びＡｕ膜を順次積層してｎ型電極層９を形成する。また、ｎ型電極層９は、このような３層構造に限らず、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよい。ｎ型電極層９の形成は、例えば、スパッタリング法や蒸着法を用いればよい。
上記の如く、ｎ型半導体層８の表面をプラズマで処理してから、Ｃｒ膜またはＴｉ膜等を積層することによって、ｎ型電極層９を構成するＣｒ膜またはＴｉ膜とｎ型半導体層８とをオーミック接触させることができる。この場合、ｎ型電極層９の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。
「仮貼付基板除去工程」
次に、仮貼付基板除去工程では、図８に示すように、仮貼付基板２４をＭｏ基板１から剥離、除去する。
具体的には、図８に示すように、Ｍｏ基板１に仮貼付基板２４を貼着しているワックス剤２５を加熱することで貼着力を低下させ、仮貼付基板２４をＭｏ基板１から引き剥がした後、ワックス剤２５を除去する。
「ダイシング工程」
次に、ダイシング工程では、図９〜図１０に示すように、複数の化合物半導体層１１の各々の間に形成された分断溝１１ｃに沿って、Ｍｏ基板１の表面１ａに無電解メッキ層２が形成され、無電解メッキ層２の一面２ａ側に第２の接合層３が形成されてなる第２の積層体３０を切断する。
具体的には、図９に示すように、第２の積層体３０において、複数の化合物半導体層１１の各々の間に形成された分断溝１１ｃに沿って、例えば、レーザスクライブ法を用いてレーザを照射して切断する。
このようなダイシング工程を行なうことにより、図１０（図１も参照）に示すような、複数の発光ダイオードＡが得られる。
なお、ダイシング工程において第２の積層体３０を切断し、複数のダイオードＡを得る方法としては、上記したレーザスクライブ法の他、例えば、第２の積層体３０に備えられる無電解メッキ層２の他面２ｂ側を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の方法で研磨することにより、第２の積層体３０の分断溝１１ｃに対応する位置を除去し、複数の発光ダイオードＡに分割する方法と用いることも可能である。
以上説明したように、本実施形態の発光ダイオードＡの製造方法によれば、上記構成の如く、サファイア基板２１上に化合物半導体層１１及び第１の接合層４が形成されてなる第１の積層体２０と、Ｍｏ基板１の表面１ａ全体に無電解メッキ層２が形成され、この無電解メッキ層２の一面２ａ側に第２の接合層３が形成されてなる第２の積層体３０とを一体に形成した後、サファイア基板２１を化合物半導体層１１から剥離する方法なので、製造工程において化合物半導体層１１にクラック等の損傷が生じるのを防止することができ、また、製造工程における歩留まりを向上させることができる。従って、素子特性に優れた上下電極構造の発光ダイオードＡを、高い製造効率で製造することが可能となる。
また、本実施形態の発光ダイオードＡの製造方法によれば、第１の接合層４を、反射性ｐ型電極層５上に、Ｎｉ層４ｂ及びＡｕ層４ａを順次積層して形成し、第２の接合層３を、無電解メッキ層２の一面２ａ側に、Ｐｔ層３ａ及びＡｕＳｎ層３ｂを順次積層して形成し、Ａｕ層４ａとＡｕＳｎ層３ｂとをＡｕＳｎ共晶接合によって接合する方法なので、第１の接合層４と第２の接合層３との間をオーミック接触させることができる。これにより、発光効率に優れた発光ダイオードＡを製造することが可能となる。
また、本実施形態の発光ダイオードＡの製造方法によれば、サファイア基板２１上に化合物半導体層１１及び第１の接合層４が形成されてなる第１の積層体２０と、Ｍｏ基板１の表面１ａ全体に無電解メッキ層２が形成され、この無電解メッキ層２の一面２ａ側に第２の接合層３が形成されてなる第２の積層体３０とを一体に形成した後、サファイア基板２１を除去することによって、ｎ型電極層９及び反射性ｐ型電極層５によってｐ型半導体層６、発光層７及びｎ型半導体層８の各層が挟まれた所謂上下電極構造の発光ダイオードＡを形成することができる。このようにして得られた発光ダイオードＡは、金属ＭｏからなるＭｏ基板１を備えてなるので、発光に伴って発生した熱を容易に放熱させることができる。
［ランプ］
以上説明したような、本発明に係る発光ダイオードの製造方法によって得られる、図１に示すような上下電極型の発光ダイオードＡと蛍光体とを組み合わせることにより、当業者周知の手段を用いてランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明では、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図１１に示す例のように、上下電極型の発光ダイオードＡを砲弾型に実装する場合には、まず、２本のフレームの内の一方（図１１ではフレーム８１）に発光ダイオードＡを銀ペーストなどの導電性接着材で接着して、Ｍｏ基板１の表面１ａに形成された無電解メッキ層２の他面２ｂ側（図１を参照）をフレーム８１に接合する。また、発光ダイオードＡのｎ型電極層９（図１を参照）を、ワイヤー８３でフレーム８２に接合する。そして、透明な樹脂からなるモールド８４で発光ダイオードＡの周辺をモールドすることにより、図１１に示すような砲弾型のランプ８０を作製することができる。
上述のような本発明のランプ８０は、本発明に係る発光ダイオードの製造方法によって得られる発光ダイオードＡが用いられてなるものなので、発光特性等に優れたものとなる。
本発明に係る発光ダイオードの一例を示す断面模式図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードを用いて構成したランプの一例を示す断面模式図である。
符号の説明
１…Ｍｏ基板（第２の基板）、１ａ…表面、１ｂ…上面、１ｃ…下面、２…無電解メッキ層、２ａ…一面、２ｂ…他面、２１…サファイア基板（第１の基板）、３…第２の接合層、３ａ…Ｐｔ層、３ｂ…ＡｕＳｎ層、４…第１の接合層、４ａ…Ａｕ層、４ｂ…Ｎｉ層、５…反射性ｐ型電極層、６…ｐ型半導体層、７…発光層、８…ｎ型半導体層、９…ｎ型電極層、１０…保護用の絶縁膜、１１…化合物半導体層、１１ａ…光取出面、１１ｂ…側面（周囲面）、１１ｃ…分断溝、２４…仮貼付基板、Ａ…発光ダイオード

Claims (9)

  1. 第１の基板上に、ｎ型半導体層、発光層、ｐ型半導体層及び反射性ｐ型電極層を順次積層して複数の化合物半導体層を形成し、該複数の化合物半導体層の各々の上に第１の接合層を積層して第１の積層体を形成する第１積層工程と、
    第２の基板の表面全体に無電解メッキ層を形成し、さらに、前記第２の基板の表面に形成された無電解メッキ層の内の一面側に第２の接合層を積層して第２の積層体を形成する第２積層工程と、
    前記第１の接合層と前記第２の接合層とを接合することにより、前記第１の積層体と前記第２の積層体とを接合した後、前記第２の基板の表面に形成された無電解メッキ層の内の他面側に仮貼付基板を貼り付ける接合工程と、
    前記第１の基板を前記複数の化合物半導体層から剥離して、前記複数の化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させる除去工程と、
    前記複数の化合物半導体層に備えられるｎ型半導体層上にｎ型電極層を形成する電極形成工程と、
    前記仮貼付基板を前記第２の基板から剥離する仮貼付基板除去工程と、
    前記複数の化合物半導体層の各々の間に形成される分断溝に沿って、前記第２の積層体を切断するダイシング工程と、を具備してなり、
    前記第１の基板及び第２の基板が、ともに、熱膨張係数が５×１０−６／℃〜８×１０−６／℃の範囲の材料からなることを特徴とする発光ダイオードの製造方法。
  2. 前記第１の基板がサファイアからなり、前記第２の基板がモリブデン材料からなることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  3. 前記第１積層工程は、前記第１の接合層を、前記反射性ｐ型電極層上に、Ｎｉ層及びＡｕ層を順次積層して形成することを特徴とする請求項１又は２に記載の発光ダイオードの製造方法。
  4. 前記第２積層工程は、前記第２の接合層を、前記無電解メッキ層上に、Ｐｔ層及びＡｕＳｎ層を順次積層して形成することを特徴とする請求項１〜３の何れか１項に記載の発光ダイオードの製造方法。
  5. 前記第２積層工程は、前記無電解メッキ層をＮｉＰによって形成することを特徴とする請求項１〜４の何れか１項に記載の発光ダイオードの製造方法。
  6. 前記除去工程と前記電極形成工程との間において、前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする請求項１〜５の何れか1項に記載の発光ダイオードの製造方法。
  7. 前記絶縁膜形成工程と前記電極形成工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする請求項６に記載の発光ダイオードの製造方法。
  8. 請求項１〜７の何れか１項に記載の製造方法で得られる発光ダイオード。
  9. 請求項８に記載の発光ダイオードが用いられてなるランプ。
JP2007268054A 2007-10-15 2007-10-15 発光ダイオードの製造方法及び発光ダイオード、並びにランプ Pending JP2009099675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007268054A JP2009099675A (ja) 2007-10-15 2007-10-15 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268054A JP2009099675A (ja) 2007-10-15 2007-10-15 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Publications (1)

Publication Number Publication Date
JP2009099675A true JP2009099675A (ja) 2009-05-07

Family

ID=40702421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007268054A Pending JP2009099675A (ja) 2007-10-15 2007-10-15 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Country Status (1)

Country Link
JP (1) JP2009099675A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010013572A1 (de) 2009-04-16 2010-10-21 Tsubakimoto Chain Co., Nakanoshima Kettentrieb und eine Kette
CN101964385A (zh) * 2010-10-28 2011-02-02 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
JP2011187679A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置及びその製造方法
JP2011187496A (ja) * 2010-03-04 2011-09-22 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2012129457A (ja) * 2010-12-17 2012-07-05 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2012209599A (ja) * 2012-07-30 2012-10-25 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US8395179B2 (en) 2010-03-11 2013-03-12 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
CN103123946A (zh) * 2011-11-17 2013-05-29 株式会社迪思科 光器件层的移换装置和激光加工机
CN103325891A (zh) * 2012-03-23 2013-09-25 奇力光电科技股份有限公司 发光二极管元件及其制造方法
JP2014517518A (ja) * 2011-05-19 2014-07-17 晶能光電（江西）有限公司 窒化ガリウムベースフィルムチップの生産方法および製造方法
JP2014204016A (ja) * 2013-04-08 2014-10-27 株式会社高松メッキ メタル基板とｌｅｄチップとの接合方法
US9252335B2 (en) 2010-03-05 2016-02-02 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
EP2365538B1 (en) * 2010-03-08 2018-04-11 LG Innotek Co., Ltd. Light emitting diode and fabrication method thereof
CN108878604A (zh) * 2018-07-04 2018-11-23 中国科学院半导体研究所 一种垂直结构发光二极管芯片的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228540A (ja) * 2002-11-28 2004-08-12 Shin Etsu Handotai Co Ltd 発光素子
JP2005516415A (ja) * 2002-01-31 2005-06-02 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 半導体素子の製造方法
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
JP2006100793A (ja) * 2004-08-31 2006-04-13 Sumitomo Chemical Co Ltd 化合物半導体発光素子
JP2007110056A (ja) * 2005-09-13 2007-04-26 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2007536725A (ja) * 2004-04-28 2007-12-13 バーティクル，インク 縦構造半導体装置
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516415A (ja) * 2002-01-31 2005-06-02 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 半導体素子の製造方法
JP2004228540A (ja) * 2002-11-28 2004-08-12 Shin Etsu Handotai Co Ltd 発光素子
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
JP2007536725A (ja) * 2004-04-28 2007-12-13 バーティクル，インク 縦構造半導体装置
JP2006100793A (ja) * 2004-08-31 2006-04-13 Sumitomo Chemical Co Ltd 化合物半導体発光素子
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
JP2007110056A (ja) * 2005-09-13 2007-04-26 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010013572B4 (de) 2009-04-16 2022-09-22 Tsubakimoto Chain Co. Kettentrieb und eine Kette
DE102010013572A1 (de) 2009-04-16 2010-10-21 Tsubakimoto Chain Co., Nakanoshima Kettentrieb und eine Kette
JP2011187496A (ja) * 2010-03-04 2011-09-22 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
US9252335B2 (en) 2010-03-05 2016-02-02 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
EP2365538B1 (en) * 2010-03-08 2018-04-11 LG Innotek Co., Ltd. Light emitting diode and fabrication method thereof
US8729564B2 (en) 2010-03-09 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2011187679A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置及びその製造方法
US8445916B2 (en) 2010-03-09 2013-05-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US8395179B2 (en) 2010-03-11 2013-03-12 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
WO2012055186A1 (zh) * 2010-10-28 2012-05-03 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
US9202985B2 (en) 2010-10-28 2015-12-01 Enraytek Optoelectronics Co., Ltd. Light emitting diode and forming method thereof
CN101964385A (zh) * 2010-10-28 2011-02-02 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
US8969108B2 (en) 2010-10-28 2015-03-03 Enraytek Optoelectronics Co., Ltd. Light emitting diode and forming method thereof
US9048349B2 (en) 2010-12-17 2015-06-02 Disco Corporation Optical device wafer processing method
KR101758929B1 (ko) 2010-12-17 2017-07-17 가부시기가이샤 디스코 광 디바이스 웨이퍼의 가공 방법
CN102569056A (zh) * 2010-12-17 2012-07-11 株式会社迪思科 光器件晶片的加工方法
JP2012129457A (ja) * 2010-12-17 2012-07-05 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2014517518A (ja) * 2011-05-19 2014-07-17 晶能光電（江西）有限公司 窒化ガリウムベースフィルムチップの生産方法および製造方法
EP2711991A4 (en) * 2011-05-19 2015-05-20 Lattice Power Jiangxi Corp METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE
JP2013110137A (ja) * 2011-11-17 2013-06-06 Disco Abrasive Syst Ltd 光デバイス層の移替装置およびレーザー加工機
CN103123946A (zh) * 2011-11-17 2013-05-29 株式会社迪思科 光器件层的移换装置和激光加工机
CN103325891A (zh) * 2012-03-23 2013-09-25 奇力光电科技股份有限公司 发光二极管元件及其制造方法
JP2012209599A (ja) * 2012-07-30 2012-10-25 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2014204016A (ja) * 2013-04-08 2014-10-27 株式会社高松メッキ メタル基板とｌｅｄチップとの接合方法
CN108878604A (zh) * 2018-07-04 2018-11-23 中国科学院半导体研究所 一种垂直结构发光二极管芯片的制作方法
CN108878604B (zh) * 2018-07-04 2020-01-21 中国科学院半导体研究所 一种垂直结构发光二极管芯片的制作方法

Similar Documents

Publication Publication Date Title
JP5278317B2 (ja) 発光ダイオードの製造方法
JP2009099675A (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP5074138B2 (ja) 発光ダイオードの製造方法
JP5232975B2 (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP4951443B2 (ja) 発光ダイオードの製造方法
US8946745B2 (en) Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
JP2009105123A (ja) 発光ダイオードおよびその製造方法
TWI520387B (zh) 垂直結構半導體發光裝置及其製造方法
JP5310371B2 (ja) 半導体発光素子及びその製造方法
JP5232971B2 (ja) 窒化物系半導体発光素子の製造方法
JP2013102240A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2007081312A (ja) 窒化物系半導体発光素子の製造方法
WO2010109801A1 (ja) 発光ダイオード及びその製造方法、並びにランプ
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
JP2010067890A (ja) 発光素子
KR100886110B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP2006093675A (ja) 化合物半導体発光素子用正極、該正極を用いた発光素子およびランプ
US20070080365A1 (en) Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
US20070126008A1 (en) Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605