JP2005516415A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2005516415A
JP2005516415A JP2003564914A JP2003564914A JP2005516415A JP 2005516415 A JP2005516415 A JP 2005516415A JP 2003564914 A JP2003564914 A JP 2003564914A JP 2003564914 A JP2003564914 A JP 2003564914A JP 2005516415 A JP2005516415 A JP 2005516415A
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
support plate
laser beam
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003564914A
Other languages
English (en)
Other versions
JP5073915B2 (ja
Inventor
ミヒャエル フェーラー
ベルトルト ハーン
フォルカー ヘルレ
シュテファン カイザー
オッテ フランク
プレッスル アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10203795.7A external-priority patent/DE10203795B4/de
Priority claimed from DE10243757A external-priority patent/DE10243757A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2005516415A publication Critical patent/JP2005516415A/ja
Application granted granted Critical
Publication of JP5073915B2 publication Critical patent/JP5073915B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/16Composite materials, e.g. fibre reinforced
    • B23K2103/166Multilayered materials
    • B23K2103/172Multilayered materials wherein at least one of the layers is non-metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0106Neodymium [Nd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Abstract

本発明は、半導体層が高原形状の空間的なビームプロフィールを有しているレーザビームによる照射によって基板から分離されるという、半導体素子、殊に薄膜素子を製造するための方法を記述する。更に半導体層が分離の前に整合されている熱膨張係数を有する支持板に被着される。本発明は殊に、窒化化合物半導体を含んでいる半導体層に適している。

Description

本発明は、半導体層が基板からレーザビームの照射により分離されるという、半導体素子の製造方法に関する。
この形式の方法は例えばGaNをベースとしている基板レスルミネセンスダイオードの製造に使用される。この種の素子は半導体基体と、該半導体基体が固定されている支持板部とを含んでいる。半導体基体を製造するためにまず、半導体層が適当な基板上に作られ、次いで支持板と連結されかつそれから基板から解離される。上に半導体層が配置されている支持板の分割、例えばソーイングカットにより、それぞれが相応の支持板部分に固定されている多数の半導体基体が生じる。ここで重要なのは、半導体層の製造のために使用される基板が半導体層から除去されかつ同時に素子中の支持板ないし支持板部分として用いられないことである。
この製造方法は、基板および支持板に対して異なった材料が使用されるという利点を有している。これによりそれぞれの材料を、一方において半導体層の製造に対する種々異なっている要求にかつ他方において作動条件にお互いにほぼ無関係に整合させることができる。すなわち支持板はその機械的、熱的および光学的な特性に相応して半導体層の形成のための基板に対する要求に無関係に選択することができる。
殊に半導体層のエピタキシ−製造では、エピタキシ−基板に対する数多くの特別な要求が課せられる。例えば、基板および被着すべき半導体層の格子定数は相互に整合されなければならない。更に、基板はエピタキシ−条件、殊に1000℃を上回る温度に持ち堪えかつ当該の半導体材料のできるだけ均一な層のエピタキシャルな活着および成長に適したものでなければならない。
これに対して半導体基体の引き続く処理および作動のためには、例えば導電性および熱伝導性並びに光電素子の場合の放射透過性のような、支持板の別の特性が重視される。それ故にエピタキシー基板に適している材料は素子における支持板部分として適しているにしても制限がある場合が多い。更には、例えば炭化ケイ素基板のような比較的高価なエピタキシー基板の場合殊に、基板を何度か使用できるようにすることは望ましい。
上述した製造方法のために、半導体層の、基板からの解離は重要である。この解離は半導体と基板との境界面にレーザビームを照射することによって実現することができる。その際レーザビームは境界面の近傍で吸収されかつそこで半導体材料が分解されるように作用する。
半導体層の、基板からの分離は例えば、刊行物WO98/14986号に記載されているように、レーザ解離によって行うことができる。その際GaNおよびGaInN層の、サファイア基板からの解離のために、QスイッチNd:YAGレーザの、355nmのところにある周波数3倍化放射が使用される。サファイア基板はこの波長の放射に対して透過である。放射エネルギーは、サファイア基板とGaN半導体層との間の移行部における約100nmの厚さの境界層において吸収される。200mJ/cmの上方のパルスエネルギーでは、境界面において850℃以上の温度が実現される。GaN境界層はこの温度では窒素の発生下で分解され、半導体層と基板との結合が分離される。
この形式の方法では、半導体層の解離の際の不完全な材料分解に基づいて、半導体層上に基板残滓がくっついて残っているというおそれがある。例えば、このような形式および仕方でサファイア基板から分離されたGaN層に顕微鏡的なサファイア体、いわゆる「解離体(Abplatzer)」が存在していることが多い。
このようなサファイア残滓の直径は典型的には、5μmと100μmとの間にある。サファイア残滓のために半導体層の後続の処理は困難になりかつサファイアの高い機械的および化学的耐性に基づいて、その製造には比較的大きな手間がかかる。このために、解離された半導体層の一部しか引き続き処理されないまたは全体の層が使用不能になることにすらなりかねない。
普通は、解離されるべき半導体層の機械的な安定化が必要である。というのは、層厚は、そうしないと損傷、殊に層の断裂またはクラックのおそれが生じる危険がある程度に僅かであるからである。機械的な安定化のために、例えば、予め部分的にプロセス処理されていてもかまわない、半導体層と支持板との素材結合的な接続が適している。この形式の接続は少なくとも、それが後続の作製工程において生じる温度に損傷されずに持ち堪えるように非常に温度安定したものであるべきである。更に、この接続は、殊に素子の作動において発生する可能性がある温度の交番的な負荷においても安定状態を維持するものでなければならない。
支持板に半導体層を固定するために、接着剤が使用されることもある。その際出力が比較的高い場合、接着剤の制限された熱伝導性および導電性に基づいて問題が生じる可能性がある。この種の接着剤接続の制限された熱的な耐性のために更には、相応の素子の許容温度領域および結果的に最大限可能な損失電力が制限される。
本発明の課題は、半導体層がレーザビームを用いて基板から分離される半導体素子に対する改善された製造方法を開発することである。
この課題は、請求項1、2および13のいずれか1つに記載の方法によって解決される。本発明の有利な発展形態は従属請求項の対象である。
本発明によれば、半導体層をレーザビームを用いた照射によって基板から分離するようになっており、その際レーザビームは高原形状の、殊に矩形または台形のビームプロフィールを有している。このビームプロフィールによって、半導体層における基板残滓物の量が従来の分離方法に比べて著しく低減される。
高原形状のビームプロフィールとは、実質的に一定の強度分布を持った中心領域を有し、それにそれぞれ、下降する強度をもった側面領域が続いているという、レーザビームのトランスバーサルな強度分布の謂いである。有利には、中心領域におけるビーム強度の相対的な変動は5%より僅かである。
ビームプロフィールを一段と改善するために、レーザにビーム均質化器を後置するようにしてもよい。更に、レーザビームを半導体層に結像するために適当な光学系、例えば補正レンズ、減衰器。鏡、マスク構造体および/または投写器を含んでいることができるレンズ系を使用すると好適である。このような形式および手法で、材料分解のために必要であるエネルギー密度を、有利なビームプロフィールを劣化することなく調整設定することができる。
これに対して従来のレーザ分離方法において使用されるレーザは通例、ガウス形状のビームプロフィールを有している。この場合には、空間的に比較的著しく変化する、不均質なフィールド分配が半導体−基板境界面に生じ、結果的に種々異なった強さの材料分解が行われることになる。半導体層の後続の解離の際に、弱いまたは不完全な材料分解の個所で半導体層に基板残滓物がくっついたままになるというおそれが生じる。
有利には、本発明ではレーザビームはエキシマレーザによって生成される。エキシマレーザは通例、高原形状の、時として台形または矩形形式のビームプロフィールを有している。更に殊にレーザ媒体として希ガス−ハロゲン化合物を有するエキシマレーザでは、放出波長は窒化化合物半導体の解離のために特別適している紫外線のスペクトル領域にある。更に、典型的には1kWおよび100MWの間にある、エキシマレーザにおけるパルスピーク出力は、レーザビームのマスク結像の際におよび複数のレンズを通過した後にもエネルギー密度が材料分解のために十分である程度に大きい。
材料分解のために必要であるビーム強度を実現するために、レーザに対してパルス化された作動が好適である。持続波作動におけるレーザに比べて、解離すべき半導体層の過熱のおそれも低減される。レーザ照射による熱の搬出はパルス化されたレーザではパルス持続時間およびパルス間隔の相応の選択によって最適に調整設定することができる。
比較的大きなラテラル方向の拡がりを有する半導体層では、半導体層の隣接配置されている個別領域を順次照射して、ビーム面が必要以上に拡幅されるのが回避されるようにすると有利である。レーザパルスのビーム出力ないしエネルギーが決まっている場合ビーム面を大きくしていくと強度は低下するので、ビーム拡幅が強すぎる場合分解しきい値、すなわち材料分解に必要であるエネルギー密度を下回りかつ半導体層の完全な解離が妨げられる可能性がある。
この場合、レーザビームおよび/または上に半導体層が存在している基板を、照射される個別領域が全体として面全体を充填する配置構成になるようにガイドすれば特別有利である。それはどういうことかというと、照射される面の大部分に、時間的に、すなわち照射の時間空間にわたって、積分されて近似的に一定の空間的な強度分布が生じることである。この近似的に一定の空間的な強度分布に基づいて、解離される半導体層は有利なほど僅かな量の基板残滓物を有しないかまたは残滓物なしということすらある。照射される個別領域の上に述べた面を充填する全体配置構成のために、高原形状の、殊に矩形形状の空間的なビームプロフィールが特別有利である。
本発明の有利な発展形態において、レーザビームは半導体層ないし半導体−基板境界面のところで、長手方向寸法および横断方向寸法を有するビーム面を有しており、ここで長手方向寸法は横断方向寸法より著しく大きい。有利には長手方向寸法は横断方向寸法より係数5ないし10だけ大きいので、直線形式またはストライプ形式のビーム面が生じる。
半導体層は照射の期間、横断方向寸法に対して平行である方向に移動するので、照射の期間、直線形式またはストライプ形式のビーム面は解離すべき全体の半導体層を掃引する。照射の時間空間にわたって積分されてここでも、照射される半導体層の有利にも一定な強度分布が生じ、その際レーザビームに対して半導体層の簡単な直線的な運動で十分であるという点に別の利点がある。勿論それはこの場合、レーザビームが定置の場合の半導体層の運動によって並びに半導体層が定置の場合のレーザビームの相応のガイドによって実現することができる、半導体層とレーザビームとの間の相対運動である。
本発明において、半導体層と基板との間の直接的な境界面領域にレーザ放射を照射し、その結果放射エネルギーが境界面近傍で吸収されかつそこで材料分解が引き起こされるようにすることは有利である。このことは、基板がレーザ放射に対して透過でありかつ半導体層が基板を通して照射されることによって実現することができる。この配置構成の場合通例は、半導体層におけるレーザ放射の吸収は基板におけるレーザ放射の吸収より著しく大きく、その結果レーザビームは基板を殆ど損失なく通り抜けかつ高い吸収に基づいて境界面近傍で半導体層に吸収される。
放射吸収が必ずしも材料分解の場所で行われる必要はないことを指摘しておく。放射がまず別の場所で吸収されかつ引き続いて吸収された放射エネルギーの、材料分解の個所へのエネルギー搬送が行われるようにして、材料分解が実現されるようにすることもできる。場合によっては、放射が基板にも吸収されかつ引き続いて放射エネルギーが半導体層に搬送されるようにしてもよい。
本発明の別の観点において、半導体素子を製造するために、半導体層をレーザビームを用いて基板から分離するようになっており、その際分離の前に、半導体層は基板とは反対側で支持板に被着される、有利にははんだ付けされる。はんだ接続は、従来の接着剤接続に比べて高い熱伝導性および導電性によって特徴付けられている。
分離それ自体は有利には、既に説明した方法の1つに従って行われる。上に説明したこれらの分離方法においてはんだ接続が有利ではあるが、支持板と半導体層との間の接着剤接続も本発明の枠内にあることは勿論である。
はんだとして有利には、金を含有するはんだ、例えば金−錫はんだが使用される。この場合特別有利には、高い金成分、例えば65重量パーセントと85重量パーセントとの間にある金成分を有する金−錫はんだが特別有利である。
この種のはんだの溶融温度は典型的には278℃であり、従って電気的な素子のはんだ付けの際に通例生じる温度より高い。すなわち例えば、プリン基板にはんだ付けする際のはんだ付け温度は通例260℃より低い。これにより、素子のはんだ接合の際に半導体基体が支持板部から解離されることが妨げられる。
更に、はんだとして例えばパラジウム−インジウムはんだが適しており、その構成要素は約200℃という比較的低い初期温度において混ぜ合わされ、かつ混ぜ合わされた後には有利には660℃を上回る高い溶融温度を有している。
この形式の接続は例えば、半導体層にインジウム層を被着しかつ支持板にパラジウム−インジウム層を被着しかつ引き続いて支持板および半導体層を高められた圧力下で約200℃またはそれ以上という温度で接合することによって形成することができる。
勿論、パラジウム層を半導体層に被着しかつインジウム層を支持板に被着することもできる。更に、半導体層と金属層との間に、例えば半導体層の保護または良好な固着を保証する別の層を設けることも有利である。半導体上表面にチタン層、それからパラジウム層およびその上にインジウム層を備えている層列は、支持板上のパラジウム層との関連において特別有利である。
僅かな接触抵抗および有利なはんだ付け特性に関して、半導体層の、支持板の方を向いている方の側に、支持板にはんだ付けする前にコンタクト金属化部を設けるようにすれば好都合である。このために例えば白金−金金属化部が適している。
本発明の別の観点において、支持板の熱膨張係数aが半導体層の熱膨張係数aHLおよび/または基板の熱膨張係数a並びに場合によってはビームプロフィールおよびレーザビームパルスのパルス長に整合されて選択されるようになっている。一般に、熱膨張係数の整合とは、製造の際に発生するないし作動中設定されている温度領域において半導体層および支持板に損傷が生じない程度に係数差が小さいことである。殊にこれにより、製造期間中の基板、半導体層および支持板間のストレスを著しく低減することができる。これにより、支持板および半導体層におけるクラック形成のおそれは著しく低減される。
この点本発明の枠内において、半導体層の解離のために使用されるレーザパルスのスポットプロフィール(強度プロフィール)が半導体上表面へのレーザショット後にしばしば認められることが観察された。GaN半導体層の解離の場合、GaNの分解後に例えば、金属性のガリウムが表面に残される。発明者の研究によれば更に、レーザスポットの縁部にてGaN材料中にクラックが生じ、それが材料の引き続くプロセス処理の際に半導体層がその下に存在している支持板から局所的に剥がれることがあることが分かった。
今や、とりわけ、熱的効果がその原因であることが発見された。GaN半導体層において例えば、GaNの分解を実現するために、約800℃ないし1000℃の温度が局所的に半導体層中に実現されなければならない。レーザスポットの縁部のエネルギー密度が著しく低下すると、レーザスポットの内部に解離のために必要な温度を実現することができ、一方レーザスポットの直接的な周囲における半導体材料は比較的低温に留まる。
確かに、GaN表面で実現される温度が半導体層の層厚を介して著しく低下するが、半導体層の支持板側でレーザスポットの領域において更に400℃までの温度が実現される。従って、局所的に異なっている、レーザスポットおよびスポットの外側における温度に基づいて、半導体層においても支持板においても一般に異なっている、半導体材料および支持板材料の熱膨張係数に基づいて引っ張り応力が生じ、それがレーザスポット縁部において半導体材料中にクラックの観察される形成を引き起こすことがある。
クラックのあるこの形式の半導体層の引き続くプロセス処理において例えば、酸がクラックに沿って半導体層の下方に侵入することがありかつそこで例えばボンディング金属化部を破壊するという問題が生じる。
本発明では有利にも、熱的な特性が適合された固有の支持板材料が使用される。その際支持板の熱膨張係数aの選択のために殊に2つの工程、すなわちボンディングプロセスおよびレーザ照射が考慮される。
ボンディングプロセスにおいて、その上にエピタキシャル成長された半導体層を有する基板が支持板と一緒に全面的に、典型的には約400℃の温度に加熱されかつ引き続いて再び徐々に室温に冷却される。このステップにおいて層列体、すなわち基板/半導体層/支持板のストレスのバランスは実質的に基板および支持板によって決定される。基板および支持板の熱膨張係数aおよびaが相互に余りに強く異なっていると、層列体は冷却時に撓む可能性がある。支持板にクラックが形成される可能性もあるので、相応のチップはもはや十分な安定性を有していない。
この問題は図7に例示して示されている。そこに略示されている層列体20では、サファイア基板22上にGaN半導体21が成長されている。半導体層21の、基板22とは反対の側にコンタクト金属化部23が付されている。コンタクト金属化部23に支持板24として約400℃の温度でボンディングウェハがはんだ付けされている。
そこで支持板の熱膨張係数aがサファイア基板の熱膨張係数aより著しく小さいとすると、このボンディングステップにおいて支持板24中にクラック25が形成される可能性がある。
レーザ照射の際に半導体材料はレーザスポット内で局所的に、半導体材料の分解温度を上回る温度に加熱され、一方基板材料はレーザ放射の著しく僅かな吸収に基づいて冷たいままである。レーザ照射により半導体材料と基板との間の結合が分解によって解かれるので、半導体層および支持板の熱膨張係数aHLおよびaTの差が層列体におけるストレスのバランスを定める。aHLおよびaTの差が大きい場合、引っ張り応力が生じ、そのためにスポット縁部の個所において半導体材料にクラックが形成されることになる。
図8には、GaN層21の、サファイア基板22からの解離に対する問題点が再び示されている。層列体20をエキシマレーザの短いレーザパルス26で照射すると、レーザ放射はGaN層21の境界近傍の領域27において吸収されかつそこに800℃ないし1000℃の温度を生成する。半導体層21の、基板とは反対の側および接している領域28において更に、約400℃までの温度が実現される。レーザスポットの外側ではGaN層21およびコンタクト金属化部23は比較的低温を維持する。レーザスポットにラテラル方向に直接隣接している領域29および30における温度は典型的には300℃を大幅に下回ってる。GaN層21および支持板24ないしボンディングウェハの材料間の熱膨張係数が著しく異なっている場合には、エピタキシャルGaN層21にいわばクラック31が生じる可能性がある。
それ故に、支持板およびエピタキシャル半導体層におけるクラック形成を回避するために、熱膨張係数aが基板の熱膨張係数aとも半導体層の熱膨張係数aHLともそう著しくは異なっていない支持板材料が選択されなければならない。適当な熱膨張係数aの選択には、以下で一層詳細に説明するように、レーザ放射の放射プロフィールおよびパルス長も関係してくる。
本発明の方法の有利な形態において、支持板の熱膨張係数aを基板の熱膨張係数aよりも半導体層の熱膨張係数aHLに近接して選択するようにしている。この形式の選択により、半導体層におけるクラックの形成は効果的に低減するかまたは完全に回避することができる。
その際、支持板の熱膨張係数aが基板の熱膨張係数aとは45%またはそれ以下、有利には40%またはそれ以下だけ相異しているようにすれば、好適である。
殊に、熱膨張係数
a(Al)=7.5*10−6−1
を有するサファイア基板に対して、熱膨張係数aがa(Al)よりは下であるが、4.125*10−6−1より大きい、殊に4.5*10−6−1より大きい支持板材料が有利である。
半導体層の熱特性に関して、支持板の熱膨張係数aが半導体層の熱膨張係数aHLとは35%またはそれ以下、有利には25%またはそれ以下だけ相異しているようにすれば有利である。例えば熱膨張係数
a(GaN)=4.3*10−6−1
を有するGaNベース形半導体層のような窒化化合物半導体層の解離の際には殊に、a(GaN)より大きいが、5.8*10−6−1より小さい、殊に5.6*10−6−1より小さい熱膨張係数aを有する支持板材料が有利である。
従って、窒化化合物半導体層、例えばGaN層またはGaInN層の、サファイア基板からの解離のために、4.125*10−6−1と5.8*10−6−1との間、殊に4.5*10−6−1と5.6*10−6−1との間の熱膨張係数を有する支持板が特別申し分なく適している。
熱膨張係数aがこのように選択されている場合、半導体層を基板から分離するために、半導体層にクラック形成が生じることなく、レーザビームパルスの大きなパルス長、殊に15nsより長いパルス長を選択することができる。
本発明の特別有利な形態において、支持板はモリブデンを含んでいる。モリブデンの熱膨張係数
a(Mo)=5.21*10−6−1
は例えばa(GaAs)=6.4*10−6−1を有するGaAsの熱膨張係数よりa(GaN)に著しく接近している。層列体モリブデン−ボンディングウェハ/GaN半導体層/サファイア基板の場合、上述したような、レーザ照射の際のクラック形成の問題は著しく低減されている。モリブデンは更に十分安定しているので、ボンディングの際またはボンディング温度から室温に冷却する際にクラックが生じない。
本発明の方法の別の有利な形態において、支持板は鉄−ニッケル−コバルト合金を含んでおり、これは同様に有利な熱膨張係数
a(Fe−Ni−Co)=5.1*10−6−1
を有している。
熱膨張係数
a(Wo)=4.7*10−6−1
を有しているタングステンも支持板に対する有利な材料であることが認められている。一般に、金属の支持板材料はその粘り強さに基づいてボンディングプロセスの期間および室温への冷却の期間に極めてクラックし難いことが分かっている。
本発明の枠内において、支持板の熱膨張係数の選択の際、比較的短いレーザパルスが使用されるとき、半導体層の熱膨張係数に関して一層大きな許容偏差を許容することもできる。すなわち本発明によれば、半導体層の、基板からの分離のために、レーザビームパルスの小さなパルス長、例えば15nsより小さなパルス長が選択されるとき、支持板の熱膨張係数aは半導体層の熱膨張係数aHLとは35%またはそれ以上異なっているようにすることができる。こうすれば殊に、短いパルス持続時間においてa(GaAs)=6.4*10−6−1を有するGaAsボンディングウェハの使用が可能になる。
本発明の方法の有利な発展形態において、高原形状のビームプロフィールを有するレーザビームを用いた上に説明した解離方法において整合されている熱膨張係数を有する上に挙げた支持板を使用するようになっている。これには殊に、例えばレーザ活性媒体としてXeF,XeBr,XeCl,KrClまたはKrFを有するエキシマレーザの使用のような上述した有利な形態、矩形形状または台形形状の空間的な放射プロフィールの形態、200nmと400nmとの間にある放出波長の選択、適当な光学系および/またはビーム均質化器の後置接続または基板の、半導体層の複数の個別領域への連続的な照射も含まれている。
更に、既述したように、半導体層を、解離の前に有利には65重量パーセントないし85重量パーセントの高い金成分を有する金−錫はんだを用いてまたはパラジウム−インジウムはんだにより支持板にはんだ付けすることができ、その際任意選択的にその前に更に、半導体層の、基板とは反対の側に、例えば金および/または白金を含んでいる金属化部を被着することができる。
本発明の方法の別の利点として、熱的に整合された支持板の使用によって、過去において例えばエピタキシャルなGaN層において支持板としてのGaAsボンディングウェハとの関連において観察された、半導体層と支持板との間の固着が不十分であるという問題も解決されることが分かった。本発明の全体の層列体におけるストレスバランスのコントロールはボンディング金属化部も一緒に含めかつこれにより、上述の固着問題に関して効果的な方策を講ずる。
本発明は、窒化化合物半導体を含んでいる半導体層に対して殊に適している。窒化物化合物半導体は例えば、GaN、AlGaN、InGaN、AlInGaN、InNまたはAlNのような化学元素の周期系の第3族および/または第5族の元素の窒化化合物である。その際半導体層は種々の窒化物化合物半導体の複数の個別層を含んでいるようにしてもよい。すなわち、半導体層は例えば、従来のpn接合、二重ヘテロ構造、単一量子井戸構造(SQWストラクチャ)または多重量子井戸構造(MQWストラクチャ)を有していることができる。この種のストラクチャは当業者には公知であり、従ってここでは詳しく説明しない。有利には、発光ダイオード(LED)またはレーザダイオードのような光放出ダイオードのような、光電素子におけるこの形式のストラクチャが使用される。
一般に本発明の枠内において、窒化化合物半導体に対して殊に、砒化ガリウム、ゲルマニウム、モリブデン、シリコンまたは例えば鉄、ニッケルおよび/またはコバルトをベースにした合金を含んでいる支持板が適している。有利には上に列記した有利な材料モリブデン、タングステンまたは鉄−ニッケル−コバルト合金をベースにした支持板が使用される。
窒化化合物半導体層のエピタキシャル製造に対する基板として例えば、シリコン、シリコンカーバイドまたは酸化アルミニウムないしサファイア基板が適しており、その際サファイア基板は有利には半導体層の分離のために使用されるレーザビームに対して、殊に紫外線のスペクトル領域において透過性である。これにより、半導体層の解離の際に、基板を通した半導体層の照射が可能になる。
本発明の方法は、典型的には約50μm以下の厚さを有する半導体層を有している薄膜チップに有利に適用することができる。薄膜チップは例えば、光電チップ、殊に例えばルミネセンスダイオードチップのような放射生成チップであってよい。
本発明のその他の要件、特長および有効果性は図1ないし8と関連した本発明の以下の3つの実施例の説明から明らかである。
その際:
図1Aないし図1Eは、5つの中間工程に基づいて本発明の方法の第1実施例を略示し、
図2Aおよび図2Bはそれぞれ、本発明の方法の第2実施例の2つの変形形態を略示し、
図3Aおよび図3Bは、図2Aに図示の方法におけるレーザビームのビームプロフィールを略示し、
図4は、図2Aに図示の方法における結果生じる強度分布を略示し、
図5は、本発明の方法の第3実施例を略示し、
図6Aないし図6Cは、ガウス形状の強度分布が使用される場合の製造方法を略示し、
図7は、支持板におけるクラックの生成を説明するための略図であり、
図8は、半導体層におけるクラックの生成を説明するための略図である。
同じまたは同じ作用をする要素には各図において同一の参照符号が付されている。
図1に図示の方法の第1の工程、つまり図1Aにおいて、基板1に半導体層2が被着される。これは窒化化合物半導体、例えばサファイア基板にエピタキシャル成長されるInGaN層であってよい。更に、半導体層2は、例えばGaN、AlN、AlGaN、InNまたはInAlGaNを含んでいることができかつ基板1上に順次成長される複数の個別層から成るものであってもよい。
次の工程、図1Bにおいて、半導体層2に基板とは反対の側においてコンタクト金属化部3が付けられる。コンタクト金属化部3を用いて、半導体層2と後の工程で取り付けるべき電気的な接続部、例えば接続ワイヤとの間に僅かな接触抵抗が実現される。更に、コンタクト金属化部3は半導体層2のはんだ付け特性を改善する。
コンタクト金属化部3は例えば、薄い金および/または白金含有層の形で蒸着またはスパッタリングすることができる。
次に、コンタクト金属化部3に支持板4がはんだ付けされる(図1C)。はんだ5として、有利には金を含有しているはんだ、例えば金成分が65重量パーセントと85重量パーセントとの間にある金−錫はんだが使用される。この種のはんだ接続は高い熱伝導性および温度交番負荷下での高い安定性によって特徴付けることができる。
はんだ接続は375℃の接合温度において実現することができ、その際1.0barより低い比較的僅かな接合圧力が必要である。この僅かな接合圧力により、半導体層が非常に薄い場合にも、半導体層2の機械的な損傷なしに支持板4との接続が可能になる。
支持板4として例えば、サファイアのような類似の熱膨張係数を有するGaAsウェハを使用することができる。
有利にはモリブデンから成るボンドウェアの形の支持板4が設けられている。ボンドウェアの熱膨張係数a(Mo)=5、21*10−6−1およびサファイア基板の熱膨張係数a(Al)=7、5*10−6−1は相互に比較的接近しているので、熱的に引き起こされる、半導体層2中のストレスは僅かに抑えられる。更にモリブデンは十分に靱性であるので、ボンディングの際およびボンディング温度を室温に冷却する際に、モリブデンのボンディングウェハにクラックは生じない。
GaAsウェハに代わって、本発明においてGeウェハを使用することもできる。ゲルマニウムの熱膨張係数はGaAsの熱膨張係数に類似しているので、これに関して差は殆ど生じない。しかしGeウェハは、GaAsウェハに比べて、それをより簡単にソーイングできるという利点を有しており、その際殊に、砒素を含む、毒性のソーイング屑が生じない。更に、Geウェハは機械的により安定している。すなわち例えば200μm厚のGeウェハによって既に十分な安定性が実現され、これに対して相応のGaAsウェハの厚さは600μmより大きい。この場合有利にも、次の工程においてGeウェハを研削により薄くする必要もない。更にGeウェハは通例、GaAsウェハよりコスト面で著しく有利である。
有利にも、Geウェハとの関連において、はんだとして金を含有するはんだまたは金そのものが使用される。これにより、半導体層との特別しっかりした接続が実現される。特別有利には、AuSb表面層を任意選択的に備えることができる金蒸着されたGeウェハが使用される。
引き続く工程、図1Dにおいて、半導体層2に基板1を通って高原形状のビームプロフィール7を有するレーザビーム6が照射される。放射エネルギーは主に、半導体層2において吸収されかつ半導体層2と基板1との間の境界面に材料分解が生じ、その結果次いで基板1をはぎ取ることができる。
本発明で重要なのは、ビームプロフィールおよび入力結合されるビームパワーが次のように選定されていることである:基板1と半導体層2との間の境界面で局所的に、材料分解のために十分である高い温度が生じるが、この温度は半導体層の層厚を介して大幅に低下して、支持板4と半導体層のコンタクト金属化部との間の接続部5が不都合な影響を受けない、すなわち溶融しない。
有利にも、材料分解に基づいて発生する強い機械的な負荷ははんだ層によって受け取られ、その結果数ミクロメータという厚さの半導体層でも基板から破壊せずに解離することができる。
レーザビーム6のトランスバーサルなビームプロフィール7も図1Dに示されている。ラインA−Aに沿ってビーム強度が示されている。ビームプロフィール7は中央の領域17を有し、ここでは強度は実質的に一定である。この中央領域17の横に側面領域18が続き、これら領域では強度は急峻に降下する。急峻の形式に応じて、ビームプロフィールは台形(直線的な降下)になるかまたは降下が非常に急峻である場合には矩形になる。
放射源として、XeFエキシマレーザが特別適している。エキシマレーザの高い増幅度および典型的な共振器ジオメトリーに基づいて、空間的なビームプロフィールは高原形状でありかつそれ故に本発明に対して特別に適している。更に、1kWないし100MWの領域にあるエキシマレーザの高いパルスピーク強度並びに紫外線スペクトル領域にある放出波長は本発明において有利である。
レーザビームは適当な光学系を用いて基板を通って半導体層2に集束されかつそこに、約1mm×2mmまたはそれ以上の典型的なビーム面を有する。ビーム面内の強度分布は大幅に均一であり、その際200mJ/cmおよび800mJ/cmの間のエネルギー密度が実現される。均質な強度分布と関連してこのエネルギー密度により、半導体層の、基板からの残滓のない分離が可能になる。
このことは例として、サファイア基板上のInGaN層で実験的に証明された。詳細にはInGaN層に、351nmの波長および25nsのパルス持続時間を有するXeFエキシマレーザのパルス化されたビームが照射された。サファイア基板がこの波長のビームに対して透過である一方、ビームはInGaN半導体層において強く吸収される。基板に対する移行部における薄い境界層はエネルギー供給によって800℃ないし1000℃の温度に加熱される。この温度で、窒素が発生されてレーザスポットにて半導体材料が分解しかつ半導体層14と基板12との結合が分離される。
択一的に、KrFエキシマレーザにより匹敵する残滓のない分離を実施することができる。放出波長は約248nmによって大幅に紫外線のスペクトル領域内にある。この場合30nm×10nmの寸法を有する比較的大きなビーム横断面の場合にも、半導体層の、基板からの残滓のない分離のために、相応に、150mJ/cmと600mJ/cmとの間、有利には150mJ/cmと450mJ/cmとの間にあるエネルギー密度で十分である。更に、約282nm、308nmないし222nmの放出波長を有するXeBrエキシマレーザ、XeClエキシマレーザおよびKrClエキシマレーザが本発明には適していることが分かっている。
レーザビームを用いた照射後、図1Eに示されているように、基板1を解離することができ、その際半導体層2はほぼ基板残滓物なく支持板4に留まりかつ引き続き処理することができる。
図2Aには本発明の方法の第2の実施例が示されている。図1に示された方法とは異なってここでは、半導体層2の個別領域8が順次レーザビームにさらされる。近似的に矩形形状の個別領域8は面を覆っておりかつ少し重なって配置されている。その際この重なりはビームプロフィール7のエッジ領域18における強度低下を補償するために用いられる。個別領域は更にマトリクス形式に配置されており、その際強度分布をできるだけ均一に分布するためにマトリクス行を相互にずらすと有利である。個別領域8の択一的な配置は図2Bに示されている。
個別領域8内のレーザビームのビームプロフィールが図3Aおよび図3Bに図示されている。図3Aには図2Aないし図2Bに図示の座標系9のX軸に沿った強度が示されており、図3BにはY軸に沿った相応の強度経過が示されている。両方のプロフィールとも台形形式であり、すなわち中央領域17a,17bを有し、そこに急峻な強度降下を有する側面領域18a,18bが続いている。
図2aに図示の、半導体層の個別照射でその結果生じる強度分布が図4に示されている。全体の照射時間にわたって積分される強度がラインB−Bに沿って示されている。半導体層2の全体の面にわたってほぼ均一な、殆ど一定の強度分布が生じ、この分布のために半導体層2の、基板1からの残滓のない分離が可能になる。
これに対して図6には、ビームプロフィールに関して、従来技術による相応の方法が図示されている。この場合に使用されるレーザ、例えば周波数3倍化Nd:YAGレーザはガウス形状のビームプロフィール15を有する近似的に円形状のビーム面を有している。
図2Aないし図2Bに相応するラスタ形状の、半導体層の順次照射される領域14の配置が図6Aに示されている。
所属のビームプロフィール15、すなわち座標系9のX軸ないしY軸に沿った強度分布は図6Bに示されている。円形状のビーム面を生じさせる回転対称な強度分布に基づいて、2つの軸に沿った強度分布は近似的に等しい。強度分布は座標系9の原点に最大の強度を有するガウス曲線に相応している。
この種のレーザビームによって分解しきい値に達するために、一般にビームの集束化が必要である。その際分解しきい値はビーム中心においては越えられ、一方エッジ領域においては材料分解のためのエネルギー密度は僅かにすぎる。図6Aの半導体層のラスタ形式の照射の際、それが図4に図示されているように、近似的に一定の強度分布は実現されない。全体のビームプロフィールに関する強度変化および殊にビーム中心における顕著な強度最大値により、半導体層内に数多くの強度最大値および最小値が生じることになる。
全体の照射時間にわたって積分される、図6Aに示されているラインC−Cに沿った強度の経過の例13が図6Cに示されている。強度経過13の変化のために、不均一な材料分解が生じ、その際殊に強度分布の最小値においては分解しきい値を下回る可能性がある。
材料分解のために必要なエネルギー密度が実現されない個所では、半導体材料がそのまま残る。窒化化合物半導体の場合には窒素のようなガスが発生されることもある、この個所の周辺の材料分解に基づいて、局所的に高い圧力が生じる可能性があり、この圧力によって粒子が基板からはがされる。これら粒子は分解されない半導体材料の個所に付着する可能性があり、そうなった場合最終的に、解離された半導体層上に基板残滓物が残ることになる。
このことを防止するために、従来の方法において放出強度を一段と高めることができたかもしれない。しかしそうした場合、強度最大値の個所での過熱により半導体層が損傷されるおそれが生じることになる。
図5には本発明の方法の第3の実施例が示されている。図1および図2に示されている方法とは異なってここではレーザビームは、ストリップ形状の放射面19が生じるように、半導体層2に結像される。その際放射面19は長手方向寸法aおよび横断方向寸法bを有しており、その際長手方向寸法aは横断方向寸法bより著しく大きい。相応の放射面はエキシマレーザ11では例えば、適当なマスク光学素子12を用いて形成することができる。有利には長手方向寸法aは半導体層2の相応の寸法より大きく、その結果半導体層2はこの方向において完全に照射される。その際ビームプロフィールの側面領域18における強度低下は分離方法には影響しない。というのは、側面領域18は半導体層2の外側に存在しているからである。
半導体層2は照射の間、横断方向寸法bの方向に移動するので、全体の半導体層2は均一に照射される。典型的にはナノ秒の領域にある十分に短いパルス持続時間を有するパルス化されたレーザでも、半導体層2上にストリップ形状の個別面に連続的な照射が生じる。というのは半導体層2は実質的にレーザパルス間を更に移動しかつ照射はこの移動に対して瞬時の内に行われるからである。
実施例に基づいた本発明の説明は、勿論本発明のこのへの制限と見なされるものではない。実施例の個々の観点は本発明の枠内において殆ど任意に組み合わせることができる。
本発明の方法の第1実施例の第1の中間工程の略図 本発明の方法の第1実施例の第2の中間工程の略図 本発明の方法の第1実施例の第3の中間工程の略図 本発明の方法の第1実施例の第4の中間工程の略図およびトランスバーサルなビームプロフィール 本発明の方法の第1実施例の第5の中間工程の略図 本発明の方法の第2実施例の1つの変形形態の略図 本発明の方法の第2実施例の別の変形形態の略図 図2Aに図示の方法におけるレーザビームのビームプロフィールの略図 図2Aに図示の方法におけるレーザビームの別のビームプロフィールの略図 図2Aに図示の方法における結果生じる強度分布の略図 本発明の方法の第3実施例の略図 ガウス形状の強度分布が使用される場合の製造方法を説明する略図 ガウス形状の強度分布が使用される場合の強度分布の略図 ガウス形状の強度分布が使用される場合の強度経過の略図 支持板におけるクラックの生成を説明するための略図 半導体層におけるクラックの生成を説明するための略図

Claims (39)

  1. 半導体層(2)をレーザビーム(6)を用いた照射によって基板(1)から分離するという半導体素子の製造方法において、
    レーザビーム(6)は高原形状の空間的なビームプロフィール(7)を有している
    ことを特徴とする方法。
  2. 半導体層(2)をレーザビーム(6)を用いた照射によって基板(1)から分離するという半導体素子の製造方法において、
    レーザビーム(6)をエキシマレーザによって生成する
    ことを特徴とする方法。
  3. エキシマレーザはレーザ活性媒体として希ガス−ハロゲン化合物、例えばXeF,XeBr,XeCl,KrClまたはKrFを含んでいる
    請求項1または2記載の方法。
  4. レーザビーム(6)は高原形状の空間的なビームプロフィール(7)を有している
    請求項2または3記載の方法。
  5. レーザビーム(6)は矩形形状または台形形状の空間的なビームプロフィールを有している
    請求項1から4までのいずれか1項記載の方法。
  6. レーザビーム(6)をレーザによってパルス作動において生成する
    請求項1から5までのいずれか1項記載の方法。
  7. レーザビーム(6)の波長は200nmと400nmとの間にある
    請求項1から6までのいずれか1項記載の方法。
  8. レーザビーム(6)は、照射される領域内でレーザビーム(6)によって生成されるエネルギー密度が100mJ/cmと1000mJ/cmとの間、例えば150mJ/cmと800mJ/cmとの間にあるように、半導体層(2)に集束する
    請求項1から7までのいずれか1項記載の方法。
  9. 半導体層(2)の複数の個別領域(8)を順次照射する
    請求項1から8までのいずれか1項記載の方法。
  10. 個別領域(8)は、照射される半導体層(2)の主要な部分に対して時間的に積分されて空間的に近似的に一定の強度分布(10)が生じるように面を充填して配置されている
    請求項9記載の方法。
  11. レーザビーム(6)は半導体層(2)のところで、長手方向寸法(a)および横断方向寸法(b)を有するビーム面を有しており、ここで長手方向寸法(a)は横断方向寸法(b)より大きく、かつ
    半導体層(2)は横断方向寸法(b)の方向に沿った照射の期間にレーザビーム(6)に対して相対的に移動される
    請求項1から10までのいずれか1項記載の方法。
  12. 基板(1)はレーザビーム(6)に対して少なくとも部分的に透過性でありかつ
    半導体層(2)を基板(2)を通して照射する
    請求項1から11までのいずれか1項記載の方法。
  13. 半導体層(2)をレーザビーム(6)を用いた照射によって基板(1)から分離するという半導体素子の製造方法において、
    基板(1)の分離の前に、半導体層(2)を基板(1)とは反対側で支持板(4)に被着させる、有利にははんだ付けする
    ことを特徴とする方法。
  14. レーザビーム(6)はパルス化されている
    請求項13記載の方法。
  15. 支持板の熱膨張係数aをビームプロフィールおよび/またはレーザビームパルスのパルス長および半導体層の熱膨張係数aHLおよび基板の熱膨張係数aに合わせて選択して、製造の期間に基板、半導体層および支持板間のストレスが低減されるようにする
    請求項13または14記載の方法。
  16. 支持板の熱膨張係数aを基板の熱膨張係数aよりも半導体層の熱膨張係数aHLに近接して選択する
    請求項15記載の方法。
  17. 支持板の熱膨張係数aは基板の熱膨張係数aとは45%またはそれ以下、有利には40%またはそれ以下だけ相異している
    請求項15または16記載の方法。
  18. 支持板の熱膨張係数aは半導体層の熱膨張係数aHLとは35%またはそれ以下、有利には25%またはそれ以下だけ相異している
    請求項15から17までのいずれか1項記載の方法。
  19. 支持板は約4.3*10−6−1と約5.9*10−6−1との間、有利には約4.6*10−6−1と約5.3*10−6−1との間にある熱膨張係数を有している
    請求項15から18までのいずれか1項記載の方法。
  20. 支持板(4)は砒化ガリウム、シリコン、銅、鉄、ニッケルおよび/またはコバルトを含んでいる
    請求項13から19までのいずれか1項記載の方法。
  21. 支持板はモリブデンを含んでいる
    請求項13から20までのいずれか1項記載の方法。
  22. 支持板は鉄−ニッケル−コバルト合金を含んでいる
    請求項13から21までのいずれか1項記載の方法。
  23. 支持板はタングステンを含んでいる
    請求項13から22までのいずれか1項記載の方法。
  24. 支持板はゲルマニウムを含んでいる
    請求項13から23までのいずれか1項記載の方法。
  25. 半導体層の、基板からの分離のために、レーザビームパルスの大きなパルス長、例えば15nsより大きなパルス長を選択する
    請求項14から24までのいずれか1項記載の方法。
  26. 支持板の熱膨張係数aは半導体層の熱膨張係数aHLとは35%またはそれ以上異なっており、かつ
    半導体層の、基板からの分離のために、レーザビームパルスの小さなパルス長、例えば15nsより小さなパルス長を選択する
    請求項15から25までのいずれか1項記載の方法。
  27. 半導体層(2)を、金および/または錫またはパラジウムおよび/またはインジウムを含んでいるはんだを用いて支持板(4)にはんだ付けする
    請求項13から26までのいずれか1項記載の方法。
  28. 半導体層(2)を支持板(4)に接続する前に、半導体層(2)の、支持板(4)とは反対の側に金属化部を被着する
    請求項13から27までのいずれか1項記載の方法。
  29. 金属化部は金および/または白金を含んでいる
    請求項28記載の方法。
  30. 半導体層(2)は複数の個別層から成っている
    請求項1から29までのいずれか1項記載の方法。
  31. 半導体層(2)ないし半導体層の少なくとも1つは窒化化合物半導体を含んでいる
    請求項1から30までのいずれか1項記載の方法。
  32. 窒化化合物半導体層は第3族および/または第5族の元素の窒化化合物である
    請求項31記載の方法。
  33. 半導体層(2)ないし個別層の少なくとも1つは、0≦x≦1,0≦y≦1およびx+y≦1を有するInAlyGa1−x−yN、例えばGaN,AlGaN,InGaN,AlInGaN,AlNまたはInNwi含んでいる
    請求項31または32に記載の方法。
  34. 基板(1)はシリコン、シリコンカーバイドまたは酸化アルミニウム、例えばサファイアを含んでいる
    請求項1から33までのいずれか1項記載の方法。
  35. 半導体層(2)を請求項1から12までのいずれか1項記載の方法を用いて基板(1)から分離する
    請求項13から34までのいずれか1項記載の方法。
  36. 半導体層(2)をエピタキシー方法を用いて基板(1)に被着する
    請求項1から23までのいずれか1項記載の方法。
  37. 半導体層(2)は。50μmより小さいかまたはそれに等しい厚さを有している
    請求項1から36までのいずれか1項記載の方法。
  38. 半導体素子は、成長する半導体層からその成長後に基板が少なくとも部分的に除去される薄膜素子である
    請求項1から37までのいずれか1項記載の方法。
  39. 半導体素子は光電素子、例えばルミネセンスダイオードのような放射生成素子である
    請求項1から38までのいずれか1項記載の方法。
JP2003564914A 2002-01-31 2003-01-30 半導体素子の製造方法 Expired - Lifetime JP5073915B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10203795.7 2002-01-31
DE10203795.7A DE10203795B4 (de) 2002-01-31 2002-01-31 Verfahren zur Herstellung eines Halbleiterbauelements
DE10243757.2 2002-09-20
DE10243757A DE10243757A1 (de) 2002-01-31 2002-09-20 Verfahren zur Herstellung von Halbleiterchips
PCT/DE2003/000260 WO2003065420A2 (de) 2002-01-31 2003-01-30 Verfahren zur herstellung eines halbleiterbauelements

Publications (2)

Publication Number Publication Date
JP2005516415A true JP2005516415A (ja) 2005-06-02
JP5073915B2 JP5073915B2 (ja) 2012-11-14

Family

ID=27664551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003564914A Expired - Lifetime JP5073915B2 (ja) 2002-01-31 2003-01-30 半導体素子の製造方法

Country Status (5)

Country Link
US (3) US7588998B2 (ja)
EP (1) EP1470573B1 (ja)
JP (1) JP5073915B2 (ja)
TW (1) TWI226139B (ja)
WO (1) WO2003065420A2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140186A (ja) * 2004-11-10 2006-06-01 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びledヘッドを用いた画像形成装置
JP2009099675A (ja) * 2007-10-15 2009-05-07 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
WO2012002155A1 (ja) * 2010-06-29 2012-01-05 ウシオ電機株式会社 レーザリフトオフ方法及びレーザリフトオフ装置
JP2012526369A (ja) * 2009-05-08 2012-10-25 ▲東▼莞市中▲か▼半▲導▼体科技有限公司 固体レーザーリフトオフ(Lift−off)装置およびそのリフトオフ方法
DE102012211984A1 (de) 2011-07-11 2013-01-17 Disco Corporation Trennverfahren für ein Substrat einer optischen Einrichtung
DE102012218916A1 (de) 2011-10-18 2013-04-18 Disco Corporation Laserbearbeitungsvorrichtung aufweisend eine Plasmaerfassungseinrichtung
JP2013513487A (ja) * 2009-12-09 2013-04-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ビームスプリッタを用いたレーザリフトオフ法のための方法および装置
EP2595202A2 (en) 2011-11-17 2013-05-22 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2013107128A (ja) * 2011-11-24 2013-06-06 Disco Corp 光デバイスウエーハの加工方法
JP2013143508A (ja) * 2012-01-11 2013-07-22 Disco Abrasive Syst Ltd 基板剥離装置及び基板剥離方法
US8530256B2 (en) 2011-03-11 2013-09-10 Stanley Electric Co., Ltd. Production process for semiconductor device
JP2013206959A (ja) * 2012-03-27 2013-10-07 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
US8664028B2 (en) 2011-03-11 2014-03-04 Stanley Electric Co., Ltd. Semiconductor device production process
JP2014055091A (ja) * 2012-09-13 2014-03-27 Osaka Univ Iii−v族化合物結晶製造方法、種結晶形成基板製造方法、iii−v族化合物結晶、半導体装置、iii−v族化合物結晶製造装置、種結晶形成基板製造装置
US8759195B2 (en) 2010-12-24 2014-06-24 Disco Corporation Optical device wafer processing method
US8772808B2 (en) 2011-03-22 2014-07-08 Stanley Electric Co., Ltd. Semiconductor light emitting element and manufacturing method thereof
DE102014200518A1 (de) 2013-01-17 2014-07-17 Disco Corporation Trennvorrichtung
US9048349B2 (en) 2010-12-17 2015-06-02 Disco Corporation Optical device wafer processing method
JP2016504773A (ja) * 2013-01-24 2016-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
JP2020191432A (ja) * 2019-05-24 2020-11-26 株式会社ディスコ 移設方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
CN100595938C (zh) 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
KR101247727B1 (ko) 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
WO2004068567A1 (de) * 2003-01-31 2004-08-12 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und verfahren zu dessen herstellung
WO2005071763A2 (de) * 2004-01-26 2005-08-04 Osram Opto Semiconductors Gmbh Dünnfilm-led mit einer stromaufweitungsstruktur
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
KR101361630B1 (ko) * 2004-04-29 2014-02-11 오스람 옵토 세미컨덕터스 게엠베하 방사선 방출 반도체 칩의 제조 방법
KR100595884B1 (ko) * 2004-05-18 2006-07-03 엘지전자 주식회사 질화물 반도체 소자 제조 방법
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102008050573A1 (de) 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
CN101740331B (zh) * 2008-11-07 2012-01-25 东莞市中镓半导体科技有限公司 利用固体激光器无损剥离GaN与蓝宝石衬底的方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないsos基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いsos基板
CN102714150B (zh) 2009-12-07 2016-01-20 Ipg微系统有限公司 激光剥离系统及方法
US9669613B2 (en) * 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
CN101964385B (zh) * 2010-10-28 2012-08-29 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9490193B2 (en) 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
US20150279945A1 (en) * 2012-10-26 2015-10-01 Daniel Francis Semiconductor devices with improved reliability and operating life and methods of manufactuirng the same
US10319789B2 (en) 2016-08-12 2019-06-11 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component and an optoelectronic component
DE102018101569A1 (de) * 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Oberflächenemittierender halbleiterlaserchip
TWI678748B (zh) * 2018-10-18 2019-12-01 大陸商蘇州工業園區雨竹半導體有限公司 將測試樣品自晶圓基材分離方法
KR102174928B1 (ko) * 2019-02-01 2020-11-05 레이저쎌 주식회사 멀티 빔 레이저 디본딩 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4120706A (en) * 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
JPS592171B2 (ja) 1979-06-11 1984-01-17 工業技術院長 光による熱処理方法
US4752668A (en) * 1986-04-28 1988-06-21 Rosenfield Michael G System for laser removal of excess material from a semiconductor wafer
US4749840A (en) 1986-05-16 1988-06-07 Image Micro Systems, Inc. Intense laser irradiation using reflective optics
JP2908818B2 (ja) 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
US5326424A (en) * 1989-12-06 1994-07-05 General Motors Corporation Cubic boron nitride phosphide films
US5300756A (en) 1991-10-22 1994-04-05 General Scanning, Inc. Method for severing integrated-circuit connection paths by a phase-plate-adjusted laser beam
JP3237888B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
DE4324318C1 (de) 1993-07-20 1995-01-12 Siemens Ag Verfahren zur Serienverschaltung einer integrierten Dünnfilmsolarzellenanordnung
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JP3269251B2 (ja) 1994-03-31 2002-03-25 株式会社デンソー 積層型半導体装置の製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5674758A (en) 1995-06-06 1997-10-07 Regents Of The University Of California Silicon on insulator achieved using electrochemical etching
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE19546443A1 (de) 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US5828088A (en) 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
DE19706279A1 (de) 1997-02-18 1998-08-20 Siemens Ag Laservorrichtung
US5838870A (en) 1997-02-28 1998-11-17 The United States Of America As Represented By The Secretary Of The Air Force Nanometer-scale silicon-on-insulator photonic componets
EP0867919B1 (en) 1997-03-26 2004-09-08 Canon Kabushiki Kaisha Semiconductor substrate and process for producing same
JPH10326884A (ja) 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
US5998291A (en) 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
US6380097B1 (en) 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
DE19821544A1 (de) 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6136141A (en) * 1998-06-10 2000-10-24 Sky Solar L.L.C. Method and apparatus for the fabrication of lightweight semiconductor devices
US6504180B1 (en) 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
US6169298B1 (en) 1998-08-10 2001-01-02 Kingmax Technology Inc. Semiconductor light emitting device with conductive window layer
JP2000174350A (ja) 1998-12-10 2000-06-23 Toshiba Corp 光半導体モジュール
US6744800B1 (en) 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
JP2001015798A (ja) 1999-06-29 2001-01-19 Toshiba Corp 半導体発光素子
EP1130629A1 (en) 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
US6287882B1 (en) 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
DE10056645B4 (de) 2000-11-09 2007-03-08 Azzurro Semiconductors Ag Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
US6864158B2 (en) 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
EP1244139A2 (en) 2001-03-23 2002-09-25 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
JP2003007616A (ja) 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
US6723165B2 (en) 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
US6902098B2 (en) 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
JP4524953B2 (ja) 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2002343717A (ja) 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
DE10203795B4 (de) 2002-01-31 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
DE10303978A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR100504178B1 (ko) 2003-01-22 2005-07-27 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093562B2 (en) 2004-11-10 2015-07-28 Oki Data Corporation Semiconductor composite apparatus, method for manufacturing the semiconductor composite apparatus, LED head that employs the semiconductor composite apparatus, and image forming apparatus that employs the LED head
JP2006140186A (ja) * 2004-11-10 2006-06-01 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びledヘッドを用いた画像形成装置
JP2009099675A (ja) * 2007-10-15 2009-05-07 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2012526369A (ja) * 2009-05-08 2012-10-25 ▲東▼莞市中▲か▼半▲導▼体科技有限公司 固体レーザーリフトオフ(Lift−off)装置およびそのリフトオフ方法
US8946098B2 (en) 2009-12-09 2015-02-03 Osram Opto Semiconductors Gmbh Device for a laser lift-off method and laser lift-off method
JP2013513487A (ja) * 2009-12-09 2013-04-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ビームスプリッタを用いたレーザリフトオフ法のための方法および装置
JP2012015150A (ja) * 2010-06-29 2012-01-19 Ushio Inc レーザリフトオフ方法及びレーザリフトオフ装置
WO2012002155A1 (ja) * 2010-06-29 2012-01-05 ウシオ電機株式会社 レーザリフトオフ方法及びレーザリフトオフ装置
US9048349B2 (en) 2010-12-17 2015-06-02 Disco Corporation Optical device wafer processing method
US8759195B2 (en) 2010-12-24 2014-06-24 Disco Corporation Optical device wafer processing method
US8530256B2 (en) 2011-03-11 2013-09-10 Stanley Electric Co., Ltd. Production process for semiconductor device
US8664028B2 (en) 2011-03-11 2014-03-04 Stanley Electric Co., Ltd. Semiconductor device production process
US8772808B2 (en) 2011-03-22 2014-07-08 Stanley Electric Co., Ltd. Semiconductor light emitting element and manufacturing method thereof
DE102012211984A1 (de) 2011-07-11 2013-01-17 Disco Corporation Trennverfahren für ein Substrat einer optischen Einrichtung
US9174305B2 (en) 2011-10-18 2015-11-03 Disco Corporation Laser processing apparatus including plasma detecting means
DE102012218916A1 (de) 2011-10-18 2013-04-18 Disco Corporation Laserbearbeitungsvorrichtung aufweisend eine Plasmaerfassungseinrichtung
US9202998B2 (en) 2011-11-17 2015-12-01 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
EP2595202A2 (en) 2011-11-17 2013-05-22 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
KR20130054930A (ko) 2011-11-17 2013-05-27 스탄레 덴끼 가부시키가이샤 반도체 발광 장치 및 반도체 발광 장치의 제조 방법
US8728911B2 (en) 2011-11-24 2014-05-20 Disco Corporation Optical device wafer processing method
JP2013107128A (ja) * 2011-11-24 2013-06-06 Disco Corp 光デバイスウエーハの加工方法
JP2013143508A (ja) * 2012-01-11 2013-07-22 Disco Abrasive Syst Ltd 基板剥離装置及び基板剥離方法
JP2013206959A (ja) * 2012-03-27 2013-10-07 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2014055091A (ja) * 2012-09-13 2014-03-27 Osaka Univ Iii−v族化合物結晶製造方法、種結晶形成基板製造方法、iii−v族化合物結晶、半導体装置、iii−v族化合物結晶製造装置、種結晶形成基板製造装置
KR20140093165A (ko) 2013-01-17 2014-07-25 가부시기가이샤 디스코 분리 장치
DE102014200518A1 (de) 2013-01-17 2014-07-17 Disco Corporation Trennvorrichtung
US9266315B2 (en) 2013-01-17 2016-02-23 Disco Corporation Separating apparatus
JP2016504773A (ja) * 2013-01-24 2016-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
US9755114B2 (en) 2013-01-24 2017-09-05 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic components and optoelectronic component
JP2020191432A (ja) * 2019-05-24 2020-11-26 株式会社ディスコ 移設方法
JP7199307B2 (ja) 2019-05-24 2023-01-05 株式会社ディスコ 移設方法

Also Published As

Publication number Publication date
EP1470573B1 (de) 2020-07-01
US8598014B2 (en) 2013-12-03
WO2003065420A2 (de) 2003-08-07
US20090311847A1 (en) 2009-12-17
TWI226139B (en) 2005-01-01
JP5073915B2 (ja) 2012-11-14
US20050239270A1 (en) 2005-10-27
EP1470573A2 (de) 2004-10-27
US8575003B2 (en) 2013-11-05
US7588998B2 (en) 2009-09-15
US20120040484A1 (en) 2012-02-16
WO2003065420A3 (de) 2004-07-08
TW200305293A (en) 2003-10-16

Similar Documents

Publication Publication Date Title
JP5073915B2 (ja) 半導体素子の製造方法
JP4662918B2 (ja) 半導体構成素子の製造のための方法
KR101254639B1 (ko) 반도체 발광 소자의 제조 방법
KR100849779B1 (ko) 소재 층의 분리 방법
JP4883991B2 (ja) レーザーリフトオフ法およびレーザーリフトオフ装置
JP2003168820A (ja) 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
CN1714459B (zh) 制造半导体器件的方法
WO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
JP4904150B2 (ja) 発光素子の製造方法
US7872210B2 (en) Method for the connection of two wafers, and a wafer arrangement
TWI647741B (zh) Process for microwave stripping epitaxial elements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090812

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120823

R150 Certificate of patent or registration of utility model

Ref document number: 5073915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term