JPH10335567A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH10335567A
JPH10335567A JP9142128A JP14212897A JPH10335567A JP H10335567 A JPH10335567 A JP H10335567A JP 9142128 A JP9142128 A JP 9142128A JP 14212897 A JP14212897 A JP 14212897A JP H10335567 A JPH10335567 A JP H10335567A
Authority
JP
Japan
Prior art keywords
external connection
base material
circuit device
insulating base
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9142128A
Other languages
English (en)
Inventor
Kenji Muraki
健志 村木
Takayuki Yuyama
崇之 湯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9142128A priority Critical patent/JPH10335567A/ja
Priority to KR1019970063258A priority patent/KR100294012B1/ko
Priority to TW086118421A priority patent/TW362263B/zh
Priority to CN97114374A priority patent/CN1118098C/zh
Priority to US08/996,143 priority patent/US5892288A/en
Publication of JPH10335567A publication Critical patent/JPH10335567A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 スルーホール加工およびスルーホール内導通
加工が不要で、かつ半導体チップと熱膨張係数の差が少
ないキャリア基板を用いた薄型・小型の半導体集積回路
装置を得る。 【解決手段】 熱膨張係数が４×１０-6℃-1〜１６×１
０-6℃-1の絶縁基材１１に単一層として形成された複数
の引出導電層３を有し、外部接続部４に到達する複数の
有底孔１５にボール形状で、かつ有底孔１５の深さより
も径大きいの外部接続端子７とを備えたキャリア基板を
用いた半導体集積回路装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、ＣＳＰ
（Chip Scale Package）構造と呼ばれるパッケージ構造
を有する半導体集積回路装置に係り、特に小型・薄型化
された半導体集積回路装置に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化・軽量化に伴
い、半導体集積回路装置に対し小型化・軽量化の要求が
ますます厳しいものとなってきている。それに対し、従
来の半導体集積回路装置のパッケージ構造であるフラッ
トパッケージに替わる新しい小型・薄型のパッケージ構
造の一つとして、ＣＳＰ構造と呼ばれるパッケージ構造
が提案されている。
【０００３】このＣＳＰ構造は、半導体集積回路装置の
バーンインテスト等の信頼性保証試験が可能なパッケー
ジ構造でありながら、かつ、その大きさをほぼ半導体チ
ップサイズに抑えたもので、従来のワイヤボンディング
による半導体チップとリードフレームの接合の代わり
に、半導体チップをほぼチップサイズの大きさの保持基
板(以下キャリア基板と呼ぶ)に直接接合する構造を基本
とするものである。
【０００４】その一例が、「表面実装技術１９９５−１
１月号３５〜３８ページ」に記載されている。図１２
は、この先行技術に示された半導体集積回路装置の断面
図、および図１３はキャリア基板を示したものである。
この半導体集積回路装置は、キャリア基板用の基材１８
としてポリイミドフィルムを用い、その表面に外部接続
部４およびチップ接合部５よりなる引出導電層を形成さ
せキャリア基板としている。さらに、半導体チップ１に
形成させた導電性パッド８と上記チップ接合部５を接合
させ、半導体チップ１の表面とキャリア基板の表面との
間に熱膨張係数緩和材としてのゴム系材料であるエラス
トマ２が充填される。基材１８の外部接続部４の位置に
おいて裏面側に外部接続端子７が配されている。このよ
うにして半導体集積回路装置全体の寸法をほぼチップサ
イズに構成したものである。
【０００５】また、他の例が、「表面実装技術１９９５
−１１月号２２〜２５ページ」に記載されている。図１
４は、この先行技術に示された半導体集積回路装置の断
面図、および図１５はキャリア基板を示したものであ
る。この半導体集積回路装置は、裏面に外部接続部４が
設けられるとともに、表面にチップ接続部５が設けら
れ、これら外部接続部４とチップ接続部を接続するため
のスルーホール９が形成されたセラミック基板１０をキ
ャリア基板としている。チップ接合部５と半導体チツプ
１の導電性パッド８とがチップ接合端子１４で接合され
る。外部接続部４に外部接続端子７が設けられる。キャ
リア基板の表面と半導体チツプ１の表面との間に通常の
熱硬化性樹脂による封止樹脂１２が充填される。このよ
うにして半導体集積回路装置全体の寸法をほぼチップサ
イズに構成したものである。
【０００６】
【発明が解決しようとする課題】しかし、前者に示した
半導体集積回路装置図１２は、キャリア基板用の基材１
８としてポリイミドフィルムを用いている。このポリイ
ミドフィルムの熱膨張係数は６０×１０-6℃-1であり、
熱膨張係数が４×１０-6℃-1であるシリコン製の半導体
チップ１と大きな差がある。この熱膨張係数の差により
生じる応力を緩和するため、前者に示した半導体集積回
路装置はエラストマ２を使用している。このエラストマ
２の使用は半導体チップ１に対する耐湿特性の低下、新
規設備の導入によるコストアップ、封止樹脂のコストア
ップ等の問題があった。さらに、熱応力緩和のためキャ
リア基板との接合部である導電性パッド８を半導体チッ
プ１の中央に配置する等の工夫をする必要があった。
【０００７】また、後者に示した半導体集積回路装置図
１４は、キャリア基板１０はセラミックであるアルミナ
（熱膨張係数＝８×１０-6℃-1）製であり、半導体チッ
プ１との熱膨張係数の差は比較的少ない。したがって特
別な熱応力緩和材は必要無く、半導体チップ１とセラミ
ック基板１０間を通常の熱硬化性樹脂等による封止樹脂
１２で充填し、かつチップ接合端子１４に対応する半導
体チップ１の導電性パッド８の配置においても半導体チ
ップ１の周辺に配置する構成でよい。しかし、セラミッ
ク基板１０に、スルーホール９の穴明け加工およびスル
ーホール９内壁のメッキまたはスルーホール９内への導
電材の充填等の導通加工処理が必要となる。しかも、セ
ラミック材はフィルム材等に比べて硬くてもろいため信
頼性確保のため、ある程度の厚みが必要でありそのため
パッケージ全体の厚さの面においても不利であった。
【０００８】本発明は上記のような問題点を解決するた
めになされたものであり、製造容易にしてかつ絶縁基板
と半導体チップとの間の封止樹脂を通常の熱硬化性樹脂
を用いることができる小型・薄型の半導体集積回路装置
を得ることを目的とするものである。特に、絶縁基板に
スルーホール加工およびスルーホール内導通加工を不要
とし、かつ絶縁基板として半導体チップと熱膨張係数の
差が少ない薄いフィルム形状のキャリア基板を用いた半
導体集積回路装置を得ることである。
【０００９】
【課題を解決するための手段】本発明は、半導体基板お
よびこの半導体基板の一主面上に形成された複数の導電
性パッドを有する半導体チップと、熱膨張係数が４×１
０-6℃-1〜１６×１０-6℃-1の絶縁基材に単一層として
形成され、半導体チップの複数の導電性パッドに対応
し、それぞれが対応の導電性パッドに電気的に接続され
る絶縁基材の表面側に露出されるチップ接合部および絶
縁基材の裏面側に露出される外部接続部を有する複数の
引出導電層を有し、絶縁基材に引出導電層の複数の外部
接続部に対応し、それぞれが裏面から対応の外部接続部
に到達する複数の有底孔が形成された絶縁基板と、この
絶縁基板における複数の有底孔に対応し、それぞれが対
応の有底孔内に配設されるとともに引出導電層における
対応の外部接続部に接合して電気的に接続されるボール
形状の導電材からなる複数の外部接続端子とを備え、絶
縁基板における複数の有底孔それぞれの深さが複数の外
部接続端子の径より小さいものとしたものである。
【００１０】また、複数の引出導電層を形成する単一層
は絶縁基材表面に形成され、各導電性パッドと対応の引
出導電層のチップ接合部との電気的接続を、導電材から
なるチップ接合端子によって行ったものである。
【００１１】また、複数の引出導電層を形成する単一層
は絶縁基材内部に形成され、各導電性パッドと対応の引
出導電層のチップ接合部との電気的接続を、絶縁基材の
表面から対応のチップ接合部に到達する第２の有底孔内
に配設されるボール形状の導電材からなるチップ接合端
子によって行ったものである。
【００１２】さらに、複数の引出導電層の少なくとも一
つ以上の引出導電層における外部接続部とチップ接合部
が、同一位置の表裏に形成されているものである。
【００１３】また封止樹脂は半導体チップ全体を覆って
設けられているものである。
【００１４】またさらに外部接続端子が絶縁基材にアレ
イ状に配置されたものである。
【００１５】また絶縁基板に設けられた各有底孔が、入
り口部分が底部分より大きいテーパー形状のものであ
る。
【００１６】また絶縁基材は繊維強化プラスチックによ
り構成されたものである。
【００１７】また、繊維強化プラスチックはアラミッド
繊維強化プラスチックである。
【００１８】また繊維強化プラスチックはガラス繊維強
化プラスチックである。
【００１９】
【発明の実施の形態】
実施の形態１．以下、本発明の実施の形態を図面により
説明する。なお、各図面中、同一符号は同一または相当
部分を表わす。図１、図２は本発明の実施の形態１によ
る半導体集積回路装置の構成を示し、図１は半導体集積
回路装置の断面図、図２は絶縁基板１３の平面図をそれ
ぞれ示す。図１において、１は半導体基板と、この半導
体基板の一主面上に形成された複数の導電性パッド８と
を有する半導体チツプで、半導体基板の一主面には所望
の回路が形成されている。３は熱膨張係数が４×１０-6
℃-1〜１６×１０-6℃-1の絶縁基材（以下、低熱膨張絶
縁基材と称す。)１１の表面上に単一層として形成され
た引出導電層で、半導体チップ１の複数の導電性パッド
８に対応して複数個設けられている。各引出導電層３は
外部接続部４、チップ接合部５、およびそれらをつなぐ
配線部６により構成されている。上記低熱膨張絶縁基材
１１と複数の引出導電層３は、絶縁基板１３を構成す
る。)
【００２０】１４は半導体チップの複数の導電性パッド
８に対応して設けられたチップ接続端子で、それぞれが
対応の半導体チップ１の導電性パッド８と低熱膨張絶縁
基材１１の表面側に露出される対応のチップ接合部５と
の間に設けられ、これらの間を電気的に導通させかつ物
理的に接合させる。１２は半導体チップ１の一主面と絶
縁基板１３の表面との間を充填し保護するための熱硬化
性樹脂からなる封止樹脂、１５は複数の引出導電層に対
応して設けられ、それぞれが絶縁基板１３の裏面側に対
応の外部接続部４に到達するように形成された複数の有
底孔で、それぞれが低熱膨張絶縁基材１１を貫通し、底
が対応の外部接続部４になっている。７は複数の有底孔
１５に対応して設けられ、それぞれが対応の有底孔１５
内に配設されるとともに外部接続部４に接合して電気的
に接続されるボール形状の導電材からなる外部接続端子
である。
【００２１】ここで、実施の形態１における特徴とする
構成要素について更に詳しく説明する。 （絶縁基板１３）絶縁基板１３を構成する低熱膨張絶縁
基材１１は、上記でも述べたように熱膨張係数が４×１
０-6℃-1〜１６×１０-6℃-1の範囲にある絶縁物によっ
て構成されている。このように構成されていることによ
り、半導体チップ１とチップ接続部５、導電性パッド
８、およびチップ接合端子１４を介して接合されている
ものの、半導体チップ１との熱膨張係数の差による不具
合がほとんどないものである。
【００２２】なお、低熱膨張絶縁基材１１として熱膨張
係数が１６×１０-6℃-1以上の絶縁物を用いた場合、シ
リコン製である半導体チップ１との間に発生する熱応力
が無視できない程度に大きくなり、半導体ップ１にチッ
プクラック等が生じるものが一部見受けられた。また、
低熱膨張絶縁基材１１として熱膨張係数が４×１０-6℃
-1よりも小さい絶縁物を用いた場合、キャリア基板とし
ての絶縁基板１３と半導体チップとの間には熱応力はほ
とんど生ぜず、半導体チップ１にチップクラック等が生
じなくなるものの、この半導体集積回路装置が実装され
るプリント基板との間に大きな熱応力が発生し、外部接
続端子７にクラック等が生じるものが一部見受けられ
た。
【００２３】また、低熱膨張絶縁基材１１として０．０
１〜０．２mmの絶縁性フィルムを用いた。このように薄
い絶縁性フィルムを用いることにより、パッケージ構造
を非常に薄いものとすることができる。なお、０．０１
mmより薄い絶縁性フィルムは、強度的に信頼性が低くな
り実用的ではなかった。
【００２４】低熱膨張絶縁基材１１を構成する具体的な
一例として、この実施の形態１では繊維強化プラスチツ
ク基材を用いた。繊維強化プラスチツク（ＦＲＰ（Fibe
r Reinforced Plastics））は無機または有機化合物に
より形成された機械的強度・剛性に優れた補強用繊維を
熱可塑性プラスチックまたは熱硬化性プラスチックによ
り固定したものである。繊維強化プラスチツクの具体的
一例としてＥガラスの長繊維を平織にしたガラスクロス
および熱硬化性プラスチックであるエポキシ樹脂を用い
たものとした。このものを用いた場合の熱膨張係数は１
０×１０-6〜１６×１０-6℃-1の範囲のものが良好であ
る。
【００２５】このものはシリコン製半導体チップ１の熱
膨張係数４×１０-6に近いため、このものを図１に示し
た絶縁基板１３の低熱膨張絶縁基材１１に適用した場
合、半導体チップ１との熱膨張係数の差による熱応力が
ほとんど生ぜず、半導体チップ１にクラック等が生じる
ことはなかった。また、このようにして構成された半導
体集積回路装置をプリント基板上に実装した場合、プリ
ント基板との熱膨張係数の差による熱応力が外部接続端
子７に加わるものの、外部接続端子７にクラック等が生
じることはなかった。なお、このように構成された繊維
強化プラスチツク基材として、熱膨張係数の下限を１０
×１０-6以上としたのは、これ以下の熱膨張係数にしよ
うとした場合、必然的に樹脂の成分を極度に少なくしな
ければならず、繊維強化プラスチック基材自身の強度が
失なわれ、プリント基板との熱膨張係数の差による熱応
力により低熱膨張係数基材１１にクラック等が生じるた
めである。
【００２６】また、繊維強化プラスチックの他の具体的
な例としてアラミッドの長繊維を平織にしたアラミッド
クロスとエポキシ樹脂を用いたものとした。このものを
用いた場合の熱膨張係数は４×１０-6〜１０×１０-6℃
-1の範囲が良好である。このものはシリコン製半導体チ
ップ１の熱膨張係数の近いため、半導体チップ１との間
に発生する熱応力がほとんどなく、半導体チップ１にク
ラック等が生じることはなかった。また、このようにし
て構成された半導体集積回路装置をプリント基板上に実
装した場合、プリント基板との熱膨張係数の差による熱
応力が外部接続端子７に加わるものの、外部接続端子７
にクラック等が生じることはなかった。なお、このよう
に構成された繊維強化プラスチック基材として、熱膨張
係数が−１×１０-6℃-1と低いアラミッドの長繊維を用
いたため、ガラス繊維を用いたものに対して基材として
の熱膨張係数を低いものを形成できるものの、繊維強化
プラスチックとして熱膨張係数を４×１０-6℃-1以下と
すると、必然的に樹脂の成分を極度に少なくしなければ
ならず、繊維強化プラスチック基材自身の強度が失なわ
れるためである。また熱膨張係数を４×１０-6℃-1以下
とすると、プリント基板との熱膨張係数の差が大きくな
りすぎて、外部接続端子７にクラックが生じるという問
題も発生する。
【００２７】なお、繊維強化プラスチック基材は、決し
て上記した例に限られるものではなく、例えば、ガラス
チョップやアラミッドのチョップのような短繊維を用い
た繊維強化プラスチックでもよい。この場合において
も、繊維と樹脂の配合比を調整し、繊維強化プラスチッ
ク基材の熱膨張係数として前述のように４×１０-6〜１
６×１０-6℃-1にする必要がある。
【００２８】さらに、繊維強化プラスチック基材の樹脂
として、エポキシ樹脂を用いたものを示したが、通常用
いられる不飽和ポリエステル、エポキシ等の熱硬化性樹
脂またはポリエステル等の熱可塑性樹脂をそのまま用い
たものであってもよい。ただし、耐熱性・耐湿性等の観
点からエポキシ樹脂が好適である。
【００２９】またさらに、上記した繊維強化プラスチッ
ク基材として０．０１mm〜０．２ｍｍ厚みという非常に
薄いフィルム状のものを用いたが、セラミック基板に比
較して非常に強靭であり、キャリア基板としての機能を
十分に果たすものであった。
【００３０】（絶縁基板１３における有底孔１５）絶縁
基板１３における各有底孔１５は低熱膨張絶縁基材１１
を貫通し、底が対応の外部接続部４になっている。各有
底孔１５は通常のドリル加工によって形成されても良い
が、この実施の形態１では、レーザを用いて行い、入り
口部分が底部分より大きいテーパー形状にしてある。
【００３１】このレーザ加工による有底孔１５は、低熱
膨張絶縁基材１１として例えば０．１ｍｍ厚のガラス繊
維強化プラスチック基材を用いた場合、パルスエネルギ
ー１２．３〜１２．８mJ、パルス幅１６μsecのＣＯ2レ
ーザを、６ショット行うことによって得られる。このと
き、有底孔１５の底になる外部接続部４が銅あるいは金
等の導電性金属であるためＣＯ2レーザが外部接続部４
で反射されるので、外部接続部４を破損することなく、
しかも深さ方向の制御が不必要とし、かつ、内壁加工面
の良好な有底孔を形成させることができる。
【００３２】しかも、レーザ加工により形成された絶縁
基板１３の有底孔１５は図１０に示すようにレーザ加工
独特の形状、すなわち、底部言い替えれば外部接続部の
露出面に比べて入り口部分が開いたテーパー形状を有し
ている。このような形状をしていることにより、図１１
に示すようにボール形状の導電材からなる外部接続端子
７を有底孔１５内に配設した後、外部の接続部例えばプ
リント基板のランド等と接合させるときに、有底孔１５
の内部に気泡が残存しにくくなるという効果を有する。
また、この場合ボール形状の導電材からなる外部接続端
子７の直径は外部の接続部と有効に接合させるためには
有底孔１５の深さ以上にする必要がある。
【００３３】（引出導電層３）複数の引出導電層３は、
それぞれが半導体チップ１の導電性パッド８に対応して
設けられ、低熱膨張絶縁基材１１の表面に銅あるいは金
等の導電性金属からなる同一層として形成される。各引
出導電層３の形状は図２に示すように、外部接続部４、
チップ接合部５、およびそれらをつなぐ配線部６で構成
される。各引出導電層３のチップ接続部５は、図５に示
すように、半導体チップ１の一主面上の周辺部に配置さ
れる対応の導電性パッド８とチップ接合端子１４を介し
て接合される。各引出導電層３の外部接続部４は、図１
１に示すように、ボール形状の導電材からなる外部接続
端子７に有底孔１５内にて電気的に接続される。なお、
外部接続端子７はハンダボールで構成されるのが後工程
のプリント基板への実装時の接続信頼性において好適で
ある。このように、半導体チップ１の各導電性パッド８
は、チップ接合端子１４、引出導電層３のチップ接続部
５、配線部６、外部接続部４を介して外部接続端子７に
電気的に接続される。
【００３４】なお、引出導電層３の外部接続部４は、低
熱膨張絶縁基材１１の裏面において、外部接続端子７の
ピッチ間隔等の設計ルールに従って最も効率的に配置さ
れるが、図２に示すようにアレイ状、つまり、格子状の
各交点に配置される。このようにアレイ状に配置される
ことによって半導体集積回路装置として小型化される。
【００３５】また、複数の引出導電層３は、低熱膨張絶
縁基材１１の表面前面に形成された導電性金属層を通常
知られているエッチングプロセスにより同時に形成され
る。すなわち、低熱膨張絶縁基材１１の表面に導電性金
属箔を張り付けた後、導電性金属箔面に所定のパターン
のエッチングレジストを写真製版法により形成させた
後、エッチングを行う。エッチング後、エッチングレジ
ストを除去し、所望の複数の引出導電層３を得る、なお
引出導電層３は、導電性金属箔を張り付けて形成する変
わりに、メッキまたは蒸着やスパッタリングにより直接
パターンを形成させてもよい。
【００３６】（チップ接合端子１４）チップ接合端子１
４はボール形状の導電材からなり、半導体チップ１の導
電性パッド８とチップ接合部５を電気的かつ物理的に接
合させるものである。この実施の形態１においては、ハ
ンダまたは金によってチップ接合端子１４を形成した。
【００３７】（封止樹脂１２）封止樹脂１２は熱硬化性
樹脂、具体的には、エポキシ樹脂、変成エポキシ樹脂、
シリコン樹脂あるいは変成シリコン樹脂によって形成さ
れる。
【００３８】上記のように構成された半導体集積回路装
置は、次のような効果を奏する。第１に、キャリア基板
として機能する絶縁基板１３に４×１０-6℃-1〜１６×
１０-6℃-1の絶縁基材１１、具体的には繊維強化プラス
チック材からなる０．０１ｍｍ〜０．２ｍｍの絶縁性フ
ィルムを用いたので、半導体集積回路装置として、薄型
化、小型化が図れる。第２に、半導体チップ１の導電性
パッド８と外部接続端子７とを電気的に接続するため
に、絶縁基材１１に引出導電層３の外部接続部４を底と
する有底孔１５を設けて行なっているため、絶縁基材に
対するスルーホール加工およびスルーホール内導通加工
を不要にすることができ、製造の簡略化、容易化が図れ
る。第３に、絶縁基板１３を構成する絶縁基材１３と半
導体チップとの熱膨張係数の差が少ないため、絶縁基板
１３の表面と半導体チップ１の一主面との間に設けられ
る封止樹脂１２として、エポキシ樹脂等の熱硬化性樹脂
を用いることができ、安価にして、半導体チップ１に対
する耐湿特性の優れた半導体集積回路装置が得られる。
【００３９】第４に、絶縁基板１３を構成する絶縁基材
１３を繊維強化プラスチックからなる絶縁性フィルムに
よって構成することにより、絶縁基材１３として強度の
強い物が得られ、プリント基板に実装した場合に、プリ
ント基板との熱膨張係数の差に基づく熱応力によって絶
縁基材１３にクラック等が生じることはない。第５に、
絶縁基板１３に形成される有底孔１５が、入り口部分が
底部分より大きいテーパー形状にしてあるため、ボール
形状の導電材からなる外部接続端子７を有底孔１５内に
配設した後、外部の接続部例えばプリント基板のランド
等と接合させるときに、有底孔１５の内部に気泡が残存
しにくくなり、引出導電層３の外部接続部４と外部接続
端子７との電気的接続の信頼性が向上する。
【００４０】実施の形態２．図３は本発明の実施の形態
２を示すものである。この実施の形態２に示すものは、
上記した実施の形態１に示したものが、封止樹脂１２を
半導体チップ１の一主面と絶縁基板１３の表面との間の
みに充填したものであるのに対して、さらに半導体チッ
プ１の周囲をも覆うように構成したものである。その他
の点については、上記した実施の形態１と同じである。
なお、図３において、上記実施の形態１を示す図１に付
された符号と同一の符号は、同一または相当部分を示し
ている。
【００４１】このように構成された半導体集積回路装置
にあっても、上記した実施の形態１と同様の効果を奏す
る他、半導体チップ１全体が封止樹脂１２によって覆わ
れているため、バーンインテスト等の信頼性保証試験が
行なえるという第６の効果をも有する。
【００４２】実施の形態３．図４は本発明の実施の形態
３を示すものである。この実施の形態３に示すものは、
上記した実施の形態１に示したものが、引出導電層３を
形成する単一層が低熱膨張絶縁基材１１の表面に形成し
たものに対して引出導電層３を形成する単一層を低熱膨
張絶縁基材１１の内部に形成した点で相違するだけであ
り、その他の点については、上記した実施の形態１と同
じである。なお、図４において、上記実施の形態１を示
す図１に付された符号と同一の符号は、同一または相当
部分を示している。
【００４３】すなわち、絶縁基板１３は、熱膨張係数が
４×１０-6℃-1〜１６×１０-6℃-1の低熱膨張絶縁基材
１１と、この低熱膨張絶縁性基材１１の内部に単一層と
して形成され、半導体チップ１の複数の導電性パッド８
に対応して設けられる複数の引出導電層３とを有してい
る。各引出導電層３は、対応の導電性パッド８に電気的
に接続される低熱膨張絶縁基材１１の表面側に露出され
るチップ接合部５と、低熱膨張絶縁基材１１の裏面側に
露出される外部接続部４と、これらを電気的に接続する
配線部４とを有している。
【００４４】絶縁基板１３は、複数の引出導電層３の外
部接続部４に対応し、それぞれが低熱膨張絶縁基材１１
の裏面から対応の外部接続部４に到達する複数の第１の
有底孔１５が形成されているとともに、複数の引出導電
層３のチップ接合部５に対応し、それぞれが低熱膨張絶
縁基材１１の表面から対応のチップ接合部５に到達する
複数の第２の有底孔１６が形成されている。各外部接続
端子７は、対応の第１の有底孔１５内に配設されるとと
もに対応の外部接続部４に接合して電気的に接続される
ボール形状の導電材からなる。絶縁基板１３における複
数の第１の有底孔１５それぞれの深さは複数の外部接続
端子７の径より小さい。各チップ接合端子１４は、対応
の第２の有底孔１６内に配設されるとともに対応のチッ
プ接合部５に接合して電気的に接続されるボール形状の
導電材からなる。各チップ接合端子１４を構成する導電
材は、各外部接続端子７を構成する導電材と同じでよ
い。絶縁基板１３における複数の第２の有底孔１６それ
ぞれの深さが複数のチツプ接合端子１４の径より小さ
い。
【００４５】また、絶縁基板１３は次のように製造され
る。まず、第１の低熱膨張絶縁基材、例えば、０．０５
〜０．１ｍｍの繊維強化プラスチック基材の表面全面に
導電性金属箔を張り付けた後、導電性金属箔面に所定の
パターンのエッチングレジストを写真製版法により形成
させた後、エッチングを行う。エッチング後、エッチン
グレジストを除去し、所望の複数の引出導電層３を得
る。第１の低膨張絶縁基材における複数の引出導電層３
が形成された面全面上に第２の低熱膨張絶縁基材、例え
ば、０．０５〜０．１ｍｍの繊維強化プラスチック基材
を重ねて形成して、絶縁基板１３を得る。このものにあ
っては、第１及び第２の低熱膨張絶縁基材によって低熱
膨張絶縁基材１１を構成しており、この低熱膨張絶縁基
材１１内部に引出導電層３が埋め込まれた構成になる。
【００４６】このように構成された半導体集積回路装置
にあっても、上記した実施の形態１と同様の効果を奏す
る他、配線部６、外部接続部４、およびチップ接合部５
を有する引出導電層３が第１及び第２の低熱膨張基材に
覆われるため、半導体チップ１との接合時または封止樹
脂１２の充填時に、外部接続部４やチップ接合部５や配
線部６の剥がれまたは断線等が生じることがなく信頼性
が向上するという第７の効果を有する。
【００４７】実施の形態４．図６は本発明の実施の形態
４を示すものである。この実施の形態４に示すものは、
上記した実施の形態３に示したものが、封止樹脂１２を
半導体チップ１の一主面と絶縁基板１３の表面との間の
みに充填したものであるのに対して、さらに、半導体チ
ップ１の周囲をも覆うように構成したものである。その
他の点については、上記した実施の形態１と同じであ
る。なお、図３において、上記実施の形態３を示す図４
に付された符号と同一の符号は、同一または相当部分を
示している。
【００４８】このように構成された半導体集積回路装置
にあっても、上記した実施の形態３と同様に第１ないし
第５の効果及び第７の効果を奏する他、上記した第６の
効果をも奏する。
【００４９】実施の形態５ 図７および図８は本発明の実施の形態５を示すものであ
る。この実施の形態５に示すものは、上記した実施の形
態１に示したものが、各引出導電層３において、外部接
続部４とチップ接合部５とが異なった位置に形成されて
いるのに対して、外部接続部４およびチップ接合部５が
同一位置の表裏に形成されている点で相違するだけであ
り、その他の点については、上記した実施の形態１と同
じである。なお、図７および図８において、上記実施の
形態１を示す図１に付された符号と同一の符号は、同一
または相当部分を示している。
【００５０】すなわち、低熱膨張絶縁基材１１の表面に
外部接続部４兼チップ接合部５を有した引出導電層１７
が、半導体チップ１の導電性パッド８に対応して設けら
れる。なお、引出導電層１７は配線部６をも兼ねた構成
になっている。低熱膨張絶縁基材１１の表面側に露出さ
れる引出導電層１７のチップ接合部はチップ接合端子１
４を介して半導体チップ１の対応の導電性バッド８に電
気的に接続される。また、絶縁基板１３には、複数の引
出導電層３に対応して設けられ、それぞれが絶縁基板１
３の裏面側に対応の外部接続部４に到達するように複数
の有底孔１５が形成されている。各有底孔１５は低熱膨
張絶縁基材１１を貫通し、底が対応の外部接続部４にな
っている。低熱膨張絶縁基材１１の裏面側に有底孔１５
を介して露出される引出導電層１７の外部接続部４は、
有底孔１５内に配設される対応の外部接続端子７に電気
的に接続される。
【００５１】このように構成された半導体集積回路装置
にあっても、上記した実施の形態１と同様の効果を奏す
る他、低熱膨張絶縁基材１１における引出導電層３の専
有面積を減少できるという第８の効果を有する。
【００５２】実施の形態６ 図９は本発明の実施の形態６を示すものである。この実
施の形態６に示すものは、上記した実施の形態１に示し
たものが、引出導電層３を形成する単一層が低熱膨張絶
縁基材１１の表面に形成したものに対して、引出導電層
３を形成する単一層を低熱膨張絶縁基材１１の内部に形
成した点、および上記した実施の形態１に示したもの
が、全ての引出導電層３において、各引出導電層３にお
ける外部接続部４とチップ接合部５とが異なった位置に
形成されているのに対して、複数の引出導電層３のうち
の一部の引出導電層３それぞれにおいて、外部接続部４
およびチップ接合部５が同一位置の表裏に形成されてい
る点で相違するだけであり、その他の点については、上
記した実施の形態１と同じである。なお、図９におい
て、上記実施の形態１を示す図１に付された符号と同一
の符号は、同一または相当部分を示している。
【００５３】すなわち、絶縁基板１３は、上記した実施
の形態３と同様に、低熱膨張絶縁基材１１の内部に複数
の引出導電層が単一層として形成されており、複数の引
出導電層３の外部接続部４に対応して複数の第１の有底
孔１５が形成され、複数の引出導電層３のチップ接合部
５に対応して複数の第２の有底孔１６が形成されてい
る。また、複数の引出導電層のうちの一部は、上記した
実施の形態１と同様に、チップ接合部５、外部接続部４
及び配線部６を有した引出導電層３にて形成され、残り
の引出導電層は、上記した実施の形態５と同様に、外部
接続部４およびチップ接合部５が同一位置の表裏に形成
された引出導電層１７によって構成されたものである。
【００５４】このように構成された半導体集積回路装置
にあっても、上記した実施の形態１と同様の効果を奏す
る他、上記した第７の効果を奏するとともに、上記した
第８の効果と同様の効果を奏する。
【００５５】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に示すような効果を奏する。半導体チッ
プに対するキャリア基板として機能する絶縁基板を、低
熱膨張絶縁基材と、この絶縁基材に単一層として形成さ
れた外部接続部およびチップ接合部およびそれらを接続
する配線部を有する引出導電層とを具備したものとした
ため、小型・薄型の半導体集積回路装置を得ることがで
きる。また、半導体チップ１の導電性パッド８と外部接
続端子７とを電気的に接続するために、絶縁基材１１に
引出導電層３の外部接続部４を底とする有底孔１５を設
けて行なっているため、絶縁基材に対するスルーホール
加工およびスルーホール内導通加工を不要にすることが
でき、製造の簡略化、容易化が図れる。さらに、半導体
チップと絶縁基板との熱膨張係数の差が少なく、半導体
チツプの一主面と絶縁基板の表面との間に充填される封
止樹脂として熱硬化性樹脂を用いることができ、安価に
して、半導体チップ１に対する耐湿特性の優れた半導体
集積回路装置が得られる。
【００５６】また、引出導電層を低熱膨張絶縁基材の内
部に単一層として形成すれば、さらにチップ接合時また
は封止樹脂の充填時等にパッドや配線部の剥がれや断線
等の生じることがなく、信頼性が向上する。
【００５７】また、引出導電層として、外部接続部およ
びチップ接合部が同一位置の表裏に形成されているよう
に構成すれば、低熱膨張絶縁基材における引出導電層の
専有面積を減少できる。
【００５８】また、絶縁基板に設けられる有底孔として
入り口が底部分より大きいテーパー形状にすれば、ボー
ル形状の導電材からなる外部接続端子を有底孔内に配設
した後、外部の接続部、例えばプリント基板のランド等
と接合させるときに、有底孔の内部に気泡が残存しにく
くなる。
【００５９】また、封止樹脂として絶縁基板の表面と半
導体チップの一主面との間に充填するとともに、半導体
チップ全面を覆った構成とすれば、バーンインテスト等
の信頼性試験を実施することができる。
【００６０】また、絶縁基板を構成する低熱膨張絶縁基
材を繊維強化プラスチックにより構成すれば、半導体チ
ップとの間に発生する熱応力を小さくすることができ、
かつ絶縁基板の厚みを薄くできる。
【００６１】また、繊維強化プラスチックとしてアラミ
ッド繊維強化プラスチックを用いれば、半導体チップと
の間に発生する熱応力を小さくすることができる。
【００６２】また、繊維強化プラスチックとしてガラス
繊維強化プラスチックを用いれば、半導体チップとの間
に発生する熱応力を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示す半導体集積回路装
置の断面図である。
【図２】本発明の実施の形態１の絶縁基板１３の平面図
である。
【図３】本発明の実施の形態２を示す半導体集積回路装
置の断面図である。
【図４】本発明の実施の形態３を示す半導体集積回路装
置の断面図である。
【図５】一般的な半導体チップ１を示す平面図である。
【図６】本発明の実施の形態４を示す半導体集積回路装
置の断面図である。
【図７】本発明の実施の形態５を示す半導体集積回路装
置の断面図である。
【図８】本発明の実施の形態５の絶縁基板１３の平面図
である。
【図９】本発明の実施の形態６を示す半導体集積回路装
置の断面図である。
【図１０】本発明のレーザ加工により形成される有底孔
１５を説明するための断面図である。
【図１１】本発明のレーザ加工により形成された有底孔
１５内にハンダボールからなる外部接続端子７を配設し
た状態を示す断面図である。
【図１２】従来の半導体集積回路装置の断面図である。
【図１３】従来の半導体集積回路装置におけるキャリア
基板の平面図である。
【図１４】従来の他の半導体集積回路装置の断面図であ
る。
【図１５】従来の他の半導体集積回路装置におけるキャ
リア基板の平面図である。
【符号の説明】
１ 半導体チップ、３ 引出導電層、４ 外部接続部、
５ チップ接合部、６配線部、７ 外部接続端子、８
導電性パッド、１１ 低熱膨張絶縁基材、１２ 封止樹
脂、１３ 絶縁基板、１４ チップ接続端子、１５ 有
底孔、１６第２の有底孔、１７外部接続部兼チップ接合
部を有する引出導電層。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板の一主面
    上に形成された複数の導電性パッドとを有する半導体チ
    ップ、 熱膨張係数が４×１０-6℃-1〜１６×１０-6℃-1の絶縁
    基材に単一層として形成され、上記半導体チップの複数
    の導電性パッドに対応し、それぞれが対応の導電性パッ
    ドに電気的に接続される上記絶縁基材の表面側に露出さ
    れるチップ接合部および上記絶縁基材の裏面側に露出さ
    れる外部接続部を有する複数の引出導電層を有し、上記
    複数の引出導電層の外部接続部に対応し、それぞれが上
    記絶縁基材の裏面から対応の外部接続部に到達する複数
    の有底孔が形成された絶縁基板、 この絶縁基板と上記半導体チップとの間に設けられた封
    止樹脂、 上記絶縁基板における複数の有底孔に対応し、それぞれ
    が対応の有底孔内に配設されるとともに対応の外部接続
    部に接合して電気的に接続されるボール形状の導電材か
    らなる複数の外部接続端子を備え、 上記絶縁基板における複数の有底孔それぞれの深さが上
    記複数の外部接続端子の径より小さい半導体集積回路装
    置。
  2. 【請求項２】 上記複数の引出導電層を形成する単一層
    は、上記絶縁基材表面に形成され、 各導電性パッドと対応の引出導電層のチップ接合部との
    電気的接続は、導電材からなるチップ接合端子によって
    行われていることを特徴とする請求項１記載の半導体集
    積回路装置。
  3. 【請求項３】 上記複数の引出導電層を形成する単一層
    は、上記絶縁基材内部に形成され、 各導電性パッドと対応の引出導電層のチップ接合部との
    電気的接続は、上記絶縁基材の表面から対応のチップ接
    合部に到達する第２の有底孔内に配設されるボール形状
    の導電材からなるチップ接合端子によって行われている
    ことを特徴とする請求項１記載の半導体集積回路装置。
  4. 【請求項４】 上記複数の引出導電層において、少なく
    とも１つの引出導電層における外部接続部とチップ接合
    部が、同一位置の表裏に形成されていることを特徴とす
    る請求項１ないし請求項３のいずれかに記載の半導体集
    積回路装置。
  5. 【請求項５】 上記封止樹脂は上記半導体チップ全体を
    覆って設けられていることを特徴とする請求項１ないし
    請求項４のいずれかに記載の半導体集積回路装置。
  6. 【請求項６】 上記外部接続端子は上記絶縁基材にアレ
    イ状に配置されていることを特徴とする請求項１ないし
    請求項５のいずれかに記載の半導体集積回路装置。
  7. 【請求項７】 上記絶縁基板に設けられた各有底孔は、
    入り口部分が底部分より大きいテーパー形状であること
    を特徴とする請求項１ないし請求項６のいずれかに記載
    の半導体集積回路装置。
  8. 【請求項８】 上記絶縁基材は繊維強化プラスチックに
    より構成されていることを特徴とする請求項１ないし請
    求項７のいずれかに記載の半導体集積回路装置。
  9. 【請求項９】 上記繊維強化プラスチックはアラミッド
    繊維強化プラスチックであることを特徴とする請求項８
    に記載の半導体集積回路装置。
  10. 【請求項１０】 上記繊維強化プラスチックはガラス繊
    維強化プラスチックであることを特徴とする請求項８に
    記載の半導体集積回路装置。
JP9142128A 1997-05-30 1997-05-30 半導体集積回路装置 Pending JPH10335567A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9142128A JPH10335567A (ja) 1997-05-30 1997-05-30 半導体集積回路装置
KR1019970063258A KR100294012B1 (ko) 1997-05-30 1997-11-26 반도체 집적회로장치
TW086118421A TW362263B (en) 1997-05-30 1997-12-03 Semiconductor integrated circuit apparatus
CN97114374A CN1118098C (zh) 1997-05-30 1997-12-04 半导体集成电路器件
US08/996,143 US5892288A (en) 1997-05-30 1997-12-22 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9142128A JPH10335567A (ja) 1997-05-30 1997-05-30 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH10335567A true JPH10335567A (ja) 1998-12-18

Family

ID=15308039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9142128A Pending JPH10335567A (ja) 1997-05-30 1997-05-30 半導体集積回路装置

Country Status (5)

Country Link
US (1) US5892288A (ja)
JP (1) JPH10335567A (ja)
KR (1) KR100294012B1 (ja)
CN (1) CN1118098C (ja)
TW (1) TW362263B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351082A (ja) * 2000-06-08 2001-12-21 Dainippon Printing Co Ltd 非接触ｉｃチップ、非接触ｉｃモジュール及び非接触ｉｃ情報処理媒体
JP2003031768A (ja) * 2001-07-19 2003-01-31 Nec Corp 半導体装置およびその製造方法
US6963136B2 (en) 2000-12-18 2005-11-08 Renesas Technology Corporation Semiconductor integrated circuit device
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
US6114763A (en) 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6610430B1 (en) 1997-07-18 2003-08-26 Plexus Services Corp. Method of attaching a device to a circuit board
US6114769A (en) * 1997-07-18 2000-09-05 Mcms, Inc. Solder paste brick
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
TW423081B (en) * 1998-01-19 2001-02-21 Citizen Watch Co Ltd Semiconductor package
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
WO2000065647A1 (en) 1999-04-22 2000-11-02 International Rectifier Corporation Chip scale package
US6373268B1 (en) 1999-05-10 2002-04-16 Intel Corporation Test handling method and equipment for conjoined integrated circuit dice
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6653740B2 (en) 2000-02-10 2003-11-25 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US7271491B1 (en) * 2000-08-31 2007-09-18 Micron Technology, Inc. Carrier for wafer-scale package and wafer-scale package including the carrier
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法
US7251160B2 (en) * 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
US7754532B2 (en) * 2006-10-19 2010-07-13 Micron Technology, Inc. High density chip packages, methods of forming, and systems including same
KR100824542B1 (ko) * 2007-03-09 2008-04-23 에스티에스반도체통신 주식회사 배선용 봉지층을 이용한 웨이퍼 레벨 패키지 제조방법
US8697473B2 (en) 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
TWI495061B (zh) * 2012-11-20 2015-08-01 Raydium Semiconductor Corp 封裝結構製造方法
JP2015015442A (ja) * 2013-07-08 2015-01-22 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JPH08307033A (ja) * 1995-05-08 1996-11-22 Ibiden Co Ltd Ｉｃチップモジュール
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 表面実装型半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351082A (ja) * 2000-06-08 2001-12-21 Dainippon Printing Co Ltd 非接触ｉｃチップ、非接触ｉｃモジュール及び非接触ｉｃ情報処理媒体
JP4620836B2 (ja) * 2000-06-08 2011-01-26 大日本印刷株式会社 ウエハーの製造方法
US6963136B2 (en) 2000-12-18 2005-11-08 Renesas Technology Corporation Semiconductor integrated circuit device
US7547971B2 (en) 2000-12-18 2009-06-16 Renesas Technology Corp. Semiconductor integrated circuit device
US7808107B2 (en) 2000-12-18 2010-10-05 Renesas Electronics Corporation Semiconductor integrated circuit device
US7982314B2 (en) 2000-12-18 2011-07-19 Renesas Electronics Corporation Semiconductor integrated circuit device
JP2003031768A (ja) * 2001-07-19 2003-01-31 Nec Corp 半導体装置およびその製造方法
JP4649792B2 (ja) * 2001-07-19 2011-03-16 日本電気株式会社 半導体装置
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺

Also Published As

Publication number Publication date
KR19980086440A (ko) 1998-12-05
CN1118098C (zh) 2003-08-13
TW362263B (en) 1999-06-21
CN1201253A (zh) 1998-12-09
KR100294012B1 (ko) 2001-07-12
US5892288A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
JPH10335567A (ja) 半導体集積回路装置
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
US6396136B2 (en) Ball grid package with multiple power/ground planes
US7365416B2 (en) Multi-level semiconductor module and method for fabricating the same
KR100252731B1 (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
KR100276054B1 (ko) 집적회로칩패키지
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US6815837B2 (en) Electronic package with strengthened conductive pad
US7816777B2 (en) Semiconductor-element mounting substrate, semiconductor device, and electronic equipment
JP2003522401A (ja) 積層型集積回路パッケージ
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
US6317333B1 (en) Package construction of semiconductor device
KR20010021266A (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP3627428B2 (ja) 半導体装置
US4731700A (en) Semiconductor connection and crossover apparatus
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JPH09199823A (ja) チップオンボードプリント配線板
US20020066584A1 (en) Electric terminal for an electronic device
US6495771B2 (en) Compliant multi-layered circuit board for PBGA applications
JP2009267267A (ja) 電子部品搭載装置
US20040238970A1 (en) Electronic pckage with conductive pad capable of withstanding significant loads and information handling system utilizing same
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JP2970595B2 (ja) Ｂｇａ型半導体装置
JP2006303217A (ja) 電子装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817