JP2001237348A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001237348A
JP2001237348A JP2000052178A JP2000052178A JP2001237348A JP 2001237348 A JP2001237348 A JP 2001237348A JP 2000052178 A JP2000052178 A JP 2000052178A JP 2000052178 A JP2000052178 A JP 2000052178A JP 2001237348 A JP2001237348 A JP 2001237348A
Authority
JP
Japan
Prior art keywords
buffer layer
stress buffer
semiconductor device
forming
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000052178A
Other languages
English (en)
Inventor
Masahiko Ogino
雅彦 荻野
Takao Miwa
崇夫 三輪
Toshiya Sato
俊也 佐藤
Akira Nagai
永井　　晃
Masanori Segawa
正則 瀬川
Akihiro Yaguchi
昭弘 矢口
Ichiro Anjo
一郎 安生
Asao Nishimura
朝雄 西村
Takumi Ueno
巧 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000052178A priority Critical patent/JP2001237348A/ja
Priority to TW089119156A priority patent/TW459321B/zh
Priority to US09/675,011 priority patent/US6348741B1/en
Priority to KR1020000059669A priority patent/KR100709158B1/ko
Publication of JP2001237348A publication Critical patent/JP2001237348A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】実装信頼性に優れた半導体装置の製造歩留まり
の高い半導体装置の製造方法を提供する。 【解決手段】別の一例である半導体装置の回路及び電極
が形成された半導体チップの面上に、前記の電極の一部
を除き応力緩衝層を有し、前記応力緩衝層上に前記の電
極に接続された配線層を有し、前記配線層上及び応力緩
衝層上に外部保護膜を有し、該外部保護膜の所定の場所
に前記配線層の一部が露出した窓を有し、該窓を介し前
記配線層と電気的に接続された外部電極を有する半導体
装置において、前記応力緩衝層、配線層、導体部、外部
保護膜及び外部電極が前記半導体チップの端部より内側
に形成されていることを特徴とする半導体装置およびそ
の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度実装モジュ
ールやマルチチップモジュール等に用いられるチップサイ
ス゛パッケージを有する半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子デバイスの小型化、高性能化
に伴いその中に用いられる半導体装置も高集積度化、高
密度化、処理速度の高速化が要求されてきている。これ
に対応して、半導体装置の実装方法も、実装密度を上げ
るためにピン挿入型から表面実装型へ、また多ピン化対
応のためにDIP(dual inline package)からQFP(quad fla
t package)やPGA(pin grid array)などのパッケージが
開発されている。
【０００３】しかし、QFPはパッケージの周辺部のみに
実装基板との接続リードが集中しリード自体が細く、変
形し易いため、多ピン化が進むに従い実装が困難になり
つつある。また、PGAは実装基板と接続するための端子
が細長く、非常に密集しているため電気特性的に高速化
が難しく、またピン挿入型であるため表面実装できず、
高密度実装において不利である。
【０００４】最近ではこれらの課題を解決し高速化対応
の半導体装置を実現するため半導体チップと配線回路が
形成された基板の間に応力緩衝層を有し、配線回路が形
成された基板の実装基板面側に外部端子であるハ゛ンフ゜電
極を有するBGA(ball grid array)パッケージも開発され
ている(米国特許第5148265号)。この構造を有するパッ
ケージは、実装基板と接続するための端子がボール状は
んだであることから、QFPのようなリードの変形がな
く、実装面全体に端子が分散していることから端子間の
ピッチも大きくとれ、表面実装が容易である。また、PG
Aに比べ外部端子であるハ゛ンフ゜電極の長さが短いために、
インダクタンス成分が小さく信号速度が速くなり高速対
応可能となる。
【０００５】近年、携帯情報端末機器の普及に伴い、半
導体装置の小型化、高密度実装化が要求されている。こ
のため最近ではパッケージサイズがチップとほぼ同じ大
きさのCSP(Chip scale package)が開発されている。日
経BP社発行(1998年2月)の「日経マイクロデバイス」（p
38〜p64）には様々なタイプのCSPが開示されている。こ
れらは配線層の形成されたホ゜リイミト゛やセラミック基板上に個片
に切断された半導体チップを接着後、配線層と半導体チ
ップをワイヤホ゛ンテ゛ィンク゛やシンク゛ルホ゜イントホ゛ンテ゛ィンク゛、キ゛ャク゛ホ゛ンテ
゛ィンク゛、ハ゛ンフ゜ホ゛ンテ゛ィンク゛等により電気的接続し、該接続
部を樹脂封止して最後に半田ハ゛ンフ゜等の外部端子を形成
して製造される。
【０００６】また、特開平9-232256号公報や特開平10-2
7827号公報はCSPを大量生産するための製造方法を開示
する。これらは半導体ウエハ上にハ゛ンフ゜を形成し、配線
基板をこのハ゛ンフ゜を介して電気的接続した後、接続部分
に樹脂封入し、配線基板上に外部電極を形成し、最後に
個片に切断して半導体装置を製造する。また、日経BP社
発行(1998年4月)の「日経マイクロデバイス」（p164〜p16
7）は別のCSPを大量生産する製造方法を開示する。これ
は半導体ウエハ上にメッキによりハ゛ンフ゜を形成しハ゛ンフ゜以外
の部分を樹脂封止し、前記ハ゛ンフ゜部分に外部電極を形成
後、個片に切断して半導体装置を製造する。また、特開
平10-92865号公報はウエハ単位で一括して加工した後、
最後に個片化して作成する、外部電極と半導体チップの
間に応力を緩衝する樹脂層を有するタイフ゜の半導体装置を
開示する。
【０００７】
【発明が解決しようとする課題】前記の半導体ウエハ単
位で一括して樹脂層や外部電極等を形成後、切断し個片
化して製造するタイフ゜の半導体装置においては各層の界面
は必ずパッケージ端面に露出している。そのためパッケ
ージに実装する時の急激な温度変化に伴う熱応力やチッ
プを個片化するタ゛イシンク゛時の機械的応力により、パッケ
ージ端部に露出したチップと樹脂層の界面に応力が集中
しそこから剥離が発生しパッケージが破壊される。その
ため、半導体装置の信頼性が低下し、製造歩留まりも低
下する。
【０００８】本発明は上記のような事情を考慮し、パッ
ケージに熱応力や機械的応力がかかった場合に界面の応
力集中を防止しチップと樹脂層との剥離を抑制し、信頼
性の高い半導体装置及び製造歩留まりの高い半導体装置
の製造方法を提供する。
【０００９】
【課題を解決するための手段】上記の課題は下記により
達成できる。即ちその要旨は、 （1）回路及び電極が形成された半導体チップの面上
に、前記の電極の一部を除き応力緩衝層を有し、前記応
力緩衝層上に前記の電極に接続された配線層を有し、前
記配線層上及び応力緩衝層上に外部保護膜を有し、該外
部保護膜の所定の場所に前記配線層の一部が露出した窓
を有し、該窓を介し前記配線層と電気的に接続された外
部電極を有する半導体装置において、前記応力緩衝層、
配線層、導体部、外部保護膜及び外部電極が前記半導体
チップの端部より内側に形成されている半導体装置であ
る。
【００１０】（２）回路及び電極が形成された半導体チ
ップの面上に、前記の電極の一部を除きチップ保護膜を
有し、該チップ保護膜上に前記の電極に接続された第１
配線層と応力緩衝層を有し、前記応力緩衝層上に第１配
線層に接続された第２配線層を有し、前記第２配線層及
び応力緩衝層上に外部保護膜を有し、該外部保護膜の所
定の場所に前記配線層の一部が露出した窓を有し、該窓
を介し前記配線層と電気的に接続された外部電極を有す
る半導体装置において、前記チップ保護膜、応力緩衝
層、配線層、外部保護膜及び外部電極が半導体チップの
端部より内側に形成されている半導体装置である。
【００１１】（３）1.複数の半導体素子が形成された半
導体 ウエハの回路形成面上に応力緩衝層を形成する工
程、２．前記半導体ウエハの電極の上の応力緩衝層に前
記チップの電極を露出させるための開口部を形成する工
程、３.前記半導体ウエハを切断するためのスクライブラ
イン上の応力緩衝層に溝を形成する工程、４.前記応力
緩衝層上に前記開口部を介して前記半導体チップの電極
に接続された配線層を形成する工程、５.前記スクライ
ブラインを除く応力緩衝層および配線層上に外部電極を
接続するための窓を有する外部保護膜を形成する工程、
６.外部電極を形成する工程、７.前記半導体ウエハを、
切断後に得られる半導体装置が動作する最小単位になる
よう切断する工程を具備した半導体装置の製造方法であ
る。
【００１２】そして、前記の５.工程の代わりに、５
（ａ）.前記応力緩衝層および配線層上に、外部電極を
接続するための窓と応力緩衝層端部より内側に端部を有
する外部保護膜を形成する工程、或いは５（ｂ）.前記
応力緩衝層および配線層上に外部電極を接続するための
窓と前記スクライフ゛ラインと応力緩衝層端部の間に端部を有す
る外部保護膜を形成する工程を具備した半導体装置の製
造方法である。
【００１３】（４）１.複数の半導体素子が形成された
半導体ウエハの電極および半導体ウエハ切断のためのスク
ライフ゛ラインを除く回路形成面上にチップ保護膜を形成する
工程、２.前記チップ保護膜上に前記電極と電気的に接
続された第１配線層を形成する工程、３.前記チップ保
護膜と前記第１配線層上に応力緩衝層を形成する工程、
４.前記応力緩衝層に前記第１配線層の一部を露出させ
るための開口部を形成する工程、前記スクライフ゛ライン上の応
力緩衝層に溝を形成する工程、６.前記応力緩衝層上に
前記応力緩衝層に形成した開口部を介して前記第１配線
層の一部に接続された第２配線層を形成する工程、７.
前記スクライフ゛ラインを除く応力緩衝層および配線層上に外部
電極を接続するための窓を有する外部保護膜を形成する
工程、８.外部電極を形成する工程、９.前記半導体ウエ
ハを、切断後に得られる半導体装置が動作する最小単位
になるよう切断する工程を具備した半導体装置の製造方
法である。
【００１４】そして、７.工程の代わりに、７（ａ）.前
記応力緩衝層および第２配線層上に外部電極を接続する
ための窓と応力緩衝層端部より内側に端部を有する外部
保護膜を形成する工呈を具備した半導体装置の製造方法
である。
【００１５】また、前記における１.工程及び２.工程の
後に、３.前記チップ保護膜と前記第１配線層上に、チ
ップ保護膜端部より内側に端部を有する応力緩衝層を形
成する工程、４.前記応力緩衝層に前記第１配線層の一
部を露出させるための開口部を形成する工程、５.前記
応力緩衝層上に前記応力緩衝層に形成した開口部を介し
て前記第１配線層の一部に接続された第２配線層を形成
する工程、６.前記応力緩衝層および第２配線層上に、
外部電極を接続するための窓と応力緩衝層端部より内側
に端部を有する外部保護膜を形成する工程、７.外部電
極を形成する工程、８.前記半導体ウエハを、切断後に
得られる半導体装置が動作する最小単位になるよう切断
する工程を具備した半導体装置の製造方法。
【００１６】更に前記における１.工程及び２.工程の後
に、３.前記チップ保護膜と前記第１配線層上に応力緩
衝層を形成する工程、４.前記応力緩衝層に前記第１配
線層の一部を露出させるための開口部を形成する工程、
５.前記スクライフ゛ラインと前記チップ保護膜端部の間に応力緩
衝層の端部が形成されるように溝を形成する工程、６..
前記応力緩衝層上に前記応力緩衝層に形成した開口部を
介して前記第１配線層の一部に接続された第２配線層を
形成する工程、７.前記応力緩衝層および第２配線層上
に、外部電極を接続するための窓と応力緩衝層端部より
内側に端部を有する外部保護膜を形成する工程、８.外
部電極を形成する工程、９.前記半導体ウエハを、切断
後に得られる半導体装置が動作する最小単位になるよう
切断する工程を具備した半導体装置の製造方法。
【００１７】更に前記における１.工程及び２.工程の後
に、３.前記チップ保護膜と前記第１配線層上に、チッ
プ保護膜端部より内側に端部を有する応力緩衝層を形成
する工程、４.前記応力緩衝層に前記第１配線層の一部
を露出させるための開口部を形成する工程、５.前記応
力緩衝層上に前記応力緩衝層に形成した開口部を介して
前記第１配線層の一部に接続された第２配線層を形成す
る工程、６.前記応力緩衝層および第２配線層上に、外
部電極を接続するための窓とチップ保護膜端部と同一面
上に端部を有する外部保護膜を形成する工程、７.外部
電極を形成する工程、８.前記半導体ウエハを、切断後
に得られる半導体装置が動作する最小単位になるよう切
断する工程を具備した半導体装置の製造方法。
【００１８】更に前記における１.工程及び２.工程の後
に、３.前記チップ保護膜と前記第１配線層上に、チッ
プ保護膜端部より内側に端部を有する応力緩衝層を形成
する工程、４.前記応力緩衝層に前記第１配線層の一部
を露出させるための開口部を形成する工程、５.前記応
力緩衝層上に前記応力緩衝層に形成した開口部を介して
前記第１配線層の一部に接続された第２配線層を形成す
る工程、６.前記応力緩衝層および第２配線層上に、外
部電極を接続するための窓とチップ保護膜端部と応力緩
衝層端部の間に端部を有する外部保護膜を形成する工
程、７.外部電極を形成する工程、８.前記半導体ウエハ
を、切断後に得られる半導体装置が動作する最小単位に
なるよう切断する工程を具備した半導体装置の製造方
法。
【００１９】更に、前記における１.工程及び２.工程の
後に、３.前記チップ保護膜と前記第１配線層上に応力
緩衝層を形成する工程、４.前記応力緩衝層に前記第１
配線層の一部を露出させるための開口部を形成する工
程、５.前記スクライフ゛ラインと前記チップ保護膜の端部の間に
端部を有する応力緩衝層を形成する工程、６.前記応力
緩衝層上に前記応力緩衝層に形成した開口部を介して前
記第１配線層の一部に接続された第２配線層を形成する
工程、７.前記応力緩衝層および第２配線層上に、外部
電極を接続するための窓と応力緩衝層端部とスクライフ゛ライン
の間に端部を有する外部保護膜を形成する工程、８.外
部電極を形成する工程、９.前記半導体ウエハを、切断
後に得られる半導体装置が動作する最小単位になるよう
切断する工程を具備した半導体装置の製造方法である。
【００２０】本発明の半導体チップには表面上に所定の
プロセスにより形成されたロシ゛ック、メモリ、ケ゛ートアレイ等の半導
体回路と外部との電気信号の授受を行うための電極が形
成されている。
【００２１】応力緩衝層は低弾性樹脂が好ましい。具体
的にはフッ素ゴム，シリコーンゴム，フッ化シリコーン
ゴム，アクリルゴム，水素化ニトリルゴム，エチレンプ
ロピレンゴム，クロロスルホン化ポリスチレン，エピク
ロルヒドリンゴム，ブチルゴム，ウレタンゴムや、ポリ
カーボネート(PC)/アクリロニトリルブタジエンスチレ
ン(ABS)アロイ，ポリシロキサンジメチレンテレフタレ
ート(PCT)/ポリエチレンテレフタレート(PET)共重合ポ
リブチレンテレフタレート(PBT)/ポリカーボネート(PC)
アロイ，ポリテトラフルオロエチレン(PTFE)，フロリネ
イテッドエチレンプロピレン(FEP)，ポリアリレート，
ポリアミド(PA)/アクリロニトリルブタジエンスチレン
(ABS)アロイ，変性エポキシ，変性ポリオレフィン、シ
ロキサン変性ポリアミドイミド等が挙げられる。
【００２２】この他にもエポキシ樹脂，不飽和ポリエス
テル樹脂，エポキシイソシアネート樹脂，マレイミド樹
脂，マレイミドエポキシ樹脂，シアン酸エステル樹脂，
シアン酸エステルエポキシ樹脂，シアン酸エステルマレ
イミド樹脂，フェノール樹脂，ジアリルフタレート樹
脂，ウレタン樹脂，シアナミド樹脂，マレイミドシアナ
ミド樹脂等の各種熱硬化性樹脂や上記樹脂を２種以上組
み合わせた材料やさらに無機フィラー等を配合した材料
でも良い。また、上記樹脂に感光性を付与し所定の露光
現像プロセスにより応力緩衝層の形状をコントロールす
ることも可能である。
【００２３】本発明では上記応力緩衝層端部が半導体チ
ップ端部より内側に形成する。これにより同一面で露出
した界面に比べ、半導体チップと応力緩衝層間の応力が
分散できる領域が大きく応力集中しにくくなる。その結
果、半導体チップと応力緩衝層の剥離が発生しにくくな
る。
【００２４】また、厚さと室温の弾性率を変えた応力緩
衝層を用い本発明の半導体装置を試作し実装基板に搭載
して-55℃〜125℃の実装信頼性評価を行った。
【００２５】その結果、応力緩衝層の厚さをt（μm）室
温の弾性率をE（MPa）とした時、厚さと弾性率の関係
が、次式（１） ｌｏｇ（ｔ） ≧ ０．９８８ｌｏｇ(Ｅ)−１．５１５ …（１） の式を満たす場合において実装信頼性が良好であること
が分かった。また、同様に厚さと弾性率の関係が、次式
（２） ｌｏｇ（ｔ） ≦ −１．０６３ｌｏｇ(Ｅ)＋４．８３９ …（２） の関係を満たさない場合において半導体ウエハ単位で加
工する際反りが発生し配線層形成工程のパターニング工
程で半導体ウエハとパターニングマスクの間に隙間が発
生しパターニング不良を起こすことが分かった。
【００２６】そのため上記式（１）及び式（２）の関係
を満たす応力緩衝層を適用することで配線層形成工程で
の歩留まりが良好になる。
【００２７】以上の検討結果より、本発明の応力緩衝層
の厚さと弾性率は、上記の式（１）及び式（２）の両方
の関係を満たすことが望ましい。
【００２８】チップ保護膜としてはホ゜リイミト゛が一般的に
用いられるが成膜が可能であれば材料に特に制限はな
い。または感光性を付与したものを用いることも可能で
ある。このチップ保護膜も前記応力緩衝層と同様に半導
体チップ端部よりもチップ保護膜端部が内側になるよう
形成する。
【００２９】配線層はチップ保護膜及び応力緩衝層上に
金又は銅、アルミニウムなどの導電体を用い形成され
る。
【００３０】配線層と半導体チップ間に形成される導体
層は、He-Neレーサ゛、Arレーサ゛、YAGレーサ゛、炭酸ガスレーサ゛等の
レーサ゛又は感光性の材料を用い露光、現像、エッチンク゛により
開口部を形成する。その後、該開口部をエホ゜キシ系樹脂、シ
リコン系樹脂、ホ゜リイミト゛系樹脂等の樹脂系ハ゛インタ゛中にカーホ゛
ン、ク゛ラファイト粉末、金、銀、銅、ニッケル、銀メッキ銅、銀メッキカ゛
ラス等の導電性微粉末を配合した導電性樹脂を充填する方
法、無電界メッキ法或いは金、銅等の金属を真空中で加熱
蒸着やスハ゜ッタ蒸着する方法等により開口部内面に導体膜
を形成した後、電気メッキで導体層を形成する。
【００３１】外部保護膜として特に制限はないがエホ゜キシ
樹脂、ホ゜リイミト゛樹脂、ホ゜リアミト゛樹脂等の有機化合部に無機
フィラが配合された組成物をスクリーン印刷等により配線層と外
部電極の接続部分を除く応力緩衝層及び配線層上に形成
するのが一般的である。その際、感光性を付与した材料
を用いることも可能である。この外部保護膜も前記の応
力緩衝層、チップ保護膜と同様に、外部保護膜端部が半
導体チップ端部より内側になるよう形成される。
【００３２】外部電極は半導体装置が搭載される基板と
電気的に接続するための導電体で，具体的には錫，亜
鉛，鉛を含む半田合金、銀、銅又は金或いはそれらを金
で被覆しボール状に形成したものが用いられる。これ以
外にモリブデン，ニッケル，銅，白金，チタン等の１つ
或いは２つ以上組み合わせた合金若しくは２つ以上の多
重膜とした構造の端子でもよい。
【００３３】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。
【００３４】
【実施例１】図１は本発明の一例である半導体装置の断
面図である。該半導体装置は以下の方法により作成し
た。
【００３５】複数の半導体素子とAlの電極１を表面に形
成したシリコン半導体ウエハの表面上にエホ゜キシ樹脂とオルソクレソ゛
ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラを含む厚さ100μ
m、硬化後の室温の弾性率が3000MPaの未硬化のト゛ライフィルム
をロールラミネータを用い150℃で接着後、150℃、１時間加熱硬
化し応力緩衝層３を形成した。
【００３６】次に該応力緩衝層に炭酸カ゛スレーサ゛を用い穴
径50μmの開口部と、200μmのスクライフ゛ラインを露出させるた
めに400μmの溝を形成した。次にAlの電極上のレーサ゛加工
残さ及びAlの表面酸化膜除去を目的に酸素フ゜ラス゛マエッチンク゛
を実施した。次に開口部及びライン状の溝が形成された応
力緩衝層３及び前記開口部全体にCrを500Å、更にCuを
0.5μm蒸着した。前記で得られた蒸着膜上にネカ゛型感光
性レシ゛スト（OFPR-N-3000:東京応化株式会社製）をスピンコー
トで塗布し、フ゜リヘ゛ーク、露光、現像により15μm厚のレシ゛スト
配線パターンを形成した。
【００３７】次に該配線ハ゜ターン内部に電気メッキで10μmのC
u膜を形成し、その上に電気メッキで２μmのNi膜を形成し
た。次にレシ゛ストを剥離液（N-303C）を用い剥離した後、
蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶液でエッチンク゛し、
さらに過マンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し配線層４
を形成した。 この工程が終了した段階で配線ハ゜ターン不
良率を評価した。
【００３８】次に上記の配線層４を有するウエハの上に
スクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス（SR9000:日立化
成工業株式会社製）を塗布し、80℃、20分乾燥した。そ
の後所定のハ゜ターンを用い露光、現像し150℃、1時間硬化
させて前記配線上に外部電極を接続するための開口部を
有し、前記応力緩衝層と同じ位置に端面を有する外部保
護膜５を形成した。
【００３９】次に配線層４露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属株式会社製）をメタルマスクを用
い塗布後、0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤
外線リフロー炉を用い260℃で10秒加熱して外部電極６を形
成した。最後にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切
断し個々の半導体を分離して本発明の半導体装置を作成
した。
【００４０】上記で作成した半導体装置について外観を
検査した結果、半導体装置端部がタ゛イシンク゛時に剥離する
などのパッケージ不良は発生しなかった。
【００４１】該半導体装置10個を温度サイクル試験（-55
℃、10分＋125℃、10分）を1000回実施し、サンフ゜ル外観を
検査した。更に、該半導体装置を実装基板に実装し前記
と同様の温度サイクル試験を1000回実施した後の電気的導通
テストを行った。
【００４２】チップと応力緩衝層を同一面とした比較例
１では単体温度サイクル後に多くの剥離が発生した、これに
対し応力緩衝層３端部をチップ端面より内側に形成した
本実施例は半導体チップ７と応力緩衝層３界面の剥離が
発生しない。比較例１の半導体装置はタ゛イシンク゛直後の外
観検査において半導体装置端部の界面剥離が試験した半
導体装置10個中2個発生した。以下の実施例１〜１２に
ついて、特性評価結果を表１に示す。なお、比較例１及
び２は表４に示した。
【００４３】
【表１】
【００４４】
【実施例２】実施例１と同様の工程でエホ゜キシ樹脂とオルソクレ
ソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラを含む厚さ20μ
m、硬化後の室温の弾性率が1000MPaの未硬化のト゛ライフィルム
を用い実施例１と同様の評価を行った。 本実施例では
半導体チップ７と応力緩衝層３界面の剥離が発生しな
い。これに対し比較例１では単体温度サイクル後に多くの剥
離が発生した。
【００４５】
【実施例３】実施例１と同様の方法でエホ゜キシ樹脂とオルソクレ
ソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラを含む厚さ20μ
m、硬化後の室温の弾性率が3000MPaの未硬化のト゛ライフィルム
を用い実施例１と同様の評価を行った。
【００４６】本実施例では半導体チップ７と応力緩衝層
３界面の剥離が発生しない。これに対し、比較例１では
単体温度サイクル後に多くの剥離が発生した。
【００４７】
【実施例４】実施例１と同様の工程でエホ゜キシ樹脂とオルソクレ
ソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラより構成される
厚さ100μm、硬化後の室温の弾性率が400MPaの未硬化の
ト゛ライフィルムを用い実施例１と同様の評価を行った。
【００４８】本実施例では半導体チップ７と応力緩衝層
３界面の剥離が発生しない。また、室温の弾性率E(MPa)
と厚さt(μm)が、上記の式（１）及び式（２）の関係を
満たしているので半導体ウエハの反りが原因となる配線
ハ゜ターン不良が発生しない。また、応力緩衝層の緩衝効果
が大きく実装後の温度サイクル時の断線不良が一層改善され
た。これに対し、比較例１では単体温度サイクル後に多くの
剥離が発生した。
【００４９】
【実施例５】図２は本発明の別の半導体装置の断面図を
示す。該半導体装置は実施例１と同様の方法で作成し、
同様の方法で特性の評価を行った。
【００５０】本実施例では半導体チップ７と応力緩衝層
３界面の剥離が発生しない。また、外部保護膜端部を応
力緩衝層端部より50μm内側になるよう形成することで
応力緩衝層と外部保護膜界面の剥離不良が改善された。
本発明の半導体装置の製造方法ではタ゛イシンク゛直後のパッ
ケージ不良は発生しない。
【００５１】
【実施例６】実施例５と同様の工程でエホ゜キシ樹脂とオルソクレ
ソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラより構成される
厚さ20μm、硬化後の室温の弾性率が1000MPaの未硬化の
ト゛ライフィルムを用い実施例５と同様の半導体装置を作成し、
同様の評価を行った。
【００５２】本実施例では半導体チップ７と応力緩衝層
３界面の剥離が発生しない。また、外部保護膜端部を応
力緩衝層端部より50μm内側になるよう形成することで
応力緩衝層と外部保護膜界面の剥離不良が改善された。
【００５３】
【実施例７】実施例５と同様の工程でエホ゜キシ樹脂とオルソクレ
ソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラより構成される
厚さ100μm、硬化後の室温の弾性率が3000MPaの未硬化
のト゛ライフィルムを用い実施例５と同様の半導体装置を作成
し、同様の評価を行った。
【００５４】本実施例では半導体チップ７と応力緩衝層
３界面の剥離が発生しない。また、外部保護膜端部を応
力緩衝層端部より50μm内側になるよう形成することで
応力緩衝層と外部保護膜界面の剥離不良が改善された。
【００５５】
【実施例８】実施例５と同様の工程でエホ゜キシ樹脂とオルソクレ
ソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラより構成される
厚さ100μm、硬化後の室温の弾性率が400MPaの未硬化の
ト゛ライフィルムを用い実施例５と同様の半導体装置を作成し、
同様の評価を行った。
【００５６】本実施例では半導体チップ７と応力緩衝層
３界面の剥離が発生しない。また、外部保護膜５端部を
応力緩衝層３端部より50μm内側になるよう形成するこ
とで応力緩衝層と外部保護膜界面の剥離不良が改善され
た。また、室温の弾性率E(MPa)と厚さt(μm)が、上記の
式（１）及び式（２）の関係を満たしているので半導体
ウエハの反りが原因となる配線ハ゜ターン不良が発生しな
い。また、応力緩衝層の緩衝効果が大きく実装後の温度
サイクル時の断線不良が改善された。
【００５７】
【実施例９】図３は本発明の別の一例である半導体装置
の断面図である。該半導体装置実施例１と同様の方法で
作成し、特性を測定した。。
【００５８】上記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良は発生しなかった。
【００５９】更上記の半導体装置10個を温度サイクル試験
（-55℃、10分＋125℃、10分）を1000回実施し、サンフ゜ル
を切断してその断面を検査した。更に、この半導体装置
を実装基板に実装し温度サイクル試験（-55℃、10分＋125
℃、10分）を1000回実施した後の電気的導通テストを行
った。
【００６０】本実施例では応力緩衝層３端部及び外部保
護膜５をチップ端面より内側に形成することで半導体チ
ップと外部保護膜の剥離が発生しない。また、上記の比
較例１では単体温度サイクル後に多くの剥離が発生している
のに対し応力緩衝層３端部を覆う様に外部保護膜を形成
したためチップ半導体チップ２と応力緩衝層３界面及び
応力緩衝層３と外部保護膜５界面に剥離が発生しない。
本発明の半導体装置の製造方法ではタ゛イシンク゛直後のパッ
ケージ不良は発生しない。
【００６１】
【実施例１０】実施例９と同様の工程でエホ゜キシ樹脂とオルソ
クレソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラを含む厚さ20
μm、硬化後の室温の弾性率が1000MPaの未硬化のト゛ライフィ
ルムを用い実施例９と同様の半導体装置を作成し、同様の
評価を行った。
【００６２】本実施例では応力緩衝層３端部及び外部保
護膜５をチップ端面より内側に形成したので、半導体チ
ップと外部保護膜の剥離が発生しない。また、応力緩衝
層３端部を覆う様に外部保護膜を形成したためチップ半
導体チップ２と応力緩衝層３界面及び応力緩衝層３と外
部保護膜５界面に剥離が発生しない。
【００６３】
【実施例１１】実施例９と同様の工程でエホ゜キシ樹脂とオルソ
クレソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラを含む厚さ100
μm、硬化後の室温の弾性率が3000MPaの未硬化のト゛ライフィ
ルムを用い実施例９と同様の半導体装置を作成し、同様の
評価を行った。
【００６４】本実施例により応力緩衝層３端部および外
部保護膜５をチップ端面より内側に形成したので半導体
チップと外部保護膜の剥離が発生しない。また、応力緩
衝層３端部を覆う様に外部保護膜を形成したためチップ
半導体チップ２と応力緩衝層３界面および応力緩衝層３
と外部保護膜５界面に剥離が発生しない。
【００６５】
【実施例１２】実施例９と同様の方法でエホ゜キシ樹脂とオルソ
クレソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラを含む厚さ100
μm、硬化後の室温の弾性率が400MPaの未硬化のト゛ライフィル
ムを用い実施例９と同様の半導体装置を作成し、同様の
評価を行った。
【００６６】本発明の実施例により応力緩衝層３端部及
び外部保護膜５をチップ端面より内側に形成することで
半導体チップと外部保護膜の剥離が発生しない。また、
応力緩衝層３端部を覆う様に外部保護膜を形成したため
チップ半導体チップ２と応力緩衝層３界面及び応力緩衝
層３と外部保護膜５界面に剥離が発生しない。
【００６７】更に、室温の弾性率E(MPa)と厚さt(μm)が
上記の式（１）及び式（２）の関係を満たしているので
半導体ウエハの反りが原因となる配線ハ゜ターン不良が発生
しない。また、応力緩衝層の緩衝効果が大きく実装後の
温度サイクル時の断線不良が一層改善される。
【００６８】
【実施例１３】図４は本発明の別の半導体装置の断面図
である。該半導体装置を以下の方法で作成し、特性を測
定した。。
【００６９】複数の半導体素子とAlの電極１をその表面
に形成したシリコン半導体ウエハの表面上にネカ゛型感光性ホ゜リ
イミト゛樹脂（PL3708:日立化成工業株式会社製）をスピンコー
トにより塗布しホットフ゜レート上で75℃で105秒、90℃で105秒
乾燥した。その後、所定のマスクを用い露光後再びホットフ゜レー
ト上で125℃、60秒加熱後、現像液（PL Developer2N:日
立化成工業株式会社製）で現像した。
【００７０】次に窒素中で350℃で60分加熱硬化し素子
電極１部分とタ゛イシンク゛後のチップ端面から100μm内側ま
でライン状に半導体チップ表面が露出したチップ保護膜８
を形成した。
【００７１】次にArにより素子電極１表面のAl酸化膜を
スハ゜ッタエッチンク゛より除去した後、チップ保護膜８及びその
露出部表面全体にCrを500Å更にCuを0.5μmスハ゜ッタ蒸着し
被膜を形成した。該蒸着膜上にネカ゛型感光性レシ゛スト（OFPR
-N-3000:東京応化株式会社製）をスピンコートで塗布し、フ゜
リヘ゛ーク、露光、現像により15μm厚のレシ゛スト配線ハ゜ターンを形
成した。
【００７２】前記の配線ハ゜ターン内部に電気メッキで10μmのC
u膜を形成し第１配線層９を形成した。
【００７３】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラを有する厚さ100
μm、硬化後の室温の弾性率が3000MPaの未硬化のト゛ライフィ
ルムをロールラミネータを用い180℃で接着後、250℃、１時間加熱
硬化し応力緩衝層３を形成した。該応力緩衝層に炭酸カ゛
スレーサ゛を用い穴径50μmの開口部と、200μmのスクライフ゛ライン
を露出させるために400μmの溝を形成した。
【００７４】次に第１配線層のラント゛10のレーサ゛加工残さ除
去を目的に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテックス
株式会社製）を用いテ゛スミヤ処理を実施した。前記の開口
部及びライン状の溝が形成された応力緩衝層３及びその開
口部全体をArによりスハ゜ッタエッチンク゛でCu酸化膜除去した
後、Crを500Å、更にCuを0.5μmスハ゜ッタ蒸着した。該蒸着
膜上にネカ゛型感光性レシ゛スト（OFPR-N-3000:東京応化株式会
社製）をスピンコートで塗布し、フ゜リヘ゛ーク、露光、現像によ
り15μm厚のレシ゛スト配線パターンを形成した。
【００７５】上記で得られた配線ハ゜ターンの内部に電気メッキ
で10μmのCu膜を形成し、その上に電気メッキで２μmのNi
膜を形成した。次にレシ゛ストを剥離液（N-303C）を用い剥
離した後、前記蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶
液でエッチンク゛し、さらに過マンカ゛ン酸カリウム系水溶液でCrをエッチ
ンク゛し第２配線層11を形成した。この工程が終了した段
階で第２配線ハ゜ターン不良率を評価した。
【００７６】次に第２配線層を有するウエハ上にスクリーン
印刷により感光性ソルタ゛ーレシ゛ストワニス（SR9000:日立化成工業
株式会社製）を塗布し、80℃、20分乾燥後所定のハ゜ターン
を用い露光、現像し150℃、1時間硬化させて配線上に外
部電極を接続するための開口部を有し応力緩衝層と同じ
位置に端面を有する外部保護膜５を形成した。
【００７７】次に配線層３露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属株式会社製）をメタルマスクを用
い塗布後、0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤
外線リフロー炉を用い260℃、10秒加熱し外部電極６を形成
した。最後にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断
し個々の半導体を分離して本発明の半導体装置を作成し
た。
【００７８】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するパッケージ不良は発生しなかった。
【００７９】上記の半導体装置10個を温度サイクル試験（-5
5℃、10分＋125℃、10分）を1000回実施し、サンフ゜ル外観
を検査した。更に、該半導体装置を実装基板に実装し前
記と同様の温度サイクル試験を1000回実施し、試験後の電気
的導通テストを行った。
【００８０】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。これに対し、半導体チ
ップ７とチップ保護膜８を同一面とした比較例２では多
くの剥離が発生した。比較例２の製造方法で作成した半
導体装置はタ゛イシンク゛直後の外観検査において半導体装置
端部の界面剥離が10個中3個発生した。本発明の半導体
装置の製造方法ではタ゛イシンク゛直後のパッケージ不良は発
生しない。以下の実施例１３〜２４について、特性の結
果を表２に示す。
【００８１】
【表２】
【００８２】
【実施例１４】実施例13と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ20μm、硬化後の室温の弾性率が1000M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着
後、250℃で１時間加熱硬化し形成した。また、実施例1
3と同様の特性評価を行った。
【００８３】チップ保護膜８端部をチップ端面より内側
に形成した本実施例は半導体チップ７とチップ保護膜８
界面の剥離が発生しない。
【００８４】
【実施例１５】実施例13と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ20μm、硬化後の室温の弾性率が3000M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着
後、250℃、１時間加熱硬化し形成した。また、実施例1
3と同様の特性評価を行った。
【００８５】上記の比較例２では多くの剥離が発生して
いるのに対しチップ保護膜８端部をチップ端面より内側
に形成した本実施例は半導体チップ７とチップ保護膜８
界面の剥離が発生しない。
【００８６】
【実施例１６】実施例13と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラを
含む厚さ100μm、硬化後の室温の弾性率が400MPaの未硬
化のト゛ライフィルムをロールラミネータを用い180℃で接着後、250℃で
１時間加熱硬化し形成した。また、実施例13と同様の評
価を行った。
【００８７】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。また、室温の弾性率E
(MPa)と厚さt(μm)が、上記の式（1）及び式（２）の関
係を満たしているので半導体ウエハの反りが原因となる
配線ハ゜ターン不良が発生しない。また、応力緩衝層の緩衝
効果が大きく実装後の温度サイクル時の断線不良が改善され
る。
【００８８】
【実施例１７】図５は本発明の別の半導体装置の断面図
である。該半導体装置は以下の方法で作成した。
【００８９】複数の半導体素子とAlの電極１をその表面
に形成したシリコン半導体ウエハの表面上にネカ゛型感光性ホ゜リ
イミト゛樹脂（PL3708:日立化成工業株式会社製）をスピンコー
トにより塗布しホットフ゜レート上で75℃で105秒、90℃で105秒
乾燥した後、所定のマスクを用い露光後再びホットフ゜レート上で1
25℃、60秒加熱後、現像液（PLDeveloper2N:日立化成工
業株式会社製）で現像した。次に窒素中で350℃、60分
加熱硬化し素子電極１部分とタ゛イシンク゛後のチップ端面か
ら100μm内側までライン状に半導体チップ表面が露出した
チップ保護膜８を形成した。次にArにより素子電極１表
面のAl酸化膜をスハ゜ッタエッチンク゛より除去した後、チップ保
護膜８及びその露出部表面全体にCrを500Å更にCuを0.5
μmスハ゜ッタ蒸着し種膜を形成した。この蒸着膜上にネカ゛型
感光性レシ゛スト（OFPR-N-3000:東京応化株式会社製）をスピ
ンコートで塗布し、フ゜リヘ゛ーク、露光、現像により15μm厚のレ
シ゛スト配線ハ゜ターンを形成した。該配線ハ゜ターン内部に電気メッキ
で10μmのCu膜を形成し第１配線層９を形成した。
【００９０】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラより構成される
厚さ100μm、硬化後の室温の弾性率が3000MPaの未硬化
のト゛ライフィルムをロールラミネータを用い180℃で接着後、250℃、１
時間加熱硬化し応力緩衝層３を形成した。前記応力緩衝
層に炭酸カ゛スレーサ゛を用い穴径50μmの開口部と、200μmの
スクライフ゛ラインを露出させるために400μmの溝を形成した。
【００９１】次に第１配線層のラント゛10のレーサ゛加工残さ除
去を目的に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテック
ス）を用いテ゛スミヤ処理を実施した。前記開口部及びライン状
の溝が形成された応力緩衝層３及びその開口部全体をAr
によりCu酸化膜除去を目的にスハ゜ッタエッチンク゛した後、Crを5
00Å、更にCuを0.5μmスハ゜ッタ蒸着した。この蒸着膜上にネ
カ゛型感光性レシ゛スト（OFPR-N-3000:東京応化）をスピンコート
で塗布し、フ゜リヘ゛ーク、露光、現像により15μm厚のレシ゛スト
配線パターンを形成した。
【００９２】次に配線ハ゜ターン内部に電気メッキで10μmのCu
膜を形成し、その上に電気メッキで２μmのNi膜を形成し
た。次にレシ゛ストを剥離液（N-303C）を用い剥離した後、
蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶液でエッチンク゛し、
さらに過マンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し第２配線
層11を形成した。
【００９３】この工程が終了した段階で第２配線ハ゜ターン
不良率を評価した。
【００９４】次にスクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス
（SR9000:日立化成）を塗布し、80℃で20分乾燥後所定
のハ゜ターンを用い露光、現像し150℃で1時間硬化させて配
線上に外部電極を接続するための開口部を有し応力緩衝
層端面より50μm内側に端面を有する外部保護膜５を形
成した。次に配線層３露出部のNi表面上に置換メッキによ
りAu膜を0.1μm形成した。このAuメッキされた配線露出部
にフラックス（テ゛ルタラックス533:千住金属）をメタルマスクを用い塗布
後、0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤外線リフ
ロー炉を用い260℃で10秒加熱し外部電極６を形成した。
最後にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断し個々
の半導体を分離して本発明の半導体装置を作成した。
【００９５】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離する等のパッケージ不良は発生しなかった。
【００９６】
【実施例１８】実施例17と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ20μm、硬化後の室温の弾性率が1000M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着
後、250℃、１時間加熱硬化し形成した。また、実施例1
7と同様の評価を行った。
【００９７】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。また、応力緩衝層３端
部より内側に外部保護膜５端部を有するため応力緩衝層
３と外部保護膜５界面に剥離不良が発生しない。
【００９８】
【実施例１９】実施例17と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ20μm、硬化後の室温の弾性率が3000M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着
後、250℃、１時間加熱硬化し形成した。また、実施例1
7と同様の評価を行った。
【００９９】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。また、応力緩衝層３端
部より内側に外部保護膜５端部を有するため応力緩衝層
３と外部保護膜５界面に剥離不良が発生しない。
【０１００】
【実施例２０】実施例17と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ100μm、硬化後の室温の弾性率が400M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着
後、250℃、１時間加熱硬化し形成した。また、実施例1
7と同様の評価を行った。
【０１０１】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。また、応力緩衝層３端
部より内側に外部保護膜５端部を有するため応力緩衝層
３と外部保護膜５界面に剥離不良が発生しない。更に、
室温の弾性率E(MPa)と厚さt(μm)が、上記の式（１）及
び式（２）の関係を満たしているので半導体ウエハの反
りが原因となる配線ハ゜ターン不良が発生しない。また、応
力緩衝層の緩衝効果が大きく実装後の温度サイクル時の断線
不良が一層改善される。
【０１０２】
【実施例２１】図６は本発明の別の半導体装置の断面図
である。該半導体装置は以下の方法により作成した。
【０１０３】先ず、第１配線層９を形成するまでの工程
は実施例１３と同じである。
【０１０４】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤と増感剤とシリカフィラより構
成される厚さ100μm、硬化後の室温の弾性率が3000MPa
の未硬化の感光性ト゛ライフィルムをロールラミネータを用い90℃で接着
した。その後、前記第１配線層のラント゛10とタ゛イシンク゛時のカ
ットラインであるスクライフ゛ラインを露出させるために所定のマスクを
用い露光後、準水系のアルカリ現像液を用い現像し、更に18
0℃、１時間加熱硬化した。そして、第１配線層のラント゛1
0は穴径50μmの開口部、スクライフ゛ライン部はタ゛イシンク゛後のチッ
プ端面から100μmチップ保護膜８より50μm内側に応力
緩衝層３端部がなるよう応力緩衝層３を形成した。
【０１０５】次に第１配線層のラント゛10のヒ゛ア内残さ除去
を目的に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテックス）
を用いテ゛スミヤ処理を実施した。次に前記開口部及びライン状
の溝が形成された応力緩衝層３及びその開口部全体をAr
によりCu酸化膜除去を目的にスハ゜ッタエッチンク゛した後、Crを5
00Å、更にCuを0.5μmスハ゜ッタ蒸着した。
【０１０６】該蒸着膜上にネカ゛型感光性レシ゛スト（OFPR-N-3
000:東京応化株式会社製）をスピンコートで塗布し、フ゜リヘ゛ー
ク、露光、現像により15μm厚のレシ゛スト配線パターンを形
成した。前記配線ハ゜ターン内部に電気メッキで10μmのCu膜を
形成し、その上に電気メッキで２μmのNi膜を形成した。前
記レシ゛ストを剥離液（N-303C）を用い剥離した後、蒸着膜
のCuを過硫酸アンモニウム/硫酸系水溶液でエッチンク゛し、更に過マ
ンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し第２配線層11を形成
した。
【０１０７】この工程が終了した段階で第２配線ハ゜ターン
不良率を評価した。
【０１０８】次に第２配線層を有するウエハ上にスクリーン
印刷により感光性ソルタ゛ーレシ゛ストワニス（SR9000:日立化成工業
株式会社製）を塗布し、80℃、20分乾燥後所定のハ゜ターン
を用い露光、現像し150℃、1時間硬化させて配線上に外
部電極を接続するための開口部を有し、応力緩衝層端面
より50μm内側に端面を有する外部保護膜５を形成し
た。
【０１０９】次に配線層３露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属株式会社製）をメタルマスクを用
い塗布後、0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤
外線リフロー炉を用い260℃、10秒加熱し外部電極６を形成
した。最後にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断
し個々の半導体を分離して本発明の半導体装置を作成し
た。
【０１１０】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良は発生しなかった。
【０１１１】上記の半導体装置10個の温度サイクル試験（-5
5℃、10分＋125℃、10分）を1000回実施し、サンフ゜ル外観
を検査した。該半導体装置を実装基板に実装し、前記と
同様の温度サイクル試験を1000回実施した後の電気的導通テ
ストを行った。
【０１１２】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。また、応力緩衝層３端
部より内側に外部保護膜５端部を有するため応力緩衝層
３と外部保護膜５界面に剥離不良が発生しない。更に応
力緩衝層３がチップ保護膜８より内側に形成されている
ため応力緩衝層３とチップ保護膜８界面の剥離不良が発
生しない。
【０１１３】比較例２の製造方法で作成した半導体装置
はタ゛イシンク゛直後の外観検査において半導体装置端部の界
面剥離が10個中3個発生したが本発明の半導体装置の製
造方法ではタ゛イシンク゛直後のパッケージ不良は発生しな
い。
【０１１４】
【実施例２２】実施例21と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラを有する厚さ20μm、硬化後の室温の
弾性率が1000MPaの未硬化の感光性ト゛ライフィルムを用いた。
また、実施例21と同様の評価を行った。
【０１１５】チップ保護膜８端部をチップ端面より内側
に形成した本実施例は半導体チップ７とチップ保護膜８
界面の剥離が発生しない。また、応力緩衝層３端部より
内側に外部保護膜５端部を有するため応力緩衝層３と外
部保護膜５界面に剥離不良が発生しない。更に、応力緩
衝層３がチップ保護膜８より内側に形成されているため
応力緩衝層３とチップ保護膜８界面の剥離不良が発生し
ない。
【０１１６】
【実施例２３】実施例21と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラより構成される厚さ20μm、硬化後の
室温の弾性率が3000MPaの未硬化の感光性ト゛ライフィルムを用
いた。また、実施例21と同様の評価を行った。
【０１１７】チップ保護膜８端部をチップ端面より内側
に形成した本実施例は半導体チップ７とチップ保護膜８
界面の剥離が発生しない。また、応力緩衝層３端部より
内側に外部保護膜５端部を有するため応力緩衝層３と外
部保護膜５界面に剥離不良が発生しない。更に、応力緩
衝層３がチップ保護膜８より内側に形成されているため
応力緩衝層３とチップ保護膜８界面の剥離不良が発生し
ない。
【０１１８】
【実施例２４】実施例21と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラを有する厚さ20μm、硬化後の室温の
弾性率が400MPaの未硬化の感光性ト゛ライフィルムを用いた。ま
た、実施例21と同様の評価を行った。
【０１１９】本実施例は半導体チップ７とチップ保護膜
８界面及び応力緩衝層３と外部保護膜５界面に剥離不良
が発生しない。更に、応力緩衝層３がチップ保護膜８よ
り内側に形成されているため応力緩衝層３とチップ保護
膜８界面の剥離不良が発生しない。
【０１２０】また、室温の弾性率E(MPa)と厚さt(μm)
が、上記の式（１）及び式（２）の関係を満たしている
ので半導体ウエハの反りが原因となる配線ハ゜ターン不良が
発生しない。また、応力緩衝層の緩衝効果が大きく実装
後の温度サイクル時の断線不良が改善される。
【０１２１】
【実施例２５】図７は本発明の別の半導体装置の断面図
である。該半導体装置は以下の方法により作成した。
【０１２２】先ず、実施例１３と同じ方法で配線基板を
作成した。この工程が終了した段階で第２配線ハ゜ターン不
良率を評価した。
【０１２３】次に第２配線層を有するウエハ上にスクリーン
印刷により感光性ソルタ゛ーレシ゛ストワニス（SR9000:日立化成工業
株式会社製）を塗布し、80℃、20分乾燥後所定のハ゜ターン
を用い露光、現像し150℃、1時間硬化した。そして、配
線上に外部電極を接続するための開口部を有し、応力緩
衝層端面より50μm内側に端面を有する外部保護膜５を
形成した。
【０１２４】次に配線層３露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属）をメタルマスクを用い塗布後、
0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤外線リフロー炉
を用い260℃、10秒加熱し外部電極６を形成した。最後
にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断し個々の半
導体を分離して本発明の半導体装置を作成した。
【０１２５】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良は発生しなかった。
【０１２６】更に該半導体装置10個を上記と同様の温度
サイクル試験を実施しサンフ゜ルを切断し断面を検査した。更
に、該半導体装置を実装基板に実装し、上記と同様の温
度サイクル試験を実施した後の電気的導通テストを行った。
【０１２７】チップ保護膜８端部をチップ端面より内側
に形成した本実施例は半導体チップ７とチップ保護膜８
界面の剥離が発生しない。また、応力緩衝層３端部より
内側に外部保護膜５端部を有するため応力緩衝層３と外
部保護膜５界面に剥離不良が発生しない。更に、応力緩
衝層３端部よりも内側にチップ保護膜８端部を形成する
ことで応力緩衝層３とチップ保護膜８界面及び半導体チ
ップ７とチップ保護膜８界面に剥離が発生しない。本発
明の半導体装置の製造方法ではタ゛イシンク゛直後のパッケー
ジ不良は発生しない。
【０１２８】以下の実施例２５〜３６の特性の結果を表
３に示す。
【０１２９】
【表３】
【０１３０】
【実施例２６】実施例25と同様の工程で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ20μm、硬化後の室温の弾性率が1000M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着
後、250℃、１時間加熱硬化し形成した。また、実施例2
5と同様の評価を行った。
【０１３１】チップ保護膜８端部をチップ端面より内側
に形成した本実施例は半導体チップ７とチップ保護膜８
界面の剥離が発生しない。また、応力緩衝層３端部より
内側に外部保護膜５端部を有するため応力緩衝層３と外
部保護膜５界面に剥離不良が発生しない。更に、応力緩
衝層３端部よりも内側にチップ保護膜８端部を形成する
ことで応力緩衝層３とチップ保護膜８界面、及び半導体
チップ７とチップ保護膜８界面に剥離が発生しない。
【０１３２】
【実施例２７】実施例25と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラを
含む厚さ20μm、硬化後の室温の弾性率が3000MPaの未硬
化のト゛ライフィルムをロールラミネータを用い180℃で接着後、250℃、
１時間加熱硬化し形成した。また、実施例25と同様の評
価を行った。
【０１３３】本実施例は半導体チップ７とチップ保護膜
８界面及び応力緩衝層３と外部保護膜５界面に剥離不良
が発生しない。更に、応力緩衝層３端部よりも内側にチ
ップ保護膜８端部を形成することで応力緩衝層３とチッ
プ保護膜８界面、及び半導体チップ７とチップ保護膜８
界面に剥離が発生しない。
【０１３４】
【実施例２８】実施例25と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソ
クレソ゛ールノホ゛ラック型硬化剤とアクリル樹脂とホ゜リアミト
゛イミト゛樹脂とシリカフィラを有する厚さ100μm、硬化後の室温
の弾性率が400MPaの未硬化のト゛ライフィルムをロールラミネータを用い
180℃で接着後、250℃で１時間加熱硬化し形成した。ま
た、実施例25と同様の特性評価を行った。
【０１３５】本実施例は半導体チップ７とチップ保護膜
８界面及び応力緩衝層３と外部保護膜５界面に剥離不良
が発生しない。更に、応力緩衝層３端部よりも内側にチ
ップ保護膜８端部を形成することで応力緩衝層３とチッ
プ保護膜８界面、及び半導体チップ７とチップ保護膜８
界面に剥離が発生しない。
【０１３６】また、、室温の弾性率E(MPa)と厚さt(μm)
が、上記の式（１）及び式（２）の関係を満たしている
ので半導体ウエハの反りが原因となる配線ハ゜ターン不良が
発生しない。また、応力緩衝層の緩衝効果が大きく実装
後の温度サイクル時の断線不良が改善される。
【０１３７】
【実施例２９】図８は本発明の別の半導体装置の断面図
である。該半導体装置は以下の方法により作成した。
【０１３８】第１配線層９を形成するまでの工程は実施
例１３と同じである。
【０１３９】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤と増感剤とシリカフィラを有す
る厚さ100μm、硬化後の室温の弾性率が3000MPaの未硬
化の感光性ト゛ライフィルムをロールラミネータを用い90℃で接着した。
その後、第１配線層のラント゛10とタ゛イシンク゛時のカットラインであ
るスクライフ゛ラインを露出させるために所定のマスクを用い露光
後、準水系のアルカリ現像液を用い現像した。更に、180
℃、１時間加熱硬化し第１配線層のラント゛10は穴径50μm
の開口部、スクライフ゛ライン部はタ゛イシンク゛後のチップ端面から10
0μm、チップ保護膜８より50μm内側に応力緩衝層３端
部がなるよう応力緩衝層３を形成した。
【０１４０】次に第１配線層のラント゛10のヒ゛ア内残さ除去
を目的に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテックス株
式会社製）を用いテ゛スミヤ処理を実施した。前記の開口部
及びライン状の溝が形成された応力緩衝層３及びその開口
部全体をArによりCu酸化膜除去を目的にスハ゜ッタエッチンク゛し
た後、Crを500Å、更にCuを0.5μmスハ゜ッタ蒸着した。該蒸
着膜上にネカ゛型感光性レシ゛スト（OFPR-N-3000:東京応化株式
会社製）をスピンコートで塗布し、フ゜リヘ゛ーク、露光、現像に
より15μm厚のレシ゛スト配線パターンを形成した。
【０１４１】次に配線ハ゜ターン内部に電気メッキで10μmのCu
膜を形成し、その上に電気メッキで２μmのNi膜を形成し
た。前記のレシ゛ストを剥離液（N-303C）を用い剥離した
後、蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶液でエッチンク゛
し、更に過マンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し第２配
線層11を形成した。 この工程が終了した段階で第２配
線ハ゜ターン不良率を評価した。
【０１４２】次にスクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス
（SR9000:日立化成工業株式会社製）を塗布し、80℃、2
0分乾燥後所定のハ゜ターンを用い露光、現像し150℃、1時間
硬化した。そして、配線上に外部電極を接続するための
開口部を有し、応力緩衝層端面を覆いタ゛イシンク゛後のチッ
プ端面から50μm内側でチップ保護膜８と同一の位置に
端面を有する外部保護膜５を形成した。
【０１４３】次に配線層３露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属）をメタルマスクを用い塗布後、
0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤外線リフロー炉
を用い260℃、10秒加熱し外部電極６を形成した。最後
にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断し個々の半
導体を分離して本発明の半導体装置を作成した。
【０１４４】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良は発生しなかった。更に、
該半導体装置をもちいて、前記と同様の温度サイクル試験、
該半導体装置を実装基板に実装し温度サイクル試験を1000回
実施した後の電気的導通テストを行った。 本実施例は
半導体チップ７とチップ保護膜８界面及び応力緩衝層３
とチップ保護膜８界面の剥離不良が発生しない。また、
本発明の半導体装置の製造方法ではタ゛イシンク゛直後のパッ
ケージ不良は発生しない。
【０１４５】
【実施例３０】実施例29と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラを有する厚さ20μm、硬化後の室温の
弾性率が1000MPaの未硬化の感光性ト゛ライフィルムを用いた。
また、実施例29と同様の特性評価を行った。 本実施例
は半導体チップ７とチップ保護膜８界面及び応力緩衝層
３とチップ保護膜８界面の剥離不良が発生しない。
【０１４６】
【実施例３１】実施例29と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラを有する厚さ20μm、硬化後の室温の
弾性率が3000MPaの未硬化の感光性ト゛ライフィルムを用いた。
また、実施例29と同様の特性評価を行った。
【０１４７】チップ保護膜８端部をチップ端面より内側
に形成した本発明の実施例は半導体チップ７とチップ保
護膜８界面の剥離が発生しない。また、応力緩衝層３が
チップ保護膜８より内側に形成されているため応力緩衝
層３とチップ保護膜８界面の剥離不良が発生しない。
【０１４８】
【実施例３２】実施例29と方法の工程で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラをゆうする厚さ100μm、硬化後の室温
の弾性率が400MPaの未硬化の感光性ト゛ライフィルムを用いた。
また、実施例29と同様の評価を行った。
【０１４９】本発明の実施例は半導体チップ７とチップ
保護膜８界面及び応力緩衝層３とチップ保護膜８界面の
剥離不良が発生しない。更に、室温の弾性率E(MPa)と厚
さt(μm)が、上記の式（１）及び式（２）の関係を満た
しているので半導体ウエハの反りが原因となる配線ハ゜ター
ン不良が発生しない。また、応力緩衝層の緩衝効果が大
きく実装後の温度サイクル時の断線不良が改善される。
【０１５０】
【実施例３３】図９は本発明の別の半導体装置の断面図
である。該半導体装置は以下の方法により作成した。
【０１５１】第１配線層９を形成するまでの工程は実施
例１３と同じである。
【０１５２】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤と増感剤とシリカフィラを有す
る厚さ100μm、硬化後の室温の弾性率が3000MPaの未硬
化の感光性ト゛ライフィルムをロールラミネータを用い90℃で接着した。
その後、第１配線層のラント゛10とタ゛イシンク゛時のカットラインであ
るスクライフ゛ラインを露出させるために所定のマスクを用い露光
後、準水系のアルカリ現像液を用い現像した。更に、180
℃、１時間加熱硬化し第１配線層のラント゛10は穴径50μm
の開口部、スクライフ゛ライン部はタ゛イシンク゛後のチップ端面から15
0μmチップ保護膜８より100μm内側に応力緩衝層３端部
がなるよう応力緩衝層３を形成した。
【０１５３】次に第１配線層のラント゛10のヒ゛ア内残さ除去
を目的に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテックス株
式会社製）を用いテ゛スミヤ処理を実施した。前記の開口部
及びライン状の溝が形成された応力緩衝層３及びその開口
部全体をArによりCu酸化膜除去を目的にスハ゜ッタエッチンク゛し
た後、Crを500Å、更にCuを0.5μmスハ゜ッタ蒸着した。該蒸
着膜上にネカ゛型感光性レシ゛スト（OFPR-N-3000:東京応化株式
会社製）をスピンコートで塗布し、フ゜リヘ゛ーク、露光、現像に
より15μm厚のレシ゛スト配線パターンを形成した。そして、
該配線ハ゜ターン内部に電気メッキで10μmのCu膜を形成し、そ
の上に電気メッキで２μmのNi膜を形成した。次にレシ゛ストを
剥離液（N-303C）を用い剥離した後、前記蒸着膜のCuを
過硫酸アンモニウム/硫酸系水溶液でエッチンク゛し、更に、過マンカ゛ン
酸カリウム系水溶液でCrをエッチンク゛し第２配線層11を形成し
た。 この工程が終了した段階で第２配線ハ゜ターン不良率
を評価した。
【０１５４】次にスクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス
（SR9000:日立化成工業株式会社製）を塗布し、80℃、2
0分乾燥後所定のハ゜ターンを用い露光、現像し150℃、1時間
硬化させた。そして、配線上に外部電極を接続するため
の開口部を有し、応力緩衝層端面を覆いタ゛イシンク゛後のチ
ップ端面から100μm内側でチップ保護膜８より50μm内
側の位置に端面を有する外部保護膜５を形成した。
【０１５５】次に配線層３露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属株式会社製）をメタルマスクを用
い塗布後、0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤
外線リフロー炉を用い260℃、10秒加熱し外部電極６を形成
した。最後にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断
し個々の半導体を分離して本発明の半導体装置を作成し
た。
【０１５６】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良は発生しなかった。
【０１５７】上記の半導体装置を用いて、前記と同様の
温度サイクル試験を1000回実施し、サンフ゜ルを切断し断面を検
査した。更に、この半導体装置を実装基板に実装し温度
サイクル試験を1000回実施した後の電気的導通テストを行っ
た。
【０１５８】本実施例は半導体チップ７とチップ保護膜
８界面及び応力緩衝層３とチップ保護膜８界面の剥離不
良が発生しない。また、外部保護膜５が応力緩衝層３端
部を覆う様に形成されており外部保護膜５と応力緩衝層
３界面に剥離不良が発生しない。更に、チップ保護膜８
端部よりも内側に外部保護膜５端部が形成されているた
めチップ保護膜８と外部保護膜５界面に剥離不良が発生
しない。比較例２の製造方法で作成した半導体装置はタ゛
イシンク゛直後の外観検査において半導体装置端部の界面剥
離が10個中3個に発生した。本発明の半導体装置の製造
方法ではタ゛イシンク゛直後のパッケージ不良は発生しない。
【０１５９】
【実施例３４】実施例33と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラを有する厚さ20μm、硬化後の室温の
弾性率が1000MPaの未硬化の感光性ト゛ライフィルムを用いた。
また、実施例33と同様の評価を行った。
【０１６０】本実施例は半導体チップ７とチップ保護膜
８界面及び応力緩衝層３とチップ保護膜８界面の剥離不
良が発生しない。また、外部保護膜５が応力緩衝層３端
部を覆う様に形成されており外部保護膜５と応力緩衝層
３界面に剥離不良が発生しない。更に、チップ保護膜８
端部よりも内側に外部保護膜５端部が形成されているた
めチップ保護膜８と外部保護膜５界面に剥離不良が発生
しない。
【０１６１】
【実施例３５】実施例33と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラより構成される厚さ20μm、硬化後の
室温の弾性率が3000MPaの未硬化の感光性ト゛ライフィルムを用
いた。また、実施例33と同様の評価を行った。
【０１６２】本発明の実施例は半導体チップ７とチップ
保護膜８界面及び応力緩衝層３とチップ保護膜８界面の
剥離不良が発生しない。また、外部保護膜５が応力緩衝
層３端部を覆う様に形成されており外部保護膜５と応力
緩衝層３界面に剥離不良が発生しない。更に、チップ保
護膜８端部よりも内側に外部保護膜５端部が形成されて
いるためチップ保護膜８と外部保護膜５界面に剥離不良
が発生しない。
【０１６３】
【実施例３６】実施例33と同様の方法で半導体装置を作
成した。その際、応力緩衝層のト゛ライフィルム材エホ゜キシ樹脂とオ
ルソクレソ゛ールノホ゛ラック型硬化剤とニトリルフ゛タシ゛エンコ゛ムと光酸発生剤
と増感剤とシリカフィラを有する厚さ20μm、硬化後の室温の
弾性率が1000MPaの未硬化の感光性ト゛ライフィルムを用いた。
また、実施例33と同様の特性評価を行った。
【０１６４】本実施例は半導体チップ７とチップ保護膜
８界面及び応力緩衝層３とチップ保護膜８界面の剥離不
良が発生しない。また、外部保護膜５が応力緩衝層３端
部を覆う様に形成されており外部保護膜５と応力緩衝層
３界面に剥離不良が発生しない。更に、チップ保護膜８
端部よりも内側に外部保護膜５端部が形成されているた
めチップ保護膜８と外部保護膜５界面に剥離不良が発生
しない。
【０１６５】また、室温の弾性率E(MPa)と厚さt(μm)
が、上記の式（１）及び式（２）の関係を満たしている
ので半導体ウエハの反りが原因となる配線ハ゜ターン不良が
発生しない。更に、応力緩衝層の緩衝効果が大きく実装
後の温度サイクル時の断線不良が一層改善される。
【０１６６】
【実施例３７】図10は本発明の一実施例の半導体装置の
断面図を表す。以下の方法により本発明の半導体装置を
作成した。第１配線層９を形成するまでの工程は実施例
１３と同じである。
【０１６７】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラを有する厚さ100
μm、硬化後の室温の弾性率が3000MPaの未硬化のト゛ライフィ
ルムをロールラミネータを用い180℃で接着した。その後、250℃、
１時間加熱硬化し応力緩衝層３を形成した。次に応力緩
衝層に炭酸カ゛スレーサ゛を用い穴径50μmの開口部と、200μm
のスクライフ゛ラインを露出させるために400μmの溝を形成し
た。次に第１配線層のラント゛10のレーサ゛加工残さ除去を目的
に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテックス）を用いテ
゛スミヤ処理を実施した。
【０１６８】前記開口部及びライン状の溝が形成された応
力緩衝層３及びその開口部全体をArによりCu酸化膜除去
を目的にスハ゜ッタエッチンク゛した後、Crを500Å、更にCuを0.5
μmスハ゜ッタ蒸着した。該蒸着膜上にネカ゛型感光性レシ゛スト（OF
PR-N-3000:東京応化株式会社製）をスピンコートで塗布し、
フ゜リヘ゛ーク、露光、現像により15μm厚のレシ゛スト配線パター
ンを形成した。そして、配線ハ゜ターン内部に電気メッキで10μ
mのCu膜を形成し、その上に電気メッキで２μmのNi膜を形
成した。
【０１６９】次にレシ゛ストを剥離液（N-303C）を用い剥離
した後、蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶液でエッチ
ンク゛し、さらに過マンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し第
２配線層11を形成した。この段階で第２配線ハ゜ターン不良
率を評価した。
【０１７０】次にスクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス
（SR9000:日立化成工業株式会社製）を塗布し、80℃で2
0分乾燥後所定のハ゜ターンを用い露光、現像し150℃で1時間
硬化した。そして、配線上に外部電極を接続するための
開口部を有し、応力緩衝層端面を覆いタ゛イシンク゛後のチッ
プ端面から50μm内側になるよう端面を有する外部保護
膜５を形成した。
【０１７１】次に配線層３露出部のNi表面上に置換メッキ
によりAu膜を0.1μm形成した。このAuメッキ配線露出部にフ
ラックス（テ゛ルタラックス533:千住金属株式会社製）をメタルマスクを用
い塗布後、0.35mm径のSn-Ag-Cu系のハンタ゛ホ゛ールを載せて赤
外線リフロー炉を用い260℃で10秒加熱し外部電極６を形成
した。最後にスクライフ゛ラインを厚さ0.2mmのタ゛イシンク゛ソーで切断
し個々の半導体を分離して本発明の半導体装置を作成し
た。
【０１７２】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良は発生しなかった。
【０１７３】更に、該半導体装置10個を上記ｍと同様の
温度サイクル試験を実施しサンフ゜ルを切断し断面を検査した。
また、該半導体装置を実装基板に実装温度サイクル試験を実
施した後の電気的導通テストを行った。
【０１７４】本実施例により外部保護膜５をチップ端面
より内側に形成することで半導体チップ７と外部保護膜
５界面に剥離不良が発生しない。また、半導体チップ７
とチップ保護膜８を同一面とした比較例２では多くの剥
離が発生しているのに対し、チップ応力緩衝層３端部を
覆うように外部保護膜５を形成したので応力緩衝層３と
外部保護膜５界面に及び半導体チップ７と応力緩衝層３
界面の剥離不良が発生しない。更に、応力緩衝層３端部
よりも内側にチップ保護膜８端部を形成することで応力
緩衝層３とチップ保護膜８界面及び半導体チップ７とチ
ップ保護膜８界面に剥離が発生しない。比較例２の製造
方法で作成した半導体装置はタ゛イシンク゛直後の外観検査に
おいて半導体装置端部の界面剥離が10個中3個発生した
が本実施例の製造方法ではタ゛イシンク゛直後のパッケージ不
良は発生しない。
【０１７５】以下の実施例３７〜４０及び比較例１及び
２の特性の結果を表４に示す。
【０１７６】
【表４】
【０１７７】
【実施例３８】実施例37と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラを
有する厚さ20μm、硬化後の室温の弾性率が1000MPaの未
硬化のト゛ライフィルムをロールラミネータを用い180℃で接着後、250
℃、１時間加熱硬化し形成した。また、実施例37と同様
の特性評価を行った。
【０１７８】本実施例により半導体チップ７と外部保護
膜５界面、応力緩衝層３と外部保護膜５界面及び半導体
チップ７と応力緩衝層３界面の剥離不良が発生しない。
更に、応力緩衝層３端部よりも内側にチップ保護膜８端
部を形成することで応力緩衝層３とチップ保護膜８界面
及び半導体チップ７とチップ保護膜８界面に剥離が発生
しない。
【０１７９】
【実施例３９】実施例37と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソクレソ゛ールノホ
゛ラック型硬化剤とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラよ
り構成される厚さ20μm、硬化後の室温の弾性率が3000M
Paの未硬化のト゛ライフィルムをロールラミネータを用い180℃で接着し
た。その後、250℃、１時間加熱硬化し形成した。ま
た、実施例37と同様の特性評価を行った。
【０１８０】本実施例により半導体チップ７と外部保護
膜５界面、応力緩衝層３と外部保護膜５界面及び半導体
チップ７と応力緩衝層３界面の剥離不良が発生しない。
更に応力緩衝層３端部よりも内側にチップ保護膜８端部
を形成することで応力緩衝層３とチップ保護膜８界面及
び半導体チップ７とチップ保護膜８界面に剥離が発生し
ない。
【０１８１】
【実施例４０】実施例37と同様の方法で半導体装置を作
成した。その際、応力緩衝層はエホ゜キシ樹脂とオルソ
クレソ゛ールノホ゛ラック型硬化剤とアクリル樹脂とホ゜リアミト
゛イミト゛樹脂とシリカフィラを有する厚さ100μm、硬化後の室温
の弾性率が400MPaの未硬化のト゛ライフィルムをロールラミネータを用い
180℃で接着後、250℃、１時間加熱硬化し形成した。ま
た、実施例37と同様の特性評価を行った。
【０１８２】本実施例により半導体チップ７と外部保護
膜５界面及、応力緩衝層３と外部保護膜５界面に及び半
導体チップ７と応力緩衝層３界面の剥離不良が発生しな
い。更に、応力緩衝層３端部よりも内側にチップ保護膜
８端部を形成することで応力緩衝層３とチップ保護膜８
界面及び半導体チップ７とチップ保護膜８界面に剥離が
発生しない。また、室温の弾性率E(MPa)と厚さt(μm)
が、上記の式（１）及び式（２）の関係を満たしている
ので半導体ウエハの反りが原因となる配線ハ゜ターン不良が
発生しない。更に、応力緩衝層の緩衝効果が大きく実装
後の温度サイクル時の断線不良が一層改善される。
【０１８３】
【比較例１】図11は比較例の半導体装置の断面図であ
る。以下の方法により該半導体装置を作成した。
【０１８４】複数の半導体素子とAlの電極１をその表面
に形成したシリコン半導体ウエハの表面上にエホ゜キシ樹脂とオルソ
クレソ゛ールノホ゛ラック型硬化剤とアクリルコ゛ムとシリカフィラをゆうする厚
さ100μm、硬化後の室温の弾性率が3000MPaの未硬化のト
゛ライフィルムをロールラミネータを用い150℃で接着した。その後、15
0℃、１時間加熱硬化し応力緩衝層３を形成した。
【０１８５】次にチップ上の素子電極２を露出させるた
めに炭酸カ゛スレーサ゛を用い素子電極部は穴径50μmの開口部
を形成した。次に前記の電極上のレーサ゛加工残さ及びAlの
表面酸化膜除去を目的に酸素フ゜ラス゛マエッチンク゛を実施した。
前記開口部が形成された応力緩衝層３及びその開口部全
体にCrを500Å、更にCuを0.5μm蒸着した。該蒸着膜上
にネカ゛型感光性レシ゛スト（OFPR-N-3000:東京応化株式会社
製）をスピンコートで塗布し、フ゜リヘ゛ーク、露光、現像により1
5μm厚のレシ゛スト配線パターンを形成した。
【０１８６】次に配線ハ゜ターン内部に電気メッキで10μmのCu
膜を形成し、その上に電気メッキで２μmのNi膜を形成し
た。次にレシ゛ストを剥離液（N-303C）を用い剥離した後、
蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶液でエッチンク゛し、
更に、過マンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し配線層４
を形成した。この工程が終了した段階で配線ハ゜ターン不良
率を評価した。
【０１８７】次にスクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス
（SR9000:日立化成工業株式会社製）を塗布し、80℃、2
0分乾燥後所定のハ゜ターンを用い露光、現像し150℃、1時間
硬化させて配線上に外部電極を接続するための開口部を
有する外部保護膜５を形成した。次に配線層３露出部の
Ni表面上に置換メッキによりAu膜を0.1μm形成した。このA
uメッキされた配線露出部にフラックス（テ゛ルタラックス533:千住金属
株式会社製）をメタルマスクを用い塗布後、0.35mm径のSn-Ag-
Cu系のハンタ゛ホ゛ールを載せて赤外線リフロー炉を用い260℃、10
秒加熱し外部電極６を形成した。最後に半導体チップ
７、応力緩衝層３、外部保護膜５のそれぞれの端部が同
一面になるように0.2mmのタ゛イシンク゛ソウで個々の半導体装置
を分離して比較例の半導体装置を作成した。
【０１８８】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良が10個中2個発生した。
【０１８９】更に、前記の半導体装置10個を温度サイクル試
験を1000回実施しサンフ゜ル外観を検査した。また、該半導
体装置を実装基板に実装し、温度サイクル試験を1000回実施
した後の電気的導通テストを行った。
【０１９０】
【比較例２】図12は比較例が別の半導体装置の断面図で
ある。該半導体装置は以下方法により作成した。
【０１９１】複数の半導体素子とAlの電極１をその表面
に形成したシリコン半導体ウエハの表面上にネカ゛型感光性ホ゜リ
イミト゛樹脂（PL3708:日立化成工業株式会社製）をスピンコー
トにより塗布しホットフ゜レート上で75℃で105秒、90℃で105秒
乾燥した後、所定のマスクを用い露光後再びホットフ゜レート上で1
25℃で60秒加熱後、現像液（PL Developer2N:日立化成
工業株式会社製）で現像した。次に窒素中で350℃、60
分加熱硬化し素子電極１部分が露出したチップ保護膜８
を形成した。次にArにより素子電極１表面のAl酸化膜を
スハ゜ッタエッチンク゛より除去した後、チップ保護膜８及びその
露出部表面全体にCrを500ÅさらにCuを0.5μmスハ゜ッタ蒸着
し種膜を形成した。該蒸着膜上にネカ゛型感光性レシ゛スト（OF
PR-N-3000:東京応化株式会社製）をスピンコートで塗布し、
フ゜リヘ゛ーク、露光、現像により15μm厚のレシ゛スト配線ハ゜ターンを
形成した。次に配線ハ゜ターン内部に電気メッキで10μmのCu膜
を形成し第１配線層９を形成した。
【０１９２】次にエホ゜キシ樹脂とオルソクレソ゛ールノホ゛ラック型硬化剤
とアクリル樹脂とホ゜リアミト゛イミト゛樹脂とシリカフィラを有する厚さ100
μm、硬化後の室温の弾性率が3000MPaの未硬化のト゛ライフィ
ルムをロールラミネータを用い180℃で接着後、250℃、１時間加熱
硬化し応力緩衝層３を形成した。次に第１配線層のラント゛
10を露出させるために炭酸カ゛スレーサ゛を用い第１配線層のラ
ント゛10は穴径50μmの開口部を形成した。
【０１９３】次に第１配線層のラント゛10のレーサ゛加工残さ除
去を目的に過マンカ゛ン酸系のテ゛スミヤ処理液（MLB497:メルテックス
株式会社製）を用いテ゛スミヤ処理を実施した。次に開口部
が形成された応力緩衝層３及びその開口部全体をArによ
りCu酸化膜除去を目的にスハ゜ッタエッチンク゛した後、Crを500
Å、更にCuを0.5μmスハ゜ッタ蒸着した。該蒸着膜上にネカ゛型
感光性レシ゛スト（OFPR-N-3000:東京応化株式会社製）をスピ
ンコートで塗布し、フ゜リヘ゛ーク、露光、現像により15μm厚のレ
シ゛スト配線パターンを形成した。
【０１９４】次に配線ハ゜ターン内部に電気メッキで10μmのCu
膜を形成し、その上に電気メッキで２μmのNi膜を形成し
た。次にレシ゛ストを剥離液（N-303C）を用い剥離した後、
蒸着膜のCuを過硫酸アンモニウム/硫酸系水溶液でエッチンク゛し、
更に、過マンカ゛ン酸カリウム系水溶液でCrをエッチンク゛し第２配線
層11を形成した。この工程が終了した段階で第２配線ハ゜
ターン不良率を評価した。
【０１９５】次にスクリーン印刷により感光性ソルタ゛ーレシ゛ストワニス
（SR9000:日立化成工業株式会社製）を塗布し、80℃、2
0分乾燥後所定のハ゜ターンを用い露光、現像し150℃、1時間
硬化させて配線上に外部電極を接続するための開口部を
有する外部保護膜５を形成した。次に配線層３露出部の
Ni表面上に置換メッキによりAu膜を0.1μm形成した。このA
uメッキされた配線露出部にフラックス（テ゛ルタラックス533:千住金属
株式会社製）をメタルマスクを用い塗布後、0.35mm径のSn-Ag-
Cu系のハンタ゛ホ゛ールを載せて赤外線リフロー炉を用い260℃、10
秒加熱し外部電極６を形成した。最後にスクライフ゛ラインを厚
さ0.2mmのタ゛イシンク゛ソーで切断し個々の半導体を分離して本
発明の半導体装置を作成した。
【０１９６】前記の半導体装置についてタ゛イシンク゛直後の
外観を検査した結果、半導体装置端部がタ゛イシンク゛時に剥
離するなどのパッケージ不良が10こ中3個発生した。
【０１９７】更に、該半導体装置10個を用いて温度サイクル
試験を1000回実施した後のサンフ゜ル外観検査、該半導体装
置を実装基板に実装した場合の電気的導通テストを行っ
た。
【０１９８】前記各実施例の半導体装置は比較例１、２
の半導体装置と比べて応力緩衝層又はチップ保護膜の端
部を半導体チップ端部より内側に形成することにより単
体での温度サイクル後の半導体チップと応力緩衝層、半導体
チップとチップ保護膜界面に剥離が発生しない。更に、
比較例1、2の半導体装置の製造方法よりもタ゛イシンク゛直後
のハッケーシ゛不良が改善された。
【０１９９】
【発明の効果】本発明はパッケージ実装時の熱応力の集
中の抑制、及びチップをタ゛イシンク゛する際の機械的応力を
抑制が可能である。このためチップと樹脂層の剥離発生
が殆どない信頼性の高い半導体装置及び製造歩留まりの
高い半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一例である半導体装置の断面模式図で
ある。
【図２】本発明の別の一例である半導体装置の断面模式
図である。
【図３】本発明の別の一例である半導体装置の断面模式
図である。
【図４】本発明の別の一例である半導体装置の断面模式
図である。
【図５】本発明の別の一例である半導体装置の断面模式
図である。
【図６】本発明の別の一例である半導体装置の断面模式
図である。
【図７】本発明の別の一例である半導体装置の断面模式
図である。
【図８】本発明の別の一例である半導体装置の断面模式
図である。
【図９】本発明の別の一例である半導体装置の断面模式
図である。
【図１０】本発明の別の一例である半導体装置の断面模
式図である。
【図１１】比較例（従来例）の半導体装置の断面模式図
である。
【図１２】別の比較例（従来例）の半導体装置の断面模
式図である。
【符号の説明】
１…素子電極、３…応力緩衝層、４…配線層、５…外部
保護膜、６…外部電極、７…半導体チップ、８…チップ
保護膜、９…第１配線層、10…第２配線層、１１…外部
保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 俊也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 永井 晃 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 上野 巧 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】回路及び電極が形成された半導体チップの
    面上に、前記電極の一部を除き応力緩衝層を有し、前記
    応力緩衝層上の一部に前記電極に接続された配線層を有
    し、前記配線層上及び前記応力緩衝層上に外部保護膜を
    有し、該外部保護膜の所定の場所に前記配線層の一部が
    露出した窓を有し、該窓を介し前記配線層と電気的に接
    続された外部電極を有する半導体装置において、前記応
    力緩衝層、配線層、導体部、外部保護膜及び外部電極が
    前記半導体チップの端部より内側に形成されていること
    を特徴とする半導体装置。
  2. 【請求項２】請求項１において、外部保護膜が応力緩衝
    層端部よりも内側に形成されていることを特徴とする半
    導体装置。
  3. 【請求項３】請求項１において、外部保護膜端部が応力
    緩衝層端部よりも外側に形成されていることを特徴とす
    る半導体装置。
  4. 【請求項４】請求項1、２、３のいずれかにおいて、応
    力緩衝層の室温の弾性率 Ｅ(ＭＰａ)と厚さｔ(μｍ)
    が、次式（1）及び（２） ｌｏｇ（ｔ） ≧０．９８８ｌｏｇ(Ｅ)−１．５１５ …（１） ｌｏｇ（ｔ）≦−１．０６３ｌｏｇ(Ｅ)＋４．８３９ …（２） の関係を満たすことを特徴とする半導体装置。
  5. 【請求項５】回路及び電極が形成された半導体チップの
    面上に、前記の電極の一部を除きチップ保護膜を有し、
    該チップ保護膜上に前記電極に接続された第１配線層と
    応力緩衝層を有し、前記応力緩衝層上の一部に第１配線
    層に接続された第２配線層を有し、前記第２配線層及び
    応力緩衝層上に外部保護膜を有し、該外部保護膜の所定
    の場所に前記配線層の一部が露出した窓を有し、該窓を
    介し前記配線層と電気的に接続された外部電極を有する
    半導体装置において、前記チップ保護膜、応力緩衝層、
    配線層、外部保護膜及び外部電極が半導体チップの端部
    より内側に形成されていることを特徴とする半導体装
    置。
  6. 【請求項６】請求項５において、外部保護膜が応力緩衝
    層端部よりも内側に形成されていることを特徴とする半
    導体装置。
  7. 【請求項７】請求項５において、外部保護膜端部が応力
    緩衝層端部よりも外側に形成されていることを特徴とす
    る半導体装置。
  8. 【請求項８】請求項６において、チップ保護膜端部が応
    力緩衝層端部よりも外側に形成されていることを特徴と
    する半導体装置。
  9. 【請求項９】請求項６において、チップ保護膜が応力緩
    衝層端部よりも内側に形成されていることを特徴とする
    半導体装置。
  10. 【請求項１０】請求項７において、チップ保護膜端部が
    外部保護膜端部よりも外側に形成されていることを特徴
    とする半導体装置。
  11. 【請求項１１】請求項７において、チップ保護膜が外部
    保護膜端部よりも内側に形成されていることを特徴とす
    る半導体装置。
  12. 【請求項１２】請求項５〜１１のいずれかにおいて、応
    力緩衝層の弾性率 Ｅ(ＭＰａ)と厚さｔ(μｍ)が、次式
    （1）及び（２） ｌｏｇ（ｔ） ≧０．９８８ｌｏｇ(Ｅ)−１．５１５ …（１） ｌｏｇ（ｔ）≦−１．０６３ｌｏｇ(Ｅ)＋４．８３９ …（２） の関係を満たすことを特徴とする半導体装置。
  13. 【請求項１３】１．複数の半導体素子が形成された半導
    体ウエハの回路形成面上に応力緩衝層を形成する工程、 ２．前記半導体ウエハの電極の上の応力緩衝層に前記チ
    ップの電極を露出させるための開口部を形成する工程、 ３．前記半導体ウエハを切断するためのスクライブライン
    上の応力緩衝層に溝を形成する工程、 ４．前記応力緩衝層上に前記開口部を介して前記半導体
    チップの電極に接続された配線層を形成する工程、 ５．前記スクライブラインを除く応力緩衝層および配線
    層上に外部電極を接続するための窓を有する外部保護膜
    を形成する工程、 ６．外部電極を形成する工程、 ７．前記半導体ウエハを、切断後に得られる半導体装置
    が動作する最小単位になるよう切断する工程を具備した
    半導体装置の製造方法。
  14. 【請求項１４】請求項１３における５.工程の代わり
    に、５（ａ）.前記応力緩衝層および配線層上に、外部
    電極を接続するための窓と応力緩衝層端部より内側に端
    部を有する外部保護膜を形成する工程、を具備した半導
    体装置の製造方法。
  15. 【請求項１５】請求項１３における５.工程の代わり
    に、５（ｂ）.前記応力緩衝層および配線層上に外部電
    極を接続するための窓と前記スクライフ゛ラインと応力緩衝層端
    部の間に端部を有する外部保護膜を形成する工程を具備
    した半導体装置の製造方法。
  16. 【請求項１６】複数の半導体素子が形成された半導体ウ
    エハの電極および半導体ウエハ切断のためのスクラブラ
    インを除く回路形成面上にチップ保護膜を形成する工
    程、前記チップ保護膜上に前記電極と電気的に接続され
    た第１配線層を形成する工程、前記チップ保護膜と前記
    第１配線層上に応力緩衝層を形成する工程、前記応力緩
    衝層に前記第１配線層の一部を露出させるための開口部
    を形成する工程、前記スクライフ゛ライン上の応力緩衝層に溝を
    形成する工程、前記応力緩衝層上に前記応力緩衝層に形
    成した開口部を介して前記第１配線層の一部に接続され
    た第２配線層を形成する工程、前記スクライフ゛ラインを除く応
    力緩衝層および配線層上に外部電極を接続するための窓
    を有する外部保護膜を形成する工程、外部電極を形成す
    る工程、 ９．前記半導体ウエハを、切断後に得られる半導体装置
    が動作する最小単位になるよう切断する工程を具備した
    半導体装置の製造方法。
  17. 【請求項１７】請求項１６における７.工程の代わり
    に、７（ａ）.前記応力緩衝層および第２配線層上に外
    部電極を接続するための窓と応力緩衝層端部より内側に
    端部を有する外部保護膜を形成する工呈を具備した半導
    体装置の製造方法。
  18. 【請求項１８】請求項１６における１.工程及び２.工程
    の後に、 ３.前記チップ保護膜と前記第１配線層上に、チップ保
    護膜端部より内側に端部を有する応力緩衝層を形成する
    工程、前記応力緩衝層に前記第１配線層の一部を露出さ
    せるための開口部を形成する工程、前記応力緩衝層上に
    前記応力緩衝層に形成した開口部を介して前記第１配線
    層の一部に接続された第２配線層を形成する工程、前記
    応力緩衝層および第２配線層上に、外部電極を接続する
    ための窓と応力緩衝層端部より内側に端部を有する外部
    保護膜を形成する工程、外部電極を形成する工程、 ８.前記半導体ウエハを、切断後に得られる半導体装置
    が動作する最小単位になるよう切断する工程を具備した
    半導体装置の製造方法。
  19. 【請求項１９】請求項１６における１．工程及び２．工
    程の後に、 ３．前記チップ保護膜と前記第１配線層上に応力緩衝層
    を形成する工程、 ４．前記応力緩衝層に前記第１配線層の一部を露出させ
    るための開口部を形成する工程、 ５．前記スクライフ゛ラインと前記チップ保護膜端部の間に応力
    緩衝層の端部が形成されるように溝を形成する工程、 ７．前記応力緩衝層上に前記応力緩衝層に形成した開口
    部を介して前記第１配線層の一部に接続された第２配線
    層を形成する工程、前記応力緩衝層および第２配線層上
    に、外部電極を接続するための窓と応力緩衝層端部より
    内側に端部を有する外部保護膜を形成する工程、外部電
    極を形成する工程、前記半導体ウエハを、切断後に得ら
    れる半導体装置が動作する最小単位になるよう切断する
    工程を具備した半導体装置の製造方法。
  20. 【請求項２０】請求項１６における１．工程及び２．工
    程の後に、前記チップ保護膜と前記第１配線層上に、チ
    ップ保護膜端部より内側に端部を有する応力緩衝層を形
    成する工程、 ４．前記応力緩衝層に前記第１配線層の一部を露出させ
    るための開口部を形成する工程、 ５．前記応力緩衝層上に前記応力緩衝層に形成した開口
    部を介して前記第１配線層の一部に接続された第２配線
    層を形成する工程、 ６．前記応力緩衝層および第２配線層上に、外部電極を
    接続するための窓とチップ保護膜端部と同一面上に端部
    を有する外部保護膜を形成する工程、外部電極を形成す
    る工程、 ８．前記半導体ウエハを、切断後に得られる半導体装置
    が動作する最小単位になるよう切断する工程を具備した
    半導体装置の製造方法。
  21. 【請求項２１】請求項１６における１．工程及び２．工
    程の後に、 ３．前記チップ保護膜と前記第１配線層上に、チップ保
    護膜端部より内側に端部を有する応力緩衝層を形成する
    工程、 ４．前記応力緩衝層に前記第１配線層の一部を露出させ
    るための開口部を形成する工程、 ５．前記応力緩衝層上に前記応力緩衝層に形成した開口
    部を介して前記第１配線層の一部に接続された第２配線
    層を形成する工程、 ６．前記応力緩衝層および第２配線層上に、外部電極を
    接続するための窓とチップ保護膜端部と応力緩衝層端部
    の間に端部を有する外部保護膜を形成する工程、 ７．外部電極を形成する工程、 ８．前記半導体ウエハを、切断後に得られる半導体装置
    が動作する最小単位になるよう切断する工程を具備した
    半導体装置の製造方法。
  22. 【請求項２２】請求項１６における１．工程及び２．工
    程の後に、 ３．前記チップ保護膜と前記第１配線層上に応力緩衝層
    を形成する工程、 ４．前記応力緩衝層に前記第１配線層の一部を露出させ
    るための開口部を形成する工程、 ５．前記スクライフ゛ラインと前記チップ保護膜の端部の間に端
    部を有する応力緩衝層を形成する工程、 ６．前記応力緩衝層上に前記応力緩衝層に形成した開口
    部を介して前記第１配線層の一部に接続された第２配線
    層を形成する工程、 ７．前記応力緩衝層および第２配線層上に、外部電極を
    接続するための窓と応力緩衝層端部とスクライフ゛ラインの間に
    端部を有する外部保護膜を形成する工程、 ８．外部電極を形成する工程、 ９．前記半導体ウエハを、切断後に得られる半導体装置
    が動作する最小単位になるよう切断する工程を具備した
    半導体装置の製造方法。
JP2000052178A 2000-02-23 2000-02-23 半導体装置およびその製造方法 Pending JP2001237348A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000052178A JP2001237348A (ja) 2000-02-23 2000-02-23 半導体装置およびその製造方法
TW089119156A TW459321B (en) 2000-02-23 2000-09-18 A semiconductor apparatus and a manufacturing method thereof
US09/675,011 US6348741B1 (en) 2000-02-23 2000-09-29 Semiconductor apparatus and a manufacturing method thereof
KR1020000059669A KR100709158B1 (ko) 2000-02-23 2000-10-11 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000052178A JP2001237348A (ja) 2000-02-23 2000-02-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001237348A true JP2001237348A (ja) 2001-08-31

Family

ID=18573736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000052178A Pending JP2001237348A (ja) 2000-02-23 2000-02-23 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6348741B1 (ja)
JP (1) JP2001237348A (ja)
KR (1) KR100709158B1 (ja)
TW (1) TW459321B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317692A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 半導体装置およびその製造方法
US7687320B2 (en) 2004-03-08 2010-03-30 Oki Semiconductor Co., Ltd. Manufacturing method for packaged semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890796B1 (en) 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
JP3655901B2 (ja) * 2002-08-19 2005-06-02 株式会社東芝 半導体装置の製造方法
WO2005033136A1 (en) * 2003-09-29 2005-04-14 Children's Hospital, Inc. Unique integrin binding site in connective tissue growth factor (ctgf)
TWI282031B (en) * 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
DE112015006857B4 (de) * 2015-08-31 2023-10-05 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
CN112885793B (zh) * 2021-03-12 2025-03-14 苏州晶方半导体科技股份有限公司 芯片封装结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH06209165A (ja) * 1993-01-11 1994-07-26 Toray Ind Inc 多層配線構成体
JP3621182B2 (ja) 1996-02-23 2005-02-16 株式会社シチズン電子 チップサイズパッケージの製造方法
JPH1027827A (ja) 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
JP3402086B2 (ja) 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
EP0959498B1 (en) * 1996-10-08 2008-06-18 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
JP3910694B2 (ja) * 1997-09-11 2007-04-25 沖電気工業株式会社 外部端子付半導体素子の製造方法
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
JP3538029B2 (ja) * 1998-06-09 2004-06-14 松下電器産業株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687320B2 (en) 2004-03-08 2010-03-30 Oki Semiconductor Co., Ltd. Manufacturing method for packaged semiconductor device
JP2007317692A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100709158B1 (ko) 2007-04-19
US6348741B1 (en) 2002-02-19
KR20010085234A (ko) 2001-09-07
TW459321B (en) 2001-10-11

Similar Documents

Publication Publication Date Title
JP3010525B2 (ja) ヒートシンクが内装された半導体パッケージ及びヒートシンクの表面処理方法
JP3420748B2 (ja) 半導体装置及びその製造方法
JP3877717B2 (ja) 半導体装置およびその製造方法
US8629002B2 (en) Manufacturing method of semiconductor device
JP2002057252A (ja) 半導体装置及びその製造方法
JP2001230341A (ja) 半導体装置
JP2001237348A (ja) 半導体装置およびその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
US11670593B2 (en) Package-on-package (POP) electronic device and manufacturing method thereof
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
CN111883508B (zh) 覆晶封装基板及其制法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
TWI326910B (en) Semiconductor module and method for making same
JP2002057251A (ja) 半導体装置及びその製造方法
JP4605177B2 (ja) 半導体搭載基板
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
US20250233036A1 (en) Integrated circuit with a protective layer
CN100530574C (zh) 半导体模块及其制造方法
JP4648596B2 (ja) 半導体装置の製造方法
TW202437405A (zh) 半導體裝置的製造方法及半導體製造裝置
KR20100112072A (ko) 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지
KR100979237B1 (ko) Ｂｇａ 패키지용 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724