CN100530574C - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN100530574C
CN100530574C CNB2004100320082A CN200410032008A CN100530574C CN 100530574 C CN100530574 C CN 100530574C CN B2004100320082 A CNB2004100320082 A CN B2004100320082A CN 200410032008 A CN200410032008 A CN 200410032008A CN 100530574 C CN100530574 C CN 100530574C
Authority
CN
China
Prior art keywords
insulation substrate
resin
semiconductor module
module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100320082A
Other languages
English (en)
Other versions
CN1540732A (zh
Inventor
臼井良辅
水原秀树
中村岳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004086770A external-priority patent/JP4067507B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1540732A publication Critical patent/CN1540732A/zh
Application granted granted Critical
Publication of CN100530574C publication Critical patent/CN100530574C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体模块及其制造方法，半导体模块可提高绝缘基件和在绝缘基件上形成的绝缘体例如半导体元件的密封树脂或粘接部件之间的粘附性。层间绝缘膜(405)及由铜构成的配线(407)构成的配线层多层层积，并在最上层形成抗焊剂层(408)。在抗焊剂层(408)表面形成元件(410a)及(410b)。元件(410a)及(410b)形成由模制树脂(415)模制的结构。利用选择了特定条件的等离子处理将抗焊剂层(408)的表面改良，形成微小突起群。在抗焊剂层(408)的所述面上，在X光电子分光频谱中，设在束缚能284.5eV下检测强度为x，在束缚能286eV下检测强度为y时，y/x的值为0.4以上。

Description

半导体模块及其制造方法
技术领域
本发明涉及一种搭载半导体元件等并接合在配线衬底等上的半导体模块及其制造方法。
背景技术
手机、PDA、DVC、DSC等便携式电子设备的多功能化高速发展，为了使这样的产品在市场上受到欢迎，而必须小型、轻量化，为此，寻求高集成化的系统LSI。对于这些电子设备，要求使用更加容易且方便，对于在设备中使用的LSI，要求多功能化及高性能化。因此，伴随LSI芯片的高集成化，一方面要求其I/O数量增加，另一方面也要求封装自身的小型化，为了使两者并存，而强烈寻求适合半导体部件的高密度的衬底安装的半导体封装的开发。对应该要求，对被称为CSP(Chip Size Package)的封装技术进行了各种开发。
作为这样的封装的一例，BGA(Ball Grid Array)是众所周知的。BGA在封装用衬底上安装半导体元件，并将其树脂模制后，在相反一侧的面上区域状地形成作为外部端子的焊球。在BGA中，由于安装区域由面构成，因此可比较容易地将封装小型化。另外，由于即使在电路衬底侧不需要窄间距对应，也不需要高精度的安装技术，因此，使用BGA即使封装成本稍高也可降低整体安装成本。
图1显示一般的BGA的概略结构。BGA100具有在玻璃环氧树脂衬底106上介由粘接层108搭载LSI芯片102的结构。LSI芯片102利用密封树脂110模制。利用金属线104将LSI芯片102和玻璃环氧树脂衬底106电连接。在玻璃环氧树脂衬底106的背面以阵列状排列焊球112。介由该焊球112将BGA100安装在印刷线路板上。
在专利文献1中记载了另外的CSP的一例。在该公报记载中公开了搭载高频用LSI的系统封装。该封装在基础衬底上形成多层配线结构，并在其上形成以高频用LSI为主的半导体元件。多层配线结构形成层积了芯衬底或带树脂的铜箔等的结构。
但是，在现有的CSP中，便携式电子设备等难以实现目前希望水准的小型化、薄型化、轻量化。这是由于现有的CSP具有支承元件的衬底。由于支承衬底的存在，封装整体变厚，而限定了其小型化、薄型化、轻量化。另外，也限定了散热性的改善。
专利文献1
特开2002-94247号公报
专利文献2
特开2002-110717号公报
发明内容
在所述的BGA等封装中，必须使封装的支承衬底和密封元件的密封树脂层之间充分粘附，特别是后述的ISB这样的半导体模块，由于没有支承衬底，因此严格要求界面的粘附性。
本发明是鉴于所述问题而开发的，其目的在于，在半导体模块等模块中，提高绝缘基件和在绝缘基件上形成的模制树脂例如半导体元件的密封树脂或粘接部件之间的粘附性。
本发明的半导体模块具有如下特征，其包括：绝缘基件，其设有导体电路；半导体元件，其形成在该绝缘基件上；模制树脂，其与所述绝缘基件及所述半导体元件相接设置，其中，在所述绝缘基件的和所述模制树脂相接的面上形成微小突起群。
在本发明中，半导体元件包括半导体芯片、片状电阻、片状电容器、片状导体等。
由于该半导体模块在绝缘基件的和模制树脂相接的面上形成微小突起群，故绝缘基件和模制树脂的界面的粘附性良好。
模制树脂可以是密封半导体元件的密封树脂，也可以是半导体元件和绝缘基件之间设置的粘接部件。
另外，可在绝缘基件的和模制树脂相接的面上形成多个环状凹部，环状凹部的直径可为0.1um以上、1um以下。
该半导体模块由于在绝缘基件的和模制树脂相接的面上，除微小突起群外，还形成直径为0.1um以上、1um以下的多个环状凹部，故绝缘基件和模制树脂的界面的粘附性良好。
微小突起群优选包括平均直径1nm～20nm的多个突起。其数密度最好为0.5×103um-2以上，为0.8×103um-2～2.0×103um-2更为理想。最理想的为1.6×103um-2～2.0×103um-2。由此，可显著地改善绝缘基件和模制树脂的界面的粘附性。
本发明的另一半导体模块具有如下特征，其包括：绝缘基件，其设有导体电路；半导体元件，其形成在该绝缘基件上；模制树脂，其与所述绝缘基件及所述半导体元件相接设置，其中，在所述绝缘基件的和所述模制树脂相接的面上，利用环氧树脂材料构成所述绝缘基件，在所述面近旁的X光电分光频谱中，设在束缚能284.5eV下检测强度为x，在束缚能286eV下检测强度为y时，y/x的值为0.4以上。
在此，束缚能286eV归属于构成C＝O结合的C1s电子。束缚能284.5eV归属于构成C-O结合或C-N结合的C1s电子。通过将这些比值满足所述条件，可显著改善绝缘基件和模制树脂的界面的粘附性。另外，y/x值的上限为例如3以下。
本发明的另一半导体模块具有如下特征，其包括：绝缘基件，其设有导体电路；半导体元件，其形成在该绝缘基件上；模制树脂，其与所述绝缘基件及所述半导体元件相接设置，其中，在使所述绝缘基件的和所述模制树脂相接的区域露出时相对纯水的接触角为30度～120度。
通过使用具有这样接触角的树脂材料，可显著地改善绝缘基件和模制树脂的界面的粘附性。
所述的半导体模块可通过在例如不施加偏压的特定条件下进行等离子处理而得到。
本发明的另一半导体模块具有如下特征，其包括：绝缘基件，其设有导体电路；半导体元件，其形成在该绝缘基件上；模制树脂，其与绝缘基件及半导体元件相接设置，其中，绝缘基件是含有环氧树脂化合物的光硬性、热硬性树脂。
该半导体模块的绝缘基件是含有环氧树脂化合物的光硬性、热硬性树脂，故可制作布线图案，且可显著改善绝缘基件和模制树脂的界面的粘附性。
本发明的模块具有如下特征，其包括：绝缘基件；元件，其形成在该绝缘基件上；模制树脂，其与绝缘基件及元件相接设置，其中，在绝缘基件的和模制树脂相接的面上形成微小突起群。
该模块由于在绝缘基件的和模制树脂相接的面上形成微小突起群，因此，绝缘基件和模制树脂的界面的粘附性良好。
在绝缘基件的和模制树脂相接的面上也可以形成多个环状凹部，微小突起群可以包含平均直径为1nm～20nm的多个突起。
另外，本发明半导体模块的制造方法是制造所述的半导体模块的方法，具有如下特征，其包括：对设有导体电路的绝缘基件的表面进行等离子处理的工序；在所述绝缘基件上形成半导体元件及与该半导体元件相接的模制树脂的工序，其中，不在所述绝缘基件上施加偏压，使用包括惰性气体的等离子气体进行所述等离子处理。
通过进行所述的等离子处理，可稳定地得到绝缘基件和模制树脂的界面的粘附性优良的半导体模块。所述偏压不包括衬底自身的偏压。
另外，本发明模块的制造方法是制造所述的模块的方法，具有如下特征，其包括：对绝缘基件表面进行等离子处理的工序；在所述绝缘基件上形成元件及与该元件相接的模制树脂的工序，其中，不在绝缘基件上施加偏压，使用包括惰性气体的等离子气体进行所述等离子处理。
通过进行所述的等离子处理，可稳定地得到绝缘基件和模制树脂的界面的粘附性优良的模块。所谓偏压不包括衬底自身的偏压。
在本发明中，在半导体元件是裸片，模制树脂采用由密封裸片的密封树脂构成的结构时，效果更好。采用该结构时，可实现薄型、轻量的封装，另一方面，利用本发明可有效地解决绝缘基件和密封树脂之间的粘附不良的问题。
本发明的导体电路是指在绝缘基件内部或绝缘基件表面形成的由铜配线等构成的电路。绝缘基件是指支承半导体元件及和半导体元件连接的导体电路的绝缘基件，模制树脂是指例如设置在绝缘基件上密封半导体元件的密封树脂或在绝缘基件和半导体元件之间配置的绝缘层或粘接部件等。
通过本发明，在半导体模块等模块中，可提高绝缘基件和在绝缘基件上形成的模制树脂例如半导体元件的密封树脂之间的粘附性。
附图说明
图1是说明BGA结构的图；
图2是说明ISB(注册商标)结构的图；
图3是说明BGA及ISB(注册商标)制造流程的图；
图4是说明实施例的半导体模块结构的图；
图5是说明实施例的半导体模块制造方法的图；
图6是说明实施例的半导体模块制造方法的图；
图7是说明实施例的半导体模块制造方法的图；
图8是说明实施例的半导体模块制造方法的图；
图9是说明实施例的半导体模块制造方法的图；
图10是说明实施例的半导体模块结构的图；
图11是显示利用扫描电子显微镜观察等离子处理后的薄膜表面的结果的图；
图12是显示利用扫描电子显微镜观察等离子处理后的薄膜表面的结果的图；
图13是显示利用扫描电子显微镜观察等离子处理前的薄膜表面的结果的图；
图14是显示等离子处理后的薄膜表面的X光电子分光分析结果的图；
图15是说明实施例的半导体模块结构的图；
图16是显示利用扫描电子显微镜观察等离子处理后的薄膜表面的结果的图；
图17是显示利用扫描电子显微镜观察等离子处理后的薄膜表面的结果的图；
图18是显示利用扫描电子显微镜观察等离子处理前的薄膜表面的结果的图；
图19是显示等离子处理后的薄膜表面的X光电子分光分析结果的图。
具体实施方式
以下，说明本发明的实施例，但先说明实施例采用的ISB结构。ISB(Integrated System in Board；商标)是由本申请开发的独自的封装。在以半导体裸片为中心的电子电路封装中，ISB是具有铜的配线图案且不使用支承电路部件的铁芯(基件)的单独的无芯系统封装。
图2是显示IBS一例的概略构成图。在此，为了便于理解ISB的整体结构，仅显示单一的配线层，但实际上是多层配线层层积的结构。在该ISB中，LSI裸片201、Tr裸片202及芯片CR203形成利用由铜图案205构成的配线接线的结构。使LSI裸片201相对背面设有焊球208的引出电极或配线，利用金线结合204导通。在LSI裸片201的正下方设有导电膏206，并介由该导电膏将LSB安装到印制线路板上。LSB整体形成利用由环氧树脂等构成的树脂封装207密封的结构。
利用该封装可得到如下优点。
(i)由于可无芯安装，故可实现晶体管、IC、LSI的小型、薄型化。
(ii)由于可将晶体管、系统LSI、片状电容器或电阻形成电路并可封装，故可实现高度的SIP(System in Package)。
(iii)由于可可将现有的半导体元件组合，故可短期间开发系统LSI。
(iv)半导体裸片可直接安装在正下方的铜材料上，具有良好的散热性。
(v)由于电路配线是铜材料而无芯材，故形成低介点常数的电路配线，可实现高速数据传输或发挥高频电路中优良的特性。
(vi)由于是电极被装入封装内部的结构，可抑制电极材料发生微粒污染。
(vii)封装尺寸是独立(フリ一)的，将每一个的废料和64管脚的SQFP封装相比，约为1/10的量，故可降低环境的负荷。
(viii)从载置部件的印刷线路板至具有功能的电路衬底，可实现新概念的系统结构。
(ix)ISB的图案设计和印刷线路板的图案设计同样地简单，可由工厂的工程师自由设计。
其次，说明ISB制造工艺上的优点。图3是现有的CSP及本发明的ISB的制造工艺的对比图。图3(B)显示现有的CSP的制造工艺。首先，在基础衬底上形成框架，并在各框架划分出的元件形成区域上安装芯片。其次，对各元件，利用热硬性树脂设置封装，然后，在每个元件上利用模型进行冲裁。在最终工序的冲裁中，模制树脂及基础衬底被同时切断，切断面的表面具有毛刺等问题。另外，由于结束冲裁后产生许多废料，故在环境负荷方面有问题。
图3(A)显示ISB的制造工艺。首先，在金属箔上设置框架，在各模块形成区域形成配线图案，并在其上搭载LSI等电路元件。而后，在每个模块上施行封装，沿划线区域进行切割，得到产品。由于在封装结束后，在划线工序之前除去作为基底的金属箔，故在划线工序的切割中仅进行树脂层的切断。由此，可抑制切断面的毛刺，并可提高切割的准确率。
第一实施方式
以下，以具有上述的ISB结构的半导体模块为例说明本发明的实施例。图4是显示本实施例的半导体模块的剖面结构的图。该半导体模块具有如下结构，其包括利用层间绝缘膜405及由铜构成的配线407构成的配线层多层层积，并在最上层形成抗焊剂层408的多层配线结构体和在其表面形成的元件410a及410b。在多层配线结构体的背面设置有焊球420。元件410a及410b形成由模制树脂415模制的结构。图4(b)中，对图4(a)的结构，进一步设置由金属材料构成的仿真配线435。由此，可提高多层配线结构体和模制树脂415之间的粘附性。
元件410a的安装方法在图4中采用引线结合方式，但也可以如图10所示，采用以倒装法配置元件410a的倒装安装。
在图1所示的现有的半导体模块中，LSI芯片102具有利用密封树脂密封裸片的片状结构。与此相对，在图4的半导体模块中，元件410a是未用密封树脂密封的裸片。因此，必须更可靠地进行吸湿。当在模制树脂415与多层配线结构之间的界面产生剥离时，例如在焊锡焊接工序中会从该位置浸入水分，因而裸片就直接受到水分的影响。此时，芯片的性能大幅度地受损。这样，在图4所示的ISB结构的半导体模块中，改善所述界面的粘附性，充分地抑制水分的渗透成为重要的技术课题。
为解决这样的课题，在本实施例中，通过选择了特定条件的等离子处理来改进抗焊剂层408的表面。具体地说，在抗焊剂层408的和模制树脂415相接的一侧的面上形成微小的突起群。另外，在抗焊剂层408的所述面上，X线光电子分光分析频谱在设束缚能284.5eV下检测强度为x，在束缚能286eV下检测强度为y时，y/x的值为0.4以上。
另外，在使抗焊剂层408的和模制树脂415相接的区域露出时相对纯水的接触角在30～120度的范围内。
构成抗焊剂层408、层间绝缘膜405及模制树脂415的材料可各自独立地选择树脂材料，例如，恰当使用BT树脂等蜜胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂。其中，最好使用高频特性优良的液晶聚合物、环氧树脂、BT树脂等蜜胺衍生物。在使用这些树脂的同时，也可以适当地添加填充物或添加剂。
作为构成本发明的绝缘基件的材料，优选环氧树脂、BT树脂、液晶聚合物等。通过使用这样的树脂可得到高频特性或制品可靠性优良的半导体模块。
其次，参照图5～图7说明图4(a)所示的半导体模块的制造方法。首先，如图5(A)所示，在金属箔400上的规定的表面选择性地形成导电覆膜402。具体地说，由光致抗蚀剂401覆盖金属箔400后，利用电镀法在金属箔400的露出面形成导电覆膜402。导电覆膜402的膜厚为例如1～10um程度。由于该导电覆膜402最终形成半导体模块的背面电极，故优选用和焊锡等焊剂的粘接性好的金或银形成。其次，除去光致抗蚀剂401。
而后，如图5(B)所示，在金属箔400上形成第一层配线图案。首先，化学研磨金属箔400，进行表面清洗和表面粗化。其次，在金属箔400上，由热硬性树脂覆盖导电覆膜402的整个面，使其加热硬性，形成具有平坦表面的膜。然后，在该膜中形成到达导电覆膜402的直径100um左右的通孔。作为设置通孔的方法，在本实施例中，利用激光加工，但也可以采用机械加工、药液化学蚀刻加工、使用等离子的干腐蚀法等。而后，在利用激光照射除去蚀刻残渣后，在整个面上形成铜镀层，将通孔填埋。而后，将光致抗蚀剂作为掩膜，蚀刻铜镀层，形成由铜构成的配线407。例如，在自抗蚀剂露出的位置，喷雾化学蚀刻液，蚀刻除去不需要的铜箔，形成配线图案。
如上所述，通过反复进行层间绝缘膜405的形成、通孔形成、铜镀层的形成及铜镀层的图案制作等步骤，如图5所示，形成由配线407及层间绝缘膜405构成的配线层层积而成的多层配线结构。
而后，如图6(A)所示，在形成抗焊剂层408后，通过激光加工在抗焊剂层408中形成接触孔421。抗焊剂层408的构成材料使用含有填充物的环氧树脂类绝缘膜。在本实施例中使用激光加工，但也可以使用机械加工、药液化学蚀刻加工、干腐蚀法等。然后，利用等离子照射除去蚀刻残渣。在本实施例中，使用由氩及氧气构成的等离子气体进行等离子处理。
等离子照射的条件根据使用的树脂材料适当地设定，以形成具有所述的形态(モホロジ)及树脂特性的表面层。另外，最好不对衬底施加偏压。例如，采用如下所示的条件。
偏压：未施加
等离子气体：氩10～20sccm、氧气0～10sccm
利用该等离子照射除去配线407表面的蚀刻残渣，同时，改进抗焊剂层408的表面，形成具有所述的形态及树脂特性的表面层。
其次，如图6(B)所示，在抗焊剂层408上搭载元件410a、410b。作为元件410，采用晶体管、二极管、IC芯片等半导体元件或片状电容器、片状电阻等无源元件。另外，也可以安装CSP、BGA等倒装的半导体元件。在图6(B)的结构中，元件410a是裸的半导体元件(晶体管芯片)，元件410b是片状电容器。将它们固定在抗焊剂层408上。在该状态下再次进行等离子处理。等离子照射条件根据使用的树脂材料适当的设定，以形成具有所述的形态及树脂特性的表面层。另外，最好不对衬底施加偏压。例如，采用如下所示的条件。
偏压：未施加
等离子气体：氩10～20sccm、氧气0～10sccm
通过该等离子照射，在除去配线407表面的蚀刻残渣的同时，改进抗焊剂层408的表面，形成具有所述的形态及树脂特性的表面层。
然后，在介由形成的敷金属层孔，利用金属线412将元件410a和配线407连接后，由模制树脂415将其模制。图7(A)显示模制后的状态。半导体元件的模制是对在金属膜400上设置的多个模块，利用模型同时进行。该工序可利用传递模、注入模、浇注法或浸渍法实现。作为树脂材料，环氧树脂等热硬性树脂可通过传递模或浇注法实现，聚酰亚胺树脂、硫化聚苯等热塑性树脂可以通过注入模实现。
而后，如图7(B)所示，由多层配线结构除去金属箔400，并在背面形成焊球420。金属箔400的除去可利用研磨、研削、蚀刻、激光的金属蒸发等进行。在本实施例中，采用如下方法。即，利用研磨装置或研削装置将金属箔400整个面削去50um左右，并利用化学性湿腐蚀除去残留的金属箔400。也可以利用湿腐蚀将金属箔400全部除去。通过这样的工序，形成在和搭载半导体元件的一侧相反侧的面露出第一层配线407的背面的结构。由此，在由本实施例得到的模块中，背面形成平坦，在安装半导体模块时，利用焊锡等的表面张力可直接水平移动，得到可容易地自对准这样的工艺上的优点。然后，在露出的导电覆膜402上覆盖焊锡等导电材料，形成焊球420，完成半导体模块。然后通过切割将晶片切断，可得到半导体模块片。在进行所述金属箔400的除去工序之前，金属箔400形成支承衬底。金属箔400在配线407形成时的电镀工序中也可以作为电极使用。另外，模制模制树脂415时，也可使向模型的输送、安装的作业性良好。如上所述，可得到图4(A)所示结构的半导体模块。
该半导体模块在图6(B)的工序中，由于氩等离子处理抗焊剂层408，表面得到改良，故可显著改善抗焊剂层408和模制树脂415之间的界面粘附性。其结果可使半导体模块的可靠性显著提高。
在此，作为构成抗焊剂层408的材料，可以使用含有多官能土霉素化合物或环氧树脂化合物的光硬性、热硬性树脂。由此，除微小突起，在表面上还形成多个环状凹部，可进一步改善粘附性。
另外，在抗焊剂层408的表面存在凹凸的确认，可通过将抗焊剂层408斜切，利用扫描型电子显微镜观测等分析其剖面来进行。
例如，在如抗焊剂层408的端部那样未模制模制树脂415的部分的表面存在凹凸的确认，可通过利用扫描型电子显微镜观测等分析所述表面来进行。
第二实施方式
在第一实施方式中，采用了利用焊锡在抗焊剂层408上固定元件410a、410b的结构，但也可以不使用焊锡，而通过粘接剂等固定元件。此时，也可以采用不设置抗焊剂层408的结构。
图9显示没有抗焊剂层，直接使元件与配线粘接的结构。多层配线结构具有和第一实施方式所说明的相同的结构。在本实施例中，层间绝缘膜405使用环氧树脂。
可如下制造该半导体模块。首先，进行图5(C)之前的工序。其次，如图8所示利用粘接剂固定元件410a、元件410b。在该状态下对元件形成面进行等离子处理。等离子处理和第一实施方式相同。利用该等离子照射形成配线407表面清洁的状态，使元件410a、410b和配线407良好地接线。与此同时，利用等离子处理将层间绝缘膜405的表面改良，形成具有所述的形态及树脂特性的表面层。
然后，在利用金线412将元件410a和配线407接线后，由模制树脂415将它们模制。从而可得到图9所示的结构的半导体模块。该半导体模块在图8的工序中，由于氩等离子处理层间绝缘膜405，表面进行了改良，因此，可显著改善层间绝缘膜405和模制树脂415之间的界面粘附性。其结果可显著提高半导体模块的可靠性。
在此，构成层间绝缘膜405的材料可以使用含有多官能土霉素化合物或环氧树脂化合物的光硬性、热硬性树脂。由此，由于除微小突起外，还可在表面上形成多个环状凹部，可更加改善粘附性。
另外，在层间绝缘膜405的表面存在凹凸的确认，可通过将层间绝缘膜405斜着切，利用扫描型电子显微镜观测等分析其剖面而进行。
例如在如层间绝缘膜405的端部那样未用模制树脂415模制的部分的表面存在凹凸的确认，可通过利用扫描型电子显微镜观测等分析所述表面来进行。
第三实施方式
在本实施例中，如图15所示，元件502介由粘接部件510粘接在将焊球514设置在背面的衬底506上。通过金线512导通元件502和配线508。元件504介由粘接部件511粘接在元件502上，元件504和配线508通过金线512导通。元件502、元件504及衬底506等利用模制树脂415模制。
因此，当元件502和衬底506之间的界面的粘附性不良时，有可能产生元件502自该位置剥离的问题，其结果会大幅损害半导体模块的可靠性。
为解决这样的问题，在本实施例中，利用选择了和第一实施方式及第二实施方式相同条件的等离子处理改良与和元件502的下面相接的粘接部件510相接的衬底506的表面。具体地说，在衬底506的具有配线层的一侧的面上形成微小突起群和例如直径为100nm以上的多个环状凹部。在衬底506的所述面上，在X光电子分光分析频谱中，设在束缚能284.5eV下检测强度为x，在束缚能286eV下检测强度为y时，y/x的值为0.4以上。
另外，衬底506的和模制树脂415相接的区域露出时相对纯水的接触角在30～120度范围内。
在此，构成衬底506的材料可以使用含有多官能土霉素化合物或环氧树脂化合物的光硬性、热硬性树脂。由此，在微小突起之外，在表面上还形成多个环状凹部，可更加改善粘附性。
另外，在衬底506的表面存在凹凸的确认，可通过将衬底506斜着切断，利用扫描型电子显微镜观测等分析其剖面来进行。
例如，如衬底506的端部那样未用模制树脂415模制的部分的表面存在凹凸的确认，可通过利用扫描型电子显微镜观测等分析所述表面来进行。
以上，说明了发明的最佳实施例。但是，本发明不限于此，本领域人员可以在本发明的范围内将所述的实施例进行变形。
例如，在所述实施例中说明了半导体模块，但也可以是其它种类的模块。
另外，在所述的实施例中，说明了使用设置配线407的抗焊剂层408的方式，但也可以是例如引线框等、设置配线407以外的导电体的抗焊剂。
在所述实施例中，说明了使用作为绝缘基件的抗焊剂层408的方式，但也可以使用绝缘基件以外的基件。
实施例1
在铜箔表面粘贴干膜抗蚀剂(商品名PDF300，新日铁化学社制)后，对该膜制图，使铜箔的表面的部分露出。在该状态下，在包括铜箔露出面及干膜抗蚀剂的面的整个面上进行氩等离子处理。改变等离子气体中的氧气浓度来制造两种试样。
偏压：未施加
等离子气体：试样1    氩10sccm、氧气0sccm
            试样2    氩10sccm、氧气10sccm
RF功率(W)：500
压力(Pa)：20
处理时间(sec)：20
利用扫描型电子显微镜观察等离子照射前后的干膜抗蚀剂表面。其结果示于图11、图12及图13。图11显示试样1，图12显示试样2，图13显示未等离子处理的外观。显示利用等离子照射在树脂表面形成多个微小突起。使用由扫描型电子显微镜观测得到的图象数据测定微小突起的平均直径及密度。密度通过测定长度1um的线路上的微小突起数量(线密度)并将其平方求出。以下显示其结果。
试样1
平均直径   4nm
数密度     1.2×103个/um2
试样2
平均直径   4nm
数密度     1.6×103个/um2
其次，对所述试样1、2，进行X光电子分光分析。图14显示其结果。图中，试样1、2都以氩等离子处理前为参考显示。可知，利用等离子照射，286eV下C＝O结合得到的强度增大，同时，284.5eV下C-O结合或C-N结合得到的强度减小。设284.5eV下C-O结合或C-N结合得到的强度为x，286eV下C＝O结合得到的强度为y时，本实施例的模块的y/x的值，试样1、2均为约0.44。
然后对所述试样1、2，测定接触角。向膜表面滴下纯水，利用放大镜观察水滴的形态，测定接触角。接触角的测定在制造试样两日后进行。得到的接触角的值如下。由此可知，在使用干膜抗蚀剂(商品名PDF300，新日铁化学社制)的试样1、试样2中，最好接触角为30～70度。
试样1   52.0度
试样2   53.6度
在第一实施方式所述的工艺中，应用和所述试样1及2相同的成膜、等离子处理工艺制造半导体模块。该半导体模块具有如下结构，将试样1、2的干膜抗蚀剂作为抗焊剂层，在其表面搭载半导体元件。评价该半导体模块时，耐热循环性优良且加压蒸煮试验结果也良好。
实施例2
在铜箔表面粘贴干膜抗蚀剂(商品名AUS402，太阳インキ制造社制)后，将该膜制图，使铜箔的表面的一部分露出。在该状态下，在包括铜箔露出面及干膜抗蚀剂的面的整个面上进行氩等离子处理。
在此，由于所述干膜抗蚀剂(商品名AUS402，太阳インキ制造社制)使用含有多官能土霉素化合物或环氧树脂化合物的光硬性、热硬性树脂制造，因此，表面存在环状凹部。
偏压：未施加
等离子气体：氩10sccm、氧气0sccm
RF功率(W)：500
压力(Pa)：20
处理时间：试样3：20(sec)
试样4：60(sec)
利用扫描型电子显微镜观察等离子照射前后的干膜抗蚀剂表面。其结果示于图16、图17及图18中。图16显示试样3，图17显示试样4，图18显示未等离子处理的外观。显示利用等离子照射在树脂表面形成多个微小突起。使用由扫描型电子显微镜观测得到的图象数据测定微小突起的平均直径及密度。密度通过测定长度1um的线路上的微小突起数量(线密度)并将其平方求出。以下显示结果。
试样3
平均直径   4nm
数密度     2×103个/um2
试样4
平均直径   4nm
数密度     2×103个/um2
另外，确认了试样3、试样4均存在直径100nm以上的多个环状凹部。
其次，对所述试样，进行X光电子分光分析。结果在图19中显示。图中，试样4以氩等离子处理前为参考显示。可知，利用等离子照射，286eV下C＝O结合得到的强度增大，同时，284.5eV下C-O结合或C-N结合得到的强度减小。设284.5eV下C-O结合或C-N结合得到的强度为x，286eV下C＝O结合得到的强度为y时，本实施例的模块的y/x的值是约0.44。
然后，对所述试样，测定接触角。向膜表面滴下纯水，利用放大镜观察水滴的形态，测定接触角。接触角的测定在制造试样两日后进行。得到的接触角的值如下。
试样3    80度
试样4    105度
在第一实施方式所述的工艺中，应用和所述试样相同的成膜、等离子处理工艺制造半导体模块。该半导体模块具有如下结构，将上述试样的干膜抗蚀剂作为抗焊剂层，在其表面搭载半导体元件。评价该半导体模块时，耐热循环性优良且加压蒸煮试验结果也良好。

Claims (20)

1、一种半导体模块，其特征在于，其包括：绝缘基件，其设有导体电路；半导体元件，其形成在该绝缘基件上；模制树脂，其与所述绝缘基件及所述半导体元件相接设置，所述绝缘基件的通过等离子处理形成微小突起群的面与所述模制树脂相接，所述绝缘基件只由任一种下列物质构成：环氧树脂、BT树脂、液晶聚合物、含有环氧树脂化合物的光硬性、热硬性树脂。
2、如权利要求1所述的半导体模块，其特征在于，所述微小突起群含有平均直径为1nm～20nm的多个突起。
3、如权利要求1所述的半导体模块，其特征在于，所述微小突起群含有以数密度0.5×103μm-2以上形成的多个突起。
4、如权利要求1至3的任一项所述的半导体模块，其特征在于，所述模制树脂是密封所述半导体元件的密封树脂。
5、如权利要求1至3的任一项所述的半导体模块，其特征在于，所述模制树脂是在所述半导体元件和所述绝缘基件之间设置的粘接部件。
6、如权利要求1至3的任一项所述的半导体模块，其特征在于，在所述绝缘基件的和所述模制树脂相接的面上形成多个环状凹部。
7、如权利要求6所述的半导体模块，其特征在于，所述环状凹部的直径在0.1μm以上、1μm以下。
8、如权利要求1所述的半导体模块，其特征在于，在所述绝缘基件的和所述模制树脂相接的面的近旁的X光电子分光频谱中，设在束缚能284.5eV下检测强度为x，在束缚能286eV下检测强度为y时，y/x的值为0.4以上。
9、如权利要求1所述的半导体模块，其特征在于，在使所述绝缘基件的和所述模制树脂相接的区域露出时相对纯水的接触角为30度～120度。
10、如权利要求1、2、3、8、9的任一项所述的半导体模块，其特征在于，所述半导体元件是裸片，所述模制树脂由密封所述裸片的密封树脂构成。
11、一种模块，其特征在于，其包括：绝缘基件；元件，其形成在该绝缘基件上；模制树脂，其与所述绝缘基件及所述元件相接设置，其中，所述绝缘基件的通过等离子处理形成微小突起群的面与所述模制树脂相接，所述绝缘基件只由任一种下列物质构成：环氧树脂、BT树脂、液晶聚合物、含有环氧树脂化合物的光硬性、热硬性树脂。
12、如权利要求11所述的模块，其特征在于，所述微小突起群含有平均直径为1nm～20nm的多个突起。
13、如权利要求11所述的模块，其特征在于，所述微小突起群含有以数密度0.5×103μm-2以上形成的多个突起。
14、如权利要求11至13的任一项所述的模块，其特征在于，在所述绝缘基件的和所述模制树脂相接的面上形成有多个环状凹部。
15、一种半导体模块的制造方法，其特征在于，其包括如下工序：对设有导体电路的绝缘基件的表面进行等离子处理的工序；在所述绝缘基件上形成半导体元件及与该半导体元件相接的模制树脂的工序，其中，通过不在所述绝缘基件上施加偏压，使用包括惰性气体的等离子气体进行所述等离子处理，使在所述绝缘基件上形成多个微小突起，所述绝缘基件只由任一种下列物质构成：环氧树脂、BT树脂、液晶聚合物、含有环氧树脂化合物的光硬性、热硬性树脂。
16、如权利要求15所述的半导体模块的制造方法，其特征在于，所述多个微小突起包含平均直径为1nm～20nm的多个微小突起。
17、如权利要求15所述的半导体模块的制造方法，其特征在于，所述多个微小突起包含以数密度0.5×103μm-2以上形成的多个微小突起。
18、一种模块的制造方法，其特征在于，其包括如下工序：对绝缘基件表面进行等离子处理的工序；在所述绝缘基件上形成元件及与该元件相接的模制树脂的工序，其中，通过不在绝缘基件上施加偏压，使用包括惰性气体的等离子气体进行所述等离子处理，使在所述绝缘基件上形成多个微小突起，所述绝缘基件只由任一种下列物质构成：环氧树脂、BT树脂、液晶聚合物、含有环氧树脂化合物的光硬性、热硬性树脂。
19、如权利要求18所述的模块的制造方法，其特征在于，所述多个微小突起包含平均直径为1nm～20nm的多个突起。
20、如权利要求18所述的模块的制造方法，其特征在于，所述多个微小突起包含以数密度0.5×103μm-2以上形成的多个突起。
CNB2004100320082A 2003-03-31 2004-03-31 半导体模块及其制造方法 Expired - Fee Related CN100530574C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003093324 2003-03-31
JP093324/03 2003-03-31
JP093324/2003 2003-03-31
JP86770/04 2004-03-24
JP86770/2004 2004-03-24
JP2004086770A JP4067507B2 (ja) 2003-03-31 2004-03-24 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1540732A CN1540732A (zh) 2004-10-27
CN100530574C true CN100530574C (zh) 2009-08-19

Family

ID=34379672

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100320082A Expired - Fee Related CN100530574C (zh) 2003-03-31 2004-03-31 半导体模块及其制造方法

Country Status (1)

Country Link
CN (1) CN100530574C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576532C (zh) * 2007-08-02 2009-12-30 全懋精密科技股份有限公司 半导体元件埋入承载板的结构及其制法

Also Published As

Publication number Publication date
CN1540732A (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
CN101393871B (zh) 层积半导体芯片的半导体装置制造方法
US7843056B2 (en) Integrated circuit micro-module
US5661088A (en) Electronic component and method of packaging
US8378492B2 (en) Semiconductor package
US7842544B2 (en) Integrated circuit micro-module
US7901981B2 (en) Integrated circuit micro-module
US20080258293A1 (en) Semiconductor device package to improve functions of heat sink and ground shield
US20050173788A1 (en) Semiconductor package having wire bonded die and multi layer metal bumps
US7262499B2 (en) Semiconductor packages
US20050212110A1 (en) Circuit device
US20090149034A1 (en) Semiconductor module and method of manufacturing the same
US20080224276A1 (en) Semiconductor device package
US7859108B2 (en) Flip chip package and method for manufacturing the same
US7368324B2 (en) Method of manufacturing self-supporting contacting structures
CN105321896B (zh) 嵌入式芯片封装技术
CN100530574C (zh) 半导体模块及其制造方法
KR100592866B1 (ko) 반도체 모듈 및 그 제조 방법
US20050067682A1 (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
JP4413206B2 (ja) 半導体装置およびその製造方法
JP2006310890A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20130331