JP2006310890A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2006310890A
JP2006310890A JP2006213401A JP2006213401A JP2006310890A JP 2006310890 A JP2006310890 A JP 2006310890A JP 2006213401 A JP2006213401 A JP 2006213401A JP 2006213401 A JP2006213401 A JP 2006213401A JP 2006310890 A JP2006310890 A JP 2006310890A
Authority
JP
Japan
Prior art keywords
insulating base
semiconductor module
insulator
resin
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006213401A
Other languages
English (en)
Inventor
Ryosuke Usui
良輔 臼井
Hideki Mizuhara
秀樹 水原
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006213401A priority Critical patent/JP2006310890A/ja
Publication of JP2006310890A publication Critical patent/JP2006310890A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体モジュールにおいて、絶縁基材と、絶縁基材上に形成された絶縁体、たとえば半導体素子の封止樹脂や接着部材との間の密着性を向上させる。
【解決手段】 層間絶縁膜４０５および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８を形成する。ソルダーレジスト層４０８表面に素子４１０ａおよび４１０ｂを形成する。素子４１０ａおよび４１０ｂは、モールド樹脂４１５によりモールドされた構造とする。ソルダーレジスト層４０８の表面を特定の条件を選択したプラズマ処理により改質し、微小突起群を形成する。ソルダーレジスト層４０８の上記面において、Ｘ線光電子分光分析スペクトルが、束縛エネルギー２８４．５ｅＶにおける検出強度をｘ、束縛エネルギー２８６ｅＶにおける検出強度をｙとしたときに、ｙ／ｘの値が０．４以上となるようにする。
【選択図】 図４

Description

本発明は、半導体素子等を搭載し配線基板等に接合される半導体モジュールとその製造方法に関するものである。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡ
は、パッケージ用基板の上に半導体素子を実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
図１は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
特許文献１には、他のＣＳＰの例が記載されている。同公報記載には、高周波用ＬＳＩを搭載するシステム・イン・パッケージが開示されている。このパッケージは、ベース基板上に、多層配線構造が形成され、その上に高周波用ＬＳＩをはじめとする半導体素子が形成されている。多層配線構造は、コア基板や樹脂付銅箔などが積層された構造となっている。
しかしながら、これら従来のＣＳＰでは、ポータブルエレクトロニクス機器等において現在望まれているよう水準の小型化、薄型化、軽量化を実現することは難しかった。これは、従来のＣＳＰは素子を支持する基板を有することによる。支持基板の存在により、パッケージ全体が厚くなり、小型化、薄型化、軽量化に限界があった。また、放熱性の改善にも一定の限界があった。
特開２００２−９４２４７号公報 特開２００２−１１０７１７号公報
以上述べたＢＧＡ等のパッケージにおいては、パッケージの支持基板と、素子を封止する封止樹脂層との間を充分に密着させることが重要となり、特に、後述するＩＳＢのような半導体モジュールは、支持基板を有さないため、界面密着性に対する要求は厳しいものとなる。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、半導体モジュール等のモジュールにおいて、絶縁基材と、絶縁基材上に形成された絶縁体、たとえば半導体素子の封止樹脂や接着部材との間の密着性を向上させることにある。
本発明の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、前記絶縁基材の前記絶縁体と接する面に、微小突起群が形成されていることを特徴とする。
本発明において、半導体素子には、半導体チップ、チップ抵抗、チップコンデンサー、チップコンダクタなどが含まれるものとする。
この半導体モジュールは、絶縁基材の絶縁体と接する面に微小突起群が形成されているため、絶縁基材と絶縁体との界面における密着性が良好となる。
また、絶縁体は、半導体素子を封止する封止樹脂であってもよいし、半導体素子と絶縁基材との間に設けられた接着部材であってもよい。
また、絶縁基材の絶縁体と接する面に、複数のクレーター状凹部が形成されていてもよく、クレーター状凹部の直径は、０．１μｍ以上、１μｍ以下であってもよい。
この半導体モジュールは、絶縁基材の絶縁体と接する面に、微小突起群に加えて、直径が０．１μｍ以上、１μｍ以下の複数のクレーター状凹部が形成されているため、絶縁基材と絶縁体との界面における密着性が良好となる。
微小突起群は、平均直径１ｎｍ〜２０ｎｍの複数の突起を含むものとすることが好ましい。また、その数密度は、０．５×１０３μｍ−２以上が好ましく、０．８×１０３μｍ−２〜２．０×１０３μｍ−２がより好ましい。特に、１．６×１０３μｍ−２〜２．０×１０３μｍ−２が最も好ましい。こうすることにより、絶縁基材と絶縁体との界面における密着性がより顕著に改善される。
本発明に係る別の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、前記絶縁基材の前記絶縁体と接する面において、前記絶縁基材はエポキシ樹脂材料により構成されており、前記面の近傍におけるＸ線光電子分光スペクトルにおいて、束縛エネルギー２８４．５ｅＶにおける検出強度をｘ、束縛エネルギー２８６ｅＶにおける検出強度をｙとしたときに、ｙ／ｘの値が０．４以上であることを特徴とする。
ここで、束縛エネルギー２８６ｅＶは、Ｃ＝Ｏ結合を構成するＣ１ｓ電子に帰属される。一方、束縛エネルギー２８４．５ｅＶは、Ｃ−Ｏ結合またはＣ−Ｎ結合を構成するＣ１ｓ電子に帰属される。これらの比が上記条件を満たすようにすることで、絶縁基材と絶縁体との界面における密着性が顕著に改善される。なお、ｙ／ｘの値の上限は、たとえば３以下とする。
本発明に係る別の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、前記絶縁基材の前記絶縁体と接する領域を露出させたときの純水に対する接触角が３０度〜１２０度であることを特徴とする。
こうした接触角を有する樹脂材料を用いることにより、絶縁基材と絶縁体との界面における密着性が顕著に改善される。
上述の半導体モジュールは、たとえば、バイアスを印加しない特定条件下でプラズマ処理を行うことにより得ることができる。
本発明に係る別の半導体モジュールは、導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、絶縁基材および半導体素子に接して設けられた絶縁体とを含み、絶縁基材が多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂であることを特徴とする。
この半導体モジュールの絶縁基材は、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂であることにより、パターニングが可能、かつ、絶縁基材と絶縁体との界面における密着性が顕著に改善される。
本発明に係るモジュールは、基材と、該基材上に形成された素子と、基材および素子に接して設けられた絶縁体とを含み、基材の絶縁体と接する面に、微小突起群が形成されていることを特徴とする。
このモジュールは、基材の絶縁体と接する面に微小突起群が形成されているため、基材と絶縁体との界面における密着性が良好となる。
また、基材の絶縁体と接する面に、複数のクレーター状凹部が形成されていてもよいし、微小突起群は、平均直径１ｎｍ〜２０ｎｍの複数の突起を含んでいてもよい。
さらに本発明の半導体モジュールの製造方法は、上述した半導体モジュールを製造する方法であって、導体回路の設けられた絶縁基材の表面に対してプラズマ処理を行う工程と、前記絶縁基材上に、半導体素子および該半導体素子に接する絶縁体を形成する工程とを含み、前記プラズマ処理を、不活性ガスを含むプラズマガスを用い、前記絶縁基材にバイアスを印加せずに行うことを特徴とする。
上記のようなプラズマ処理を行うことにより、絶縁基材と絶縁体との界面における密着性に優れた半導体モジュールを安定的に得ることができる。なお、「バイアス」とは、基板の自己バイアスは除くものとする。
さらに本発明のモジュールの製造方法は、上述したモジュールを製造する方法であって、基材の表面に対してプラズマ処理を行う工程と、基材上に、素子および該素子に接する絶縁体を形成する工程とを含み、上記プラズマ処理を、不活性ガスを含むプラズマガスを用い、基材にバイアスを印加せずに行うことを特徴とする。
上記のようなプラズマ処理を行うことにより、基材と絶縁体との界面における密着性に優れたモジュールを安定的に得ることができる。なお、「バイアス」とは、基板の自己バイアスは除くものとする。
本発明において、半導体素子がベアチップであって、絶縁体はベアチップを封止する封止樹脂からなる構成とした場合、より効果的である。かかる構成を採用した場合、薄型で軽量のパッケージを実現できる一方、絶縁基材と封止樹脂との間の密着不良が問題となりがちであるが、本発明によれば、こうした問題を有効に解決できる。
本発明における導体回路とは、基材の内部や基材表面に形成された、銅配線等からなる回路をいう。絶縁基材とは、半導体素子およびこれと接続する導体回路を支持する絶縁性の基材をいい、絶縁体とは、たとえば、絶縁基材上に設けられ半導体素子を封止する封止樹脂や、絶縁基材と半導体素子との間に配置される絶縁層や接着部材等をいう。
本発明によれば、半導体モジュール等のモジュールにおいて、絶縁基材と、絶縁基材上に形成された絶縁体、たとえば半導体素子の封止樹脂との間の密着性を向上させることができる。
以下、本発明の実施の形態について説明するが、その前に、実施の形態で採用するＩＳＢ構造について説明する。ＩＳＢ（Integrated System in Board；登録商標）は、本出願により開発された独自のパッケージである。ＩＳＢは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。
図２はＩＳＢの一例を示す概略構成図である。ここではＩＳＢの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このＩＳＢでは、ＬＳＩベアチップ２０１、Ｔｒベアチップ２０２およびチップＣＲ２０３が銅パターン２０５からなる配線により結線された構造となっている。ＬＳＩベアチップ２０１は、裏面にハンダボール２０８が設けられた引き出し電極や配線に対し、金線ボンディング２０４により導通されている。ＬＳＩベアチップ２０１の直下には、導電性ペースト２０６が設けられ、これを介してＩＳＢがプリント配線基板に実装される。ＩＳＢ全体はエポキシ樹脂などからなる樹脂パッケージ２０７により封止された構造となっている。
このパッケージによれば、以下の利点が得られる。
(i)コアレスで実装できるため、トランジスタ、ＩＣ、ＬＳＩの小型・薄型化を実現でき
る。
(ii)トランジスタからシステムＬＳＩ、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ(System in Package)を実現
できる。
(iii)現有の半導体素子を組合せできるため、システムＬＳＩを短期間に開発できる。
(iv)半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
(v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転
送や高周波回路で優れた特性を発揮する。
(vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
(vii)パッケージサイズはフリーであり、1個あたりの廃材を６４ピンのＳＱＦＰパッケージと比較すると、約１／１０の量となるため、環境負荷を低減できる。
(viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
(ix)ＩＳＢのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
次にＩＳＢの製造プロセス上のメリットについて説明する。図３は、従来のＣＳＰおよび本発明に係るＩＳＢの製造プロセスの対比図である。図３（Ｂ）は、従来のＣＳＰの製造プロセスを示す。はじめにベース基板上にフレームを形成し、各フレームに区画された素子形成領域にチップが実装される。その後、各素子について熱硬化性樹脂によりパッケージが設けられ、その後、素子毎に金型を利用して打ち抜きを行う。最終工程の打ち抜きでは、モールド樹脂およびベース基板が同時に切断されるようになっており、切断面における表面荒れなどが問題になる。また打ち抜きを終わった後の廃材が多量に生じるため、環境負荷の点で課題を有していた。
一方、図３（Ａ）は、ＩＳＢの製造プロセスを示す図である。はじめに、金属箔の上にフレームを設け、各モジュール形成領域に、配線パターンを形成し、その上にＬＳＩなどの回路素子を搭載する。続いて各モジュール毎にパッケージを施し、スクライブ領域に沿ってダイシングを行い、製品を得る。パッケージ終了後、スクライブ工程の前に、下地となる金属箔を除去するので、スクライブ工程におけるダイシングでは、樹脂層のみの切断となる。このため、切断面の荒れを抑制し、ダイシングの正確性を向上させることが可能となる。
第一の実施の形態
以下、本発明の好ましい実施形態について、前述したＩＳＢの構造を有する半導体モジュールを例に挙げて説明する。図４は、本実施形態に係る半導体モジュールの断面構造を示す図である。この半導体モジュールは、層間絶縁膜４０５および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８が形成された多層配線構造体と、その表面に形成された素子４１０ａおよび４１０ｂにより構成されている。多層配線構造体の裏面には、半田ボール４２０が設けられている。素子４１０ａおよび４１０ｂは、モールド樹脂４１５によりモールドされた構造となっている。図４（ｂ）では、図４（ａ）の構造に対し、さらに金属材料からなるダミー配線４３５が設けられている。これにより、多層配線構造体とモールド樹脂４１５との間の密着性が向上する。
素子４１０ａの実装方法につき、図４ではワイヤボンディング方式を採用したが、図１０に示すように素子４１０ａをフェイスダウンに配置したフリップ実装とすることもできる。
図１に示した従来の半導体モジュールでは、ＬＳＩチップ１０２は、ベアチップが封止樹脂により封止されたチップ構造を有する。これに対して図４の半導体モジュールでは、素子４１０ａが封止樹脂によって封止されていないベアチップである。このため吸湿対策をより確実に行うことが重要となる。モールド樹脂４１５と多層配線構造との間の界面に剥離が生じると、この箇所からたとえば半田工程において水分が浸入し、ベアチップが直接水分の影響を受けることとなる。この場合、チップの性能が大幅に損なわれる結果となる。こうしたことから、図４に示すＩＳＢ構造の半導体モジュールにおいては、上記界面の密着性を改善し、水分の透過を充分に抑制することが重要な技術的課題となる。
こうした課題を解決するため、本実施形態では、ソルダーレジスト層４０８の表面を特定の条件を選択したプラズマ処理により改質した。具体的には、ソルダーレジスト層４０８のモールド樹脂４１５と接する側の面において、微小突起群を形成した。また、ソルダーレジスト層４０８の上記面において、Ｘ線光電子分光分析スペクトルが、束縛エネルギー２８４．５ｅＶにおける検出強度をｘ、束縛エネルギー２８６ｅＶにおける検出強度をｙとしたときに、ｙ／ｘの値が０．４以上であるようにした。
さらに、ソルダーレジスト層４０８のモールド樹脂４１５と接する領域を露出させたときの純水に対する接触角が３０〜１２０度の範囲内にあるようにした。
ソルダーレジスト層４０８、層間絶縁膜４０５およびモールド樹脂４１５を構成する材料は、それぞれ独立に樹脂材料を選択することができ、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、ＢＴレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、フィラーや添加剤を添加してもよい。
本発明における絶縁基材を構成する材料としては、エポキシ樹脂、ＢＴレジン、液晶ポリマー等が好ましく用いられる。こうした樹脂を用いることにより高周波特性や製品信頼性に優れる半導体モジュールが得られる。
次に、図４（ａ）に示す半導体モジュールの製造方法について、図５〜図７を参照して説明する。まず、図５（Ａ）のように、金属箔４００上に所定の表面に選択的に導電被膜４０２を形成する。具体的には、フォトレジスト４０１で金属箔４００を被覆した後、電界メッキ法により、金属箔４００の露出面に導電被膜４０２を形成する。導電被膜４０２の膜厚は、例えば１〜１０μｍ程度とする。この導電被膜４０２は、最終的に半導体モジュールの裏面電極となるので、半田等のロウ材との接着性の良い金、または銀を用いて形成することが好ましい。次に、フォトレジスト４０１を除去する。
つづいて図５（Ｂ）に示すように、金属箔４００上に、第一層目の配線パターンを形成する。まず金属箔４００を化学研磨して表面のクリーニングと表面粗化を行う。次に、金属箔４００上に熱硬化性樹脂で導電被膜４０２全面を覆い、加熱硬化させて平坦な表面を有する膜とする。つづいてこの膜中に、導電被膜４０２に到達する直径１００μｍ程度のビアホールを形成する。ビアホールを設ける方法としては、本実施形態ではレーザ加工によったが、そのほか、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などを用いることもできる。その後、レーザ照射によりエッチング滓を除去した後、ビアホールを埋め込むように全面に銅メッキ層を形成する。その後、フォトレジストをマスクとして銅メッキ層をエッチングし、銅からなる配線４０７を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。
以上のように、層間絶縁膜４０５の形成、ビアホール形成、銅メッキ層の形成および銅メッキ層のパターニングの手順を繰り返し行うことにより、図５（Ｃ）のように、配線４０７および層間絶縁膜４０５からなる配線層が積層した多層配線構造を形成する。
つづいて図６（Ａ）に示すように、ソルダーレジスト層４０８を形成した後、レーザ加工によりソルダーレジスト層４０８中にコンタクトホール４２１を形成する。ソルダーレジスト層４０８の構成材料として、フィラー含有エポキシ樹脂系絶縁膜を用いた。本実施形態ではレーザ加工によったが、そのほか、機械加工、薬液による化学エッチング加工、ドライエッチング法などを用いることもできる。その後、プラズマ照射によりエッチング滓を除去する。本実施形態では、アルゴンおよび酸素からなるプラズマガスを用いプラズマ処理を行った。
プラズマ照射条件は、前述したモホロジおよび樹脂特性を有する表面層が形成されるよう、用いる樹脂材料に応じて適宜設定する。なお、基板へのバイアス印加は行わないことが好ましい。たとえば以下のような条件とする。
バイアス： 無印加
プラズマガス： アルゴン１０〜２０ｓｃｃｍ、酸素０〜１０ｓｃｃｍ
このプラズマ照射により、配線４０７の表面のエッチング滓が除去されるとともに、ソルダーレジスト層４０８の表面が改質し、前述したモホロジおよび樹脂特性を有する表面層が形成される。
次に図６（Ｂ）に示すように、ソルダーレジスト層４０８上に素子４１０ａ、４１０ｂを搭載する。素子４１０としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子や、チップコンデンサ、チップ抵抗等の受動素子が用いられる。なお、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。図６（Ｂ）の構造では、素子４１０ａがベアーの半導体素子（トランジスタチップ）であり、素子４１０ｂがチップコンデンサである。これらはソルダーレジスト層４０８に固着される。この状態で再度プラズマ処理を行う。プラズマ照射条件は、前述したモホロジおよび樹脂特性を有する表面層が形成されるよう、用いる樹脂材料に応じて適宜設定する。なお、基板へのバイアス印加は行わないことが好ましい。たとえば以下のような条件とする。
バイアス： 無印加
プラズマガス： アルゴン１０〜２０ｓｃｃｍ、酸素０〜１０ｓｃｃｍ
このプラズマ照射により、配線４０７の表面のエッチング滓が除去されるとともに、ソルダーレジスト層４０８の表面が改質し、前述したモホロジおよび樹脂特性を有する表面層が形成される。
その後、形成したビアホールを介して素子４１０ａを配線４０７と金線４１２により結線した後、これらをモールド樹脂４１５でモールドする。図７（Ａ）は、モールドされた状態を示す。半導体素子のモールドは、金属箔４００に設けた複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
その後、図７（Ｂ）に示すように、多層配線構造から金属箔４００を除去し、裏面に半田ボール４２０を形成する。金属箔４００の除去は、研磨、研削、エッチング、レーザの金属蒸発等により行うことができる。本実施形態では以下の方法を採用する。すなわち、研磨装置または研削装置により金属箔４００全面を５０μｍ程度削り、残りの金属箔４００を化学的にウエットエッチングにより除去する。なお、金属箔４００全部をウェトエッチングにより除去してもよい。こうした工程を経ることにより、半導体素子の搭載された側と反対側の面に、第１層目の配線４０７の裏面が露出する構造となる。これにより、本実施形態で得られるモジュールでは裏面が平坦となり、半導体モジュールのマウント時に半田等の表面張力でそのまま水平に移動し、容易にセルフアラインできるというプロセス上の利点が得られる。つづいて露出した導電被膜４０２に半田等の導電材を被着して半田ボール４２０を形成し、半導体モジュールを完成する。その後、ウエハをダイシングにより切断し、半導体モジュールチップを得ることができる。上記した金属箔４００の除去工程を行うまでは、金属箔４００が支持基板となる。金属箔４００は、配線４０７形成時の電解メッキ工程において電極としても利用される。また、モールド樹脂４１５をモールドする際にも、金型への搬送、金型への実装の作業性を良好にすることができる。以上のようにして、図４（Ａ）に示す構造の半導体モジュールが得られる。
この半導体モジュールは、図６（Ｂ）の工程において、ソルダーレジスト層４０８をアルゴンプラズマ処理し、表面改質しているため、ソルダーレジスト層４０８とモールド樹脂４１５との間の界面密着性が顕著に改善される。この結果、半導体モジュールの信頼性を顕著に向上させることができる。
ここで、ソルダーレジスト層４０８を構成する材料として、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を用いてもよい。こうすることにより、微小突起にくわえ、表面に複数のクレーター状の凹部が形成されるため、密着性がより改善される。
また、ソルダーレジスト層４０８の表面に凹凸が存在していることの確認は、ソルダーレジスト層４０８を斜めに切断し、その断面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。
また、たとえば、ソルダーレジスト層４０８の端部のように、モールド樹脂４１５によりモールドされていない部分の表面に凹凸が存在していることの確認は、上記表面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。
第二の実施の形態
第一の実施の形態では、ソルダーレジスト層４０８上に素子４１０ａ、素子４１０ｂを半田により固着した構成としたが、半田を利用せず、接着剤等により素子を固着することもできる。この場合はソルダーレジスト層４０８を設けない構造とすることも可能である。
図９は、ソルダーレジスト層なしに配線に直接、素子を接着させた構成を示す。多層配線構造は、第一の実施の形態で説明したものと同様の構造を有する。層間絶縁膜４０５は、本実施形態ではエポキシ樹脂を用いた。
この半導体モジュールは以下のようにして作製することができる。まず図５（Ｃ）までの工程を行う。次いで、図８のように素子４１０ａ、素子４１０ｂを接着剤により固着する。この状態で素子形成面に対してプラズマ処理を行う。プラズマ処理は、第一の実施の形態と同様にする。このプラズマ照射により、配線４０７の表面が清浄な状態となり、素子４１０ａ、素子４１０ｂと配線４０７とを良好に結線させることが可能となる。また、このとき同時に層間絶縁膜４０５の表面がプラズマ処理により改質し、前述したモホロジおよび樹脂特性を有する表面層が形成される。
その後、素子４１０ａを配線４０７と金線４１２により結線した後、これらをモールド樹脂４１５でモールドする。以上により図９に示す構造の半導体モジュールが得られる。この半導体モジュールは、図８の工程において、層間絶縁膜４０５をアルゴンプラズマ処理し、表面改質しているため、層間絶縁膜４０５とモールド樹脂４１５との間の界面密着性が顕著に改善される。この結果、半導体モジュールの信頼性を顕著に向上させることができる。
ここで、層間絶縁膜４０５を構成する材料として、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を用いてもよい。こうすることにより、微小突起にくわえ、表面に複数のクレーター状の凹部が形成されるため、密着性がより改善される。
また、層間絶縁膜４０５の表面に凹凸が存在していることの確認は、層間絶縁膜４０５を斜めに切断し、その断面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。
また、たとえば、層間絶縁膜４０５の端部のように、モールド樹脂４１５によりモールドされていない部分の表面に凹凸が存在していることの確認は、上記表面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。
第三の実施形態
本実施形態においては、図１５に示すように、素子５０２は接着部材５１０を介して、半田ボール５１４が裏面に設けられた基板５０６に接着されている。素子５０２と配線５０８は金線５１２により導通している。素子５０４は接着部材５１１を介して素子５０２に接着されており、素子５０４と配線５０８は金線５１２により導通している。素子５０２、素子５０４および基板５０６などは、モールド樹脂４１５によりモールドされる。
このため、素子５０２と基板５０６との間の界面の密着性に難があると、この箇所から素子５０２の剥離が生じてしまうおそれがあり、半導体モジュールの信頼性が大幅に損なわれる結果となる。
こうした課題を解決するため、本実施形態では、素子５０２の下面と接する接着部材５１０と接する基板５０６の表面を、第一の実施形態および第二の実施形態と同じ条件を選択したプラズマ処理により改質した。具体的には、基板５０６の配線５０８を有する側の面において微小突起群と、たとえば、直径が１００ｎｍ以上の複数のクレーター状の凹部を形成した。また、基板５０６の上記面において、Ｘ線光電子分光分析スペクトルが、束縛エネルギー２８４．５ｅＶにおける検出強度をｘ、束縛エネルギー２８６ｅＶにおける検出強度をｙとしたときに、ｙ／ｘの値が０．４以上であるようにした。
さらに、基板５０６のモールド樹脂４１５と接する領域を露出させたときの純水に対する接触角が３０〜１２０度の範囲内にあるようにした。
ここで、基板５０６を構成する材料として、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を用いてもよい。こうすることにより、微小突起にくわえ、表面に複数のクレーター状の凹部が形成されるため、密着性がより改善される。
また、基板５０６の表面に凹凸が存在していることの確認は、基板５０６を斜めに切断し、その断面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。
また、たとえば、基板５０６の端部のように、モールド樹脂４１５によりモールドされていない部分の表面に凹凸が存在していることの確認は、上記表面を走査型電子顕微鏡観察などを用いて分析することにより行うことができる。
以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
たとえば、上記実施形態においては、半導体モジュールについて説明したが、それ以外のモジュールであってもよい。
また、上記実施形態においては、配線４０７を設けたソルダーレジスト層４０８を用いる形態について説明したが、たとえば、リードフレームなど、配線４０７以外の導電体を設けたソルダーレジストであってもよい。
また、上記実施形態においては、絶縁基材であるソルダーレジスト層４０８を用いる形態について説明したが、絶縁基材以外の基材を用いてもよい。
実施例１
銅箔表面にドライフィルムレジスト（商品名ＰＤＦ３００、新日鐵化学社製）を貼った後、このフィルムをパターニングして銅箔の表面の一部を露出させた。この状態で銅箔露出面およびドライフィルムレジストの面を含む全面にアルゴンプラズマ処理を行った。プラズマガス中の酸素濃度を変えて２種類の試料を作製した。
バイアス： 無印加
プラズマガス：試料１ アルゴン１０ｓｃｃｍ、酸素０ｓｃｃｍ
試料２ アルゴン１０ｓｃｃｍ、酸素１０ｓｃｃｍ
ＲＦパワー（Ｗ）： ５００
圧力（Ｐａ）： ２０
処理時間（ｓｅｃ）： ２０
プラズマ照射前後のドライフィルムレジスト表面について走査型電子顕微鏡により観察した。結果を図１１、図１２および図１３に示す。図１１は試料１、図１２は試料２、図１３はプラズマ未処理の外観を示す。プラズマ照射により樹脂表面に複数の微小突起が形成されることが明らかになった。走査型電子顕微鏡観察により得られた画像データを用い、微小突起の平均直径および密度を測定した。密度は、長さ１μｍのライン上の微小突起の数（線密度）を測定し、これを２乗することにより求めた。結果を以下に示す。
試料１
平均直径 ４ｎｍ
数密度 １．２×１０３個／μｍ２
試料２
平均直径 ４ｎｍ
数密度 １．６×１０３個／μｍ２
次に、上記試料１、２について、Ｘ線光電子分光分析を行った。結果を図１４に示す。図中、試料１、２とともに、アルゴンプラズマ処理前のものを参照として示した。プラズマ照射により、２８６ｅＶにおけるＣ＝Ｏ結合に由来する強度が増大するとともに２８４．５ｅＶにおけるＣ−Ｏ結合またはＣ−Ｎ結合に由来する強度が減少していることがわかる。２８４．５ｅＶにおけるＣ−Ｏ結合またはＣ−Ｎ結合に由来する強度をｘ、２８６ｅＶにおけるＣ＝Ｏ結合に由来する強度をｙ、としたときに、本実施例に係るモジュールのｙ／ｘの値は、試料１、２とも約０．４４となった。
つづいて、上記試料１、２について、接触角を測定した。フィルム表面に純水を滴下し、水滴の様子を拡大鏡で観察して接触角を測定した。接触角の測定は、試料作製２日後に行った。得られた接触角の値は、以下の通りであった。このことにより、ドライフィルムレジスト（商品名ＰＤＦ３００、新日鐵化学社製）を用いた試料１、試料２においては、接触角が３０〜７０度になることが好ましいことがわかる。
試料１ ５２．０度
試料２ ５３．６度
第一の実施の形態で述べたプロセスにおいて上記試料１および２と同様の成膜、プラズマ処理工程を適用して半導体モジュールを作製した。この半導体モジュールは、試料１、２のドライフィルムレジストをソルダーレジスト層として、その表面に半導体素子が搭載された構造を有する。この半導体モジュールを評価したところ、耐ヒートサイクル性に優れるとともに、プレッシャークッカー試験結果も良好であった。
実施例２
銅箔表面にドライフィルムレジスト（商品名ＡＵＳ４０２、太陽インキ製造社製）を貼った後、このフィルムをパターニングして銅箔の表面の一部を露出させた。この状態で銅箔露出面およびドライフィルムレジストの面を含む全面にアルゴンプラズマ処理を行った。
なお、ここで、上記ドライフィルムレジスト（商品名ＡＵＳ４０２、太陽インキ製造社製）は、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂を使って作製されているため、表面にクレーター状の凹部が存在している。
バイアス： 無印加
プラズマガス：アルゴン１０ｓｃｃｍ、酸素０ｓｃｃｍ
ＲＦパワー（Ｗ）： ５００
圧力（Ｐａ）： ２０
処理時間： 試料３： ２０（ｓｅｃ）
試料４： ６０（ｓｅｃ）
プラズマ照射前後のドライフィルムレジスト表面について走査型電子顕微鏡により観察した。結果を図１６、図１７および図１８に示す。図１６は試料３、図１７は試料４、図１８はプラズマ未処理の外観を示す。プラズマ照射により樹脂表面に複数の微小突起が形成されることが明らかになった。走査型電子顕微鏡観察により得られた画像データを用い、微小突起の平均直径および密度を測定した。密度は、長さ１μｍのライン上の微小突起の数（線密度）を測定し、これを２乗することにより求めた。結果を以下に示す。
試料３
平均直径 ４ｎｍ
数密度 ２×１０３個／μｍ２
試料４
平均直径 ４ｎｍ
数密度 ２×１０３個／μｍ２
また、試料３、試料４ともに、直径１００ｎｍ以上の複数のクレーター状の凹部が存在することが確認された。
次に、上記試料について、Ｘ線光電子分光分析を行った。結果を図１９に示す。図中、試料４は、アルゴンプラズマ処理前のものを参照として示した。プラズマ照射により、２８６ｅＶにおけるＣ＝Ｏ結合に由来する強度が増大するとともに２８４．５ｅＶにおけるＣ−Ｏ結合またはＣ−Ｎ結合に由来する強度が減少していることがわかる。２８４．５ｅＶにおけるＣ−Ｏ結合またはＣ−Ｎ結合に由来する強度をｘ、２８６ｅＶにおけるＣ＝Ｏ結合に由来する強度をｙ、としたときに、本実施例に係るモジュールのｙ／ｘの値は、約０．４となった。
つづいて、上記試料について、接触角を測定した。フィルム表面に純水を滴下し、水滴の様子を拡大鏡で観察して接触角を測定した。接触角の測定は、試料作製２日後に行った。得られた接触角の値は、以下の通りであった。
試料３ ８０度
試料４ １０５度
第一の実施の形態で述べたプロセスにおいて上記試料と同様の成膜、プラズマ処理工程を適用して半導体モジュールを作製した。この半導体モジュールは、上記試料のドライフィルムレジストをソルダーレジスト層として、その表面に半導体素子が搭載された構造を有する。この半導体モジュールを評価したところ、耐ヒートサイクル性に優れるとともに、プレッシャークッカー試験結果も良好であった。
ＢＧＡの構造を説明するための図である。 ＩＳＢ（登録商標）の構造を説明するための図である。 ＢＧＡおよびＩＳＢ（登録商標）の製造プロセスを説明するための図である。 実施の形態に係る半導体モジュールの構造を説明するための図である。 実施の形態に係る半導体モジュールの製造方法を説明するための図である。 実施の形態に係る半導体モジュールの製造方法を説明するための図である。 実施の形態に係る半導体モジュールの製造方法を説明するための図である。 実施の形態に係る半導体モジュールの製造方法を説明するための図である。 実施の形態に係る半導体モジュールの製造方法を説明するための図である。 実施の形態に係る半導体モジュールの構造を説明するための図である。 プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。 プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。 プラズマ処理前のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。 プラズマ処理後のフィルム表面のＸ線光電子分光分析結果を示す図である。 実施の形態に係る半導体モジュールの構造を説明するための図である。 プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。 プラズマ処理後のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。 プラズマ処理前のフィルム表面を走査型電子顕微鏡により観察した結果を示す図である。 プラズマ処理後のフィルム表面のＸ線光電子分光分析結果を示す図である。
符号の説明
４００ 金属箔、４０１ フォトレジスト、４０２ 導電被膜、４０５ 層間絶縁膜、４０７ 配線、４０８ ソルダーレジスト層、４１０ａ 素子、４１０ｂ 素子、４１２
金線、４１５ モールド樹脂、４２０ 半田ボール、４２１ ビアホール、４３５ ダミー配線、５０２ 素子、５０４ 素子、５０６ 基板、５０８ 配線、５１０ 接着部材、５１１ 接着部材、５１２ 金線、５１４ 半田ボール。

Claims (4)

  1. 導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、
    前記絶縁基材の前記絶縁体と接する面の近傍におけるＸ線光電子分光スペクトルにおいて、束縛エネルギー２８４．５ｅＶにおける検出強度をｘ、束縛エネルギー２８６ｅＶにおける検出強度をｙとしたときに、ｙ／ｘの値が０．４以上であることを特徴とする半導体モジュール。
  2. 導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、
    前記絶縁基材の前記絶縁体と接する領域を露出させたときの純水に対する接触角が３０度〜１２０度であることを特徴とする半導体モジュール。
  3. 導体回路の設けられた絶縁基材と、該絶縁基材上に形成された半導体素子と、前記絶縁基材および前記半導体素子に接して設けられた絶縁体とを含み、
    前記絶縁基材は、多官能オキセタン化合物またはエポキシ化合物を含有する光硬化性・熱硬化性樹脂であることを特徴とする半導体モジュール。
  4. 請求項１乃至３いずれかに記載の半導体モジュールにおいて、
    前記半導体素子はベアチップであって、前記絶縁体は前記ベアチップを封止する封止樹脂からなることを特徴とする半導体モジュール。
JP2006213401A 2003-03-31 2006-08-04 半導体モジュールおよびその製造方法 Pending JP2006310890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006213401A JP2006310890A (ja) 2003-03-31 2006-08-04 半導体モジュールおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003093324 2003-03-31
JP2004065243 2004-03-09
JP2006213401A JP2006310890A (ja) 2003-03-31 2006-08-04 半導体モジュールおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004086770A Division JP4067507B2 (ja) 2003-03-31 2004-03-24 半導体モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006310890A true JP2006310890A (ja) 2006-11-09

Family

ID=37477318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006213401A Pending JP2006310890A (ja) 2003-03-31 2006-08-04 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2006310890A (ja)

Similar Documents

Publication Publication Date Title
JP3877717B2 (ja) 半導体装置およびその製造方法
US7262499B2 (en) Semiconductor packages
US20090218669A1 (en) Multi-chip package structure and method of fabricating the same
US20050218480A1 (en) Device mounting board and semiconductor apparatus using device mounting board
WO2022012422A1 (zh) 封装基板制作方法
US20090149034A1 (en) Semiconductor module and method of manufacturing the same
JP2005268453A (ja) 回路装置およびその製造方法
JP2001237348A (ja) 半導体装置およびその製造方法
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
KR100592866B1 (ko) 반도체 모듈 및 그 제조 방법
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP4413206B2 (ja) 半導体装置およびその製造方法
JP2005109068A (ja) 半導体装置およびその製造方法
JP2006310890A (ja) 半導体モジュールおよびその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4605177B2 (ja) 半導体搭載基板
CN100530574C (zh) 半导体模块及其制造方法
JP2003037212A (ja) 回路装置およびその製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP2005268552A (ja) 半導体装置およびその製造方法
JP2006245070A (ja) 回路装置
JP2010251795A (ja) 半導体パッケージ
JP2003037214A (ja) 回路装置およびその製造方法
KR20110081628A (ko) 기판의 제조 방법 및 이를 이용한 기판 및 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630