JP2005268552A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005268552A JP2005268552A JP2004079282A JP2004079282A JP2005268552A JP 2005268552 A JP2005268552 A JP 2005268552A JP 2004079282 A JP2004079282 A JP 2004079282A JP 2004079282 A JP2004079282 A JP 2004079282A JP 2005268552 A JP2005268552 A JP 2005268552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- adhesive layer
- adhesive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Die Bonding (AREA)
Abstract
【解決手段】 層間絶縁膜405および銅からなる配線407からなる配線層が複数層積層し、最上層にソルダーレジスト層408を形成し、多層配線構造体を構成する。その表面に第一の半導体チップ410および第二の半導体チップ430と、回路素子440とを設ける。第一の半導体チップ410および第二の半導体チップ430を、接着層510を介して密着させる。第二の半導体チップ430の下面はプラズマ処理面とし、この面を覆う接着層510に第一の半導体チップ410を接着する。
【選択図】 図5
Description
図2および図3は、本実施形態に係る半導体チップの工程断面図である。図2(a)は半導体ウエハ500を示す図であり、上面が素子形成面501である。まず、図2(b)のように素子形成面501上に素子層502を形成する。次に、図2(c)のように半導体ウエハの裏面を平坦化するために研磨し、さらに純水でリンス洗浄する。さらに、図2(d)のように裏面を研磨・洗浄した半導体ウエハ500の裏面をプラズマ処理する。プラズマ照射条件は、優れた界面密着性が発現する表面特性が得られるよう、用いる樹脂材料に応じて適宜設定する。たとえば、半導体ウエハ裏面に付着した有機物の除去効率が向上するように、プラズマガスにアルゴンなどの不活性ガスが含まれる条件とする。こうすることにより、半導体ウエハ裏面に付着した有機物の除去効率が向上する。また、アルゴンは窒素ガスや希ガス等の他の不活性ガスを用いてもよく、これらのガスに酸素などの酸化性ガスを混合して用いてもよい。
本実施形態では、以下の条件を採用した。
プラズマガス: アルゴン10〜20sccm、酸素0〜10sccm
バイアス: 無印加
RFパワー(W): 500
圧力(Pa): 20
処理時間(sec): 20
図6は、接着層510を介して接着されている第一の半導体チップ410と第二の半導体チップ430とを、第一の半導体チップ410の下面を接着層510を介してソルダーレジスト層408上に接着させた断面構造を示す図である。この半導体装置は、層間絶縁膜405および銅からなる配線407からなる配線層が複数層積層し、最上層にソルダーレジスト層408が形成された多層配線構造体と、その表面に形成された第一の半導体チップ410および第二の半導体チップ430と、ワイヤ412と、回路素子440とにより構成されている。多層配線構造体の裏面には、半田ボール420が設けられている。第一の半導体チップ410と第二の半導体チップ430との間、第一の半導体チップ410と配線407との間、および第二の半導体チップ430と配線407との間はワイヤ412により接続されている。
本実施例では、Arプラズマ処理が施されたウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を、Quantera SXM(PHI社製)を用いたX線光電子分光法により測定した。ウエハとしてはシリコンを用い、研削、リンス洗浄した面にArプラズマ処理を施した。また、測定の正確性を期すために、2枚のウエハAとウエハBを準備し、それぞれについて同様の処理を施して測定した。
励起X線:monochromatic AlKα1,2線(1486.6eV)
X線径:200μm
光電子検出角度:45°
本実施例では、実施例1と同様の装置、同様の測定条件、同様のデータ処理により、O2プラズマ処理が施されたウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を、Quantera SXM(PHI社製)を用いたX線光電子分光法により測定した。ウエハとしてはシリコンを用い、研削、リンス洗浄した面にO2プラズマ処理を施した。
本比較例では、実施例1と同様の装置、同様の測定条件、同様のデータ処理により、プラズマ処理が施されていないウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を、Quantera SXM(PHI社製)を用いたX線光電子分光法により測定した。ウエハとしてはシリコンを用い、研削、リンス洗浄した。
Claims (6)
- 基材と、該基材上に設けられた接着部材と、該接着部材上に設けられた半導体チップと、からなる半導体装置であって、
前記接着部材と前記半導体チップとが接しており、
前記半導体チップの前記接着部材と接する側の面がプラズマ処理面であることを特徴とする半導体装置。 - 基材と、該基材上に設けられた第一の半導体チップと、該第一の半導体チップ上に設けられた接着部材と、該接着部材上に設けられた第二の半導体チップと、からなる半導体装置であって、
前記接着部材と前記第二の半導体チップとが接しており、
前記第二の半導体チップの前記接着部材と接する側の面がプラズマ処理面であることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記基材は剥離フィルムであることを特徴とする半導体装置。 - 基材と、該基材上に設けられた接着部材と、該接着部材上に設けられた半導体チップと、からなる半導体装置の製造方法であって、
前記半導体チップの一方の面に対し、プラズマ処理を行う工程と、
前記プラズマ処理された面に前記接着部材を設ける工程と、
前記基材と前記半導体チップとを前記接着部材を介して接着させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 基材と、該基材上に設けられた第一の半導体チップと、該第一の半導体チップ上に設けられた接着部材と、該接着部材上に設けられた第二の半導体チップとからなる半導体装置の製造方法であって、
前記第二の半導体チップの一方の面に対し、プラズマ処理を行う工程と、
前記プラズマ処理された面に前記接着部材を設ける工程と、
前記第二の半導体チップと前記第一の半導体チップとを前記接着部材を介して接着させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項4または5に記載の半導体装置の製造方法において、
前記基材は剥離フィルムであることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004079282A JP2005268552A (ja) | 2004-03-18 | 2004-03-18 | 半導体装置およびその製造方法 |
US11/082,150 US7495344B2 (en) | 2004-03-18 | 2005-03-16 | Semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004079282A JP2005268552A (ja) | 2004-03-18 | 2004-03-18 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115279A Division JP2008187203A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005268552A true JP2005268552A (ja) | 2005-09-29 |
Family
ID=35092779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004079282A Pending JP2005268552A (ja) | 2004-03-18 | 2004-03-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005268552A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302526A (ja) * | 2008-05-16 | 2009-12-24 | Denso Corp | 電子回路装置及びその製造方法 |
US8389629B2 (en) | 2007-10-16 | 2013-03-05 | Denki Kagaku Kogyo Kabushiki Kaisha | Adhesive, adhesive sheet, multi-layered adhesive sheet, and production method for electronic part |
-
2004
- 2004-03-18 JP JP2004079282A patent/JP2005268552A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8389629B2 (en) | 2007-10-16 | 2013-03-05 | Denki Kagaku Kogyo Kabushiki Kaisha | Adhesive, adhesive sheet, multi-layered adhesive sheet, and production method for electronic part |
JP5178732B2 (ja) * | 2007-10-16 | 2013-04-10 | 電気化学工業株式会社 | 粘着剤、粘着シート、多層粘着シート及び電子部品の製造方法 |
JP2009302526A (ja) * | 2008-05-16 | 2009-12-24 | Denso Corp | 電子回路装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495344B2 (en) | Semiconductor apparatus | |
JP3877717B2 (ja) | 半導体装置およびその製造方法 | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
TWI352412B (en) | Multi-chip package structure and method of fabrica | |
TWI284960B (en) | Manufacturing method of semiconductor device | |
TW202333313A (zh) | 在封裝基板上的直接接合 | |
US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
US8334602B2 (en) | Die package including encapsulated die and method of manufacturing the same | |
KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2017038091A (ja) | インターポーザー用基板の製造方法 | |
JP2004165277A (ja) | 電子部品実装構造及びその製造方法 | |
JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005005632A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
JP4067507B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2008187203A (ja) | 半導体装置の製造方法 | |
JP2004343088A (ja) | 半導体装置及びその製造方法 | |
JP2005268552A (ja) | 半導体装置およびその製造方法 | |
JP2010109182A (ja) | 半導体装置の製造方法 | |
US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4416553B2 (ja) | 半導体装置およびその製造方法 | |
JP2005109068A (ja) | 半導体装置およびその製造方法 | |
TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
KR100592866B1 (ko) | 반도체 모듈 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |