JPH1027827A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1027827A
JPH1027827A JP18040096A JP18040096A JPH1027827A JP H1027827 A JPH1027827 A JP H1027827A JP 18040096 A JP18040096 A JP 18040096A JP 18040096 A JP18040096 A JP 18040096A JP H1027827 A JPH1027827 A JP H1027827A
Authority
JP
Japan
Prior art keywords
base substrate
semiconductor wafer
wafer
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18040096A
Other languages
English (en)
Inventor
Masashi Otsuka
雅司 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18040096A priority Critical patent/JPH1027827A/ja
Publication of JPH1027827A publication Critical patent/JPH1027827A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】半導体チップとベース基板のサイズが実質的に
等しく半導体装置の小型化が図れ、更に、実装が容易で
量産性に優れた半導体装置の製造方法を提供すること。 【解決手段】シリコンウエハ１と実質的に同一形状のセ
ラミックのベース基板４の電極部５をシリコンウエハ１
上に形成されたメッキバンプ３に合わせて、シリコンウ
エハ１とベース基板４とを電気的に接続する。次に、シ
リコンウエハ１とベース基板４との間隙に、エポキシ樹
脂６を注入し硬化させて封止する。ベース基板４にエリ
ア状に金属バンプ８を形成した後、シリコンウエハ１と
ベース基板４とを同一切断面で一括してダイシングす
る。また、シリコンウエハ１とベース基板４とを封止す
る際には、異方性導電膜１０を用いてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のう
ち、特にチップサイズパッケージを有する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】近年、ＰＨＳ（Personal Handyphone Sy
stem）やＰＤＡ（Personal Digital Asistant ）等の携
帯情報機器の普及に伴って、半導体装置の小型化や高密
度化が求められている。この高密度化の手段としてあげ
られるのが、半導体チップのサイズとパッケージのサイ
ズがほぼ等しいチップサイズパッケージ（ＣＳＰ）であ
る。
【０００３】従来のチップサイズパッケージを有する半
導体装置について、図５及び図６を参照して説明する。
図５は従来のフリップチップ接続による半導体装置の断
面図、図６は従来のＴＡＢ方式による半導体装置の断面
図である。
【０００４】まず、フリップチップ接続による従来の半
導体装置について説明する。まず、図５に示されるよう
に、半導体ウエハをダイシングして個片化した半導体チ
ップ１０１の裏面の電極部に金属バンプ１０２を形成す
る。次に、この金属バンプ１０２を介して半導体チップ
１０１の電極部と、セラミックのベース基板１０３の上
面の電極部を電気的に接続する。次に、半導体チップ１
０１とベース基板１０３との間隙を樹脂１０４でポッテ
ィングし封止する。その後、ベース基板１０３の裏面の
電極部に金属バンプ１０５を形成する。
【０００５】次に、ＴＡＢ方式による従来の半導体装置
について説明する。まず、図６に示されるように、半導
体ウエハをダイシングして個片化した半導体チップ１１
１と周囲にリード１１３を有するＴＡＢテープ１１２と
のインナーリードボンディング接続を行う。次に、周囲
を半導体チップ１１１の保護リングであるダム枠１１４
で囲い、その内部を樹脂１１５で封止する。その後、Ｔ
ＡＢテープ１１２の裏面に金属バンプ１１６を形成す
る。
【０００６】
【発明が解決しようとする課題】従来、フリップチップ
接続によるチップサイズパッケージは、金属バンプ１０
２を保護するために、半導体チップ１０１とベース基板
１０３との間隙を樹脂１０４でポッティングして封止す
るが、ポッティング時の液だれを防止するために半導体
チップ１０１に対し１ｍｍから２ｍｍ程度大きなベース
基板１０３が必要とされ、ベース基板１０３のサイズが
半導体チップ１０１に対し大きくなってしまうという問
題があった。
【０００７】また、ＴＡＢ方式によるチップサイズパッ
ケージは、半導体チップ１１１よりサイズの小さなＴＡ
Ｂテープ１１２を用いるため、実装のためのバンプエリ
アが小さくなり、バンプピッチが狭くなるので実装が困
難になるという問題があった。
【０００８】また、両者とも半導体ウエハをダイシング
して半導体チップ１０１，１１１を個片化した後、半導
体チップ１０１，１１１の１個ずつに対して組立て工程
が必要となるために、半導体装置の製造に時間がかか
り、更に、チップサイズ毎に位置決め等の治工具を用意
する必要があるという問題があった。
【０００９】本発明は、上記のような事情を考慮し、半
導体チップとベース基板のサイズが実質的に等しく、実
装が容易で量産性に優れたチップサイズパッケージを有
する半導体装置の製造方法を提供することを目的として
いる。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の製造方法は、半導体ウエハと実
質的に同一形状のベース基板を用意する工程と、前記半
導体ウエハの電極部に金属バンプを形成する工程と、前
記金属バンプを介して、前記半導体ウエハの電極部と前
記ベース基板の上面の電極部とを電気的に接続する工程
と、前記半導体ウエハと前記ベース基板との間隙を樹脂
で封止する工程と、前記ベース基板の裏面の電極部に金
属バンプを形成する工程と、前記半導体ウエハ、樹脂及
びベース基板をダイシングする工程とを具備したことを
特徴とするものである。
【００１１】更に、前記半導体ウエハ、樹脂及びベース
基板をダイシングする工程において、前記半導体ウエ
ハ、樹脂及びベース基板を同一切断面で切断することが
望ましい。
【００１２】更に、前記樹脂は、低粘度のポッティング
樹脂であるとよい。また、半導体ウエハと実質的に同一
形状のベース基板を用意する工程と、前記半導体ウエハ
の電極部に金属バンプを形成する工程と、前記半導体ウ
エハ及びベース基板と実質的に同一形状の異方性導電膜
を用意する工程と、前記半導体ウエハの電極部と前記ベ
ース基板の電極部とを電気的に接続するために、前記異
方性導電膜を前記半導体ウエハと前記ベース基板との間
に挿入し固着する工程と、前記ベース基板の裏面の電極
部に金属バンプを形成する工程と、前記半導体ウエハ、
樹脂及びベース基板を一括してダイシングする工程とを
具備したことを特徴とする半導体装置の製造方法があ
る。更に、前記異方性導電膜は、エポキシ樹脂であるこ
とが望ましい。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の第
１の実施の形態に係る半導体装置及びその製造方法につ
いて説明する。図１は、本発明の第１の実施の形態にか
かる半導体装置の製造工程図、図２は、本発明の第１の
実施の形態にかかる半導体装置の製造工程の断面図、図
３は本発明の第１の実施の形態にかかる半導体装置の断
面の拡大図である。
【００１４】まず、図１（ａ）及び図２（ａ）に示され
るように、ダイシングをする前のシリコンウエハ１の上
面の電極部２にメッキバンプ３を形成する。次に、図１
（ｂ）及び図２（ｂ）に示すように、シリコンウエハ１
と実質的に同一形状のセラミックのベース基板４の裏面
の電極部５をシリコンウエハ１上に形成されたメッキバ
ンプ３に合わせる。次に、メッキバンプ３を介してシリ
コンウエハ１とベース基板４とを電気的に接続する。
【００１５】次に、図１（ｃ）及び図２（ｃ）に示され
るように、毛細管現象を利用して、シリコンウエハ１と
ベース基板４との間隙に、例えば低粘度のエポキシ樹脂
６を注入する。その後、熱を加えてエポキシ樹脂６を硬
化させる。その結果、図３に示されるように、シリコン
ウエハ１とベース基板４との間隙がエポキシ樹脂６で封
止される。
【００１６】次に、図１（ｄ）及び図２（ｄ）に示され
るように、ベース基板４の上面の電極部７に例えば半田
の金属バンプ８をエリア状に形成する。次に、図１
（ｅ）及び図２（ｅ）に示されるように、ダイシングを
行い、各々半導体チップ９を搭載した半導体装置に個片
化する。
【００１７】以上により、本発明の第１の実施の形態に
かかる半導体装置の製造工程が終了する。シリコンウエ
ハ１とベース基板４を同一切断面で一括してダイシング
するために、半導体チップ９とベース基板４のサイズが
等しくなり、半導体装置の小型化を実現することが可能
である。
【００１８】また、ベース基板４の上面に実装用の金属
バンプ８を形成するまでをウエハ単位で一括して加工
し、チップサイズに依存した治工具が不要なため、量産
性に優れている。
【００１９】また、上記第１の実施の形態に限定され
ず、シリコンウエハ１とベース基板４との間隙を封止す
るのは、毛細管現象を利用できる粘度を有するものであ
れば、いかなる樹脂を用いても可能である。
【００２０】次に、本発明の第２の実施の形態にかかる
半導体装置の製造方法について図４を参照して説明す
る。図４（ａ）は、本発明の第２の実施の形態にかかる
半導体装置の説明図、図４（ｂ）は、本発明の第２の実
施の形態にかかる半導体装置の断面の拡大図である。
【００２１】シリコンウエハ１の上面にメッキバンプ３
を形成するまでは、第１の実施の形態の図１（ａ）及び
図２（ａ）に示されている工程と同様なので省略する。
メッキバンプ３を形成した後、シリコンウエハ１及びベ
ース基板４と実質的に同一形状にした例えば直径５μｍ
程度のニッケル等の金属１１を含んだ例えばエポキシの
樹脂１２の異方性導電膜１０を用意する。この異方性導
電膜１０をシリコンウエハ１とベース基板４との間に挿
入し、熱を加えて硬化させる。この結果、シリコンウエ
ハ１とベース基板４とが固着される。
【００２２】その後、ダイシングするまでは第１の実施
の形態における図１（ｄ）及び図１（ｅ）の工程と同様
なので、省略する。異方性導電膜１０は、圧力を加える
とその部分の樹脂１２が圧縮され、樹脂１２に含まれて
いる金属１１が集まる性質を持っている。従って、シリ
コンウエハ１とベース基板４の間に挿入した際、シリコ
ンウエハ１に形成されたメッキバンプ３と接する部分の
異方性導電膜１０に圧力が加わるので、図４（ｂ）に示
されるように、その部分の金属１１がメッキバンプ３の
上部に集まる。その後、熱を加えるとメッキバンプ３と
金属１１とが接続し、更に、金属１１とベース基板４の
上面の電極部５が接続するので、結果として、シリコン
ウエハ１とベース基板４とが電気的に接続されることに
なる。
【００２３】この異方性導電膜１０を用いることによっ
て、シリコンウエハ１とベース基板４との電気的接続を
行うと同時に、シリコンウエハ１とベース基板４との間
隙の樹脂封止を行うことができるので、製造工程数を削
減することが可能である。
【００２４】また、上記第２の実施の形態に限定され
ず、異方性導電膜１０の樹脂１２は熱硬化性のものであ
ればいかなるものでも可能である。また、異方性導電膜
１０内に含まれている金属１１の種類及び大きさは、上
記第２の実施の形態に限定されない。尚、本発明は、上
記第１及び第２の実施の形態に限定されず、ベース基板
４にはセラミック以外のものを用いてもよい。
【００２５】
【発明の効果】本発明によれば、半導体ウエハとベース
基板とを同一切断面でダイシングするために、チップサ
イズパッケージの小型化が実現され、また、ウエハ単位
で一括して組立て工程を行うので、量産性に優れた半導
体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体装置
の製造工程図。
【図２】本発明の第１の実施の形態にかかる半導体装置
の製造工程の断面図。
【図３】本発明の第１の実施の形態にかかる半導体装置
の断面の拡大図。
【図４】（ａ）本発明の第２の実施の形態にかかる半導
体装置の説明図。 （ｂ）本発明の第２の実施の形態にかかる半導体装置の
断面の拡大図。
【図５】従来のフリップチップ接続による半導体装置の
断面図。
【図６】従来のＴＡＢ方式による半導体装置の断面図。
【符号の説明】
１，１０１…シリコンウエハ、 ２，５，７…電極部、 ３…メッキバンプ、 ４，１０３…ベース基板、 ６…エポキシ樹脂、 ８，１０２，１０５，１１６…金属バンプ、 ９，１０１，１１１…半導体チップ、 １０…異方性導電膜、 １１…金属、 １２，１０４，１１５…樹脂、 １１２…ＴＡＢテープ、 １１３…リード、 １１４…ダム枠

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウエハと実質的に同一形状のベー
    ス基板を用意する工程と、前記半導体ウエハの電極部に
    金属バンプを形成する工程と、前記金属バンプを介し
    て、前記半導体ウエハの電極部と前記ベース基板の上面
    の電極部とを電気的に接続する工程と、前記半導体ウエ
    ハと前記ベース基板との間隙を樹脂で封止する工程と、
    前記ベース基板の裏面の電極部に金属バンプを形成する
    工程と、前記半導体ウエハ、樹脂及びベース基板をダイ
    シングする工程とを具備したことを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】 前記半導体ウエハ、樹脂及びベース基板
    をダイシングする工程において、前記半導体ウエハ、樹
    脂及びベース基板を同一切断面で切断することを特徴と
    する請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記樹脂は、ポッティング樹脂であるこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 半導体ウエハと実質的に同一形状のベー
    ス基板を用意する工程と、前記半導体ウエハの電極部に
    金属バンプを形成する工程と、前記半導体ウエハ及びベ
    ース基板と実質的に同一形状の異方性導電膜を用意する
    工程と、前記半導体ウエハの電極部と前記ベース基板の
    電極部とを電気的に接続するために、前記異方性導電膜
    を前記半導体ウエハと前記ベース基板との間に挿入し固
    着する工程と、前記ベース基板の裏面の電極部に金属バ
    ンプを形成する工程と、前記半導体ウエハ、樹脂及びベ
    ース基板を一括してダイシングする工程とを具備したこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記異方性導電膜は、エポキシ樹脂であ
    ることを特徴とする請求項４記載の半導体装置の製造方
    法。
JP18040096A 1996-07-10 1996-07-10 半導体装置の製造方法 Pending JPH1027827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18040096A JPH1027827A (ja) 1996-07-10 1996-07-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18040096A JPH1027827A (ja) 1996-07-10 1996-07-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1027827A true JPH1027827A (ja) 1998-01-27

Family

ID=16082586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18040096A Pending JPH1027827A (ja) 1996-07-10 1996-07-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1027827A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004419A1 (fr) * 1997-07-17 1999-01-28 Rohm Co., Ltd. Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
WO2000019515A1 (fr) * 1998-09-30 2000-04-06 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
WO2000019514A1 (fr) * 1998-09-28 2000-04-06 Hitachi, Ltd. Boitier de semiconducteur et procede correspondant de soudage de puce
US6348741B1 (en) 2000-02-23 2002-02-19 Hitachi, Ltd. Semiconductor apparatus and a manufacturing method thereof
US6528343B1 (en) * 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
US6621154B1 (en) 2000-02-18 2003-09-16 Hitachi, Ltd. Semiconductor apparatus having stress cushioning layer
US6888230B1 (en) * 1998-10-28 2005-05-03 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
US6946723B2 (en) 2000-08-07 2005-09-20 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
WO2007069456A1 (ja) * 2005-12-16 2007-06-21 Olympus Corporation 半導体装置の製造方法
JP2008507844A (ja) * 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
JP2008294382A (ja) * 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
EP1992016A4 (en) * 2006-02-28 2009-04-08 Texas Instruments Inc FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS
WO2009072493A1 (ja) * 2007-12-04 2009-06-11 Hitachi Chemical Company, Ltd. 感光性接着剤、半導体装置及び半導体装置の製造方法
JP2009290186A (ja) * 2008-05-30 2009-12-10 Powertech Technology Inc 半導体素子の製作方法
US8258017B2 (en) 2007-12-04 2012-09-04 Hitachi Chemical Company, Ltd. Photosensitive adhesive

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207473B1 (en) 1997-07-17 2001-03-27 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card
WO1999004419A1 (fr) * 1997-07-17 1999-01-28 Rohm Co., Ltd. Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
WO2000019514A1 (fr) * 1998-09-28 2000-04-06 Hitachi, Ltd. Boitier de semiconducteur et procede correspondant de soudage de puce
KR100510316B1 (ko) * 1998-09-30 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
WO2000019515A1 (fr) * 1998-09-30 2000-04-06 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
US7217992B2 (en) 1998-10-28 2007-05-15 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
US6888230B1 (en) * 1998-10-28 2005-05-03 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
US6528343B1 (en) * 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
US6621154B1 (en) 2000-02-18 2003-09-16 Hitachi, Ltd. Semiconductor apparatus having stress cushioning layer
US6348741B1 (en) 2000-02-23 2002-02-19 Hitachi, Ltd. Semiconductor apparatus and a manufacturing method thereof
US6946723B2 (en) 2000-08-07 2005-09-20 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7378333B2 (en) 2000-08-07 2008-05-27 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP4696115B2 (ja) * 2004-07-21 2011-06-08 インテル・コーポレーション 複数の電子アセンブリの製造方法
JP2008507844A (ja) * 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
WO2007069456A1 (ja) * 2005-12-16 2007-06-21 Olympus Corporation 半導体装置の製造方法
EP1992016A4 (en) * 2006-02-28 2009-04-08 Texas Instruments Inc FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS
JP2008294382A (ja) * 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
WO2009072493A1 (ja) * 2007-12-04 2009-06-11 Hitachi Chemical Company, Ltd. 感光性接着剤、半導体装置及び半導体装置の製造方法
KR101138742B1 (ko) 2007-12-04 2012-04-24 히다치 가세고교 가부시끼가이샤 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법
US8258017B2 (en) 2007-12-04 2012-09-04 Hitachi Chemical Company, Ltd. Photosensitive adhesive
US8349700B2 (en) 2007-12-04 2013-01-08 Hitachi Chemical Company, Ltd. Photosensitive adhesive, semiconductor device and method for manufacturing semiconductor device
CN103021881A (zh) * 2007-12-04 2013-04-03 日立化成工业株式会社 感光性胶粘剂、半导体装置及半导体装置的制造方法
US8507323B2 (en) 2007-12-04 2013-08-13 Hitachi Chemical Company, Ltd. Method of producing semiconductor device with patterned photosensitive adhesive
JP5526783B2 (ja) * 2007-12-04 2014-06-18 日立化成株式会社 半導体装置及び半導体装置の製造方法
JP2009290186A (ja) * 2008-05-30 2009-12-10 Powertech Technology Inc 半導体素子の製作方法

Similar Documents

Publication Publication Date Title
JP3526731B2 (ja) 半導体装置およびその製造方法
JP4595265B2 (ja) 半導体装置の製造方法
US5851845A (en) Process for packaging a semiconductor die using dicing and testing
TW421837B (en) Method for production of semiconductor package
JP4757398B2 (ja) 半導体装置の製造方法
US6376278B1 (en) Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US7476565B2 (en) Method for forming filling paste structure of WL package
JPH1027827A (ja) 半導体装置の製造方法
KR20050052356A (ko) 반도체장치 및 그 제조방법
KR19990009095A (ko) Le방법을 이용한 칩사이즈 패키지(csp) 제조방법
JP2003332521A (ja) 半導体装置及びその製造方法
KR19980070074A (ko) 반도체 장치의 제조방법
US6054772A (en) Chip sized package
EP2669936B1 (en) Discrete semiconductor device package and manufacturing method
US20210183799A1 (en) Ultra-thin multichip power devices
US20180374780A1 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2002110856A (ja) 半導体装置の製造方法
JP2004282042A (ja) 半導体デバイスのアセンブリ法
JP2001332663A (ja) フリップ・チップ実装用バインダー及びこれを用いた半導体装置の製造方法
US20030036257A1 (en) Semiconductor device manufacturing method
JPH11121641A (ja) 半導体装置及びその製造方法
JP3330890B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2000200800A (ja) 半導体装置及びその製造方法
JP2004327554A (ja) 半導体装置及びその製造方法
TW200401413A (en) New package system for discrete devices